

SR锁存器




门控SR锁存器



D锁存器

不存在非定义状态, 因而得到广泛应用



E	D	Q	Q	功能
0	×	不变	不变	保持
1	0	0	1	置 0
1	1	1	0	置 1

图 5.3.3 所示为逻辑门控 D 锁存器的逻辑电路,它在门控 SR 锁存器的 S 和 R 输入端之间 连接了一个非门 G_s ,从而保证了 SR=0 的约束条件,消除了可能出现的非定义状态。读者可仿

Yiwa Ke U201912072




图 5.4.8 利用传输延迟的 JK 触发器的逻辑电路






图 5.5.3 JK 触发器的状态图

触发器的逻辑功能



T触发器 $Q^{n+1}=T\overline{Q^n}+\overline{T}Q^n$




T'触发器 $Q^{n+1} = \overline{Q^n}$

EVA HUST

主从D触发器 D触发器 $Q^{n+1}=D$ Q ^ { n+1}=D

 $Q^{n+1} = D$

CP 上升沿触发



两个锁存器构成了一个触发器

传输上升沿前一点点的D

其它结构触发器

维持阻塞D触发器




图 5.4.7 维持阻塞 D 触发器的逻辑电路

利用传输延迟的 ${ m IK}$ 触发器 基于 ${ m SR}$ 锁存器 ${ m \it Q}^{n+1}={ m \it J}\overline{{ m \it Q}^n}+\overline{{ m \it K}}{ m \it Q}^n$

表 5.5.2 JK 触发器的特性表 0"

Yiwa Ke U201912072

EVA HUST

SR触发器 $Q^{n+1}=S+\overline{R}Q^n$


触发器互相构成,让特性方程相等

1. D 触发器构成 JK 触发器

比较 D 触发器和 JK 触发器的特性方程,即式(5.5.1) 和式(5.5.2),可以令

 $Q^{n+1} = D = J \overline{Q^n} + \overline{K}Q^n$


按上式,可得电路如图 5.5.8 所示,电路特性符合 JK 触发器的特性方程,从而能实现 JK 触发器 的所有功能。有些 CMOS 主从结构的集成 JK 触发器就是采用类似方式实现的。



2. D 触发器构成 T 触发器

用构成 JK 触发器相同的方法,令

 $Q^{n+1} = D = T \overline{Q^n} + \overline{T} Q^n = T \oplus Q^n = T \odot \overline{Q^n}$ 只需在 D 输入端前增加一个异或门或者同或门即可实现,于是得到如图 5.5.9(a)、(b) 所示的 两种 T 触发器逻辑电路



3. D 触发器构成 T'触发器

比较式(5.5.1)和式(5.5.4)可得 $Q^{**1}=D=\overline{Q'}$,于是,画出用 D 触发器构成的 T'触发器如图 5.5.10 所示。

时序逻辑电路

输入信号,输出信号,激励信号

现态, 次态, 状态转换的关系