数电重点易错点分析

数电重点易错点分析

易错点

时钟上升沿下降沿,注意芯片那的小圆圈,注意符号上有无一横线

卡诺图的数据标号是0132可别看错了

异步时序时用箭头表示有上升沿或下降沿,用x表示无沿

注意状态图要化简,用状态表来看,只要去路和输出一致就可以合并,合并完后再看是否可以合并别的

触发器和锁存器别搞错了

再次注意小圆圈和横线,比如各种Enable Output Input

进制转换时记得写下标, 不写要扣一分的

注意BCD码格雷码是针对每一个数字的

写任何逻辑表达式时都要注意是否化到最简

注意画状态图时要画符号表示,圈圈里面放Q1Q0,箭头上面放输入输出for example

注意异步时序图时状态方程有cp, 别忘了

注意写完后读一遍题目确定自己把每个状态都考虑到了

第一章-绪论

了解数字信号与数字电路的基本概念

数字信号-区别模拟信号

数字电路-来源数字信号

了解数字信号特点及表示方法

掌握常用二到十,二到十六进制数的转换

注意小数转换和下标-BODH

了解常用二进制码,熟悉8421BCD码

分清楚这种表示码和数码的区别-举例 如何表示12 注意格雷码是指啥

掌握基本逻辑运算及逻辑函数的表示方法

第二章-逻辑代数

熟悉逻辑代数常用基本定律、恒等式、规则

时刻注意有无化到最简

掌握逻辑代数的表示方法

逻辑方程式,真值表,卡诺图,最大项最小项,逻辑图

掌握逻辑代数的变换和卡诺图化简法

第三章-逻辑门电路

了解半导体器件的开关特性

熟练掌握基本逻辑门(与、或、与非、或非、异或门)、三态门、OD门(OC门)和传输门的逻辑功能 学会门电路逻辑功能分析方法

掌握逻辑门的主要参数及在应用中的接口问题

第四章-组合逻辑电路

熟练掌握组合逻辑电路的分析方法和设计方法

奇偶校验电路、各种码转换电路、编码器、译码器、数据分配器、加法器、数值比较器、算数运算电 路

函数表达式,真值表,逻辑图,卡诺图,波形图

译码器可以实现各种逻辑表达式

掌握编码器、译码器、数据选择器、数值比较器和加法器的逻辑功能及其应用

学会阅读器件的功能表,并根据设计要求完成电路的正确连接

注意竞争冒险

第五章-锁存器和触发器

掌握锁存器、触发器的电路结构和工作原理

注意上升沿触发还是下降沿触发

分清楚锁存器和触发器

熟练掌握SR触发器、JK触发器、D触发器和T触发器的逻辑功能

正确理解锁存器、触发器的动态特性

方程组,真值表,转换表,逻辑图,状态图,状态表,注意化简

第六章-时序逻辑电路

熟练掌握时序逻辑电路的描述方式及其相互转换

熟练掌握时序逻辑电路的分析方法

熟练掌握时序逻辑电路的设计方法

熟练掌握典型时序逻辑电路计数器、寄存器、移位寄存器的逻辑功能及其应用-状态方程:注意异步时的CDV

正确理解时序可编程器件的原理及其应用

第七章-半导体存储器

易错点

时钟上升沿下降沿,注意芯片那的小圆圈,注意符号上有无一横线 卡诺图的数据标号是0132可别看错了

异步时序时用箭头表示有上升沿或下降沿,用x表示无沿

注意状态图要化简,用状态表来看,只要去路和输出一致就可以合并, 合并完后再看是否可以合并别的

触发器和锁存器别搞错了

再次注意小圆圈和横线,比如各种Enable Output Input

进制转换时记得写下标,不写要扣一分的

注意BCD码格雷码是针对每一个数字的

写任何逻辑表达式时都要注意是否化到最简

注意画状态图时要画符号表示,圈圈里面放Q1Q0,箭头上面放输入 输出for example

注意异步时序图时状态方程有cp,别忘了

注意写完后读一遍题目确定自己把每个状态都考虑到了

第一章-绪论

了解数字信号与数字电路的基本概念

数字信号-区别模拟信号

数字电路-来源数字信号

了解数字信号特点及表示方法

掌握常用二到十,二到十六进制数的转换

注意小数转换和下标-BODH

 $(25)_{D} = (11001)_{B}$

小数部分采用基数乘法,首先确定小数的位数。由于要求 $2^{-m} \le 1\%$,可求出 $m \ge \frac{2}{\lg 2} = 6.64$, 取 m = 7,则



了解常用二进制码,熟悉8421BCD码

分清楚这种表示码和数码的区别-举例 如何表示12 注意格雷码是指啥



注意着1/8=0.125

掌握基本逻辑运算及逻辑函数的表示方法

第二章-逻辑代数

熟悉逻辑代数常用基本定律、恒等式、规则

时刻注意有无化到最简


掌握逻辑代数的表示方法

逻辑方程式,真值表,卡诺图,最大项最小项,逻辑图

掌握逻辑代数的变换和卡诺图化简法


第三章-逻辑门电路

了解半导体器件的开关特性




普通输出:互补输出(CMOS)/推拉式输出(TTL) 门电路 OD 输出/OC 输出 三态输出

(3) 根据逻辑功能分:




熟练掌握基本逻辑门(与、或、与非、或非、异或门)、三态门、OD门(OC门)和传输门的逻辑功能

三态门




集电极开路(OC)漏极开路(OD)



另一种输出结构是推挽输出。推挽输出的结构就是把上面的上拉电阻也换成一个开关,当要输出高电平时,上面的开关通,下面的开关断;而要输出低电平时,则刚好相反。比起OC或者OD来说,这样的推挽结构高、低电平驱动能力都很强。如果两个输出不同电平的输出口接在一起的话,就会产生很大的电流,有可能将输出口烧坏。而上面说的OC或OD输出则不会有这样的情况,因为上拉电阻提供的电流比较小。如果是推挽输出的要设置为高阻态时,则两个开关必须同时断开(或者在输出口上使用一个传输门),这样可作为输入状态,AVR单片机的一些IO口就是这种结构。

传输门



三态门就是指输出有三种状态(0,1,高阻)的门。传输门就是指可以控制通路通断的门,导通时,一端的信号可以传到另一端,不导通时,一端信号不能传到另一端。两者不是对等关系,数字电路中三态门可以有各种实现方法,其中一种就是用传输门实现。

学会门电路逻辑功能分析方法

掌握逻辑门的主要参数及在应用中的接口问题

第四章-组合逻辑电路

熟练掌握组合逻辑电路的分析方法和设计方法

奇偶校验电路、各种码转换电路、编码器、译码器、数据分配器、加法器、数值比 较器、算数运算电路

函数表达式,真值表,逻辑图,卡诺图,波形图

译码器可以实现各种逻辑表达式

掌握编码器、译码器、数据选择器、数值比较器和加法器的逻辑功能 及其应用


学会阅读器件的功能表,并根据设计要求完成电路的正确连接 注意竞争冒险


第五章-锁存器和触发器

掌握锁存器、触发器的电路结构和工作原理

注意上升沿触发还是下降沿触发

分清楚锁存器和触发器





触发器

主从触发器-两个连续的锁存器构成

熟练掌握SR触发器、JK触发器、D触发器和T触发器的逻辑功能

S+ (Qn) *R非

JQn非+K非Qn

D

TQn非+QnT非

注意还可以把时钟写上

则是 () CP+QnCP非

正确理解锁存器、触发器的动态特性

方程组, 真值表, 转换表, 逻辑图, 状态图, 状态表, 注意化简


第六章-时序逻辑电路

熟练掌握时序逻辑电路的描述方式及其相互转换


熟练掌握时序逻辑电路的分析方法

熟练掌握时序逻辑电路的设计方法

熟练掌握典型时序逻辑电路计数器、寄存器、移位寄存器的逻辑功能 及其应用-状态方程:注意异步时的CPx



状态方程:注意异步时的CPx



正确理解时序可编程器件的原理及其应用

第七章-半导体存储器

(1) 按数据易失性与非易失性分为两大类:



易失性存储器断电后,其所存的数据将全部丢失,而非易失性存储器断电后数据仍可长久保存。

SRAM 用触发器记忆数据, DRAM 靠 MOS 管栅极电容存储数据。因此, 在不停电的情况下, SRAM 的数据可以长久保持, 而 DRAM 则必须定期刷新。

无论是 SRAM 还是 DRAM,目前都有在时钟脉冲作用下工作的同步 RAM(SSRAM 和SDRAM),且已成为主流存储器。在此基础上发展起来的 DDR、DDR II 和 QDR 等 RAM 也已愈来愈多地应用于计算机内存、显存和通讯设备中。

2. 存储器的一般构成

半导体存储器一般由三部分构成:存储阵列、地址译码器和输入输出控制电路见图 7.1 所示。

- 3. 存储器的容量和存取时间是反映存储器性能好坏的 重要技术指标。存储器的容量一般是用存储的字数和每个 字所含位数的乘积表示。存储器的容量越大,意味着能存储 的数据越多。存取时间是反映存储器工作速度快慢的指标。
- 4. 存储器的读写定时关系非常重要,各种信号必须满足规定的时序要求,才能完成数据的正确读写。相同类型的存储器,其读写控制大致相同,只是具体定时参数有所差异,使用时须参考相应的数据手册。
- 5. 当只用单个芯片不能满足存储容量要求时,可通过简单方法进行容量扩展。扩展既可以是位数(字长)的扩展,又可以是字数的扩展,也可以是两者同时扩展。




图 7.1 存储器的基本结构框图

存储单元数=字数×位数 地址码的位数 n 与字数 N 的关系为: $N=2^n$ 数据位数=位数

- 7.1.2 设存储器的起始地址为全0,试指出下列存储系统的最高地址为多少?
- (1) 2K×1
- $(2)\ 16K\times4$
- (3) 256K×32


解:因为存储系统的最高地址=字数+起始地址-1,(1)、(2)、(3) 题给出的字数分别为 2K、16K 和 256K,而起始地址均为 0。所以它们的十六进制地址码是:

(1) 最高地址=2K+0-1=7FFH

同理:

(2) 3FFFH

(3) 3FFFFH








图 6.5.18 用反馈清零法将 74LVC161 接成模 9 计数器 (a) 电路图 (b) 主循环状态图

计数器。需要说明,电路是在进入1001状态后才被置成0000的,因此在主循环状态图中用虚线 圈表示 1001 状态。虽然该状态存在的时间很短,且处于 0000 状态所占的时钟周期内,但是,如 果 Q_0 端通过某种方式另接有其他时序电路,则应充分考虑 $Q_0=1$ 的窄脉冲是否会引起错误的逻 辑输出,例如触发器被误触发等故障。

具有同步清零功能的模 m 集成计数器也可用反馈清零法构成模 n 计数器。这里不再举例, 读者可自行分析两者的差异。