以太网——PHY、MAC 和 MII 基础 知识

PHY

PHY 是物理接口收发器,它实现物理层。包括 MII/GMII (介质独立接口) 子层、PCS (物理编码子层)、PMA (物理介质附加) 子层、PMD (物理介质相关) 子层、MDI 子层。定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等,并向数据链路层设备提供标准接口。物理层的芯片称之为 PHY。

MAC


MAC 是 Media Access Control 的缩写,即媒体访问控制子层协议。该协议位于 OSI 七层协议中数据链路层的下半部分,主要负责控制与连接物理层的物理介质。在发送数据的时候,MAC 协议可以事先判断是否可以发送数据,如果可以发送将给数据加上一些控制信息,最终将数据以及控制信息以规定的格式发送到物理层;在接收数据的时候,MAC 协议首先判断输入的信息是否发生传输错误,如果没有错误,则去掉控制信息发送至 LLC 层。以太网 MAC 由 IEEE-802.3 以太网标准定义。

MII

MII 即媒体独立接口,也叫介质无关接口。它是 IEEE-802.3 定义的以太网行业标准。它包括一个数据接口,以及一个 MAC 和 PHY 之间的管理接口。数据接口包括分别用于发送器和接收器的两条独立信道。每条信道都有自己的数据、时钟和控制信号。

MII 数据接口总共需 16 个信号。管理接口是个双信号接口:一个是时钟信号,另一个是数据信号。通过管理接口,上层能监视和控制 PHY。






1. The Ethernet MAC and PHY implement the bottom two layers of the International Organization for Standardization/Open System Interconnect (ISO/OSI) stack. The MAC Interfaces with the PHY through an MII. The typical 10/100 PHY Ethernet implementation Incorporates separate 10BaseT and 100BaseTX interfaces. 當@亿佰特物联网应用

由此可见,MAC 和 PHY,一个是数据链路层,一个是物理层;两者通过 MII 传送数据。

系统组成

从硬件的角度来分析,以太网的电路接口一般由 CPU、MAC(Media Access Control)控制器和物理层接口 (physical Layer PHY) 组成:



对于上述三部分,并不一定都是独立的芯片,主要有以下几种情况:

- ·CPU 内部集成了 MAC 和 PHY, 难度较高;
- ·CPU 内部集成 MAC,PHY 采用独立芯片 (主流方案);
- ·CPU 不集成 MAC 和 PHY, MAC 和 PHY 采用独立芯片或者集成芯片 (高端采用)


PHY 整合了大量模拟硬件,而 MAC 是典型的全数字器件,芯片面积及模拟/数字混合架构的原因,是将 MAC 集成进微控制器而将PHY 留在片外的原因。更灵活、密度更高的芯片技术已经可以实现MAC 和 PHY 的单芯片整合;







·以常用的 CPU 内部集成 MAC, PHY 采用独立的芯片方案, 虚线内表示 CPU 和 MAC 集成在一起, PHY 芯片通过 MII 接口与 CPU上的 MAC 互联;



对于这种方案,其硬件方案比独立的更简单,PHY 与 MAC 之间有以下两个重要的硬件接口:

- •MDIO 总线接口,主要是完成 CPU 对于 PHY 芯片的寄存器配置;
- •MII 即媒体独立接口,也叫介质无关接口。常见的有 MII、RMII、GMII、RGMII 等。"媒体独立"表明在不对 MAC 硬件重新设计或替换的情况下,任何类型的 PHY 设备都可以正常工作。MII 数据接口总共需要 16 个信号,包括:
- ·transmit data TXD[3:0]
- ·transmit strobe IX_EN
- ·transmit clock TX CLK
- ·transmit error TX ER/TXD4
- ·receive data RXD[3:0]
- ·receive strobe RX DV
- ·receive clock RX CLK







·collision indication - COL

·carrier sense - CRS

一般说来,包括: IC 对 PHY 作读取与写入用的一组信号: MDC(clock),MDIO(data) 作为 data sampling reference 用的两组 clock。频率应为 25MHz(TX_CLK,RX_CLK) 各 4-bit 的输出、输入 Bus(TX[0:3],RX[0:3])。通知对方准备输入数据的输出、输入的启动信号 (TX_EN)。输出、输入的错误通知信号 (TX_ER,RX_ER)。得到有效输入数据的通知信号 (RX_DV)。网络出现拥塞的 colision 信号 (Col)。

做为 carrier 回复用的信号 (CRS), 电位可使用 + 5V 或 + 3.3V。

MII 以 4bit, 即半字节方式双向传送数据,时钟速率 25MHz,其工作速率可达 100Mb/s。MII 传递了网络的所有数据和数据的控制,而 MAC 对 PHY 的工作状态的确定和对 PHY 的控制则是使用 SMI (Serial Management Interface) 界面通过读写 PHY 的寄存器来完成的。PHY 里面的部分寄存器是 IEEE 定义的,这样 PHY 把自己的目前的状态反映到寄存器里面,MAC 通过 SMI 总线不断的读取 PHY 的状态寄存器以得知目前 PHY 的状态,例如连接速度,双工能力等。当然也可以通过 SMI 设置 PHY 的寄存器达到控制的目的,例如流控的打开关闭,自协商模式还是强制模式等。

不论是物理连接的 MII 总线和 SMI 总线还是 PHY 的状态寄存器和控制寄存器都是有 IEEE 的规范的,因此不同公司的 MAC 和 PHY 一样可以协调工作。当然为了配合不同公司的 PHY 的自己特有的一些功能,驱动需要做相应的修改。

SMI 是 MAC 内核访问 PHY 寄存器接口,它由两根线组成、双工,MDC 为时钟,MDIO 为双向数据通信,原理上跟 I2C 总线很类似,也可以通过总线访问多个不同的 PHY。

MDC/MDIO 基本特性:

·两线制: MDC (时钟线) 和 MDIO (数据线)。

· 时钟频率: 2.5MHz

·通信方式:总线制,可同时接入的 PHY 数量为 32 个

· 通过 SMI 接口,MAC 芯片主动的轮询 PHY 层芯片,获得状态信息,并发出命令信息。

后来为了支持干兆网口,也就开始有了干兆网的 MII 接口,也就是GMII 接口。现在比较常用的是 RGMII,减小了 MAC 和 PHY 之间







的引脚数量。数据信号和控制信号混合在一起,并且在工作时钟的上升沿和下降沿同时采样,其对应关系如下:

10M 带宽对应的是 2.5MHz, 因为 4bit*2.5M=10Mbps

100M 带宽对应的是 25MHz, 因为 4bit*25M=100Mbps

1000M 带宽对应的是 125MHz, 4bit*125M=1000Mbps, 因为 250MHz 频率太高,所以采用双边沿采样技术(会带来设计复杂度)。

接口	引脚	速度支持 (Mbps)	梸	9%
МІІ	RX_D[3:0] RX_CLK, RX_DV, CRS, COL TX_D[3:0], TX_CLK, TX_EN (14)	10, 100	普通引脚分配、低速、便于布线、 最低延迟	无1-Gbps支持,高引脚计数
MII减少 (RMII)	RX_D[1:0], CRS_DV, TX_D[1:0], TX_EN (6)	10, 100	引脚计数减少	确定性延迟低 (由于先进、先 出),无1-Gbps支持
千兆位MII (GMII)	RX_D[7:0], GRX_CLK, RX_CTRL, TX_D[7:0], GTX_CLK, TX_CTRL (20)	10, 100, 1000	1-Gbps支持,低延迟	高引脚计数,一般不支持
千兆位MII減少 (RGMII)	RX_D[3:0], RX_CLK, RX_CTRL, TX_D[3:0], TX_CLK, TX_CTRL (12)	10, 100, 1000	1-Gbps支持,普通引牌分配	脚分配 乙八百年的 所以 (EMC) 差

举报 / 反馈

全文完

本文由 简悦 SimpRead 优化,用以提升阅读体验

使用了全新的简悦词法分析引擎 beta, 点击查看详细说明









