

中山大学数据科学与计算机学院本科生实验报告

(2018 学年第二学期)

课程名称：数字电路与逻辑设计实验

任课教师：郭雪梅

助教：林鸿鑫

年级&班级	18 级计科 7 班	专业(方向)	计算机类
学号	18340181	姓名	谢俊杰
电话	16607657742	Email	xiejj8@mail2.sysu.edu.cn
开始日期	2019/5/24	完成日期	2019/5/24

一、实验题目

译码显示电路

二、实验目的

- 1.掌握中规模集成译码器的逻辑功能和使用方法
- 2.熟悉数码管的使用

三、实验内容

1. 实验步骤

(1) 用74LS197作为输入信号源,即74LS197的CP0作为时钟输入, Q0与CP1连接,将 \overline{MR} 、 \overline{PL} 接HIGH, Q3、Q2、Q1和Q0作为十六进制计数器的输出, 分别连接到译码器74LS48的输入端, 作为BCD码的输入, 用10KHz的方波作为计数器的脉冲, 而74LS48的 $\overline{BI}/\overline{RBO}$ 、 \overline{RBI} 、 \overline{LT} 接HIGH。


(2) 同时, 74LS197的Q2、Q1、Q0作为八进制计数器的输出分别与74LS138的输入端A、B、C连接, E1接HIGH作为数据输入端, E2和E3接LOW。

(3) 将七段数码管的BCD译码与译码器74LS48的相应端相连, 位选信号和每一位显示数据BCD码 (即74LS138的选址) 一一对应。

(4) 将74LS138的Y0的反与74LS197的Q3的反接入与非门，得到输出为0的位选信号；
而将74LS138的Y0的反与74LS197的Q3接入与非门，得到输出为8的位选信号。

(5) 将74LS138的Y1的反与74LS197的Q3的反接入与非门，得到输出为1的位选信号；
而将74LS138的Y1的反与74LS197的Q3接入与非门，得到输出为9的位选信号。

实验电路图如图所示:





而Proteus的仿真数码管所显示的结果为：



五、实验感想

在此次实验中，由于实验前的预习较充分，所以能在比较短的时间内完成自己学号的显示，也对 MSI 设计的组合逻辑电路的方法也更为熟悉，对这些连线较多、较复杂的电路也不会有以前手忙脚乱的情况发生；而对于 0 和 8，1 和 9 的特殊情况，直接将 74LS197 生成 8421 码的低 3 位 (Q_2, Q_1, Q_0) 连入 74LS138 进行得到数码管位选信号，未能考虑 74LS197 生成 8421 码最高位 Q_4 ，因此 0 和 8 都能使 74LS138 的 Y0 输出低电平，1 和 9 都能使 74LS138 的 Y1 输出低电平，故我们才将 4 个数做特殊化的逻辑处理，面对这些组合逻辑电路，清晰的头脑和条理是十分重要的。