

电工电子技术课程设计报告

——数字钟的设计与制作

本资源免费共享 收集网站 nuaa.store
仅供参考，抄袭可耻

一、数字时钟简介及设计目的

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与传统的机械式时钟相比具有走时准确，显示直观且无机械装置等优点，除此之外它还具有更长的使用寿命，因此得到了广泛的应用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计与制作数字钟主要是为了了解数字钟的原理，进而学会制作数字钟。而且通过数字钟的制作进一步了解各种在制作过程中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。

二、设计内容及要求

(1) 设计指标

- ① 由晶振电路产生 1HZ 标准秒信号；
- ② 分、秒为 00~59 六十进制计数器；
- ③ 时为 00~23 二十四进制计数器；
- ④ 周显示从 1~7 日为七进制计数器；
- ⑤ 校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；
- ⑥ 整点报时功能，当时间到达整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000HZ）。

(2) 设计要求

- ① 画出电路原理图（或仿真电路图）；
- ② 元器件及参数选择；
- ③ 电路仿真与调试。


(3) 制作要求 自行装配和调试，并能发现问题和解决问题。

(4) 编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。

三、原理框图

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的


1HZ 时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。数字电子钟的总体图如图（1）所示。由图（1）可见，数字电子钟由以下几部分组成：石英晶体振荡器和分频器组成的秒脉冲发生器；校对电路；六十进制秒、分计数器，二十进制时计数器及七十进制日计数器；以及秒、分、时的译码显示部分等。



四. 主要部分的实现方案

1 秒脉冲电路

由晶振 32768Hz 经 CD4060 分频为 2Hz，再经过 74LS74 一次分频，即得 1Hz 标准秒脉冲，提供给时钟计数脉冲。如图示：



秒脉冲发生器

2 时间计数器电路

由 6 个 74LS90 计数器组成时分秒的计数电路，74LS90 是 4 位二进制同步加计数器，

它的设置为多片集成计数器的级联提供方便。它具有异步清零，同步并行预置数，保持和计数的功能。

(1) 秒计数器

秒的个位计数单元为 10 进制计数器，当 $Q_D Q_C Q_B Q_A$ 变成 1010 时，通过与非门把它的清零端变成 0，计数器的输出被置零，跳过 1011 到 1111 的状态，又从 0000 开始，如此重复。秒的十位计数单元为 6 进制，当 $Q_D Q_C Q_B Q_A$ 变成 0101 时，通过与非门把它的清零端变成 0，计数器的输出被置零，跳过 0110 到 1111 的状态，又从 0000 开始，如此就是 60 进制。同时秒十位上的 0101 时，要把进位信号传输给“分”个位的计数单元。

(2) 分计数器

分的个位和十位计数单元的状态转换和秒的是一样的，只是它要把进位信号传输给时的个位计数单元。

(3) 时计数器

当“时”十位的 $Q_D Q_C Q_B Q_A$ 为 0000 或 0001 时，“时”的个位计数单元是十进制计数器，当他的 $Q_D Q_C Q_B Q_A$ 到 1010 时，通过与非门使得个位 74LS90 上的清零端为 0，则计数器的输出直接置零，从 0000 有开始。当十位的 $Q_D Q_C Q_B Q_A$ 为 0010 时，通过与非门使得该 74LS90 的清零端为 0，“时”的十位有重新从 0000 开始，此时的个位计数单元变成 4 进制，即当个位计数单元的 $Q_D Q_C Q_B Q_A$ 为 0100 时，就要又从 0000 开始计数。这样就实现了“时”24 进制的计数

(4) 日计数器

日计数器由两个 74LS74，四个 TTL 和一个 74LS20 构成，实现了七定制的功能。每个 74LS74 控制一个输入，即控制 $Q_D Q_C Q_B Q_A$ 中的一个。当从 0000 到 0111 时，显示是按照 74LS74 集成们电路的逻辑功能来实现的，当为 0111 的时候， $Q_C Q_B Q_A$ 各为 1 1 1，他们三个通过 74LS74 与非门输出为 0。再与 Q_D 所控的 0 通过 TTL 集成门电路输出了 0，如此循环，使得四个 TTL 输出都为 0000。即使得输出变为了“置零”状态。从而实现了七禁止循环。如下图所示：

Q_4	Q_3	Q_2	Q_1	显 示
1	0	0	0	日
0	0	0	1	1
0	0	1	0	2
0	0	1	1	3
0	1	0	0	4
0	1	0	1	5
0	1	1	0	6

3 数字钟的译码及显示单元电路

译码显示采用共阳极 LED 八段数码管和译码器 74SL247 组成。

4.整点报时电路

电路应在整点前 10 秒钟内开始整点报时，即当时间在 59 分 54 秒到 59 分 59 秒期间时，报时电路报时控制信号。


当时间在 59 分 50 秒到 59 分 59 秒期间时，分十位、分个位和秒十位均保持不变，分别为 5、9 和 5，因此可将分计数器十位的 Q_C 和 Q_A 、个位的 Q_D 和 Q_A 及秒计数器十位的 Q_C 和 Q_A 相与，从而产生报时控制信号。

报时电路由 74LS08 高音和 74LS04 低音通过 74LS32 来构成。

五、元器件

1. 大面包板	1 块
2. 镊子	1 把
3. 剪刀	1 把
4. 数码管 5101BE	7 个
5. 硬导线	若干
6. 计数器 74LS90	6 块
7. 计数/分频/振荡器 CD4060 集成块	1 块
8. 译码/驱动器 74LS247 集成块	7 块
9. 双 4 输入与非门 74LS20 集成块	1 块
10. 与非门 74LS00 集成块	1 块
11. 四二输入与门 74LS08 集成块	2 块
12. 四二输入或门 74LS32 集成块	1 块
13. 六反相器 74LS04 集成块	1 块
14. 双 D 触发器 74LS74 集成块	4 块
15. 晶振 32.768kHz	1 个
16. 22pF 和 3~22pF 可调电容	各一个
17. 三极管 8050	一个
18. 电阻 300Ω 7 个 22MΩ 一个 1KΩ 一个	

六、总体电路图



数字钟电路图

七.实验过程中遇到的问题及解决方法

在寝室我们有变压器，所以数字显示部分我们是在寝室调试的。调试过程中秒的显示中十进制没有问题，但是不进位，经过检查发现是进位线连错了。依次向分显示排查，发现分显示也不正常，结果发现我们是在分显示的一个 74LS90 下面没有接电源，连上电源后发现分显示正常。在日显示部分发现 74LS20 的一个输出线应该是接 74LS74 的非 S 端，我们接错了，改了之后显示部分几乎就没有什么问题了。

蜂鸣器的调试部分是在实验室进行的，我们接上后就正常鸣叫了，不需要多进行调试。主要是我们在连这一部分时，一起对着逻辑电路参考图以及集成电路引出端功能图，一根线一根线的检查，每连接完一根线就在参考图上标记一个，这样比较容易发现是否漏连了线，所以这部分在调试的时候没出现什么问题。

还有就是排版的问题，为了避免导线交叉，合理利用版面，我们做了大量的尝试和该进，最后的结果自己还是比较满意。

八.心得体会

通过这次对数字钟的设计与制作，让我了解了关于数字钟的原理与设计理念，要设计并完成一个成品必须自己先手绘一张电路图，这样才会对电路原理有一个清晰地思路。在接线之前必须要合理布局这样连出来的作品才比较美观。但是，在制作过程中总会遇到一些问题，最后的成品也不一定与想象的完全一样，因为在实际接线中有着各种约束，我们预料到的和我们预料不到的，所以要有足够的耐心和合理的小组分工与合作。通过这次的课程设计，让我对各种电路都有了大概的了解，也发现自己平时接触到的一些科技业不是那么的高端，只要有一定的专业知识，敢想敢做，我们也可以做出一些，虽然这个数字钟不是高科技。所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。耐心与团队合作这两点是至关重要的。在调试过程中，任何问题都可能导致致命的失误，我们必须一点一点地检查，这就要求我们有足够的耐心，从小处着手，从每根导线入手，保持思路清晰，课设如此，我们生活中也是如此，以后我们在工作的时候也应这样。通过这次课设，我们应用了自己所学的知识，很是欣慰，现在我们的学习不再是学无用处，通过这次课设我们的动手能力也得到了很大的提高。

九. 参考资料及文献

参考资料:

《电子技术基础（数字部分）（第四版）》

《电路及电子技术实验》

《电工电子技术实践教材》