

RISC-V RV32I基本指令集

数据运算类指令

1	add	funct7	rs2	rs1	funct3	rd	opcode
		000 0000	rs2	rs1	000	rd	011 0011
		Reg[rd]=Reg[rs1]+Reg[rs2]; PC=PC+4					
2	addi	imm12		rs1	funct3	rd	opcode
		Imm12		rs1	000	rd	001 0011
		Reg[rd]=Reg[rs1]+imm12; PC=PC+4					
3	sub	funct7	rs2	rs1	funct3	rd	opcode
		010 0000	rs2	rs1	000	rd	011 0011
		Reg[rd]=Reg[rs1]-Reg[rs2]; PC=PC+4					
4	and	funct7	rs2	rs1	funct3	rd	opcode
		000 0000	rs2	rs1	111	rd	011 0011
		Reg[rd]=Reg[rs1]&Reg[rs2]; PC=PC+4					
5	andi	imm12		rs1	funct3	rd	opcode
		const		rs1	111	rd	001 0011
		Reg[rd]=Reg[rs1]&imm12; PC=PC+4					
6	or	funct7	rs2	rs1	funct3	rd	opcode
		000 0000	rs2	rs1	110	rd	011 0011
		Reg[rd]=Reg[rs1] Reg[rs2]; PC=PC+4					
7	ori	imm12		rs1	funct3	rd	opcode
		const		rs1	110	rd	001 0011
		Reg[rd]=Reg[rs1] imm12; PC=PC+4					
8	xor	funct7	rs2	rs1	funct3	rd	opcode
		000 0000	rs2	rs1	100	rd	011 0011
		Reg[rd]=Reg[rs1]^Reg[rs2]; PC=PC+4					
9	xori	imm12		rs1	funct3	rd	opcode
		const		rs1	100	rd	001 0011
		Reg[rd]=Reg[rs1]^imm12; PC=PC+4					
★10	sll	funct7	rs2	rs1	funct3	rd	opcode
		000 0000	rs2	rs1	001	rd	011 0011
		Reg[rd]=Reg[rs1]<<Reg[rs2]; PC=PC+4					
★11	slli	Funct7	Imm5	rs1	funct3	rd	opcode
		000 0000	shamt	rs1	001	rd	001 0011
		Reg[rd]=Reg[rs1]<<shamt; PC=PC+4					
12	srl	funct7	rs2	rs1	funct3	rd	opcode
		000 0000	rs2	rs1	101	rd	011 0011
		Reg[rd]=Reg[rs1]>>Reg[rs2]; PC=PC+4					
13	srlr	Funct7	Imm5	rs1	funct3	rd	opcode

一个add
一个sub
需区分

操作均为And

000 0000 shamt rs1 101 rd 001 0011
 Reg[rd]=Reg[rs1]>>shamt; PC=PC+4

14 sra **Funct7** **rs2** **rs1** **funct3** **rd** **opcode**

010 0000 rs2 rs1 101 rd 011 0011
 Reg[rd]=Reg[rs1]>>Reg[rs2]; PC=PC+4

15 srai **Funct7** **Imm5** **rs1** **funct3** **rd** **opcode**

010 0000 shamt rs1 101 rd 001 0011
 Reg[rd]=Reg[rs1]>>shamt; PC=PC+4

数据传送类指令

7-15 **16 lui** imm20 **rd** **opcode**
 const rd 011 0111
 Reg[rd]=imm12<<12; PC=PC+4

17 lb **imm12** **rs1** **funct3** **rd** **opcode**
 offset rs1 000 rd 000 0011
 Reg[rd]=Mem[Reg[rs1]+offset]; PC=PC+4

18 lbu **imm12** **rs1** **funct3** **rd** **opcode**
 offset rs1 100 rd 000 0011
 Reg[rd]=Mem[Reg[rs1]+offset]; PC=PC+4

19 lh **imm12** **rs1** **funct3** **rd** **opcode**
 offset rs1 001 rd 000 0011
 Reg[rd]=Mem[Reg[rs1]+offset]; PC=PC+4

20 lhu **imm12** **rs1** **funct3** **rd** **opcode**
 offset rs1 101 rd 000 0011
 Reg[rd]=Mem[Reg[rs1]+offset]; PC=PC+4

21 lw **imm12** **rs1** **funct3** **rd** **opcode**
 offset rs1 010 rd 000 0011
 Reg[rd]=Mem[Reg[rs1]+offset]; PC=PC+4

22 sb **imm7** **rs2** **rs1** **funct3** **imm5** **opcode**
 offset rs2 rs1 000 offset 010 0011
 Mem[Reg[rs1]+offset]=Reg[rs2]; PC=PC+4

23 sh **imm7** **rs2** **rs1** **funct3** **imm5** **opcode**
 offset rs2 rs1 001 offset 010 0011
 Mem[Reg[rs1]+offset]=Reg[rs2]; PC=PC+4

24 sw **imm7** **rs2** **rs1** **funct3** **imm5** **opcode**
 offset rs2 rs1 010 offset 010 0011
 Mem[Reg[rs1]+offset]=Reg[rs2]; PC=PC+4

比较设置类指令

25 slt **funct7** **rs2** **rs1** **funct3** **rd** **opcode**
 000 0000 rs2 rs1 010 rd 011 0011
 If (Reg[rs1]<Reg[rs2]) Reg[rd]=1; Else Reg[rd]=0;
 PC=PC+4

↓ 条件满足
Zero = 1

Reg[rd] = Zero

26 sltu funct7 rs2 rs1 funct3 rd opcode
 000 0000 rs2 rs1 011 rd 011 0011
 If (Reg[rs1]<Reg[rs2]) Reg[rd]=1;Else Reg[rd]=0;
 PC=PC+4

27 slti imm12 rs1 funct3 rd opcode
 const rs1 010 rd 001 0011
 If (Reg[rs1]<imm12) Reg[rd]=1;Else Reg[rd]=0;
 PC=PC+4

28 sltiu imm12 rs1 funct3 rd opcode
 const rs1 011 rd 001 0011
 If (Reg[rs1]<imm12) Reg[rd]=1;Else Reg[rd]=0;
 PC=PC+4

流程控制类指令

PC+rs **29 auipc** Imm20 rd opcode
Imm20 rd 001 0111
Reg[rd]=PC+imm20<<12; PC=PC+4

☆ **30 blt** imm7 rs2 rs1 funct3 imm5 opcode
Offset7 rs2 rs1 100 Offset5 110 0011
 <
 If (Reg[rs1]<Reg[rs2]) PC=PC+offset; Else PC=PC+4

31 bltu imm7 rs2 rs1 funct3 imm5 opcode
Offset7 rs2 rs1 110 Offset5 110 0011
 If (Reg[rs1]<Reg[rs2]) PC=PC+offset; Else PC=PC+4

32 beq imm7 rs2 rs1 funct3 imm5 opcode
Offset7 rs2 rs1 000 Offset5 110 0011
 If (Reg[rs1]==Reg[rs2]) PC=PC+offset; Else PC=PC+4

33 bne imm7 rs2 rs1 funct3 imm5 opcode
Offset7 rs2 rs1 001 Offset5 110 0011
 If (Reg[rs1]!=Reg[rs2]) PC=PC+offset; Else PC=PC+4

34 bge imm7 rs2 rs1 funct3 imm5 opcode
Offset7 rs2 rs1 101 Offset5 110 0011
 >=
 If (Reg[rs1]>=Reg[rs2]) PC=PC+offset; Else PC=PC+4

35 bgeu imm7 rs2 rs1 funct3 imm5 opcode
Offset7 rs2 rs1 111 Offset5 110 0011
 If (Reg[rs1]>=Reg[rs2]) PC=PC+offset; Else PC=PC+4

PC+rs **36 jal** imm20 rd opcode
offset rd 110 1111
Reg[rd]=PC+4; PC=PC+offset

37 jalr imm12 rs1 funct3 rd opcode
offset rs1 000 rd 110 0111
Reg[rd]=PC+4; PC=Reg[rs1]+offset

