

# 2.2 定点加法、减法



# 提纲

$\langle 2.2.1 \rangle$	补码加减法
$\langle 2.2.2 \rangle$	溢出检测
$\langle 2.2.3 \rangle$	基本的加法和减法器





#### 2.2.1 补码加减法

■ 如: y=0.0111 [y]<sub>k</sub>=0.0111 [-y]<sub>k</sub>=1.1001



从右边到左边,除了第一个1和右边的0保 持不变以外,其它按位取反,很重要!

- 补码加法

■ 补码减法: 为了将减法转变为加法, 需证明公式:

$$[x-y]_{\dot{k}\dot{h}} = [x]_{\dot{k}\dot{h}} + [-y]_{\dot{k}\dot{h}}$$





## 2.2.1 补码加减法

- 例: x=-0.1011, y=0.0111  $[x]_{\dot{\uparrow}h}=1.0101 \quad [y]_{\dot{\uparrow}h}=0.0111$   $[x+y]_{\dot{\uparrow}h}=[x]_{\dot{\uparrow}h}+[y]_{\dot{\uparrow}h}=1.0101+0.0111=1.1100$  x+y=-0.0100
- 例: x=+0.01011, y=-0.00111  $[x]_{\dot{\imath}h}=0.01011 [y]_{\dot{\imath}h}=1.11001 [-y]_{\dot{\imath}h}=0.00111$   $[x-y]_{\dot{\imath}h}=[x]_{\dot{\imath}h}+[-y]_{\dot{\imath}h}=0.10010$





- 可能产生溢出的情况
  - 两正数加,变负数,上溢(大于机器所能表示的最大数)
  - > 两负数加,变正数,下溢(小于机器所能表示的最小数)

- 例: x = +0.1011, y = +0.1001,求x + y
- 例: x = -0.1101, y = -0.1011,求x + y

- 检测方法
  - > 双符号位法
  - > 单符号位法





■ ①双符号位法(参与加减运算的数采用变形补码表示)

- S<sub>f1</sub>和S<sub>f2</sub>分别为最高符号位和第二符号位
- S<sub>f1</sub>表示正确的符号,逻辑表达式为V=S<sub>f1</sub> ⊕ S<sub>f2</sub>,可以用异 或门来实现





■ ①双符号位法(参与加减运算的数采用变形补码表示)

#### ■ 检验举例:

> 
$$x = +0.1100$$
,  $y = +0.1000$ ,  $\Re x + y$ 

$$x = -0.1100, y = -0.1000, 求x + y$$

> 结果出现了01或10的情况就为溢出





■ ①单符号位法

```
■ C<sub>f</sub> C<sub>0</sub>
0 0 正确 (正数)
0 1 上溢
1 0 下溢
1 1 正确 (负数)
```

■  $V=C_f \oplus C_0$  其中 $C_f$ 为符号位产生的进位, $C_0$ 为最高有效位产生的进位。





■ 首先我们来讨论最简单的一位全加器的结构,设定两个二进制数字A<sub>i</sub>,B<sub>i</sub>和一个进位输入C<sub>i</sub>相加,产生一个和输出S<sub>i</sub>,以及一个进位输出C<sub>i+1</sub>。

$$\begin{array}{ccc} & & A_i \\ + & & B_i C_i \\ & C_{i+1} & S_i \end{array}$$

■ 下表列出一位全加器进行加法运算的输入输出真值表。






#### ■ 一位全加器真值表

输入			输出	
A <sub>i</sub>	B <sub>i</sub>	$C_{i}$	S <sub>i</sub>	C <sub>i+1</sub>
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1




■ 根据真值表,三个输入端和两个输出端可按如下逻辑方程进行联系:





■ 行波进位的补码加法/减法器







- n个1位的全加器(FA)可级联成一个n位的行波进位加减器
- M为方式控制输入线,当M = 0时,作加法(A + B)运算;当M = 1时,作减法(A B)运算,在后一种情况下,A B运算转化成[A]<sub>补</sub> + [-B]<sub>补</sub>运算,求补过程由[B]<sub>补</sub> + 1来实现
- 因此图中最右边的全加器的起始进位输入端被连接到功能方式线M上,作减法时M=1,相当于在加法器的最低位上加1
- 图中左边还表示出单符号位法的溢出检测逻辑;当 $C_n = C_{n-1}$ 时,运算无溢出;而当 $C_n \neq C_{n-1}$ 时,运算有溢出,经异或门产生溢出信号





- 异或门延迟3T, "与"门或"或"门的时间延迟为T
- 对一位全加器(FA)来说, S<sub>i</sub>的时间延迟为6T, C<sub>i+1</sub>的时间延迟为2T, 其中T被定义为相应于单级逻辑电路的单位门延迟
- 假如采用图2.2(a)所示的一位全加器并考虑溢出检测,那么n位行波进位加法器的延迟时间 $t_a$ 为

$$t_a = 3T + 3T + n \cdot 2T + 3T = (2n + 9)T$$

- 第1个3T为计算所有B<sub>i</sub>+M的时间(B<sub>i</sub>与M异或),第2个3T 为计算所有A<sub>i</sub>⊕B<sub>i</sub>的时间(因为C<sub>1</sub>要等到A<sub>1</sub>⊕B<sub>1</sub>计算完成之后 才能计算出),2T为每级进位链的延迟时间,最后1个3T为 溢出"异或"门的总时间
- S<sub>i</sub>的异或C<sub>i</sub>可以在溢出检测的3T计算