分类号		学校代码	10590
UDC		密　　级	公开

深圳大学硕士学位论文

一种单点 DTOF 测距传感器 SOC 芯片的低功耗数字电路设计

谢 辉

学 位 类 别	电子信息专业学位
专 业 名 称	集成电路工程
学院（系、所）	电子与信息工程学院
指 导 教 师	蔡良伟 教授

中国知网 https://www.cnki.net

摘　要

DTOF 测距传感器在众多测距传感器中具有明显优势，它凭借测量精度高、响应速度快、测距范围广等优点被广泛应用在各个领域当中。目前，越来越多的 DTOF 测距传感器会应用在智能家具、安防监控等物联网应用当中，这些物联网应用对功耗有较大的需求，同时随着集成电路的发展，功耗问题显得愈发严重，因此功耗成为 DTOF 测距传感器发展中的必须解决的一个问题。为了解决体积大、软硬件不通用的问题，DTOF 传感器通常以片上系统(SoC)的形式实现，DTOF 测距传感器 SoC 的数字部分作为整个测距系统的数据处理中心以及控制枢纽，SoC 数字部分的低功耗设计成为降低 DTOF 测距传感器功耗的重要一环。为了满足低功耗 DTOF 测距需求，本文基于 DTOF 测距传感器 SoC 数字平台进行了系统级的低功耗设计以及验证工作。

本文基于低功耗 PULPino SoC 平台搭建适用于 DTOF 测距传感器的 SoC 系统，设计了 TCSPC 直方图统计模块作为 DTOF 测距传感器的数据处理中心，并进行系统结构性优化，对系统时钟网络与电源域进行划分和布局。在此基础上，采用时钟门控、电源门控、PMU 功耗管理模块等低功耗策略对 SOC 进行低功耗设计。通过插入模块级时钟门控和电路级时钟门控来降低系统的动态功耗，同时基于 UPF 低功耗设计流程对多个电源域插入电源门控，将不需要工作的模块的关断，以此来降低系统的静态功耗。结合 DTOF 测距传感器的使用场景，为系统划分了多种工作功耗模式，在满足基本的工作需求下对系统进行功耗优化，文中对各个模式的定义以及模式的切换进行了详细的设计以及阐述。工作模式的切换由 PMU 功耗管理模块进行控制，通过管理各个模块的时钟网络和电源网络来切换工作模式，PMU 严格控制时钟门控和电源门控的开关时序，保证在模式切换时不会影响系统的正常功能。

在完成上述低功耗设计之后，经过对 SOC 系统进行功能仿真验证以及系统功耗分析评估，均证明了该低功耗设计的合理性和有效性。三种低功耗模式都有不同程度的功耗优化效果，相对于正常工作模式，最佳的功耗优化策略可以达到 86%的功耗优化效果，与传统的 DTOF 测距传感器芯片相比，满足基本测距性能的同时具有更低的功耗，符合 DTOF 测距传感器 SoC 的低功耗需求。

中国知网　https://www.cnki.net

关键词：DTOF 测距传感器；低功耗 SoC；功耗管理模块；时钟门控；电源门控

中国知网 https://www.cnki.net

Abstract

DTOF ranging sensors have obvious advantages among many ranging sensors, as they are widely used in various fields due to their high measurement accuracy, fast response speed, and wide ranging range. At present, an increasing number of DTOF distance sensors are being applied in IoT applications such as smart furniture and security monitoring. These IoT applications have a high demand for power consumption. At the same time, with the development of integrated circuits, power consumption issues have become increasingly serious. Therefore, power consumption has become a problem that must be solved in the development of DTOF distance sensors. In order to solve the problems of large volume and non universality of software and hardware, DTOF sensors are usually implemented in the form of System on Chip (SoC). The digital part of the DTOF ranging sensor SoC serves as the data processing center and control hub of the entire ranging system. The low-power design of the SoC digital part is an important part of reducing the power consumption of the DTOF ranging sensor. In order to meet the requirements of low-power DTOF ranging, this paper conducts system level low-power design and verification work based on the SoC digital platform of DTOF ranging sensors.

This article is based on the low-power PULPino SoC platform to build a SoC system suitable for DTOF ranging sensors. The TCSPC histogram statistics module is designed as the data processing center of DTOF ranging sensors, and system structural optimization is carried out to partition and layout the system clock network and power domain. On this basis, low-power strategies such as clock gating, power gating, and PMU power management module are adopted for the low-power design of SOC. By inserting module level clock gating and circuit level clock gating, the dynamic power consumption of the system is reduced. At the same time, based on the UPF low-power design process, power gating is inserted into multiple power domains to turn off modules that do not need to work, thereby reducing the static power consumption of the system. Based on the usage scenarios of DTOF ranging sensors, multiple operating power consumption modes were divided for the system, and power optimization was

中国知网 https://www.cnki.net

carried out to meet basic working requirements. The definition and switching of each mode were detailed in the article. The switching of working mode is controlled by the PMU power management module, which switches the working mode by managing the clock network and power network of each module. The PMU strictly controls the switching timing of clock gating and power gating to ensure that the normal function of the system is not affected during mode switching.

After completing the above low-power design, functional simulation verification and system power analysis evaluation of the SOC system have proven the rationality and effectiveness of the low-power design. The three low-power modes all have varying degrees of power optimization effects. Compared to the normal operating mode, the optimal power optimization strategy can achieve a power optimization effect of 86%. Compared with traditional DTOF ranging sensor chips, it meets the basic ranging performance and has lower power consumption, meeting the low-power requirements of DTOF ranging sensor SoC.

Key words: DTOF distance measuring sensor; Low-power SoC; Power Management Module；Clock Gating；Power Gating

中国知网 https://www.cnki.net

目 录

第 1 章 绪论.....1
1.1 研究背景及意义.....1
1.2 国内外研究现状.....1
1.3 论文的主要内容.....3
第 2 章 DTOF 传感器原理以及 SoC 低功耗设计概述.....5
2.1 DTOF 测距原理.....5
2.2 DTOF 传感器结构.....6
2.2.1 SPAD 光子探测器.....7
2.2.2 TDC 读出电路.....8
2.2.3 ToF 数据处理电路.....8
2.3 SoC 功耗来源.....9
2.3.1 动态功耗.....9
2.3.2 静态功耗.....10
2.4 低功耗设计技术.....11
2.4.1 时钟门控.....11
2.4.2 电源门控.....12
2.4.3 PMU 功耗管理.....15
2.5 本章小结.....17
第 3 章 DTOF 传感器 SoC 设计.....18
3.1 总体架构设计.....18
3.2 直方图统计模块设计.....19
3.2.1 直方图统计模块原理.....19
3.2.2 直方图统计模块实现.....21
3.3 MCU 主控模块设计.....23
3.4 时钟复位生成模块设计.....24
3.5 本章小结.....26
第 4 章 SoC 的低功耗设计.....27
4.1 SoC 功耗来源及分布分析.....27
4.2 PMU 功耗管理模块设计.....28
4.2.1 模式切换控制设计.....28
4.2.2 PMU 模块设计.....31
4.2.3 寄存器定义.....34
4.3 时钟门控设计.....35
4.3.1 时钟门控方案.....35

中国知网 https://www.cnki.net

4.3.2 时钟门控单元设计.....36
4.4 电源门控设计.....37
4.4.1 电源门控方案.....37
4.4.2 UPF 电源门控设计.....37
4.5 本章小结.....39
第 5 章 SoC 功能验证与功耗评估.....40
5.1 SoC 功能验证.....40
5.1.1 仿真平台搭建.....40
5.1.2 直方图统计模块验证.....41
5.1.3 PMU 功耗管理模块验证.....45
5.2 SoC 功耗分析评估.....49
5.2.1 时钟门控的功耗优化分析.....49
5.2.2 不同工作模式的功耗分析评估.....51
5.3 基于 FPGA 的 DTOF 测距测试.....54
5.3.1 DTOF 测距应用测试.....54
5.3.2 FPGA 功耗测试.....58
5.4 本章小结.....59
第 6 章 总结和展望.....60
6.1 全文总结.....60
6.2 不足与展望.....61
参考文献.....62

中国知网 https://www.cnki.net

第 1 章 绪论

1.1 研究背景及意义

目前,TOF 传感器已被看作是实现 IoT 的主要核心技术之一,在智能家居、智能安防、智慧零售、智能健康、智慧农业等各个领域中都发展了重要应用。近年来，各种物联网应用开始落地，基于 TOF 传感器的 3D 感知技术在物联网应用领域中快速发展[1]。比如，AR/VR 眼镜中用于深度和方位信息识别；TOF 激光雷达有望在 3D 人脸识别领域得到广泛应用，同时扫地机器人也从传统的单线机械扫描式激光雷达转向了 TOF 激光雷达测距；TOF 传感器在智能家居、智能安防、智慧零售领域也有广泛应用，可以用于人体识别和跟踪，从而让人类生活更加智能化；在自动驾驶、车内感知及监控领域，TOF 传感器也是车载激光雷达、车内人体识别、车内手势识别等关键元器件[2]；TOF 传感器将能够测量人体生理指标、物体速度等信息，进入 4D 感知领域 [3]。随着距离传感器的应用场景越来越多，对距离传感器的要求也越来越高，测量精度和测量距离是衡量一个距离传感器的基本性能指标，除了性能之外，成本和功耗也成为选择一款距离传感器的重要因素。在这些物联网应用中，功耗的要求会比较高，在满足基础性能的同时，较低的功耗可以提高设备的稳定性以及电池使用寿命[4]。故设计一款低功耗 TOF 传感器在我国有非常好的应用前景以及应用价值。

随着集成电路技术的不断发展，系统级芯片（SoC）设计已经成为主流的芯片设计技术。一块 SoC 芯片由多个特定功能的集成电路组成，形成了一个整体的电子系统，其中包括完整的硬件系统和嵌入式软件。随着 SoC 设计的发展，它的集成规模和复杂度越来越高，因此功耗问题变得越来越重要，在设计阶段就必须考虑 SoC 的功耗问题[5]。因此对 SoC 进行低功耗设计是非常有必要的，尤其是那些应用在有低功耗需求的物联网等场景。

综上所述，本课题进行的应用于 DTOF 测距传感器的 SOC 低功耗设计，在 TOF 测距传感器设计发展历程中占有越来越重要的地位，同时未来它的市场以及应用场景等潜力仍然不小，故其研究意义是比较重大的。

1.2 国内外研究现状

中国知网 https://www.cnki.net

激光测距技术被广泛应用在三维成像、机器人视觉、无人驾驶等领域当中。目前激光测距技术主流的激光测距方法有双目视觉法、结构光法以及飞行时间(TOF)测距法，而 TOF 测距法又分为间接 ITOF 测距法和直接 DTOF 测距法。DTOF 测距法凭借其高精度、快速响应等优点，被应用在需要高速测量和追踪的应用场景当中，例如自动驾驶汽车以及无人机[6]。当前 DTOF 测距传感器的研究重点在于提高其精度、响应速度以及可靠性，以满足不同应用场景的需求。例如马洪斌等人在 2022 年提出了一种结合灰度值距离校正和温度校正的短距离、高精度、紧凑型实时脉冲 ToF 激光测距系统，针对检测到的目标反射率、光电探测器响应度和光传播特性的变化引起的定时判别误差，所提出的灰度值距离校正和温度校正方法能够有效提高测距精度[7]。Germán Mora-Martín 等人为了在高速 SPAD DTOF 图像传感器输出的短距离目标检测中实现低延迟，在 2021 年提出一种用神经网络来处理直方图原始数据，来高性能地进行目标检测[8]。为了在具有强中频的噪声环境中进行可靠的 TOF 测量，Hyeongseok Seo 等人在 2021 年提出了一种具有嵌入式中频滤波器的面积高效多事件直方图 TDC，该滤波器可以过滤掉来自 32 个不同激光雷达的中频，从而避免由其它激光雷达导致的误测量[9]。

随着 DTOF 测距传感器的不断发展，其中的功耗成为一个不可忽视的问题，针对 DTOF 传感器中的功耗优化，国内外的研究人员从多个的方面进行了探索。Sam W. Hutchings 等人在 2019 年提出了一种低功耗的像素级直方图计数器架构，用于实现像素内的直方图计数功能，该计数器的设计基于单电平比较器，并通过使用时间多路复用技术降低了功耗，文章还提出了一种能够在不影响成像质量的情况下降低 SPAD 电流的方法，以进一步降低系统功耗[10]。Foad Arvani 等人在 2019 年提出了一种 TDC 共享方案，利用多个 TOF 传感器之间的互相同步性，该方法通过设计一组交错时钟来实现多个传感器之间的同步，并将其用于 TDC 的共享，降低了整个系统的功耗[11]。

随着集成电路的迅速发展，芯片暴露的功耗问题也越来越多，因此芯片的低功耗设计技术是十分重要的，尤其是在对功耗有更高要求的物联网应用中。在一款芯片设计中，低功耗设计的工作量占比越来越大，在芯片设计的各个流程都有相应的低功耗设计工作。目前，国内外半导体公司都会采用低功耗设计技术来设计自己的低功耗芯片，不同于专用芯片，设计一款低功耗 SOC 芯片还需要考虑软硬件结合的功耗管理技术。郭涛等人在 2018 年提出了一种基于 SoC 系统多种工作模式的低功耗策略，为不同的工作模式设计不同的电源实现策略，实现了不同工作模式下的电源精细化管理，最终有效的降低了系统的运行功耗[12]。钟杨源等人在 2016 年设计了一种基于 SoC 的低功耗管理模块，来

中国知网 https://www.cnki.net

对系统的工作时钟进行动态管理，通过控制时钟的关断和频率来切换不同的工作模式，有效的降低了 SoC 芯片的动态功耗[13]。

对 SOC 芯片进行低功耗设计需要在系统层、电路层、软件层、物理层等多个层面进行考虑，层级越高对系统功耗优化的效果也越好。根据 SOC 芯片的功能和功耗特点，设计一款低功耗 SOC 系统级芯片，除了使用时钟门控、电源门控等成熟的低功耗技术手段外，更重要的是对系统结构进行优化，采用软硬件结合的功耗管理技术，来降低系统的总功耗。

1.3 论文的主要内容

本论文的研究目标是基于一款 DTOF 传感器 SOC 芯片进行低功耗设计。在论文的研究初期，首先要确定论文的研究方向，由于测距传感器被广泛应用在移动产品、物联网产品当中，这些产品对功耗都要非常高的要求，同时 DTOF 测距传感器相对与其他的测距传感器来说具有测量精度高、抗干扰强、低功耗的特点，因此把 DTOF 传感器作为本论文低功耗 SoC 设计的应用基础。本论文除了要实现用于 DTOF 传感器的 SoC 基础功能，还要根据 DTOF 传感器的工作特点定义多个功耗工作模式，同时采用多种低功耗设计手段来降低 SoC 系统的功耗，从而最大可能的发挥低功耗 SoC 在 DTOF 传感器的价值，这也是本文的创新点所在。

对于用于 DTOF 传感器的 SoC 设计，首先要对 DTOF 传感器的工作原理以及 SoC 的系统结构进行研究和理解。在通用 PULPino SoC 平台的基础上进行模块的拓展以及系统结构的优化，使其可以满足 DTOF 传感器的应用需求。首先要进行 TCSPC 直方图统计模块的设计，直方图统计模块是 DTOF 传感器的数据处理模块，也是整个 SoC 的数据处理核心，它占用了大部分的面积与资源。然后进行 PMU 功耗管理模块和 CRG 时钟复位生成模块的设计，通过这两个模块来管理整个 SoC 系统的工作功耗模式。最后把上述模块挂载在 MCU 总线上，保证软件可以控制各个子模块，由软件来调度各个模块的工作。在使用 Verilog 硬件描述语言对各个模块进行 RTL 代码的编写后，采用 FreePDK45nm 的基本单元工艺库，通过综合工具转换为门级网表。最后在仿真环境下对 SoC 进行仿真验证，同时基于 FPGA 硬件平台进行 DTOF 测距应用的测试，保证 DTOF 传感器 SoC 系统功能正确性。

对于 SoC 的低功耗设计，首先采用模块级和电路级的时钟门控技术来降低时钟网络的大部分功耗，这也是降低电路动态功耗最有效的办法。然后采用 UPF 低功耗设计流程

中国知网 https://www.cnki.net

来对系统进行多电源域的划分以及电源门控的设计，该办法可以有效的降低系统的静态功耗。同时通过 PMU 功耗管理模块来管理模块级时钟模块以及电源门控的开关，以此来管理系统的功耗工作模式的切换，保证系统在满足基本功能的同时尽可能地优化功耗。最后通过 PrimeTime PX 功耗分析工具来对系统各个工作模式进行网表级的功耗分析和评估。

本论文的组织结构如下：

第一章绪论阐述了低功耗 DTOF 测距传感器的在当今电子产品以及物联网应用的重要研究价值。分析了国内外在 DTOF 测距传感器和低功耗 SOC 设计技术领域的研究成果以及现状，表明了本文的主要研究方向以及具体的研究方法。

第二章首先介绍了 DTOF 测距传感器的主要结构和工作原理，然后叙述了主流的 SoC 低功耗设计技术，结合 DTOF 传感器的工作特点为 SoC 系统定义了多种工作功耗模式，由 PMU 功耗管理模块管理系统工作模式的切换，为第三章的 DTOF 传感器 SoC 设计以及第四章的 SoC 低功耗设计打好基础。

第三章描述了 DTOF 传感器 SoC 的设计方案，首先基于 PULPino SoC 平台的基础上对该 SoC 系统的整体架构进行了设计，然后分别对 SoC 系统中的 DTOF 直方图模块、CRG 时钟复位管理模块、PMU 功耗管理等模块进行功能描述和逻辑设计。

第四章首先分析了 SoC 功耗的主要来源以及分布，然后研究 DTOF 传感器 SoC 的低功耗设计方案，采用时钟门控、多电源域的电源门控以及 PMU 功耗管理等低功耗技术来对 SoC 进行低功耗设计，由 PMU 控制各个模块的时钟网络和电源网络，以此来管理系统工作模式的切换，在满足系统的基本功能的基础上尽可能的降低系统功耗。

第五章描述了前述设计的实验结果以及结果分析，包括对直方图统计模块的功能仿真，以及 PMU 功耗管理模块对系统工作功耗模式切换的仿真验证，然后对采用上述低功耗设计方案后的 SoC 系统进行功耗分析评估，最后基于 FPGA 进行 DTOF 测距的应用测试以及功耗测试。

第六章为结束语，主要对本研究的主要工作和研究成果进行概述和总结，同时分析了本文存在的不足，并对未来的研究工作提出了展望。

中国知网 https://www.cnki.net

第 2 章 DTOF 传感器原理以及 SoC 低功耗设计概述

2.1 DTOF 测距原理

DTOF 测距传感器是激光雷达测距传感器的一种类型，它是基于飞行时间(ToF)来得到距离信息的。图 2-1 简要说明了直接飞行时间(DTOF)距离测量的原理。由雷达系统激光器发射光脉冲，脉冲光子与目标碰撞后反射回来，经 SPAD 光子探测器检测光子信号，这段时间即为光脉冲往返的飞行时间 ToF，最后通过光速公式(2-1)可以得到测量目标的距离 L[14]。

$$L = \frac{光速 \times ToF}{2} \tag{2-1}$$



图 2-1 DTOF 激光雷达测距原理

在 DTOF 测距系统中，飞行时间是由时间数字转换器 TDC 测量得到的，当激光器发射光脉冲时 TDC 开始计时，光子经目标碰撞反射给 SPAD 光子探测器，SPAD 生成响应信号给 TDC，TDC 收到响应信号后结束计时，这段时间即是探测得到的飞行时间 ToF。

中国知网 https://www.cnki.net

DTOF 测距传感器的测量质量受到光子探测信噪比 SNR 的影响，如公式(2-2)所示，光子探测信噪比定义为返回的激光光子数量N_{laser}比上噪声光子数量N_{noise}[15]。

$$SNR = log_{20}\frac{N_{laser}}{N_{noise}} \qquad (2-2)$$

光子探测信噪比受到激光发射功率和滤光镜效果的影响，而 DTOF 传感器的激光发射功率必须符合人眼安全要求，故激光发射功率不能过大，导致在远距离测量中激光光子返回的数量微弱。噪声光子主要由环境光等非激光光源组成，良好的滤光镜可以过滤掉大部分的噪声光子[17]。

SPAD 单光子雪崩二级管接收到光子后引起雪崩效应，光电二极管将雪崩信号转化为可以被 TDC 时间数字转换电路测量的脉冲信号，由 TDC 测量出精确的飞行时间值[19]。SPAD 具备在远距离测量中检测单光子和微弱的返回激光光子的能力，但由于 SPAD 的光子检测效率(PDE)并不是完美的，它有概率检测不出返回的光子，或者由于暗计数产生了错误的非光子响应[20]。如图 2-2 所示，SPAD 会对噪声光子和暗噪声产生错误的响应。



图 2-2 SPAD 噪声检测示意图

为了避免由于噪声光子、暗计数等原因导致错误的测量结果，可以对单个像素使用多个 SPAD，只有满足一定数量阈值的 SPAD 同时检测到才将最终测量脉冲输出[21]。以及采用重复测量的方法，通过大量反复的测量，对大量的采样结果进行统计，累积次数最多的飞行时间可以最大程度的反映真实情况。当然这两种方法都是以测量效率和面积资源为代价换取的测量精度。

2.2 DTOF 传感器结构

图 2-3 展示了 DTOF 传感器的结构，它由 SPAD 光子检测阵列、基于 TDC 的读出电路、MCU 控制模块以及 ToF 数据处理模块组成。SPAD 阵列对返回的单光子进行检测，TDC 读出电路负责测量精确的飞行时间，然后转换成数字信号发送给 MCU 主控模

中国知网 https://www.cnki.net

块以及 ToF 数据处理模块，MCU 控制模块主要负责调度各个模块电路的工作以及执行一些简单的数据处理任务，ToF 数据处理模块则负责对飞行时间数据进行统计处理工作。MCU 主控模块和 ToF 数据处理模块都是在数字电路上实现的，本论文主要实现数字电路部分。



图 2-3 DTOF 传感器结构

2.2.1 SPAD 光子探测器

SPAD 是非常敏感的光电探测器，可以用作单光子探测，它具有很强的反向偏压，SPAD 的偏压高于击穿电压(20-30V)时将会工作在盖革模式，在盖革模式下，当 SPAD 接收到光子时，二极管的放大特性变得无限大，SPAD 发生雪崩击穿，可以通过检测雪崩电流来检测单光子[22]。另一方面如果这样的雪崩电流持续的时间过长的话将会对 SPAD 产生结构性的损坏，因此需要一个淬火电路，让 SPAD 退出雪崩击穿回到盖革模式。



图 2-4 淬火电路示意图

淬火电路如图 2-4 所示，当光子进入 SPAD 时，SPAD 会产生雪崩电流，电流会在

中国知网 https://www.cnki.net

与 SPAD 串联的淬火电阻上产生电压降，此时 SPAD 和淬火电阻形成分压，SPAD 的偏压将会下降，SPAD 的偏压下降到雪崩击穿电压后，雪崩电流迅速截至，淬火电阻的电压变为 0，SPAD 的偏压则回到正常的工作状态，再次进入盖革模式。由于 SPAD 生成雪崩击穿电流时会产生大量的能量，经淬火电路淬灭后，仍需要一段冷却时间才能恢复到待探测状态，这段时间被称为死时间，时间通常为 25ns 以上。如果死区时间不够，则有可能使 SPAD 的偏置电压回到击穿电压，导致再次发生雪崩击穿的后脉冲现象[24]。

2.2.2 TDC 读出电路

光电探测器中，APB 的输出是与输入光强成正比的模拟量，需要通过 ADC 模拟数字转换器将结果输出到数据处理电路，当像素变多时 ADC 的数量也成比例增加，SoC 的面积将会成为限制条件。而 SPAD 的输出可以通过缓冲器转换成脉冲信号，可以通过 TDC 时间数字转换电路将飞行时间模拟量转换成数字信号并输出到数据处理电路，相对于 ADC，TDC 的面积更小，更便于在 SoC 中集成以及实际测量中的操作，而且精度可以达到 10ps~100ps[25]。TDC 的数据读出电路主要由 FIFO 缓存器组成，TDC 输出的二进制数据会先到同步 FIFO 中进行缓存，读出电路依次从 FIFO 中将 TDC 测量的结果输出到直方图统计模块中。

2.2.3 ToF 数据处理电路

信号累积是 DTOF 信号处理最常用的方法，如图 2-5 所示，只有当多个 SPAD 同时触发，满足设定的数量阈值时，TDC 才将结果输出到直方图统计模块中，直方图统计模块负责将相同的 N 次 TDC 测量结果进行累加，最终得到直方图。直方图中累积次数最多的飞行时间值即为最终的结果，它最接近真实情况的飞行时间值。最终累积结果的信噪比也提高了$\sqrt{N}$倍，可以通过提高测量次数来提高信噪比，但测量帧率 FPS 也会随之降低，需要在信噪比和测量帧率之间做权衡。直方图统计模块是基于 TCSPC 时间相关光子技术(Time-Correlated Single Photon Counting)的一种离散化采样统计方法，原理是从一个目标产生的多个测量结果在时间上是相关的，而来自暗计数或错误计数的噪声事件是不相关的[26]。

中国知网 https://www.cnki.net



图 2-5 DTOF 信号累积示意图

2.3 SoC 功耗来源

数字集成电路的功耗来源分为动态功耗和静态功耗，动态功耗为芯片在工作时由于信号翻转产生的功耗，静态功耗为芯片处于上电状态但没有信号翻转时产生的功耗。

2.3.1 动态功耗

CMOS 器件的动态功耗由开关功耗和短路功耗组成，动态功耗组成由表达式(2-3)所示。表达式包括两部分，前者为开关功耗，后者为短路功耗。式中α为翻转系数，C_L为负载电容，V_{dd}为电源电压，t_{sc}为短路时间，I_{peak}为内部电流总和。

$$P_{dyn} = \alpha \times C_L \times {V_{dd}}^2 \times f_{clk} + t_{sc} \times I_{peak} \times V_{dd} \times f_{clk} \qquad (2-3)$$

开关功耗是电路的负载电容在充放电时产生的功耗，产生原理如图 2-6 所示。当输入为低电平时，电源会通过 PMOS 向负载电容充电，当输入为高电平时，负载电容又会通过NMOS 向地放电，开关功耗就是由于输入信号翻转导致负载电容充放电产生的[29]。



图 2-6 CMOS 电路开关功耗产生原理

中国知网 https://www.cnki.net

短路功耗是电路 PMOS 和 NMOS 同时导通时产生的功耗，短路功耗产生原理如图 2-7 所示。在实际电路中，当输入信号翻转时，PMOS 管和 NMOS 管会存在一段短暂的同时导通时间，这时电源和地之间会出现直流通路，从而产生短路功耗[30]。通常情况下，短路功耗占总动态功耗的 10%左右，它与晶体管的转换速度有关，转换速度越快，短路功耗也就越小[31]。



图 2-7 CMOS 电路短路功耗产生原理

2.3.2 静态功耗

静态功耗是指电路处于不工作状态是由泄露电流产生的功耗，泄露电流主要有以下四种：亚阈值漏电流、二极管反偏漏电流、门栅漏电流以及门栅感应漏极漏电流[32]，MOS 管的漏电流产生如图 2-8 所示。



图 2-8 MOS 管漏电流产生示意图

门栅漏电流是由于隧道效应和载流子效应，产生的从栅极经过栅氧化层流向衬底的电流。MOS 管漏极会形成强反偏电场，引起的从漏极流向衬底的电流称为门栅感应漏极

中国知网 https://www.cnki.net

漏电流。这两种漏电流会随着工艺的发展变得越来越不可忽视。

栅极电压处于亚阈值电压时，沟道表面会形成弱反型层，产生从漏极流向源级的电流称为亚阈值漏电流。随着工艺的发展，晶体管的工作电压越来越小，晶体管的亚阈值电压也会跟着减小，导致亚阈值漏电流也会更加明显。

当 MOS 管的源漏级和衬底被在工作时被反向偏置，产生的反向偏置电流被称为 PN 结反偏电流，这是由于在耗尽层中少数载流子漂移或电子空穴对形成引起的，PN 结反偏电流取决于掺杂浓度以及结面积[33]。

静态功耗主要与集成电路工艺和电路结构有关，在 180nm 及以上的工艺中，静态功耗占总功耗的比例非常小，几乎可以忽略不计，而随着集成电路的不断发展，静态功耗所占比例越来越大，变为不可忽视的程度。在 65nm 及以下工艺中，就要采取相应的低功耗设计手段来优化静态功耗，例如多阈值工艺、电源门控等[34]。

2.4 低功耗设计技术

SoC 低功耗设计是一个系统性的问题，需要在各个设计层面上采取相应的低功耗设计手段，在保证系统性能的情况下达到低功耗的目的。在芯片的设计流程中，自顶向下可以分为以下 5 个层级，分别为系统级、结构级、寄存器级、逻辑门级和晶体管级[36]。在越高的层级上采取低功耗设计策略，功耗优化的效果也会越好。因此，在设计一款低功耗芯片时，在规划系统结构时就应该考虑相应的低功耗设计策略。下面列举几种主流的低功耗设计策略。

2.4.1 时钟门控

时钟门控是降低电路动态功耗的常用手段，在实际电路中时钟网络的功耗占动态功耗的一大部分。可以通过时钟门控将不需要工作的寄存器时钟关断，来节约由相应时钟产生的功耗。在芯片设计中，时钟门控可以分为模块级时钟门控和寄存器级时钟门控。

模块级时钟门控可以控制某个模块的时钟的开关，在 SoC 系统正常工作时，并不是所有模块都会工作的，这时可以将不需要工作的模块的整个时钟网络关断，来最大限度地降低系统动态功耗。如图 2-9 所示，系统中各个模块的时钟由 PLL 产生的时钟经过分频以及时钟门控单元后得到，当某个模块不工作时，可以通过模块的状态信号或者软件控制来关断这个模块的时钟，使整个模块的时钟树关闭，降低时钟路径的功耗和无效翻转。

中国知网 https://www.cnki.net



图 2-9 模块级时钟门控

寄存器级时钟门控是对模块内部寄存器的时钟信号进行开关的一个控制单元。寄存器级时钟门控结构如图 2-10 所示，上方电路是未插入时钟门控时的寄存器电路，下方电路是通过综合工具自动插入门控时钟的寄存器电路，插入寄存器级时钟门控单元后，寄存器的时钟信号受到使能信号的控制，在寄存器不需要工作时把寄存器组的时钟关断，来节约寄存器组的动态功耗[35]。



图 2-10 寄存器级时钟门控

2.4.2 电源门控

电源门控是降低电路静态功耗的有效方法，它可以将系统中不需要工作的模块的电源关断而保持其他模块的正常供电，从而最大可能地消除一部分电路的静态功耗。在芯片电路中进行电源门控的设计会涉及到电源控制器、电源开关网络、隔离单元 ISO 以及保留寄存器这几个方面。

中国知网 https://www.cnki.net

电源控制器是一个控制电源门控开关的逻辑电路，它来决定一个电路区域的电源何时开关，由于电源的开关需要一定的时间和功耗成本，因此电源控制器必须在规划好的合适的时间进行电源的开关。本文中电源控制器的工作由 PMU 功耗管理模块来完成。

可关断电源域的电源从电源开关网络获得，电源开关网络由大量的晶体管组成，它分布在可关断电源域区块的周围或内部。如图 2-10 所示,有两种 PMOS 和 NMOS 两种开关类型，PMOS 开关连接在 VDD 和 CMOS 逻辑块的电源引脚间，NMOS 开关连接在 VSS 和 CMOS 逻辑块的地引脚间。当电源开关控制信号开启电源网络时，将电源连接到区块中的逻辑门，当电源开关控制信号关断电源网络时，区块中的逻辑门的电源将关断。图 2-11 的电源开关应用在整个逻辑块，这种开关策略称为粗粒策略，多个晶体管并联驱动公共供电网络。在细粒策略中，可以将电源开关应用在每个库单元中，允许细粒度地控制哪些单元断电，细粒度方法具有更好地优化功耗潜力，但需要更多的面积[37]。



图 2-11 电源开关网络

可关断电源域输出到其他电源域的信号需要插入隔离单元，当可关断电源域关断电源后，隔离单元向常开电源域或当前电源开启的电源域输出一个固定的“0”或“1”逻辑值，防止在电源关断时向其他电源域输出未知值或中间值，从而导致后续电路的错误工作。隔离单元的简单实现方式如图 2-12 所示，当左边的可关断电源域上电时，隔离使能信号 ISO_EN 失效，输出信号经过隔离单元保持不变输出给常开电源域中，但会因此引来门延迟。当可关断电源域下电时，隔离使能信号 ISO_EN 生效，隔离单元会向常开电源域输出恒定的逻辑“1”或逻辑“0”。

中国知网 https://www.cnki.net



图 2-12 隔离单元

当一个逻辑块从下电然后上电时，若想要该块恢复掉电之前的数据，可以采用以下两种方法。第一种是，在断电前将数据存到常开电源域的 SRAM 存储单元中，在上电之后再从 SRAM 存储单元读出数据。另一种是在可关断电源域中采用保留寄存器，保留寄存器中包含一个主寄存器和一个影子寄存器，当逻辑块关断电源时，将主寄存器的数据保存到影子寄存器中，影子寄存器的电源处于一直开启。当逻辑块的电源开启时，再将影子寄存器的数据恢复到主寄存器中，一中保留寄存器的实现方式如图 2-13 所示。



图 2-13 保留寄存器

在芯片的设计流程中，多电源域电源门控可以通过 UPF(Unified Power Format)流程来实现，UPF 是 IEEE1808 标准中的一种用来描述电路电源设计意图的低功耗设计语言[38]。UPF 电源设计文件会在低功耗芯片的各个设计流程中用到，在系统规划以及前端设计中就要完成基于 UPF 的电路电源设计，首先划分系统的电源域，确定哪些电源域是可关断的，哪些电源域是常开的。然后定义电源域的电源门控开关以及电源域的隔离和数据保留功能，保证系统从睡眠模式切换到工作模式的功能正确。在后端设计中，会根据 UPF 文件实施具体的电源设计意图，包括电源网络的布局、电源门控的插入、隔离单元以及保留寄存器插入等行为。

中国知网 https://www.cnki.net

2.4.3 PMU 功耗管理

本文设计的 SoC 主要应用于物联网应用中的低功耗 DTOF 测距传感器，此类 DTOF 测距传感器一般采用电量有限的电源，它并不需要无时无刻都处于工作的状态，反而大部分时间都处于待测量或监控的状态，此时将不需要工作的模块的时钟或电源关断，待需要进行测量工作时，再将休眠状态的模块的时钟或电源开启，可以节省不必要的功耗消耗。SoC 系统在不同的工作状态时会处于不同的功耗水平，为系统定义多个工作模式可以更加精确地管理功耗。

因此，结合 DTOF 测距传感器的工作特点，为该 SoC 系统划分以下几种工作模式：

正常工作模式(ACTIVE)：该模式下，系统的工作性能达到最大，全部的电源网络和时钟网络全部处于打开的状态，SoC 系统中各个模块处于工作状态。DTOF 传感器处于待检测状态，它可以快速地响应测量需求，同时它的功耗水平也是最高的。

待命模式(STANDBY)：在该模式下，系统全部的电源网络正常打开，直方图统计模块以及 IO 控制模块的时钟网络处于关断状态，其他的时钟网络正常打开。当 PMU 接收测量请求时，再打开直方图统计模块以及 IO 控制模块的时钟网络，恢复到正常工作状态。该模式可以较快地响应到测量请求，同时可以节省大部分的动态功耗。

睡眠模式(SLEEP)：该模式下，将直方图统计模块以及 IO 控制模块的供电网络关断，当 PMU 接收测量请求时，再打开直方图统计模块以及 IO 控制模块的电源网络，恢复到正常工作状态。该模式对测量请求的响应速度要比待命模式慢，但可以进一步地优化静态功耗。

停止模式(STOP)：在该模式下，SoC 系统除了 PMU 以及唤醒电路保持工作外，其余模块的电源网络和时钟网络处于关断的状态，此时系统的功耗处于非常低的水平。当 PMU 收到外部的唤醒请求信号时，然后打开整个系统的电源网络和时钟网络，恢复到正常工作状态。该模式的响应速度是最慢的，因为 MCU 恢复到工作状态需要重新加载程序，然后执行测量相关的配置工作。

PMU 功耗管理模块主要负责管理系统的工作模式的切换，工作模式切换的示意图如图 2-14，考虑到实际的应用场景，只需要设计正常工作模式到其它三个低功耗模式之间的互相切换。

中国知网 https://www.cnki.net



图 2-14 工作模式切换示意图

PMU 会根据系统的工作模式切换执行相应的功耗管理操作，包括对可关断电源域的开关管理以及模块级时钟门控的开关管理。在对可关断电源域的电源开关过程中，由 PMU 管控时钟开关、电源开关、复位使能、隔离使能以及存储使能等控制信号的时序，保证电源在开关后不影响系统功能的正确性。各个控制信号的开关时序如图 2-15 所示，左右两边分别表示电源关断和电源开启的流程。



图 2-15 电源开关控制信号时序

中国知网 https://www.cnki.net

在 PMU 中还有数据保存的功能，在电源域关断前将需要保存的数据保存到 PMU 的寄存器模块中，在电源域上电后再从寄存器模块中将数据恢复，从而保证部分模块从断电恢复到上电后，还可以维持之前的某些状态。例如系统从正常工作模式切换到睡眠模式的过程中，在电源关断前，可以将直方图统计模块的工作配置信息先保存到 PMU 中的保留寄存器中，待系统从睡眠模式切换到正常工作模式后，再从 PMU 保留寄存器中将之前的工作配信息恢复，而不需要通过 MCU 再次配置，这样可以加快睡眠模式到正常工作模式的响应时间。

2.5 本章小结

本章首先对 DTOF 传感器的测距原理以及电路结构进行了介绍，对 DTOF 传感器中的 SPAD 光子探测器、TDC 读出电路以及 ToF 数据处理电路的工作原理进行了大概的介绍，为之后的基于 DTOF 测距传感器的 SoC 设计打好理论基础。然后分析了 SoC 功耗的来源，包括动态功耗和静态功耗，动态功耗主要由开关功耗和动态功耗组成，而静态功耗主要由亚阈值漏电流、二极管反偏漏电流、门栅漏电流以及门栅感应漏极漏电流引起的。最后详细介绍了低功耗设计的一些有效的方法，包括时钟门控、电源门控以及 PMU 功耗管理，在 PMU 功耗管理中，为 SoC 系统划分了四种工作功耗模式，同时规划了模式之间切换需要完成的具体操作，在保证系统功能正常的前提下，更高效的管理系统的功耗水平。

中国知网 https://www.cnki.net

第 3 章 DTOF 传感器 SoC 设计

3.1 总体架构设计

图 3-1 为根据需求设计的 DTOF SoC 的总体架构，它由数字电路部分和模拟电路部分组成。本文主要完成数字电路部分的设计，其由 MCU 主控模块、直方图数据处理模块、PMU 功耗管理模块、CRG 时钟复位生成模块、寄存器模块等组成。



图 3-1 DTOF SoC 总体结构

MCU 是该 SoC 的控制核心，负责调度 DTOF SoC 中各个模块的工作，它基于

中国知网 https://www.cnki.net

PULPino SoC 平台，根据应用需求进行了相应的配置。直方图统计模块是 DTOF 传感器的数据处理核心，主要负责对 ToF 数据进行统计处理，它占用了该 SoC 的大部分内存资源。PMU 功耗管理模块负责管理 SoC 的工作功耗模式，控制 SoC 中时钟门控和电源门控的开关。CRG 时钟复位模块负责生成 SoC 的时钟信号和复位信号，它受 MCU 以及 PMU 模块的控制，保证在不同的工作模式下可以生成正确的时钟与复位信号。寄存器模块负责保存 DTOF 传感器的各种配置信息以及状态信息，包括数字部分和模拟部分的。IO 外围接口模块主要负责数据的传输以及数字模拟端的数据交互。

3.2 直方图统计模块设计

3.2.1 直方图统计模块原理

本文设计的直方图统计模块是基于 TCSPC，即时间相关单光子计数(Time-Correlated Single Photon Counting)方法实现的。TCSPC 是一种离散化采样统计的方法，通过对单光子飞行时间进行离散化采样，将大量的采样结果在时间轴上统计，累加次数最多的飞行时间可以最大程度的反映真实情况的飞行时间。

在 DTOF 测距系统中，测量距离可以通过飞行时间来转化，而飞行时间是通过 TDC 时间数字转换电路测量传感器与目标距离的光子飞行时间得到的。单次测量的飞行时间结果是不准确的，它可能受 SPAD 错误计数或环境光等各种因素影响，因此可以采用 TCSPC 方法进行多次测量，对飞行时间在时间轴上累加统计，得到某段时间周期内飞行时间与累加次数相关的直方图，直方图中累加次数最多的飞行时间为最接近真实情况的结果。同时直方图内也包含了由非激光脉冲引起的光子事件，一定程度上反映了噪声或其它光源的光子干扰情况。直方图统计原理如图 3-2 所示，经过多次反复的测量，以飞行时间值作为直方图的横坐标，每当直方图统计模块接收到一个有效的飞行时间值，在相应坐标处累加一次，最终形成一个完整直方图，直方图中累积次数最多的飞行时间即为最终的结果。测量的次数越多，最终的测量结果也会越精确，不过需要的存储单元面积也会越大，同时测量帧率越会随之降低，需要在三者之间权衡。最终测量的飞行时间结果分辨率和 TDC 的分辨率有关系，TDC 的分辨率越高，测量结果也会越精细，不过需要的存储单元面积也会越大，同时对 TDC 的要求也会越高。

中国知网 https://www.cnki.net



图 3-2 直方图统计原理

在 DTOF 测距中，光子飞行时间由 TDC 时间数字转换模块转换为数字信号后传给直方图统计模块进行统计，若直方图统计模块把所有的测量数据都存储起来，那将需要消耗大量的内存空间，这对有面积大小和功耗需求的 DTOF 传感器来说是一个非常严峻的考验。因此可以采取粗细值的分步统计方法，首先对飞行时间的粗略值进行统计，得出粗直方图的峰值，该峰值表示真实的飞行时间的可能所在范围。然后再进行精确的飞行时间的统计，在这些粗略范围内筛选出精细的飞行时间，而不在这些范围内的飞行时间则忽略不记，最终得到的精细直方图的峰值则代表真实的飞行时间，粗细值的分布统计测量原理如图 3-3 所示。

本文设计采用基于 PLL 环形振荡器结构的 TDC，由 15 级的反相器组成作为细计数，以及一个 6bit 快速计数器记录震荡周期作为粗计数。在单次统计测量次数为 18bit 下，若采用所有数据存储的方法，将会需要 64*15*(2^18)bit=240Mb 的内存。如果采用粗细值的分步统计方法，第一步粗值统计飞行时间的 6 位粗计数得到四个峰值，第二步细值统计筛选后的细计数，将会需要 4*15*(2^18)bit=15Mb 的内存。因此采用粗细值的分步统计方法可以大大降低内存空间，当然它会以损耗一部分的测量帧率作为代价。

中国知网 https://www.cnki.net



图 3-3 粗细值分步统计原理

3.2.2 直方图统计模块实现

直方图统计模块主要实现 DTOF 飞行时间的统计筛选功能，它负责控制 TDC 模块的使能以及接收来自 TDC 的飞行时间数字信号，并进行相应的数据处理工作。直方图统计模块的整体结构如图 3-4 所示，它由寄存器读写模块、直方图存储单元以及 FIFO 缓存器组成。



图 3-4 直方图统计原理

寄存器读写模块通过寄存器的方式对直方图统计模块进行工作相关的配置，以及获取直方图统计模块的状态信息。寄存器读写模块通过 APB 总线与 CPU 进行通信，软件

中国知网 https://www.cnki.net

可以通过 APB 总线来对直方图模块的寄存器进行读写，来完成对直方图模块的启动工作和配置功能。

直方块控制中心主要完成飞行时间值的统计工作，其内部有一个状态机，负责控制整个测量流程的运行，状态机如图 3-5 所示。

图 3-5 直方图统计模块状态机



在空闲状态下接收来自上位机的测量触发条件，然后进入准备状态，等待 PLL 等模拟端的准备完成，接着进入校准状态。在校准状态下，对固定距离的目标进行多次测量，累加飞行时间数值，由上位机判断结果是否符合预期。校准完成后进行粗略飞行时间的测量统计，这里取飞行时间的 6 位粗计数进行统计，飞行时间值作为直方图存储单元的地址，重复的测量结果会在相应地址的存储单元中累加。粗值测量结束后把直方图存储单元的数据和地址上传到上位机，然后由峰值挑选电路挑选出直方图的峰值，作为细值测量统计的筛选条件。在细值测量中，测量的飞行时间只有粗计时符合粗值峰值的才会保存在直方图存储单元中，筛选后的飞行时间值作为直方图存储单元的地址。细值测量

中国知网 https://www.cnki.net

结束后，将直方图的数据以及地址上传到上位机，由上位机来得到最终的结果，然后再对直方图存储单元进行清零操作，来结束该次单帧的测量操作。

图 3-6 是峰值挑选电路的结构，实现了一个直方图峰值检测算法，用于从粗值直方图中选择最高的四个峰值。该算法通过将直方图中的条目与当前的四个峰值一一进行比较，比较后更新峰值并将结果存储在寄存器中来实现。首先用四个寄存器依次存放四个峰值，在进行挑选前先对这四个寄存器清零，在直方图进入峰值挑选状态后开始工作，首先将直方图中的数据与当前最大的峰值 cbin_dat_0 进行比较，若直方图数据比最大的峰值大则最大峰值替换为直方图中的值，然后对后面三个峰值 cbin_dat_0、cbin_dat_1、cbin_dat_2、cbin_dat_3 进行重新排序，若直方图的数据小于最大峰值 cbin_dat_0 大于次大峰值 cbin_dat_1，则将 cbin_dat_1 替换为直方图的值，后面的两个峰值 cbin_dat_2、cbin_dat_3 进行重新排序，以此类推，直至将直方图中的条目全部比较完，最后粗直方图的四个峰值依次存放在 cbin_dat_0、cbin_dat_1、cbin_dat_2、cbin_dat_3 四个寄存器中。



图 3-6 峰值挑选电路结构

3.3 MCU 主控模块设计

中国知网 https://www.cnki.net

本文中 SoC 系统的 MCU 主控模块是基于 PULPino SoC 平台进行设计的，PULPino Soc 平台是苏黎世联邦理工学院和博洛尼亚大学研发的，适用于广泛物联网应用的超低功耗开源微控制器平台。PULPino 是一个基于 32 位的 RISC-V 处理器的单核片上系统，它是在 PULP（Parallel Ultra-Low-Power Platform）平台的基础上进行了简化设计，为了更好的应用于低功耗物联网应用中[39]。

图 3-7 是 PULPino SoC 的结构框图，它的处理器核心为 32bit 的 RISC-V 处理器，采用哈佛结构，具有独立的单端指令 RAM 和数据 RAM。同时还包含一个 Boot ROM，用于通过 SPI 加载存储在外部 FLASH 的启动程序。该 SoC 使用 AXI 作为其主互连总线，通过桥接到 APB 总线以实现简单的外围设备通讯，AXI 和 APB 总线均具有 32 位宽的数据通道。除此之外，该 SoC 支持基本的通信接口例如 GPIO、UART、I2C 等，以及基本的计时器和中断控制功能。



图 3-7 PULPino SoC 结构框图

PULPino SoC 中处理器核可以选择 RISCY 核或者 ZERO RISCY 核，它们都是 32bit 的处理器，RISCY 核具有更高效的数据处理能力，适用于由高算力需求的应用。本文中选择 ZERO RISCY 核，因为它可以满足 DTOF 传感器 SoC 基本性能,同时具备更小的面积和更低的功耗。

3.4 时钟复位生成模块设计

中国知网 https://www.cnki.net

时钟和复位是 SoC 系统中不可缺少的一部分，时钟是电路工作的基础，复位可以让系统恢复到一个确定的初始状态。时钟复位生成模块则是负责为 SoC 系统生成正确的时钟信号和复位信号，模块中包含分频电路和时钟门控电路，为了控制不同模块的时钟频率和开关。时钟复位生成模块受到软件和 PMU 功耗管理模块的控制，由软件来管理时钟的频率、开关或者复位信号的使能。同时为了满足系统的低功耗设计需求，在功耗工作模式切换时，时钟信号和复位信号收到 PMU 功耗管理模块的控制，自动地进行时钟开关以及复位使能。在非工作模式下，通过模块级时钟门控设计，将不需要工作的模块的时钟关断。在模块的电源门控进行开关时，保证生成正确的复位信号，防止模块进入异常的状态。



图 3-8 时钟生成电路

根据以上设计需求，设计的时钟生成电路如图 3-8 所示。系统有四个时钟来源，分别是 PLL 生成的高速时钟 HSI、片外 PAD 输入的高速时钟 HSE、片内 OSC 振荡器生成的低速时钟 LSI 以及片外 PAD 输入的低速时钟 LSE，默认情况下优先使用片内的时钟。输入高速时钟会先经过分频电路进行分频，分频系数由软件通过 APB 总线进行配置，分频后的时钟用于生成以下几种时钟：SoC 系统的主时钟 SYS_CLK，用于 IO 外围控制器、总线等模块，它的开关受到软件的控制；直方图工作时钟 HGM_CLK，主要用于直方图统计模块，它是可关断的，受到软件以及 PMU 功耗管理模块的控制；MCU 主控时钟 MCU_CLK，主要用作 MCU 主控模块内 CPU 处理器、RAM 存储器等的时钟源，它

中国知网 https://www.cnki.net

受到软件以及 PMU 功耗管理模块的控制；低功耗时钟 LP_CLK 用于在睡眠模式时需要保持工作的模块的时钟，包括 PMU 功耗管理模块、计时器等模块，它是不可关断的。

设计的复位生成电路如图 3-9 所示，生成了三个复位信号，分别应用于三个时钟域所在的模块，外部复位信号经过异步复位同步撤离电路后生成对应的复位信号。



图 3-9 复位生成电路

3.5 本章小结

本章介绍了 DTOF 传感器 SoC 数字部分的实现方法，首先对 DTOF 传感器 SoC 的总体架构进行了介绍，然后描述了直方图统计模块在 DTOF 传感器中的实现原理，以及对直方图统计模块的电路设计进行了详细的描述，包括直方图统计模块的电路结构以及直方图状态机的工作流程。接着介绍了基于 PULPino SoC 平台的 MCU 主控模块的搭建方法以及总体架构。最后介绍了时钟复位生成模块的设计原理，对 SoC 系统中需要的时钟信号和复位信号进行了相关定义。

中国知网 https://www.cnki.net

第 4 章 SoC 的低功耗设计

4.1 SoC 功耗来源及分布分析

想要进行合理高效的低功耗设计，首先需要对该 SoC 的功耗分布以及功耗来源进行分析。在上述 DTOF 测距传感器 SoC 数字平台设计好后，采用 FreePDK45nm 工艺库进行综合并生成网表文件，然后在常规工作模式下进行仿真，生成相应的波形文件，通过 Prime Time PX 工具生成对应的功耗报告。

图 4-1 是 Prime Time PX 对不采用任何低功耗手段的 SoC 在常规工作情况下生成的功耗报告。可以看到正常工作模式下，SoC 的总功耗为 27mW，其中动态功耗中器件内部功耗(Cell Internal Power)和翻转功耗(Net Switching Power)各占 79.5%和 7.3%，而静态功耗即器件泄露功耗(Cell Leakage Power)占 13.1%。器件内部功耗由 MOS 管的寄生电容充放电引起的功耗和短路功耗组成，翻转功耗则是电路信号翻转导致负载电容充放电产生的功耗，静态功耗由器件工艺决定，工艺越先进静态功耗也越高。从报告中还可以看到，功耗主要分布在寄存器中，其次是时钟网络。

```
  Attributes
  ---------
      i  -  Including register clock pin internal power
      u  -  User defined power group

                          Internal  Switching  Leakage    Total
Power Group               Power     Power      Power      Power   (     %)  Attrs
--------------------------------------------------------------------------
clock_network             2.039e-04 1.982e-03 1.226e-06 2.187e-03 ( 7.92%)
register                     0.0217 2.327e-06 2.711e-03    0.0244 (88.51%)  i
combinational             9.279e-06 3.676e-05 7.432e-04 7.893e-04 ( 2.86%)
sequential                1.131e-05    0.0000 6.625e-06 1.794e-05 ( 0.06%)
memory                    2.477e-07 3.727e-09 1.785e-04 1.788e-04 ( 0.65%)
io_pad                       0.0000    0.0000    0.0000    0.0000 ( 0.00%)
black_box                    0.0000 7.303e-09 1.000e-12 7.304e-09 ( 0.00%)

  Net Switching Power  = 2.021e-03   ( 7.32%)
  Cell Internal Power  =    0.0220   (79.50%)
  Cell Leakage Power   = 3.640e-03   (13.18%)
                         --------
Total Power            =    0.0276  (100.00%)
```

图 4-1 SoC 总体功耗报告

通过 Prime Time PX 生成的功耗层次报告中可以查看各个模块的功耗占比，系统中

中国知网 https://www.cnki.net

主要模块的功耗分布如表 4-1 所示。可以看到系统功耗主要分布在直方图统计模块中，大约占总功耗的 75%，这是由于直方图统计模块使用了大量的寄存器当作存储单元，其次是 MCU 主控模块，MCU 中包括 CPU、总线以及 RAM 存储器等模块，剩下的功耗主要分布在几个 IO 控制器上。

表 4-1 系统各模块功耗分布

模块	总功耗	功耗占比
直方图统计模块	20mW	75%
MCU	3.2mW	12%
SPI 控制器	0.8mW	3%
I2C 控制器	0.5mW	2%
UART 控制器	0.4mW	1.5%
GPIO 控制器	0.4mW	1.5%
其它	1.3mW	5%

为降低分布在寄存器和时钟网络的动态功耗，可以采取插入寄存器级的时钟门控和模块级时钟门控的策略，将不处于工作状态的寄存器或模块的时钟关断，寄存器级时钟门控可以通过综合软件自动插入，而模块级时钟模块需要对系统划分时钟网络并插入对应的模块级时钟门控。对于降低系统的静态功耗，可以采取插入电源门控的方式，将不需要工作的模块的电源关断，最大程度的降低该模块的功耗。从系统各模块功耗分布可知，为降低该 SoC 系统的功耗，主要对直方图统计模块、MCU 以及各个 IO 控制器进行功耗管理，控制它们的时钟门控和电源门控来降低它们的动态功耗和静态功耗，因此需要设计一个 PMU 功耗管理模块来管理系统的功耗优化操作。

4.2 PMU 功耗管理模块设计

4.2.1 模式切换控制设计

PMU 功耗管理模块是 SoC 的功耗控制和管理中心，通过控制各个模块的时钟门控和电源门控来切换系统的工作模式，在保证系统功能正常的前提下，尽可能的降低各个模块的动态功耗以及静态功耗。在该 SoC 中，主要需要对 MCU 主控模块、直方图统计模块以及 IO 控制模块进行功耗管理，这三部分占用了 SoC 的大部分资源，也是 SoC 中的主要功耗来源。在 2.4.3 小节中，为系统划分了四个工作模式，分别是正常工作模式 ACTIVE 和三个低功耗模式:待命模式 STANDBY、睡眠模式 SLEEP 以及停止模式 STOP，

中国知网 https://www.cnki.net

三个低功耗模式采取不同的低功耗设计手段，具有不同程度的功耗优化效果，但相应的，功耗优化效果越好，从低功耗模式恢复的正常工作模式所需要的时间也越多，需要根据实际使用情况进行模式的选择。PMU 负责管理系统在正常工作模式和另外三个低功耗模式之间的切换,这三组的模式切换控制如下。

1) 正常工作模式与待命模式切换控制设计

正常工作模式与待命模式之间切换的状态机如图 4-2 所示，在正常工作模式下，若 SoC 处于非测量状态即直方图统计模块处于空闲状态，同时软件将工作模式设定为待命模式，则将直方图统计模块和部分的 IO 控制模块的时钟网络关断，进入到待命模式。在待命模式下，若 PMU 收到启动测量的请求，则重新打开直方图统计模块和 IO 控制模块的时钟网络，恢复到正常工作模式。



图 4-2 待命模式切换状态机

2) 正常工作模式与睡眠模式切换控制设计

正常工作模式与睡眠模式之间切换的状态机如图 4-3 所示，在正常工作模式下，若 SoC 处于非测量状态即直方图统计模块处于空闲状态，同时软件将工作模式设定为睡眠模式，则进入到睡眠模式的切换流程 S0-S6。首先将直方图统计模块的当前的配置信息保存到 PMU 保留寄存器中，然后将直方图统计模块和部分 IO 控制器的时钟关断，再使能相应电源域的隔离信号，接着使能相应模块的复位信号，最后将直方图统计模块和部分 IO 控制器的电源关断，进入到睡眠模式。在睡眠模式下，若 PMU 收到启动测量的请求，则进入到切换正常工作模式的流程 S6-S11，首先将关断的直方图统计和 IO 控制器的电源网络重新打开，然后解除相应电源域的隔离信号，接着释放相应模块的复位信号，

中国知网 https://www.cnki.net

再重新打开被关断的时钟网络，最后将存储在 PMU 保留寄存器中的配置信息恢复到直方图统计模块中，同时进入到正常工作模式。所有和电源网络相关的操作，都存在有效的操作时间，每当进行涉及电源网络状态改变的操作时，都需要考虑到有效操作时间的问题。因为电源网络的充电或放电需要一定的时间才能保持稳定，所以在每次操作之间，必须维持一段时间以确保状态的稳定[40]。



图 4-3 睡眠模式切换状态机

3) 正常工作模式与停止模式切换控制设计

正常工作模式与停止模式之间切换的状态机如图 4-4 所示，在正常工作模式下，若

中国知网 https://www.cnki.net

SoC 处于非测量状态即直方图统计模块处于空闲状态，同时软件将工作模式设定为停止模式，则进入到停止模式的切换流程。首先会进入与睡眠模式切换类似的电源关断流程，将 MCU 中部分数据保存到 PMU 保留寄存器中，然后将除了 PMU 等唤醒电路外的时钟网络关断，再使能相应电源域的隔离信号，接着使能相应模块的复位信号，最后将将除了 PMU 等唤醒电路外的电源关断，进入到停止模式。在停止模式下，若 PMU 收到外部引脚的唤醒信号时，则进入到电源开启的流程，首先将关断的电源网络重新打开，然后解除相应电源域的隔离信号，接着释放相应模块的复位信号，再重新打开被关断的时钟网络，最后从外部 FLASH 中重新加载程序，对直方图模块进行相应的工作配置，进入到正常工作模式。



图 4-4 停止模式切换状态机

4.2.2 PMU 模块设计

PMU 功耗管理模块的组成结构如图 4-5 所示，它由功耗状态控制模块 PMU_STATE_CTL、PMU 寄存器读写模块 PMU_REG_CTL 以及 MCU、直方图模块和 IO 控制对应的功耗控制信号生成部分组成。功耗状态控制模块负责管理系统工作模式的切换，其内部有一个状态机，负责控制工作模式切换的整个流程。PMU 寄存器读写模块负责完成对 PMU 功耗管理工作信息的配置以及读取各个模块的工作状态信息，它通

中国知网 https://www.cnki.net

过 APB 总线来完成寄存器的读写操作。功耗控制信号生成部分会根据功耗状态控制模块中的状态机信息来生成对应模块的功耗控制信号，包括时钟开关、电源开关、复位使能、隔离使能等控制信号生成。



图 4-5 PMU 结构框图

功耗状态控制模块 PMU_STATE_CTL 的工作状态机如图 4-6 所示。在正常工作模式下，当功耗状态控制模块检测到系统非工作繁忙时即系统没有进行测距时，根据工作模式的设定配置，进入相应模式的切换流程，同时生成对应的功耗控制信号。在与待命模式的切换过程中，主要对直方图统计模块和部分的 IO 控制器的时钟进行开关控制。在与睡眠模式的切换过程中，主要对直方图统计模块和部分的 IO 控制器的电源和时钟进行开关控制。在与睡眠模式的切换过程中，主要对 MCU、直方图统计模块和部分的 IO 控制器和的电源和时钟进行开关控制。

中国知网 https://www.cnki.net



图 4-6 功耗状态控制模块状态机

在待命模式下，当功耗状态控制模块检测到启动测量信号，进入到正常工作模式的切换流程，打开被关断的直方图统计模块和部分 IO 控制器的时钟，恢复到正常工作模式，然后将缓存后的启动测量信号输出到直方图统计模块中，同时直方图统计模块启动测量工作。

在正常工作模式切换到睡眠模式前，会将当前直方图统计模块的工作配置信息转存在 PMU 寄存器中。在睡眠模式下，当功耗状态控制模块检测到启动测量信号，进入到正常工作模式的切换流程，在开启时钟后，将保存在 PMU 中的直方图配置信息恢复到直方图统计模块中，同时将缓存后的启动测量信号输出到直方图统计模块中，来启动测量工作。

在停止模式下，当功耗状态控制模块检测到外部唤醒信号时，进入到正常工作模式的切换流程，在开启时钟后，等待 MCU 将外部 FLASH 中的程序加载完成后，对直方图统计模块进行工作相关的配置，为测量工作做准备。

中国知网 https://www.cnki.net

4.2.3 寄存器定义

寄存器控制模块中内部寄存器要有配置寄存器、状态寄存器、保留寄存器三种类型，配置寄存器和保留寄存器是可读写寄存器，而状态寄存器是只读寄存器，它们由 APB 总线来执行读写操作。

PMU 需要根据功耗配置寄存器的配置信息来控制工作状态的切换和相应的功耗管理操作，配置寄存器描述如表 4-2 所示。

表 4-2 PMU 配置寄存器描述

寄存器	描述
PMU_CFG_MODE	工作模式配置寄存器
PMU_CFG_IOC_SEL	IO 控制器低功耗选择配置寄存器
PMU_WR_PROTECT	寄存器写保护寄存器

PMU_WR_PROTECT 为写保护寄存器，只有该寄存器为“1”时，才可以对 PMU 配置寄存器进行写操作，这样做是因为电源和时钟状态的变化对系统来说是至关重要的，当发生寄存器的无意写入，而导致工作模式切换的误操作时，这将会对系统产生不可预期的影响。

PMU_CFG_MODE 为低功耗工作模式配置寄存器，描述如表 4-3 所示。当配置为正常工作模式时，系统以高性能状态在工作，不执行任何的低功耗操作。当配置为待命模式且系统此时处于空闲状态时，会进入到待命模式的切换流程。当配置为睡眠模式且系统此时处于空闲状态时，进入到睡眠模式的切换流程。当配置为停止模式，则 PMU 进入到停止模式的切换流程，同时 PMU 配置寄存器自动清零，当系统从停止模式恢复到正常模式后要再次进入停止模式，需要再次对该寄存器配置为停止模式。

表 4-3 PMU_CFG_MODE 寄存器描述

值	描述
3’b000	正常工作模式 ACTIVE
3’b001	待命模式 STANDBY
3’b010	睡眠模式 SLEEP
3’b011	停止模式 STOP
其它	保留

PMU_CFG_IOC_SEL 为 IO 控制器低功耗选择配置寄存器，描述如表 4-4 所示。当

中国知网 https://www.cnki.net

对应位域的值为“1”时，在进行低功耗模式的切换时，对对应的 IO 控制器执行相应的低功耗操作。若 PMU_CFG_IOC_SEL 寄存器位域全为 0，则不对任何的 IO 控制器执行低功耗操作。

表 4-4 PMU_CFG_IOC_SEL 寄存器描述

位域	描述
0	1：GPIO 控制器执行低功耗操作
1	1：UART 控制器执行低功耗操作
2	1：I2C 控制器执行低功耗操作
3	1：SPI 控制器执行低功耗操作
其它	保留

表 4-5 为 PMU_STATE_SOC 状态寄存器描述，PMU_STATE_SOC 表示的 SoC 系统的功耗工作状态，寄存器为 3’b000 表示系统处于正常工作状态，寄存器为 3’b001 表示系统处于待命状态，寄存器为 3’b00 表示系统处于睡眠状态，寄存器为 3’b011 表示系统处于停止状态，寄存器为 3‘b100 则表示系统处于工作模式转换中。

表 4-5 PMU_STATE_SOC 寄存器描述

值	描述
3’b000	SoC 处于正常工作模式 ACTIVE
3’b001	SoC 处于待命模式 STANDBY
3’b010	SoC 处于睡眠模式 SLEEP
3‘b011	SoC 处于停止模式 STOP
3’b100	SoC 处于工作模式转换中

其它的寄存器为保留寄存器，可以在直方图统计模块关断电源前保存当前的工作配置信息，而在恢复上电后，可以从保留寄存器中将之前保存的工作配置信息恢复到直方图统计模块中。

4.3 时钟门控设计

4.3.1 时钟门控方案

本文采用了模块级时钟门控和寄存器级时钟门控的方法来降低 SoC 系统的动态功耗。寄存器级时钟门控可以在后端的综合中自动插入，利用时钟门控单元对寄存器组的时钟进行自动的控制，减少寄存器组由于时钟翻转产生的功耗。而模块级时钟门控需要

中国知网 https://www.cnki.net

在前端电路设计时进行规划设计，对需要进行时钟门控的模块在时钟源处插入门控单元。图 4-7 为系统的模块级时钟门控布局，在同一层级上使用了三个门控单元分别对 MCU 模块、直方图模块、IO 控制模块进行时钟门控。PMU 功耗管理根据模块的状态切换来控制时钟门控的使能信号，当模块处于空闲不工作的状态时可以断开门控单元，使模块的时钟不生效，从而减少由当前模块时钟网络产生的功耗。



图 4-7 系统模块级时钟门控布局

4.3.2 时钟门控单元设计

基于锁存器的时钟门控单元在 ASIC 是比较常用的一种时钟门控单元，它的电路如图 4-8 所示，它由锁存器和与门构成。在时钟高电平时对门控使能 CLK_EN 进行采样，生成使能信号 CLK_ENL 后与时钟信号经过与门生成最终的门控时钟。采用基于锁存器的时钟门控方法可以避免产生一定的时钟毛刺，不过要求门控逻辑产生的使能信号尽可能的在半个时钟周期内稳定。



图 4-8 锁存器时钟门控单元

中国知网 https://www.cnki.net

4.4 电源门控设计

4.4.1 电源门控方案

电源门控是降低系统静态功耗的有效方法，可以通过将休眠状态的模块的电源关断来减少系统的漏电功耗。电源门控可以采用 UPF(Unified Power Format)低功耗设计流程实现，在前端设计中要把电源域划分、电源开关、隔离单元等低功耗设计意图在 UPF 文件中定义，后端再根据这个 UPF 文件来实施多电源域电源门控的具体方案。本文基于 UPF 流程的 SoC 多电源域电源门控实现方案如图 4-9 所示，其中 MCU_PD、HGM_PD、IO_PD 分别为 MCU 模块、直方图统计模块以及 IO 控制模块的所在电源域，它们都是可关断电源域，并且有自己相应的电源开关单元，系统其他模块则处于常开电源域 AO_PD 中，包括 PMU 功耗管理模块。另外可关断电源域和其他电源域还需要定义隔离单元，将可关断电源域的输出信号输出为固定的电平。



图 4-9 UPF 实现方案框图

4.4.2 UPF 电源门控设计

为了正确地实现多电源域的电源门控设计，需要在前端设计中通过 UPF 文件进行

中国知网 https://www.cnki.net

电源特性的定义以及管理规范的设计。

电源域是由一个或多个电路模块组成的区域，它们共享电源网络，共同受到电源门控以及电压切换的控制。为了实现低功耗设计，可以将不是一直处于工作状态的、功耗大的模块放入电源可关断的电源域中，在它们处于空闲状态的时候将电源关断，以此来减少该模块的功耗。在本次 SoC 低功耗设计中，将 MCU 主控模块、直方图统计模块和 IO 控制模块分别放在不同的可关断电源域中，而其他模块处于常开电源域中。在对电源域划分的同时也要对电源网络进行定义，UPF 电源域和电源网络部分定义如下：

```
#define power domain
set_design_top dtof_soc_dig_top
set_scope
create_power_domain PD_TOP -include_scope
create_power_domain PD_MCU -elements {soc_domain_i}
create_power_domain PD_HGM -elements {soc_peripherals_i/u_histogram_top}
create_power_domain PD_IOC -elements {soc_peripherals_i/apb_gpio_i }
#define supply port
create_supply_port VDD -direction in
create_supply_port VSS -direction in
#define supply net
create_supply_net Pwr -domain PD_TOP
create_supply_net Gnd -domain PD_TOP
...
#connect the supply net to power port
connect_supply_net Pwr -ports VDD
connect_supply_net Gnd -ports VSS
```

定义了顶层的常开电源域 PD_TOP，以及三个可关断电源域 MCU_PD、HGM_PD 和 IOC_PD，然后定义了电源端口以及各个电源域的供电网络。

UPF 电源开关部分定义如下所示：

```
create_supply_net VDD_MCU_SW -domain PD_HGM
create_power_switch SW_PD_MCU -domain PD_MCU \
-input_supply_port {VIN Pwr} \
```


中国知网 https://www.cnki.net

```
-output_supply_port {VOUT VDD_MCU_SW} \
-control_port {SW_CTRL {u_pmu/pmu_mcu_pd_pwr_en}} \
-on_state {SW_ON VIN {SW_CTRL}} \
-off_state {SW_OFF {!SW_CTRL}}
```

分别对 MCU_PD、HGM_PD 和 IOC_PD 三个电源域插入了电源门控开关单元。门控单元的使能信号由 PMU 功耗管理模块进行控制，将门控之后的电源网络当作该电源域的电压源。门控关断后，电源域的电压源会从正常电压切换到掉电状态，此时电源域内的模块功耗会降到最低的水平。

在可关断电源域的电源关断后，电源域内模块的输出信号处于未知状态，若这些输出信号被其他正常工作的电源域模块接收，将会产生不可预估的影响。因此可以采用隔离单元将可关断电源域的模块输出钳制为固定的“0”或“1”，以此来杜绝对其他电源域的影响。UPF 隔离单元部分定义如下：

```
set_isolation pd_mcu_iso_low \
-domain PD_MCU \
-isolation_power_net Pwr \
-isolation_ground_net Gnd \
-clamp_value 0 \
-applies_to outputs
set_isolation_control pd_mcu_iso_low \
-domain PD_MCU \
-isolation_signal u_pmu/pmu_mcu_pd_iso_en \
-isolation_sense high \
-location self
```

4.5 本章小结

在基于 DTOF 测距传感器的数字 SoC 系统设计好后，采用时钟门控以及电源门控低功耗设计手段对 SoC 系统进行功耗优化，首先采用了模块级时钟门控为系统时钟网络进行模块级的划分，然后基于 UPF 设计流程对系统进行了电源域的划分以及电源门控的插入，同时设计了 PMU 功耗管理模块，为系统划分了四种工作模式，配合时钟门控和电源门控完成各个工作模式的切换管理，可以更高效地管理系统功耗。

中国知网 https://www.cnki.net

第 5 章 SoC 功能验证与功耗评估

本章主要对设计的 SoC 系统进行重要功能的仿真验证，以及对采用了低功耗设计方法后的 SoC 进行功耗分析和评估，保证是在功能正常的基础上进行的功耗优化，为芯片后续的后端设计与流片提供保障。

5.1 SoC 功能验证

验证是 SoC 设计中不可或缺的一环，验证可以找出设计中的不足，保证芯片流片后可以正常运行。随着芯片设计的进行，越接近最后的产品，修复一个缺陷的成本也越高，因此前端的仿真验证是非常重要的。在 RTL 设计阶段，就要根据 SoC 的功能需求编写仿真用例，搭建仿真环境，采用软硬件结合的方法生成测试激励，对 SoC 系统进行完整的功能验证。这里主要对 DTOF 直方图统计模块和 PMU 功耗管理模块进行仿真验证。

5.1.1 仿真平台搭建

要对 SoC 进行完善的功能验证，首先要搭建一个完整的仿真平台。在一般的 IP 模块仿真验证中，需要一个测试模块 TEST BENCH，来对待测模块 DUT 产生正确的激励信号并观测待测模块的输出响应是否符合预期。同样的，在 SoC 验证中，也要编写 TEST BENCH 文件来产生时钟、复位等必须的激励。除此之外，还要编写软件代码，让 CPU 执行特定的工作，与其他模块进行互动通信，进而验证 SoC 软硬件结合的完备性。

在仿真平台中，CPU 要想正确地执行软件代码，首先需要通过编译器将软件代码转换为二进制机器码，再将机器码存放在程序存储器 BOOT LOADER 中,CPU 上电后会从 BOOT LOADER 中加载程序并执行后续的操作。为了让 SoC 在仿真平台中贴合实际情况地运行，需要在 TEST BENCH 中加入各种仿真模型，来尽可能地模拟 SoC 运行时的真实环境。在本设计中为了验证直方图统计模块的功能，需要在 TEST BENCH 中加入 DTOF 模拟端的仿真模型，向直方图统计模块产生正确的激励。除此之外，还要在 TEST BENCH 中加入 SoC 的虚拟接口 IP(VIP)模型，例如 SPI，I2C，JTAG 等接口模型，为了验证 SoC 与外部芯片的通信功能正确性。在仿真验证中，也可以通过这些接口产生硬件激励，代替软件激励来完成一些仿真工作。根据上述原则，搭建的 SoC 仿真平台如图 5-1 所示。

中国知网 https://www.cnki.net



图 5-1 SoC 仿真平台

在以上 SoC 仿真平台的基础上，结合通过 Verilog 硬件描述语言编写的 RTL 代码，采用 Synopsys 公司的仿真工具 VCS，可以完成 SoC 的功能仿真。VCS 仿真完成后，把波形文件导入到 Synopsys 公司的仿真波形查看工具 Verdi，就可以观测到 SoC 仿真中的信号波形，通过观测信号波形的变化来判断设计是否符合预期。

5.1.2 直方图统计模块验证

直方图统计模块的验证包括直方图模块的配置和数据上传功能的验证，以及基础 TOF 直方图统计功能的验证。直方图统计模块的配置和数据上传功能的验证可以通过软件配置或者外部 I2C 接口配置完成。直方图统计的基础功能验证则需要在仿真平台中添加 DTOF TDC 的仿真模型，模拟与直方图统计模块的交互功能。

直方图统计模块是挂载在 APB 低速总线和 AXI 高速总线上的，APB 低速总线负责完成直方图统计模块的寄存器读写功能，以此来完成对直方图模块的工作配置以及状态回读，而 AXI 高速总线负责上传统计后的数据。在验证直方图统计模块的配置流程中，先是用软件配置的方法，通过 APB 总线对直方图统计模块内的各个可读写寄存器进行写操作，再回读各个寄存器的数据，经验证寄存器的读写一致。直方图统计模块开始工作前要先进行配置，图 5-2 是通过 APB 总线配置直方图统计模块寄存器的时序图，当 APB 总线的使能信号 PENABLE、从设备准备信号 PREADY、写使能信号 PWRITE 和从设备选择信号 PSEL 都为高时，把数据 PWRITE 写入到寄存器当中。图中主要对三个

中国知网 https://www.cnki.net

寄存器进行了配置，其中两个是配置粗直方图统计和细直方图统计的激光发送测量次数，另一个则是启动测量的配置寄存器，直方图统计模块接收到启动信号后开始执行后续的测量工作。



图 5-2 APB 寄存器配置时序图

图 5-3 为直方图模块启动工作时的时序图，当直方图模块接收到启动触发信号 triggle 时，会从空闲 IDLE 状态进入到准备状态 STANDBY 中，等待模拟端以及 PLL 准备完毕，然后进入到标定状态 CALIBRE。在标定状态中，对固定目标进行反复测量，将接收到的 TDC 数据进行累加，最后将累加的数据输出。其中，A2D_TDC_CT 和 A2D_TDC_P 信号分别为模拟端 TDC 传输过来的粗飞行时间值和细飞行时间值，A2D_TDC_READ 为飞行时间数据有效信号，D2A_TDC_EN、D2A_TDC_RELS、D2A_TDC_START 信号为由直方图统计模块对 TDC 的控制信号。直方图模块进入准备状态时，开始拉高 D2A_TDC_EN 信号使能 TDC 模块，在标定状态中通过 TDC 释放信号 D2A_TDC_RELS 和 TDC 开始计时信号 D2A_TDC_START 来控制模拟端 TDC 模块的测量，TDC 进行测量后返回有效的飞行时间数据 A2D_TDC_CT 和 A2D_TDC_P。



图 5-3 直方图启动工作时序图

直方图测量标定结束后，进入到测量统计的流程，会从标定状态 CABLIBRE 进入到粗值统计状态 CBIN_CNT。图 5-4 为直方图粗值统计的时序图，为方便说明，粗值和细值的统计测量次数设为较低的水平。在粗值统计状态 CBIN_CNT 中，直方图统计模块控制模拟端 TDC 进行测量，对接收到的粗值测量数据 A2D_TDC_CT 存到存储单元

中国知网 https://www.cnki.net

内。存储完后进入粗值上传状态 CBIN_STR，把统计好的粗值上传到上位机中，然后进入粗值峰值挑选状态，将粗值直方图中的峰值挑选出来，作为后续细值测量的筛选条件。



图 5-4 直方图粗值统计时序图

图 5-5 为直方图细值统计时序图，粗值峰值挑选完后进入细值统计流程 FBIN_CNT。在细值统计状态中，粗值只有符合峰值范围内的细值飞行时间数据会被存到存储单元内，存储完后进入细值上传状态 FBIN_STR，把统计好的细值上传到上位机中，由上位机进行最终测量距离的转换。



图 5-5 直方图细值统计时序图

在粗值上传状态 CBIN_STR 和细值上传状态 FBIN_STR 中，直方图模块会将统计好的粗值数据和细值数据通过 AXI 总线写到专门的数据 RAM 当中。图 5-6 为直方图数据上传时序图，统计好的粗值数据和细值数据会先存在 FIFO 中，然后将 FIFO 输出转换成 AXI 总线输出出去，直方图侧为主模块，当 gnt 和 req 请求信号为高并且 wen 写使能信号为低时，将数据放在 wdata 上，写入到 add 地址对应的专用数据 RAM 当中。

中国知网 https://www.cnki.net



图 5-6 直方图数据上传时序图

将仿真中的粗值统计数据输出，通过 MATLAB 软件分别生成的粗值直方图如图 5-7 所示，图 5-8 为仿真中峰值筛选的仿真图，发现粗直方图的统计数量最多的四个值与直方图模块筛选出来的四个峰值一致，并且直方图数据统计合理，证明直方图统计模块的数据处理功能正确。



图 5-7 粗值直方图



图 5-8 粗值峰值筛选仿真图

中国知网 https://www.cnki.net

5.1.3 PMU 功耗管理模块验证

PMU 功耗管理模块的验证主要完成对待命模式、睡眠模式、停止模式这三个低功耗模式与正常工作模式之间的切换仿真，同时也包含了时钟门控的开关以及电源门控的开关流程的验证，保证是在基础功能正常的情况下进行的功耗优化。多电源域的电源门控仿真可以通过向 VCS、Verdi 仿真工具导入 UPF 低功耗设计文件进行，通过在仿真中观测模块的输出信号以及电源状态来判断电源门控开关的设计是否符合预期。

5.1.3.1 待命模式切换仿真

从正常工作模式 ACTIVE 切换到待命模式 STANDBY 的仿真波形如图 5-9 所示。当系统工作模式配置为待命模式，且 PMU 检测到当前系统处于空闲状态即 sys_busy 拉低时，进入到待命模式的切换流程，把直方图统计模块和部分 IO 控制器的时钟使能信号 pmu_hgm_pd_clk_en 和 pmu_ioc_pd_clk_en 拉低，将它们的时钟网络关断，进入到待命模式。



图 5-9 正常工作模式切换到待命模式仿真波形

从待命模式 STANDB 切换回正常工作模式 ACTIVE 的仿真波形如图 5-10 所示。当 PMU 收到外部的测量启动信号 work_begin 时，进入到正常工作模式的切换流程，把直方图统计模块和部分 IO 控制器的时钟使能信号 pmu_hgm_pd_clk_en 和 pmu_ioc_pd_clk_en 拉高，重启它们的时钟网络，然后输出缓存后的测量启动信号 work_begin_dly，让直方图统计模块启动测量工作。

中国知网 https://www.cnki.net



图 5-10 待命模式切换到正常工作模式仿真波形

5.1.3.2 睡眠模式切换仿真

从正常工作模式 ACTIVE 切换到睡眠模式 SLEEP 的仿真波形如图 5-11 所示。当系统工作模式配置为睡眠模式，且 PMU 检测到当前系统处于空闲状态时，进入到睡眠模式的切换流程，首先拉高数据转存使能信号把直方图统计模块中的配置信息通过转存到 PMU 寄存器中,然后控制直方图统计模块和部分 IO 控制器的功耗控制信号，完成相应电源网络的关断,最终进入到睡眠模式。从图中可以看到，当直方图隔离使能信号 pmu_hgm_pd_ios 拉高时，直方图统计模块的输出信号 D2A_TDC_EN 固定为“0”，在电源彻底关断后，直方图模块内的信号全部处于未知状态，符合电源门控的设计。



图 5-11 正常工作模式切换到睡眠模式仿真波形

中国知网 https://www.cnki.net

从睡眠模式 SLEEP 切换到正常工作模式 ACTIVE 的仿真波形如图 5-12 所示。当 PMU 收到外部的测量启动信号 work_begin 时，进入到正常工作模式的切换流程，管理直方图统计模块和部分 IO 控制器的功耗控制信号，来重启它们的时钟网络和电源网络，然后拉高数据恢复使能信号 pmu_hgm_restore_en 将存储在 PMU 寄存器中的数据恢复到直方图统计模块中，完成直方图的测量工作配置，最后 PMU 输出缓存后的测量启动信号 work_begin_dly，让直方图统计模块启动测量工作，最终恢复到正常工作模式中。



图 5-12 睡眠模式切换到正常工作模式仿真波形

5.1.3.3 停止模式切换仿真

从正常工作模式 ACTIVE 切换到停止模式 STOP 的仿真波形如图 5-13 所示。当系统工作模式配置为停止模式时，PMU 进入到睡眠模式的切换流程，控制直方图统计模块和部分 IO 控制器以及 MCU 的功耗控制信号，完成相应电源网络和时钟网络的关断，最终进入到停止模式。在停止模式下，除了 PMU 功耗管理模块以及一些仍需保持工作的模块外，其它模块的电源和时钟处于关断状态，此时系统的功耗相比于其它的工作模式是最低的。

中国知网 https://www.cnki.net



图 5-13 正常工作模式切换到停止模式仿真波形

从停止模式 STOP 切换到正常工作模式 ACTIVE 的仿真波形如图 5-14 所示。当 PMU 收到外部的唤醒启动信号 wake_up 时，进入到正常工作模式的切换流程，管理直方图统计模块和部分 IO 控制器以及 MCU 的功耗控制信号，来重启它们的时钟网络和电源网络，待 MCU 加载完程序后，恢复到正常工作模式。



图 5-14 停止模式切换到正常工作模式仿真波形

中国知网 https://www.cnki.net

5.2 SoC 功耗分析评估

在验证完 SoC 低功耗设计的功能正确性后，对 SoC 进行功耗分析和评估，确定低功耗设计对于 SoC 的功耗优化程度大小。本课题采用的低功耗设计技术主要有时钟门控以及电源门控，时钟门控可以降低动态功耗，而电源门控可以在降低动态功耗的基础上进一步地降低静态功耗。通过 PMU 功耗管理模块根据划分好的工作功耗模式，来控制各个模块的时钟门控和电源门控，以更好地管理系统的性能与功耗之间的平衡。接下来首先对采用了电路级时钟门控和模块级时钟门控的系统进行了功耗分析，然后在此基础上完成四种工作模式的功耗分析和评估。

本设计基于 Synopsys 公司的 Prime Time PX 工具进行功耗分析。Prime Time PX 是可以对网表级芯片进行静态功耗和动态功耗分析的工具，它有平均功耗分析(Averaged Power Analysis)和实时功耗分析(Time-based Power Analysis)两种功耗分析方式。这里主要采用平均功耗分析，可以查看 SoC 在一段时间内的平均功耗。使用 Prime Time PX 进行功耗分析，需要导入网表文件、仿真波形文件(VCD 文件或 SAIF 文件)、寄生参数文件(SPEF 文件)等，基于仿真波形内一段时间的信号翻转情况进行功耗分析。本设计的网表文件是基于 Synopsys 公司的 DC 工具进行综合生成的，将设计好的 SoC RTL 文件导入 DC 工具进行综合生成网表文件，这里的综合时钟约束为 50Mhz，采用的是 FreePDK45nm 工艺的单元库，工作电压为 1.1V。

5.2.1 时钟门控的功耗优化分析

时钟门控是降低动态功耗最有效的手段，这里采用了模块级时钟门控和电路级时钟门控两种时钟门控技术。模块级时钟门控的功耗评估可以分别对使用模块级时钟门控和不使用模块级时钟门控的仿真用例进行仿真，生成相应的仿真波形 VCD 文件，然后导入 Prime Time PX 工具生成对应的功耗分析报告。电路级时钟门控是在综合的时候进行配置由综合工具插入的，因此可以对插入电路级时钟门控前后的网表进行功耗分析，对比插入电路级时钟门控前后的功耗报告。

图 5-15 是插入电路级时钟门控后生成的功耗报告，对比不采取功耗优化手段的情况即图 4-1 所示，在相同工作条件下，SoC 的总功耗降为 14.1mW，其中电路翻转功耗由 2mW 降到 0.6mW，器件内部功耗由 22mW 降到 10mW，分布在寄存器的功耗也由 24.4mW 将到了 3.5mW。因此在综合阶段插入电路级时钟门控是非常有必要的。

中国知网 https://www.cnki.net

```
  Attributes
  ----------
      i  -  Including register clock pin internal power
      u  -  User defined power group

                          Internal  Switching  Leakage    Total
Power Group               Power     Power      Power      Power   (     %)  Attrs
--------------------------------------------------------------------------------
clock_network             9.195e-03 5.443e-04 2.326e-05 9.763e-03 (69.46%)
register                  7.622e-04 1.973e-06 2.742e-03 3.506e-03 (24.95%)  i
combinational             9.412e-06 3.559e-05 5.494e-04 5.944e-04 ( 4.23%)
sequential                5.031e-06    0.0000 7.351e-06 1.238e-05 ( 0.09%)
memory                    2.477e-07 3.683e-09 1.785e-04 1.788e-04 ( 1.27%)
io_pad                       0.0000    0.0000    0.0000    0.0000 ( 0.00%)
black_box                    0.0000 7.307e-09 1.000e-12 7.308e-09 ( 0.00%)

  Net Switching Power  = 5.819e-04   ( 4.14%)
  Cell Internal Power  = 9.972e-03   (70.95%)
  Cell Leakage Power   = 3.500e-03   (24.91%)
                         ---------
Total Power            =    0.0141  (100.00%)
```

图 5-15 插入电路级时钟门控后的功耗报告

在正常工作模式下，通过软件发起并配合 PMU 模块，将不处于工作状态的 MCU 控制模块、直方图模块以及 IO 控制模块相应的模块级时钟门控关断，生成相应的 VCD 波形文件，通过 Prime Time PX 工具生成的功耗报告如图 5-16 所示。通过时钟门控将不工作的模块时钟关断后，总功耗从 27mW 降到了 9.9mW，时钟网络的功耗 2.1mW 降到了 0.6mW。可以看到，模块级时钟门控对于动态功耗的优化具有很大的作用。

```
  Attributes
  ----------
      i  -  Including register clock pin internal power
      u  -  User defined power group

                          Internal  Switching  Leakage    Total
Power Group               Power     Power      Power      Power   (     %)  Attrs
--------------------------------------------------------------------------------
clock_network             4.866e-05 5.358e-04 1.226e-06 5.857e-04 ( 5.92%)
register                  5.635e-03 1.067e-06 2.711e-03 8.346e-03 (84.43%)  i
combinational             4.465e-06 9.293e-06 7.432e-04 7.570e-04 ( 7.66%)
sequential                1.131e-05 3.153e-13 6.625e-06 1.794e-05 ( 0.18%)
memory                    2.477e-07 3.727e-09 1.785e-04 1.788e-04 ( 1.81%)
io_pad                       0.0000    0.0000    0.0000    0.0000 ( 0.00%)
black_box                    0.0000 7.303e-09 1.000e-12 7.304e-09 ( 0.00%)

  Net Switching Power  = 5.462e-04   ( 5.53%)
  Cell Internal Power  = 5.699e-03   (57.65%)
  Cell Leakage Power   = 3.640e-03   (36.82%)
                         ---------
Total Power            = 9.886e-03  (100.00%)
```

图 5-16 插入模块级时钟门控后的功耗报告

中国知网 https://www.cnki.net

表 5-1 是分别插入电路级时钟门控和模块级时钟门控后的功耗评估结果，可以看到两种时钟门控都对系统动态功耗优化有着显著的效果。

表 5-1 时钟门控功耗优化评估结果

时钟门控类型	总功耗/mW	功耗优化程度
不插入时钟门控	27.6	对比
插入电路级时钟门控	14.1	49%
插入模块级时钟门控	9.9	64%

5.2.2 不同工作模式的功耗分析评估

在生成插入电路级时钟门控的网表后，分别对正常工作模式 ACTIVE、待命模式 STANDBY、睡眠模式 SLEEP 以及停止模式 STOP 进行相同时间的仿真，然后将它们仿真波形文件输入到 Primetime PX 工具中生成相应的功耗分析报告。

图 5-17 为 Primetime PX 生成的正常工作模式 ACTIVE 的功耗分析报告。在该模式下，系统以最高的性能执行任务，不执行低功耗管理操作。从报告可以看到，系统的总功耗为 14mW，其中动态功耗为 10.5mW，约占总功耗的 75.1%，静态功耗 3.5mW，约占总功耗的 24.9%。在所有的功耗组成中，时钟网络的功耗占比最高，占总功耗的 69.5%。由于直方图统计模块中的存储单元面积占了系统很大的比重，故系统中有 75% 的功耗来源于直方图统计模块。

```
  Attributes
  ----------
      i  -  Including register clock pin internal power
      u  -  User defined power group

                          Internal  Switching  Leakage    Total
Power Group               Power     Power      Power      Power   (     %)  Attrs
--------------------------------------------------------------------------
clock_network             9.194e-03 5.421e-04 2.326e-05 9.759e-03 (69.53%)
register                  7.488e-04 1.937e-06 2.742e-03 3.493e-03 (24.88%)  i
combinational             9.289e-06 3.557e-05 5.494e-04 5.942e-04 ( 4.23%)
sequential                4.805e-06    0.0000 7.351e-06 1.216e-05 ( 0.09%)
memory                    1.069e-07 1.604e-09 1.785e-04 1.787e-04 ( 1.27%)
io_pad                       0.0000    0.0000    0.0000    0.0000 ( 0.00%)
black_box                    0.0000 3.182e-09 1.000e-12 3.183e-09 ( 0.00%)

  Net Switching Power  = 5.796e-04   ( 4.13%)
  Cell Internal Power  = 9.957e-03   (70.93%)
  Cell Leakage Power   = 3.500e-03   (24.94%)
                         ---------
Total Power            =    0.0140  (100.00%)
```

图 5-17 正常工作模式功耗分析报告

中国知网 https://www.cnki.net

图 5-18 为 Primetime PX 生成的待命模式 STANDBY 的功耗分析报告。在该模式下，系统在空闲状态时将直方图统计模块和部分 IO 控制器的时钟网络关断。从报告中可以看到，与正常工作模式相比，系统的总功耗降为 4.7mW，其中动态功耗降为 1.2mW，约占总功耗的 25.8%，而静态功耗维持不变还是 3.5mW，约占总功耗的 74.2%。同时时钟网络的功耗也降为 0.8mW，占总功耗的 16.3%。直方图统计模块产生的功耗也大幅降低，总功耗占比从 75%降到 45%。

```
  Attributes
  ---------
       i  -  Including register clock pin internal power
       u  -  User defined power group

                          Internal  Switching  Leakage    Total
Power Group               Power     Power      Power      Power   (     %)  Attrs
--------------------------------------------------------------------------
clock_network             5.965e-04 1.493e-04 2.326e-05 7.691e-04 (16.29%)
register                  4.592e-04 8.392e-07 2.742e-03 3.202e-03 (67.83%)  i
combinational             3.651e-06 5.341e-06 5.494e-04 5.584e-04 (11.83%)
sequential                4.805e-06 1.862e-12 7.351e-06 1.216e-05 ( 0.26%)
memory                    1.068e-07 1.602e-09 1.785e-04 1.787e-04 ( 3.78%)
io_pad                       0.0000    0.0000    0.0000    0.0000 ( 0.00%)
black_box                    0.0000 3.178e-09 1.000e-12 3.179e-09 ( 0.00%)

  Net Switching Power  = 1.555e-04   ( 3.29%)
  Cell Internal Power  = 1.064e-03   (22.55%)
  Cell Leakage Power   = 3.500e-03   (74.16%)
                         --------
Total Power            = 4.720e-03  (100.00%)
```

图 5-18 待命模式功耗分析报告

图 5-19 为 Primetime PX 生成的睡眠模式 SLEEP 的功耗分析报告。在该模式下，系统在空闲状态时将直方图统计模块和部分 IO 控制器的时钟网络关断和电源网络关断。从报告可以看到，与待命模式相比，系统的总功耗降为 2.3mW，动态功耗几乎不变，但静态功耗从 3.5mW 降为 1.1mW，此时的静态功耗约占总功耗的 48%。降低的这一部分静态功耗即为直方图统计模块和部分 IO 控制器产生的静态功耗。

中国知网 https://www.cnki.net

```
  Attributes
  ---------
      i  -  Including register clock pin internal power
      u  -  User defined power group

                          Internal  Switching  Leakage    Total
Power Group               Power     Power      Power      Power   (     %)  Attrs
--------------------------------------------------------------------------
clock_network             5.966e-04 1.493e-04 5.987e-06 7.519e-04 (32.06%)
register                  4.592e-04 8.392e-07 7.122e-04 1.172e-03 (49.98%)  i
combinational             3.652e-06 5.342e-06 2.213e-04 2.303e-04 ( 9.82%)
sequential                4.805e-06 7.497e-12 7.351e-06 1.216e-05 ( 0.52%)
memory                    1.068e-07 1.602e-09 1.785e-04 1.787e-04 ( 7.62%)
io_pad                       0.0000    0.0000    0.0000    0.0000 ( 0.00%)
black_box                    0.0000 3.216e-09 1.000e-12 3.217e-09 ( 0.00%)

  Net Switching Power  = 1.555e-04   ( 6.63%)
  Cell Internal Power  = 1.064e-03   (45.38%)
  Cell Leakage Power   = 1.125e-03   (47.99%)
                         ---------
Total Power            = 2.345e-03  (100.00%)
```

图 5-19 睡眠模式功耗分析报告

图 5-20 为 Primetime PX 生成的停止模式 STOP 的功耗分析报告。在该模式下，系统在空闲状态时将直方图统计模块、IO 控制器以及 MCU 主控模块的时钟网络关断和电源网络关断。从报告可以看到，与正常工作模式相比，系统的总功耗降为 2mW，其中动态功耗为 1.2mW，约占总功耗的 56.9%，静态功耗降为 0.8mW，约占总功耗的 43.1%。与睡眠模式相比，该模式进一步的优化了 MCU 产生的一部分动态功耗以及静态功耗，在该模式下产生的动态功耗以及静态功耗都是最少的。

```
  Attributes
  ---------
      i  -  Including register clock pin internal power
      u  -  User defined power group

                          Internal  Switching  Leakage    Total
Power Group               Power     Power      Power      Power   (     %)  Attrs
--------------------------------------------------------------------------
clock_network             5.920e-04 1.386e-04 4.780e-06 7.353e-04 (36.07%)
register                  4.146e-04 8.044e-07 5.302e-04 9.456e-04 (46.38%)  i
combinational             3.351e-06 5.238e-06 1.586e-04 1.672e-04 ( 8.20%)
sequential                4.805e-06 8.957e-12 7.351e-06 1.216e-05 ( 0.60%)
memory                    1.188e-07 1.602e-09 1.785e-04 1.787e-04 ( 8.76%)
io_pad                       0.0000    0.0000    0.0000    0.0000 ( 0.00%)
black_box                    0.0000 3.224e-09 1.000e-12 3.225e-09 ( 0.00%)

  Net Switching Power  = 1.446e-04   ( 7.09%)
  Cell Internal Power  = 1.015e-03   (49.77%)
  Cell Leakage Power   = 8.794e-04   (43.13%)
                         ---------
Total Power            = 2.039e-03  (100.00%)
```

图 5-20 停止模式功耗分析报告

中国知网 https://www.cnki.net

表 5-2 为四种工作模式下产生的功耗评估结果，从表中可以看到，三种低功耗模式都对系统功耗优化产生了一定的影响，影响程度为停止模式 STOP>睡眠模式 SLEEP>待命模式 STANDBY，但是相应的，系统从这三种低功耗模式恢复到正常工作模式的所需响应时间也以此增大，即停止模式 STOP>睡眠模式 SLEEP>待命模式 STANDBY。

表 5-2 各工作模式功耗评估结果

工作模式	动态功耗/mW	静态功耗/mW	总功耗/mW	优化效果
ACTIVE	10.5	3.5	14	对比
STANDBY	1.2	3.5	4.7	66.5%
SLEEP	1.2	1.1	2.3	84%
STOP	1.2	0.8	2	86%

工艺对动态功耗和静态功耗都有很大的影响。随着工艺的进步，晶体管的尺寸变小，因此动态功耗会减少，因为晶体管需要的电荷也变少了。但是静态功耗也会随之增加，因为小尺寸的晶体管会因为量子隧道效应产生更多的漏电流。因此，采用时钟门控、电源门控等功耗优化技术是非常有必要的。

5.3 基于 FPGA 的 DTOF 测距测试

5.3.1 DTOF 测距应用测试

本研究是基于 DTOF 测距传感器 SoC 的低功耗设计，因此在 SoC 平台设计好后，需要在相应的硬件平台完成 DTOF 测距功能的验证。验证的硬件平台如图 5-21 所示，包含 XILINX 公司的 ZYNQ7020 FPGA、DTOF 测试板卡以及硬件转接板。ZYNQ7020 FPGA 集成了 ARM Cortex-A9 处理器，更方便软硬件协同的操作，同时还包含 DDR、ADC/DAC、以太网、USB 总线接口等硬件资源，可以满足本次 FPGA 验证的需求。DTOF 测试板卡具备 SPAD 光子探测器、激光发射器等 TOF 传感器的硬件资源，它通过转接板与 ZYNQ FPGA 连接在一起，由 ZYNQ FPGA 控制它的测量工作。测量过程中，由 DTOF 测距硬件平台执行测量工作，然后将原始的直方图数据通过网口上传给上位机，上位机负责对原始测量数据进行优化处理，计算出最终的距离结果。

中国知网 https://www.cnki.net



图 5-21 DTOF 测距硬件平台

将设计好的 SoC 数字部分 RTL 导入 VIVADO 工程中进行综合实现，然后生成比特流文件，通过 JTAG 烧写程序至 FPGA 中。最后通过网口与上位机进行连接，由上位机编写测试软件来控制 SoC 的工作。

测试平台搭建好后，由上位机启动 DTOF 传感器的测距工作，在目标距离为 0 的情况下执行单帧测量工作。首先打开激光发射器，让其处于发射状态，然后触发启动直方图测量工作，配合 SPAD 光子探测器、TDC 等模块完成整个测量流程。在测量结束后，将直方图统计模块的粗直方图和细直方图数据通过上位机读出，经过处理后生成的粗直方图和细直方图如图 5-22 所示。由粗直方图和细直方图的峰值，结合 TDC 的测量分辨率可以计算出实际的飞行时间值，再根据公式(2-1)可以计算出对应的测量距离值。由于 DTOF 传感器的固有偏移，零距离的测量飞行时间并不是完全接近于 0，因此此次的测量结果相当于 DTOF 传感器的偏移值。

中国知网 https://www.cnki.net





图 5-22 零距离测量直方图

随后在室内环境光下对 2m 的固定目标进行测量，生成的粗细值方图如图 5-23 所示。该直方图是经过去除偏移值串扰生成的，由细直方图的峰值得出对应的时间戳为 380，减去图 5-22 中的零点偏移值 117，结合 TDC 的分辨率 52ps 可以算出实际的飞行时间值，即(377-117)*52ps=13520ps,再换算成距离为 2.02m，基本符合实际结果。

中国知网 https://www.cnki.net



图 5-23 2m 距离测量直方图

接着将 DTOF 测距传感器固定在移动轨道上，以墙壁为目标，从近到远、匀速移动地进行测量，最终将测量数据上传至上位机，由上位机进行数据处理，最终生成的测距结果如图 5-24 所示。图中展示了从 0mm 至 4000mm 的测距结果，纵坐标代表测量距离，横坐标代表实际距离。图中已将 DTOF 传感器的固有偏移抵消掉，可以看到测距结果基本接近真实结果并且测量结果稳定，近似于直线，但随着测量距离的增加，测量误差也

中国知网 https://www.cnki.net

会逐渐增大。



图 5-24 直线轨道测距结果

5.3.2 FPGA 功耗测试

在 3.3V 的工作电压以及 40Mhz 的工作频率下，分别对在测量工作、待机状态以及全复位状态下的 FPGA 进行功耗测试，测试结果如表 5-3 所示。可以看到 FPGA 在待机状态下的功耗相比测量工作下的功耗并没有减少太多，这是因为即使在非测量状态下仍有大量由于时钟翻转导致的动态功耗。而在全复位状态下，FPGA 中大部分的时钟网络都没有工作，此时的功耗降到了非常低的水平，接近于静态功耗。

表 5-3 FPGA 功耗测试结果

工作模式	平均电流/mA	平均功耗/mW
测量工作状态	32.8	108.2
待机状态	32.6	107.6
全复位状态	1.8	5.9

接着在不同的工作时钟频率下对 FPGA 进行功耗测试，测试结果如图 5-25 所示。可以看到随着工作频率的降低，FPGA 的功耗也随之降低，而且接近与线性变化，符合动态功耗随时钟频率变化的规律。

中国知网 https://www.cnki.net



图 5-25 不同频率下功耗测试结果

从以上基于 FPGA 的功耗分析可知，系统中由于时钟翻转产生的动态功耗占了总功耗的很大一部分，通过关断电路的时钟网络或者降低时钟频率来减少动态功耗是非常必要且有效的方法。通过上述基于 FPGA 的功耗测试，进一步证明了本文对 DTOF 测距传感器 SOC 芯片进行低功耗设计的必要性和有效性。

5.4 本章小结

本章对设计好的 SoC 平台进行了 SoC 的功能验证以及 SoC 功耗分析，首先搭建了仿真平台，对直方图统计模块以及 PMU 功耗管理模块进行了 RTL 级的仿真验证，经验证，直方图统计模块基本可以实现直方图统计的基本功能，PMU 功耗管理模块可以正确管理时钟门控以及电源门控的切换功能，确保了各个工作功耗模式可以正常运行。然后基于 Primetime PX 功耗分析软件对 SoC 进行了系统级的功耗分析，分别对不同工作功耗模式的功耗优化效果进行了评估。最后基于 ZYNQ FPGA 上完成了 DTOF 测距应用的测试以及功耗测试，进一步地验证了该 SoC 系统的可行性。

中国知网 https://www.cnki.net

第 6 章 总结和展望

6.1 全文总结

本文首先介绍了 DTOF 测距传感器的应用背景以及不同的实现方法，分析了传统 DTOF 测距传感器的典型应用案例，以及它们的基本结构与工作原理，指出了传统 DTOF 测距传感器测量距离无法达到更高的要求以及成本高、不易集成以及功耗过高等不足，无法满足当今具有面积小、成本低以及低功耗需求的物联网应用。本文提出了一种基于 DTOF 测距系统的低功耗 SoC 实现方法，在低功耗 PULPino SoC 平台的基础上，搭建适用于 DTOF 传感器的数字 SoC 平台，采用 TCSPC 直方图统计模块作为 DTOF 传感器的数据处理单元。在此基础上，采用基于时钟门控和电源门控的低功耗技术对 SoC 系统进行低功耗设计，同时设计了 PMU 功耗管理模块，为 SoC 系统划分了四种工作功耗模式，更高效地管理系统工作性能与功耗优化之间的权衡。最后进行了系统性的功能验证与功耗分析评估，均证明了设计的合理性。

本文的主要工作包含以下几点：

（1）研究了不同 DTOF 传感器的实现方案以及它们涉及的技术原理，分析了传统激光雷达测距系统存在的不足以及解决不足所需要的技术难点，对许多案例进行了分析和比较，详细讨论了 DTOF 低功耗 SoC 设计的研究现状；

（2）提出了一种基于 DTOF 测距传感器的低功耗 SoC 的设计方案，首先对 DTOF 测距原理以及电路结构进行了介绍，然后分析 SoC 的功耗来源以及相应的低功耗优化技术。在低功耗 PULPino SoC 平台的基础上完成了适用于 DTOF 测距传感器的数字 SoC 的搭建，首先对 SoC 系统的总体架构进行规划，然后 MCU 主控模块、TCSPC 直方图统计模块以及时钟复位生成等模块进行设计，最后对各个模块进行整合、挂载总线，实现一个完成的 SoC 系统；

（3）基于以上 DTOF 测距传感器的数字 SoC 系统进行了低功耗设计，采用了模块级时钟门控为系统时钟网络进行模块级的划分，以及基于 UPF 设计流程对系统进行了电源域的划分以及电源门控的插入，并且设计了 PMU 功耗管理模块，为系统设计了四种工作模式，配合时钟门控和电源门控完成各个模式的切换管理，可以更高效地管理系

中国知网 https://www.cnki.net

统功耗；

（4）搭建了仿真验证平台，对设计好的 SoC 进行系统性的验证，首先分析了系统主要的功能验证点并提出相应的验证方法，然后针对直方图统计模块以及 PMU 功耗管理模块进行了详细的功能验证，最后在 FPGA 平台的基础上，导入设计好 RTL 文件并且搭建相应的硬件平台，进行 DTOF 测距的应用测试，最终证明了该系统的合理性；

（5）对采用低功耗设计方案的 SoC 系统进行了功耗分析评估，首先对采用了电路级时钟门控和模块级时钟门控的 SoC 进行功耗分析与比较，验证了时钟门控对于降低系统动态功耗的重要性，然后分别为四种工作模式进行了功耗分析比较，看出三种低功耗模式都对系统功耗有一定程度的优化作用。

6.2 不足与展望

本次研究中，设计了基于 DTOF 测距传感器的低功耗 SoC 系统，该系统可以高效地执行 DTOF 测距中的数据统计处理功能以及实际工作中的各个模块的调度任务，同时在满足基本功能的基础上，对系统进行了一定程度的功耗优化，可以满足实际需求，该设计在一些方面仍然有改进之处。

该 SoC 系统中的直方图存储单元以及 SRAM 占系统面积很大的一部分，可以采用专门针对 SRAM 存储单元的低功耗设计方法，对系统功耗进一步的进行优化，但相应的会引入更多的逻辑资源。

在该系统中，进行的功耗优化设计以及 PMU 功耗管理主要针对 DTOF 传感器 SoC 中的数字部分，即对直方图统计模块、MCU 以及 IO 控制器进行的功耗优化。在实际 DTOF 传感器应用中，以数字部分的 PMU 作为功耗的管理中心，同时对模拟部分的 SPAD、TDC 等电路进行功耗管理，可以达到更好的功耗优化效果。

DTOF 测距传感器将会被广泛应用在有低功耗需求的物联网应用中，可以将本系统拓展到具体应用中，使之更加具备应用价值。

中国知网 https://www.cnki.net

参 考 文 献

[1] 魏加立，曲慧东，王永宪，朱俊青，关英俊. 基于飞行时间法的 3D 相机研究综述[J]. 红外技术，2021，43(01)：60-67.

[2] 夏草盛. 探究传感器技术在无人驾驶汽车中的应用[J]. 电子元器件与信息技术,2018(12)：45-47.DOI：10.19772/j.cnki.2096-4455.2018.12.014.

[3] 史晓琳. 基于飞行时间的 3D 图像传感器关键技术研究[D]. 天津大学，2020.DOI：10.27356/d.cnki.gtjdu.2020.002978.

[4] 邬贺铨. 物联网技术与应用的新进展[J]. 物联网学报，2017，1(01)：1-6.

[5] 王祚栋，魏少军. SOC 时代低功耗设计的研究与进展[J]. 微电子学，2005(02)：174-179.

[6] Piatti D, Remondino F, Stoppa D. State-of-the-art of TOF range-imaging sensors[J]. TOF range-imaging cameras, 2013: 1-9.

[7] Ma H, Luo Y, He Y, et al. The short-range, high-accuracy compact pulsed laser ranging system[J]. Sensors, 2022, 22(6): 2146.

[8] Mora-Martín G, Turpin A, Ruget A, et al. High-speed object detection with a single-photon time-of-flight image sensor[J]. arXiv preprint arXiv:2107.13407, 2021.

[9] Seo H, Yoon H, Kim D, et al. Direct TOF scanning LiDAR sensor with two-step multievent histogramming TDC and embedded interference filter[J]. IEEE Journal of Solid-State Circuits, 2021, 56(4): 1022-1035.

[10] Hutchings S W, Johnston N, Gyongy I, et al. A reconfigurable 3-D-stacked SPAD imager with in-pixel histogramming for flash LIDAR or high-speed time-of-flight imaging[J]. IEEE Journal of Solid-State Circuits, 2019, 54(11): 2947-2956.

[11] Arvani F, Carusone T C, Rogers E S. TDC sharing in SPAD-based direct time-of-flight 3D imaging applications[C]//2019 IEEE International Symposium on Circuits and Systems (ISCAS). IEEE, 2019: 1-5.

[12] 郭涛，张修钦，罗军等. 一种基于 SoC 的低功耗设计[J]. 集成电路应用，2018，35(07)：22-24.DOI：10.19339/j.issn.1674-2583.2018.07.006.

[13] 钟杨源，朱宇耀，施隆照. 基于 SOC 的低功耗管理模块设计[J]. 中国集成电路，2016，25(04)：38-42.

[14] 潘安. 一种基于 SPAD 宏像素的 D-TOF 测距传感器的设计[D]. 深圳大学，2019.DOI：

中国知网 https://www.cnki.net

10.27321/d.cnki.gszdu.2019.000294.

[15] Oka A, Lampe L. Distributed target tracking using signal strength measurements by a wireless sensor network[J]. IEEE Journal on selected areas in Communications, 2010, 28(7): 1006-1015.

[16] Yoshioka K, Kubota H, Fukushima T, et al. A 20-ch TDC/ADC Hybrid Architecture LiDAR SoC for 240$\times $96 Pixel 200-m Range Imaging With Smart Accumulation Technique and Residue Quantizing SAR ADC[J]. IEEE Journal of Solid-State Circuits, 2018, 53(11): 3026-3038.

[17] Erdogan A T, Walker R, Finlayson N, et al. A CMOS SPAD line sensor with per-pixel histogramming TDC for time-resolved multispectral imaging[J]. IEEE Journal of Solid-State Circuits, 2019, 54(6): 1705-1719.

[18] Dutton N A W, Gnecchi S, Parmesan L, et al. 11.5 A time-correlated single-photon-counting sensor with 14GS/S histogramming time-to-digital converter[C]//2015 IEEE International Solid-State Circuits Conference-(ISSCC) Digest of Technical Papers. IEEE, 2015: 1-3.

[19] Seitz P . Fundamentals of Noise in Optoelectronics[M]. Single-Photon Imaging. 2011:15-18.

[20] Matteo P , Lucio P , David S . Compact SPAD-Based Pixel Architectures for Time-Resolved Image Sensors[J]. Sensors, 2016, 16(5):745-748.

[21] Niclass C , Rochas A , Besse, PierreAndré, et al. CMOS imager based on single photon avalanche diodes[C]. International Conference on Solid-state Sensors. IEEE, 2005:8-11.

[22] Zappa F, Tisa S, Tosi A, et al. Principles and features of single-photon avalanche diode arrays[J]. Sensors and Actuators A: Physical, 2007, 140(1): 103-112.

[23] Gariepy G, Krstajić N, Henderson R, et al. Single-photon sensitive light-in-fight imaging[J]. Nature communications, 2015, 6(1): 6021.

[24] Villa F , Lussana R , Tamborini D , et al. CMOS single photon sensor with in-pixel TDC for Time-of-Flight applications[C]. Time-to-digital Converters. IEEE, 2013:17-25.

[25] Elkholy A, Anand T, Choi W S, et al. A 3.7 mW low-noise wide-bandwidth 4.5 GHz digital fractional-N PLL using time amplifier-based TDC[J]. IEEE Journal of Solid-State Circuits, 2015, 50(4): 867-881.

[26] Niclass C, Soga M, Matsubara H, et al. A 0.18-$\mu $ m CMOS SoC for a 100-m-Range 10-Frame/s 200$\,\times\, $96-Pixel Time-of-Flight Depth Sensor[J]. IEEE Journal of solid-state circuits, 2013, 49(1): 315-330.

[27] Cristiano N, Mineki S, Hiroyuki M, et al. A 100m-range 10-frame/s 340× 96-pixel time-of-flight depth sensor in 0.18 μm CMOS[J]. 2011 Proceedings of the ESSCIRC (ESSCIRC), 2011.

中国知网 https://www.cnki.net

[28] Ruokamo H, Hallman L, Rapakko H, et al. An 80× 25 pixel CMOS single-photon range image sensor with a flexible on-chip time gating topology for solid state 3D scanning[C]//ESSCIRC 2017-43rd IEEE European Solid State Circuits Conference. IEEE, 2017: 59-62.

[29] 高晨阳. 基于 SoC 的基带芯片 LTE 低功耗设计与验证[D]. 西安电子科技大学，2019.DOI：10.27389/d.cnki.gxadu.2019.001017.

[30] 王晓凤. 一款双核 SoC 芯片的低功耗设计与验证[D]. 国防科学技术大学，2015.

[31] 颜军，唐芳福，张志国，韩俊，龚永红. 异构多核人工智能 SoC 芯片的低功耗设计[J]. 航天控制，2020，38(02):62-68.DOI：10.16804/j.cnki.issn1006-3242.2020.02.013.

[32] 陈春章，艾霞，王国雄. 数字集成电路物理设计[M]. 科学出版社，2008.

[33] 吴峰峰. 低功耗设计方法及其在 LPE 芯片中的应用[D]. 国防科学技术大学，2011.

[34] 徐懿，李丽，高明伦，等. 纳米集成电路静态功耗机理及低功耗设计技术[J]. 微电子学与计算机，2007，24(5)：184-188.

[35] 杨影，肖莹莹. 基于寄存器传输级时钟门的低功耗设计[J]. 中国集成电路，2017，26(8)：53-57.

[36] 童思原. 低功耗蓝牙 4.0 链路层的硬件设计[D]. 东南大学，2016.

[37] Synopsys.Synopsys low power user guide[S].USA:Synopsys,2016:11-14.

[38] IEEE Computer Society.IEEE Standard for Design and Verification of Low-Power Integrated Circuits[S].IEEE STD Association 2013,05:ix.

[39] Gautschi M, Schiavone P D, Traber A, et al. Near-threshold RISC-V core with DSP extensions for scalable IoT endpoint devices[J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2017, 25(10): 2700-2713.

[40] 皮义强. 低功耗微处理器电源管理系统的设计与实现[D]. 北方工业大学，2021.DOI：10.26926/d.cnki.gbfgu.2021.000058.

中国知网 https://www.cnki.net