

# Sistema en VHDL con suma, resta y comparación de 2 palabras a 4 bits

Universidad Nacional Autónoma de México.  
Facultad de Estudios Superiores Cuatitlán.  
Palomino Alfonso Edgar.

17 de septiembre de 2023

## 1. Introducción.

En el campo de la ingeniería y la informática, las operaciones aritméticas fundamentales de suma, resta y comparación desempeñan un papel esencial en una amplia gama de aplicaciones. En este proyecto, presentaremos el diseño y la implementación de un sistema digital en VHDL que realiza estas operaciones con palabras de 4 bits. Tanto el sumador como el restador se basan en un diseño tradicional de acarreo completo, mientras que el comparador utiliza un enfoque de comparación de magnitud de 4 bits. A comparación de la simulación en este sistema tiene la capacidad para manejar números en su totalidad, incluyendo valores negativos. A diferencia del diseños pasado que restringen las operaciones solo a números positivos, nuestro sistema en VHDL permite operar con números positivos y negativos, también el comparador tiene la tarea de determinar si dos números son iguales, si uno es mayor que el otro o si uno es menor que el otro. A lo largo de este informe, profundizaremos en el diseño y el funcionamiento de estas operaciones cruciales en el contexto de sistemas digitales basados en VHDL.

## 2. Descripción del método.

La solución propuesta para el sistema consiste en una entrada binaria a un sumador completo de 4 bits, el cual produce una salida en formato *BCD*. Esto es necesario ya que se requiere pasarlo a un formato BCD para mostrarlo en tres displays de 7 segmentos. Se condiciona la salida de este sumador de tal manera que si es menor que nueve, se le agregan ceros para tener 8 bits en la salida (4 bits para cada display de 7 segmentos). En cualquier otro caso, se verifica que la salida no sea mayor que nueve para asegurar una salida *BCD válida*. Si no se cumple esta condición, se le suman 6 en binario hasta obtener un BCD válido. Una vez que esto se cumple, se pueden segmentar las combinaciones necesarias en 4 bits para su representación en los displays de 7 segmentos. La resta presenta el problema de que si se requiere representar números negativos de 2 dígitos decimales, se necesitaría un display adicional para representar el signo, lo cual se contempla en este sistema. Entonces, si  $x > y$ , se realiza la resta y se representa de la misma manera que en la suma, en caso contrario se realiza el complemento a 2 para obtener el valor correspondiente a la resta verificando que el resultado sea menor a 10, en este caso el tercer

display mostrará el signo para el resultado. Para el comparador, se necesita un cambio ligero en la lógica, ya que debe mostrar '*G*' si  $x > y$ , '*E*' si  $x = y$  y '*L*' si  $x < y$ . Por lo tanto, para cada caso se debe proporcionar una representación diferente a la suma y resta. Esto implica que en el decodificador de 7 segmentos se deben restringir tres combinaciones para realizar esta representación. Esto se abordará dejando las letras necesarias utilizando diferentes codificadores. La elección de la operación necesaria se realiza mediante un multiplexor. Si configuramos el multiplexor en 01, se realizará la suma de las entradas; si configuramos en 10, obtendremos la resta. Por último, el bit más significativo es vital para la comparación. Si configuramos el multiplexor en  $x1$ , se generará la comparación, teniendo como resultado la figura 1.




Figura 1: Esquematico del sistema

### 3. Experimentos

Las salidas del diseño se dejan en el apéndice A, donde se pueden analizar las variables que se muestran del archivo top en la figura 2, donde se aprecian distintas señales pero solo no interesan las correspondientes a los display, ya que estos valores son las representaciones de la salida, o los valores que deberíamos tener, debido a que el selector no está dentro de ninguno de los casos donde se mande la salida de ninguna de las operaciones podemos parecer en la figura 3. que todos los segmentos están en alto, es decir apagados, además podemos apreciar cuales son los valores de las 2 entradas correspondientes que son  $a = 10$  y  $b = 5$ , si generamos la conversión de los valores de los display, correspondientes a 12 para *display0* y 79 para el *display1* podemos verificar que tenemos 1 y 5 dando como resultado la suma de las dos entradas en código BCD, además podemos notar que el *display2* está apagado, de esta manera puedes verificar que la salida del sistema es correcta, podemos jugar con el archivo test bench para realizar toda las pruebas con las combinaciones generando las salidas correctas en los todos los display.

### 4. Conclusión

El proceso de crear un diseño digital utilizando VHDL implica un aprendizaje significativo. Se requiere comprender la sintaxis de VHDL, los conceptos de diseño digital y cómo implementarlos en un entorno como Vivado, creando un sistema que realiza múltiples operaciones (suma, resta y comparación), destacando la importancia del diseño modular en VHDL. Poder dividir el sistema en módulos o entidades más pequeñas facilita el diseño, la depuración y la reutilización de código y debido a que no tenemos acceso a la tarjeta la simulación es una parte esencial del proceso de diseño en VHDL, aunque también se debe tomar en cuenta que antes de implementar el diseño en hardware, es crucial realizar una simulación exhaustiva para verificar su funcionalidad y detectar posibles errores, además la implementación en hardware a través de herramientas como Vivado implica la síntesis y optimización del diseño. Esto se traduce en la generación de un circuito físico a partir del código VHDL con la optimización de recursos como área y velocidad, por último la transición de un diseño físico a un diseño digital implica un cambio

de paradigma importante, que nos permite una mayor flexibilidad y la posibilidad de realizar cambios más rápidamente en el diseño sin modificar hardware físico.

## Apéndice A: Imágenes de la simulación




Figura 2: Variables y señales del archivo top




Figura 3: Señales de salida

## Apéndice B: Código VHDL

Código del módulo con pulsos de reloj verificados

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity clock_pulse is
5      port(
6          clock, reset, input : in std_logic;
7          pulse : out std_logic
8      );
9  end clock_pulse;
10
11 architecture Behavioral of clock_pulse is
12     signal first_delay, second_delay, third_delay : std_logic;
13 begin
14     process(clock, reset)
15     begin
16         if reset = '1' then
17             first_delay <= '0';
18             second_delay <= '0';
19             third_delay <= '0';
20         elsif rising_edge(clock) then
21             first_delay <= input;
22             second_delay <= first_delay;
23             third_delay <= second_delay;
24         end if;
25     end process;
26     pulse <= first_delay and second_delay and (not third_delay);

```

---

```
27 end Behavioral;
```

Código del módulo eliminador de la señal de rebote de los botones

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity debounce is
5      port(
6          clock, reset : in std_logic;
7          input : in std_logic_vector(2 downto 0);
8          output : out std_logic_vector(2 downto 0);
9          button : out std_logic_vector(1 downto 0)
10     );
11 end debounce;
12
13 architecture Behavioral of debounce is
14     signal first_delay, second_delay, third_delay :
15         std_logic_vector(2 downto 0);
16 begin
17     process(clock, reset)
18     begin
19         if reset = '1' then
20             first_delay <= (others => '0');
21             second_delay <= (others => '0');
22             third_delay <= (others => '0');
23         elsif rising_edge(clock) then
24             first_delay <= input;
25             second_delay <= first_delay;
26             third_delay <= second_delay;
27         end if;
28     end process;
29     output <= first_delay and second_delay and third_delay;
30     with input select
31         button <= "00" when "001",
32                  "01" when "010",
33                  "10" when "100",
34                  "11" when others;
35 end Behavioral;
```

Código del módulo de la maquina de estados

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity doorlock is
5      port(
6          clock, reset : in std_logic;
7          secret_code : in std_logic_vector(7 downto 0);
```

```

8         button : in std_logic_vector(1 downto 0);
9         pass, fail : out std_logic
10    );
11 end doorlock;
12
13 architecture Behavioral of doorlock is
14     type state_t is (q0, q1, q2, q3, q4, q5, q6);
15     signal current_state, next_state : state_t;
16 begin
17 state_register:
18     process(clock, reset)
19     begin
20         if reset = '1' then
21             current_state <= q0;
22         elsif rising_edge(clock) then
23             current_state <= next_state;
24         end if;
25     end process state_register;
26
27 input:
28     process(current_state, button)
29     begin
30         case current_state is
31             when q0 =>
32                 if button = secret_code(1 downto 0) then
33                     next_state <= q1;
34                 else
35                     next_state <= q4;
36                 end if;
37             when q1 =>
38                 if button = secret_code(3 downto 2) then
39                     next_state <= q2;
40                 else
41                     next_state <= q5;
42                 end if;
43             when q2 =>
44                 if button = secret_code(5 downto 4) then
45                     next_state <= q3;
46                 else
47                     next_state <= q6;
48                 end if;
49             when q3 =>
50                 next_state <= q0;
51             when q4 =>
52                 next_state <= q5;
53             when q5 =>
54                 next_state <= q6;
55             when q6 =>

```

```

56         next_state <= q0;
57         when others =>
58             null;
59         end case;
60     end process input;
61
62 output:
63     process(clock, reset)
64     begin
65         if reset = '1' then
66             pass <= '0';
67             fail <= '0';
68         elsif rising_edge(clock) then
69             if (current_state = q3) and (button = secret_code
70                 (7 downto 6)) then
71                 pass <= '1';
72                 fail <= '0';
73             elsif (current_state = q3) or (current_state = q6
74                 ) then
75                 pass <= '0';
76                 fail <= '1';
77             end if;
78         end if;
79     end process output;
80 end Behavioral;

```

#### Código del módulo preescaler

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_UNSIGNED.ALL;
4
5  entity frequency_divider is
6      generic(
7          prescaler : integer := 16
8      );
9
10     port(
11         master_clock, reset: in std_logic;
12         slow_clock : out std_logic
13     );
14 end frequency_divider;
15
16 architecture Behavioral of frequency_divider is
17     signal counter : std_logic_vector((prescaler - 1) downto 0);
18 begin
19     process(master_clock, reset)
20     begin
21         if reset = '1' then

```

```

22         counter <= (others => '0');
23     elsif rising_edge(master_clock) then
24         counter <= counter + 1;
25     end if;
26 end process;
27 slow_clock <= counter(prescaler - 1);
28 end Behavioral;

```

Código del módulo top conjuntador de módulos

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity system is
5      port(
6          master_clock, reset : in std_logic;
7          secret_code : in std_logic_vector(7 downto 0);
8          buttons : in std_logic_vector(2 downto 0);
9          pass, fail : out std_logic
10     );
11 end system;
12
13 architecture Behavioral of system is
14     signal slow_clock, pulse_input, clock_pulse: std_logic;
15     signal debounced_buttons : std_logic_vector(2 downto 0);
16     signal digit : std_logic_vector(1 downto 0);
17 begin
18     U0: entity work.frequency_divider generic map(prescaler =>
19         19) port map(master_clock => master_clock, reset => reset,
20         slow_clock => slow_clock);
21     U1: entity work.debounce port map(clock => slow_clock, reset
22         => reset, input => buttons, output => debounced_buttons,
23         button => digit);
24     pulse_input <= debounced_buttons(2) or debounced_buttons(1)
25         or debounced_buttons(0);
26     U2: entity work.clock_pulse port map(clock => slow_clock,
27         reset => reset, input => pulse_input, pulse => clock_pulse
28         );
29     U3: entity work.doorlock port map(clock => clock_pulse, reset
30         => reset, secret_code => secret_code, button => digit,
31         pass => pass, fail => fail);
32 end Behavioral;

```