

Tutorial de Simulação no Vivado

(tutorial_simulacao.pdf)

1. Pré-requisitos do Sistema

Antes de iniciar a simulação do módulo de transmissão NRZ-L, verifique se o seu ambiente atende às especificações operacionais mínimas descritas na tabela abaixo:

Requisito	Especificação Homologada
Software de Desenvolvimento	AMD Xilinx Vivado Design Suite (Versão 2020.1 ou superior)
Sistema Operacional	Windows 10/11 (64-bit) ou Ubuntu Linux (18.04/20.04 LTS)
Ferramenta de Simulação	Vivado Simulator (XSim) integrada nativamente
Linguagem e Padrão	VHDL-93 / VHDL-2008 (IEEE 1164 e NUMERIC_STD)

2. Abertura do Projeto

PASSO 01 Localização e Inicialização

Navegue até a pasta raiz do seu projeto utilizando o gerenciador de arquivos do sistema operacional. Localize o subdiretório denominado `vivado_project/`.

PASSO 02 Execução do Arquivo de Projeto

Dentro da pasta `vivado_project/`, dê um duplo clique sobre o arquivo de extensão **.xpr** (ex: `nrz_l_project.xpr`). O Vivado será iniciado carregando automaticamente a árvore de arquivos, restrições e configurações globais associadas ao projeto.

3. Estrutura dos Arquivos no Vivado

Com o ambiente carregado, observe a aba **Sources** (geralmente localizada no canto superior esquerdo da interface padrão). A hierarquia deve estar organizada exatamente como ilustrado a seguir:

HIERARCHY VIEW - SOURCES WINDOW

```
▼ Design Sources (1)
  └─  nrz_l - Behavioral (nrz_l.vhd) <-- TOP MODULE
▼ Constraints (1)
  └─ constrs_1
    └─  basys3_constraints.xdc
▼ Simulation Sources (1)
  └─ sim_1
```

```
└─ nrz_1_tb - sim (nrz_1_tb.vhd) <-- TESTBENCH
```

O arquivo `nrz_1.vhd` contém o circuito lógico do transmissor (Source), enquanto o arquivo `nrz_1_tb.vhd` gera os estímulos de clock, reset e vetores de teste (Testbench) para validação funcional.

4. Configuração da Simulação

PASSO 03 Definição do Top de Simulação

Clique com o botão direito sobre o arquivo do testbench (`nrz_1_tb.vhd`) dentro da hierarquia de *Simulation Sources*. No menu contextual que aparecer, selecione a opção **Set as Top**. Isso garante que o Vivado executará a simulação a partir do arquivo de testes e não do circuito físico.

PASSO 04 Ajuste do Tempo Limite

No painel esquerdo, clique em **Simulation Settings**. Na aba *Simulation*, localize o campo **xsim.simulate.runtime**. Altere o valor padrão para `20 us` ou `400 ns` (a depender do valor de `TICKS_PER_BIT` configurado na entidade) para permitir que o ciclo de 16 bits termine de rodar por completo.

5. Execução da Simulação

PASSO 05 Inicialização do Simulador Comportamental

No menu lateral esquerdo (*Flow Navigator*), navegue até a categoria **Simulation** e clique em **Run Simulation**. No submenu flutuante, selecione **Run Behavioral Simulation**.

O Vivado compilará os arquivos VHDL e abrirá a aba do Waveform Editor com os eixos temporais zerados.

6. Visualização do Waveform

Para ler a forma de onda com precisão e realizar o debug funcional no simulador, siga o roteiro operacional abaixo:

- **Ajuste de Zoom:** Clique no ícone **Zoom Fit** (uma lupa com setas para os quatro lados) ou pressione F6 para enquadrar todo o intervalo de tempo simulado na tela.
- **Adicionar Sinais Ocultos:** Se algum sinal interno não aparecer por padrão, vá até o painel *Scope*, selecione a entidade uut, clique e arraste os sinais desejados para a janela *Name* do gráfico de ondas.
- **Alteração do Radix (Base Numérica):** O sinal `bit_idx` é exibido em binário por padrão. Clique com o botão direito sobre ele, vá em **Radix** e mude para **Unsigned Decimal**. Isso facilitará ver o decremento de 15 até 0.

7. Resultado Esperado da Simulação

Ao analisar as formas de onda resultantes, verifique se a transição dos estados obedece rigorosamente ao comportamento cíclico do protocolo NRZ-L. A representação esquemática abaixo ilustra o comportamento correto esperado na janela Waveform:

VIVADO WAVEFORM VIEWER - REFERÊNCIA DE RESULTADOS

```
clk      _|-|-|-|-|-|-|-|-|-|-|-|-|-|-|-|-|-|-|-|-|-|-|_
reset    ----\_____
data_in   [ 1100101011110001 ]
bit_idx   X 15 X 14 X 13 X 12 X 11 X 10 X 9 X 8 X 7 X 6 X 5
nrz_out   ----\_____/_----\_____/----\_____/----\_____/---
tx_pmod   ----\_____/_----\_____/----\_____/----\_____/---
```

Critério de Aceitação Funcional: Note que o sinal `nrz_out` e o `tx_pmod` mudam de nível exatamente na borda de subida do clock correspondente à transição do índice do bit (`bit_idx`), mantendo o nível estável em nível alto ('1') ou nível baixo ('0') durante toda a contagem dos ticks configurados. Se o sinal apresentar transições espúrias (glitches), revise os blocos condicionais do contador de ticks.