### Inatel – Instituto Nacional de Telecomunicações

# E208 – Eletrônica Digital II

## 4º Período / 1º Semestre de 2021

**Professores:** Bruno de Oliveira Monteiro bruno@inatel.br

Monitores: Felipe Pereira Silveira felipepereira@gea.inatel.br

Carlos Daniel Borges Vilela Marques carlos.marq

Gualter Machado Mesquita Maíra Alves Chagas

Pedro Henrique Praxedes dos Reis

Thalita Fortes Domingos Maria Luiza Rosestolato Araújo Marcos Henrique Rodrigues Lopes

Thiago da Rocha Miguel

telipepereira@gea.inatel.br carlos.marques@gea.inatel.br machadomgualter@gmail.com mairaalves@gec.inatel.br pedro.reis@gea.inatel.br thalita.fortes@gec.inatel.br maria.luiza@gec.inatel.br marcos.lopes@gea.inatel.br thiago.miguel@gec.inatel.br

Aluno:	Matrícula:	Período:	Data:	//	/

Assunto da semana: Contadores Assíncronos I

## Relatório 5

### **Teoria Contadores**

Contadores são circuitos digitais que variam os seus estados, sob o comando de um clock, de acordo com uma sequência predeterminada. São utilizados principalmente para contagens diversas, divisão de frequência, medição de frequência e tempo, geração de formas de onda e conversão de analógico para digital.

Basicamente, estes sistemas, são divididos em duas categorias: Contadores Assíncronos e Síncronos.

### **Contadores Assíncronos**

São caracterizados por seus flip-flops funcionarem de maneira assíncrona (sem sincronismo), não tendo entradas clock em comum. Neste tipo de circuito, a entrada clock de faz apenas no primeiro flip-flop (o que possui a saída LSB), sendo as outras derivadas das saídas dos blocos anteriores.

## Armadilha

A armadilha ou truncagem é o nome dado ao circuito cuja função é forçar a contagem crescente ou decrescente a reiniciar sua contagem. No caso, quando o clock recebe um estímulo de transição, os flip-flops vão fazendo a contagem e os números vão aparecendo na saída Q de cada flip-flop.

Durante a contagem a armadilha fica desativada, ou seja, ela não atua e o circuito não reinicia. A armadilha é apenas ativada quando atingir o próximo número da contagem. Ex: Quando a contagem for de 0 a 4 a armadilha será ativada no número 5.

Para criar armadilha em uma contagem é necessário utilizar os parâmetros: Set (Preset) para forçar a saída Q para nível lógico alto ("1") e Reset (Clear) para forçar a saída Q para nível lógico baixo ("0").

## Configuração do tipo da contagem

- 1) Contagem Crescente: Q ligado no CK ou Q ligado no CK.
- 2) Contagem Decrescente: Q ligado no CK ou Q ligado no CK.

	,	•	<b>D</b>	<i>,</i> , ,		
HXE	rcı	CIO	Pra	ati	CO	١:

**Questão 1.** Projete um contador assíncrono decrescente de  $5_{10}$  a  $2_{10}$  utilizando o flip-flop 7476. Simule no **software Proteus** e monte do **módulo digital**.

Obs: Todas as atividades que solicitarem montagem no módulo digital devem ser realizadas no TinkerCad enquanto as aulas não retornarem de forma presencial.

s:
----

b) Preencha a tabela de contagens contendo as colunas: contagem decimal, contagem binária (Q<sub>2</sub> Q<sub>1</sub> Q<sub>0</sub>) e armadilha. Sabendo que o circuito quando inicialmente ligado, deve apresentar nas saídas o número 5<sub>10</sub> que corresponde a 101<sub>2</sub>. (Utilize uma chave do módulo ou logicstate para representálo.)

Contagem Decimal	Q2	Q1	Q0	Armadilha

c)	Determine o	circuito d	e armadilha atra	ivés da ta	abela d	de contagens:	
,						<i>U</i> .	

*Dica:* Para projetar um contador assíncrono, configure os flip-flops para operarem como **toggle** e marque o clock de entrada (CK<sub>IN</sub>), a saída mais significativa (MSB) e saída menos significativa (LSB).

d) Desenhe abaixo o circuito projetado a partir dos FFs.

## Questão 2. Realize a simulação de um contador crescente de 0<sub>10</sub> a 15<sub>10</sub> no software ISE.

- a) Complete o código, inserindo:
  - Na entidade as entradas Clock e Reset;
  - Um sinal do tipo INTEGER chamado "temp";
  - Na condição de o Reset estar em nível lógico Alto, a contagem reiniciar;
- Em caso de Transição de subida, o seu sinal chamado "temp" ser incrementado em uma unidade, antes de a saída receber o sinal.

# Código de VHDL

```
ENTITY Contador is

PORT(

Output: out INTEGER RANGE 0 to 15);

END Contador;

ARCHITECTURE Behavioral OF Contador IS

BEGIN

process(Clock,Reset)

BEGIN

IF Reset='1' THEN

ELSIF rising_edge(Clock) THEN

Output <= temp;
END IF;

END PROCESS;

END Behavioral;
```

b) Crie o código para testar o contador de 0 a 15.

# **Proposto:**

Questão 3. Projete um contador assíncrono crescente de 1<sub>10</sub> a 6<sub>10</sub> utilizando o flip-flop 7476. Simule no software Proteus e monte do módulo digital.

- a) Determine quantos flip-flop serão necessários:
- b) Preencha a tabela de contagens contendo as colunas: contagem decimal, contagem binária (Q2 Q1 Q<sub>0</sub>) e armadilha. Sabendo que o circuito quando inicialmente ligado, deve apresentar nas saídas o número 1<sub>10</sub> que corresponde a 001<sub>2</sub>. (Utilize uma chave do módulo ou logicstate para representálo.)

Contagem Decimal	Q2	Q1	Q0	Armadilha

c)	Determine o circuito de armadilha através da tabela de contagens:
----	---


**Dica:** Para projetar um contador assíncrono, configure os flip-flops para operarem como toggle.

d) Desenhe abaixo o circuito projetado a partir dos FFs. E marque o clock de entrada (CK<sub>IN</sub>), a saída mais significativa (MSB) e saída menos significativa (LSB).


a)	Projete um contador que inicie a contagem em 5 e termine a em 10.
b)	Projete o mesmo contador para que opere na transição de descida

# CI 7476

### **Connection Diagram**



# **Connection Diagram**



### **Function Table**

	Inputs					puts
PR	CLR	CLK	J	K	Q	Ø
L	Н	X	X	X	Н	L
Н	L	X	X	X	L	H
L	L	X	X	X	н	Н
					(Note 1)	(Note 1)
Н	Н		L	L	Q <sub>0</sub>	$\overline{Q}_0$
Н	Н		Н	L	Н	L
Н	Н		L	Н	L	Н
Н	Н	7	Н	Н	Tog	gle

H = HIGH Logic Level
L = LOW Logic Level
X = Either LOW or HIGH Logic Level
J = Positive pulse data. The J and K inputs must be held constant while
the clock is HIGH. Data is transferred to the outputs on the falling
edge of the clock pulse.

Q<sub>0</sub> = The output logic level before the indicated input conditions were

established.

Toggle = Each output changes to the complement of its previous level on each complete active HIGH level clock pulse.

Note 1: This configuration is nonstable; that is, it will not persist when the preset and/or clear inputs return to their inactive (HIGH) level.


### **Function Table**

$$Y = AB$$

Inputs		Output
Α	В	Y
L	L	L
L	Н	L
Н	L	L
Н	Н	н

H = HIGH Logic Level L = LOW Logic Level

# **Connection Diagram**




### **Function Table**

$$Y = A + B$$

Inputs		Output
Α	В	Y
L	L	L
L	Н	Н
Н	L	Н
Н	н	н

H = HIGH Logic Level L = LOW Logic Level

# **Connection Diagram**



# **Function Table**

 $Y = \overline{A}$ 

İ	Inputs	Output
	Α	Y
Ī	L	Н
	Н	L

H = HIGH Logic Level L = LOW Logic Level

<ul> <li>- Um protoboard;</li> <li>- Um CI 7476; (FF JK)</li> <li>- Um CI 7408; (Porta and ou</li> <li>- Um CI 7404; (Porta inverse</li> </ul>	ora)		
- Um CI 7432; (Porta or ou '	ou )		