INATEL - Instituto Nacional de Telecomunicações

E207 – Eletrônica Digital I

3º Período / 1º Semestre de 2021

Professores: Bruno de Oliveira Monteiro bruno@inatel.br

Monitores: Felipe Pereira Silveira felipepereira@gea.inatel.br

Carlos Daniel Borges Vilela Marques carlos.marques@gea.inatel.br

Gualter Machado Mesquita machadomgualter@gmail.com

Isabela Rezende Barbosa da Silva isabela.r@gec.inatel.br

Maíra Alves Chagas mairaalves@gec.inatel.br
Pedro Henrique Praxedes dos Reis pedro.reis@gea.inatel.br

Thalita Fortes Domingos thalita.fortes@gec.inatel.br

RELATÓRIO 7

SOMADOR E SUBTRATOR EM VHDL


EXERCÍCIOS

Questão 1. Implemente o circuito meio somador e confirme a operação através da tabela da verdade. Preencha a tabela da verdade, retire a expressão lógica das saídas S e Ts e, com base nas expressões, desenhe o esquema elétrico de cada saída.

Para simular os valores obtidos, monte o esquema no software ISE.

Α	В	S	Ts
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

```
2 library IEEE;
                                                                     45
                                                                              -- Stimulus process
 3 use IEEE.STD_LOGIC_1164.ALL;
                                                                              stim_proc: process
                                                                      46
 4
                                                                              begin
                                                                      47
 5 entity meioSomador_module is
                                                                      48
                                                                                 A <= '0';
        Port ( A : in STD_LOGIC;
    B : in STD_LOGIC;
    S : out STD_LOGIC;
    Ts : out STD_LOGIC);
                                                                                 B <= '0';
 6
                                                                      49
                                                                                 wait for 50 ns;
A <= '0';
 7
                                                                     50
 8
                                                                      51
                                                                                 B <= '1';
 9
                                                                      52
                                                                                 wait for 50 ns;
A <= '1';</pre>
10 end meioSomador_module;
                                                                      53
                                                                      54
11
                                                                                 B <= '0';
                                                                     55
    architecture Behavioral of meioSomador_module is
12
                                                                                 wait for 50 ns;
A <= '1';</pre>
                                                                      56
13
                                                                      57
14 begin
                                                                                 B <= '1';
                                                                      58
15
                                                                      59
16 S <= A XOR B;
                                                                      60
                                                                                 wait;
17 Ts <= A AND B;
                                                                              end process;
                                                                      61
18
19 end Behavioral;
```




Questão 2. Agora, implemente um circuito subtrator e confirme a operação através da tabela da verdade. Preencha a tabela da verdade, retire a expressão lógica das saídas S e Ts e com base nas expressões desenhe o esquema elétrico de cada saída.

Para simular os valores obtidos, monte o esquema no software ISE

A	В	S	Ts
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

```
-- Stimulus process
                                                       44
2 library IEEE;
                                                              stim_proc: process
                                                       45
3 use IEEE.STD_LOGIC_1164.ALL;
4
                                                       46
                                                              begin
                                                                 A <= '0';
                                                       47
 6 entity meioSubtrator_module is
                                                                  B <= '0';
                                                       48
       wait for 50 ns;
                                                       49
8
                                                                 A <= '0';
             S : out STD_LOGIC;
Ts : out STD_LOGIC);
                                                       50
9
                                                                 B <= '1';
10
                                                       51
11 end meioSubtrator_module;
                                                                 wait for 50 ns;
                                                       52
12
                                                                 A <= '1';
                                                       53
13 architecture Behavioral of meioSubtrator_module is
                                                                 B <= '0';
                                                       54
14
                                                                 wait for 50 ns;
                                                       55
15 begin
                                                                  A <= '1';
16
                                                       56
   S <= A XOR B;
17
                                                                  B <= '1';
                                                       57
   Ts <= (NOT A) AND B;
18
                                                       58
19
                                                       59
                                                                  wait;
20
21 end Behavioral;
                                                       60
                                                              end process;
```



Questão 3. Projeto do hardware em VHDL:



Projete um somador completo de duas entradas, cada entrada deve possuir uma posição binária e incremente um pino de transporte de entrada (carry in).

Para as saídas serão necessários duas posições, uma que represente a posição inicial e outra que represente o transporte de saída (carry out).

Utilize exclusivamente as seguintes variáveis e monte a tabela da verdade nessa sequência:

- Somador de duas entradas: variáveis A e B.
- Transporte de entrada (carry in): variável C.
- Saídas: posição inicial e transporte de saída (carry out), respectivamente: variáveis S e T.

LEMBRETE: todo projeto deve conter a tabela da verdade, simplificação por **Mapa de Karnaugh** e o desenho do circuito elétrico. Depois de feito isso, simular o projeto no Proteus ISIS 7 e construir o hardware em VHDL no software ISE.

Entradas		Saídas		
Α	В	С	S	Т
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Para S

S	B'C'	BC'	ВС	B'C
A'	0	1	0	1
Α	1	0	1	0

Para T

Т	B'C'	BC'	BC	B'C
A'	0	0	1	0
Α	0	1	1	1

T = AC + BC + AB

```
TIDIALY IBBB,
    use IEEE.STD_LOGIC_1164.ALL;
 3
 4
   entity somadorCompleto is
 5
       Port ( A : in STD_LOGIC;
B : in STD_LOGIC;
C : in STD_LOGIC;
 6
 7
 8
                S : out STD_LOGIC;
 9
                T : out STD_LOGIC);
10
11 end somadorCompleto;
12
13
    architecture Behavioral of somadorCompleto is
14
15 begin
16
17
   S <= (A XOR B) XOR C;
18 T <= (A AND C) OR (B AND C) OR (A AND B);
19
20 end Behavioral;
```

```
-- Stimulus process
48
49
       stim_proc: process
50
       begin
51
          A <= '0';
          B <= '0';
52
          C <= '0';
wait for 50 ns;</pre>
53
54
          A <= '0';
55
          B <= '0';
56
          C <= '1';
57
          wait for 50 ns;
58
          A <= '0';
59
          B <= '1';
60
          C <= '0';
61
          wait for 50 ns;
62
          A <= '0';
63
          B <= '1';
64
          C <= '1';
65
66
          wait for 50 ns;
          A <= '1';
67
          B <= '0';
68
          C <= '0';
69
70
          wait for 50 ns;
          A <= '1';
71
          B <= '0';
72
          C <= '1';
73
74
          wait for 50 ns;
75
          A <= '1';
          B <= '1';
76
          C <= '0';
77
          wait for 50 ns;
78
79
          A <= '1';
          B <= '1';
80
          C <= '1';
81
82
          wait;
83
84
       end process;
```



