Inatel - Instituto Nacional de Telecomunicações

E208 - Eletrônica Digital II

4º Período / 1º Semestre de 2021

Professores: Bruno de Oliveira Monteiro bruno@inatel.br

Monitores: Felipe Pereira Silveira

Carlos Daniel Borges Vilela Marques

Gualter Machado Mesquita

Maíra Alves Chagas

Pedro Henrique Praxedes dos Reis

Thalita Fortes Domingos

Maria Luiza Rosestolato Araújo Marcos Henrique Rodrigues Lopes

Thiago da Rocha Miguel

felipepereira@gea.inatel.br carlos.marques@gea.inatel.br machadomgualter@gmail.com mairaalves@gec.inatel.br pedro.reis@gea.inatel.br thalita.fortes@gec.inatel.br maria.luiza@gec.inatel.br marcos.lopes@gea.inatel.br thiago.miguel@gec.inatel.br

Aluno:	Matrícula:	Período:	Data:	1	/

Assunto da semana: Contadores Síncronos

Relatório 7

Teoria

Contadores Síncronos

São caracterizados por seus flip-flops funcionarem de maneira síncrona, tendo suas entradas clocks curto-circuitadas, ou seja, o clock entra em todos os flip-flops simultaneamente, fazendo todos atuarem de forma sincronizada.

Para que hajam mudanças de estado, devemos então estudar o comportamento das entradas Je K dos vários flip-flops, para que tenhamos nas saídas, as sequências desejadas.

Para estudarmos os contadores síncronos devemos sempre escrever a tabela-verdade, estudando quais devem ser as entradas J e K dos vários flip-flops, para que esses assumam os estados seguintes. Para isso, devemos lembrar sempre da tabela da verdade do flip-flop JK:

J	K	Qf
0	0	Qa
0	1	0
1	0	1
1	1	Qa

Utilizando esta tabela, construímos outra relacionando os estados de saída e as entradas J e K: (esta tabela será utilizada em todos os projetos de contadores síncronos).

Qa	Qf	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

Qa = é o estado da saída antes da transição.

Qf = é o estado da saída depois da transição.

Exercício Prático

Questão 1. Utilizando o CI 7476 (flip flop JK), projete e simule no **módulo digital** e no **Proteus ISIS** um contador síncrono que inicialmente deve contar o 1₁₀ com a sequência:

$$1 \rightarrow 3 \rightarrow 5 \rightarrow 7 \rightarrow 0 \rightarrow 2$$

Obs: Todas as atividades que solicitarem montagem no módulo digital devem ser realizadas no TinkerCad enquanto as aulas não retornarem de forma presencial.

- Determine quantos flip-flop serão necessários.
- Faça a ligação entre os clocks (contador síncrono os CK's devem estar em curto)
- Desenhe a tabela de contagens contendo as colunas: contagem decimal, contagem binária (Q_2Q_1 Q_0) e saídas J e K (J2 K2, J1 K1, J0 K0).
- Simplifique as saídas pelo método do mapa de Karnaugh (verifique, se houver, qual a saída que pode ser simplificada diretamente, sem a necessidade do mapa).
- O circuito quando inicialmente ligado, deve apresentar nas saídas o número 1₁₀ que corresponde a 001₂. Utilize uma chave do módulo (logicstate) para representá-lo.
- Desenhe o esquema de montagem e indique no diagrama em bloco de cada componente (flip-flops e portas lógicas) a sua pinagem, isso facilita a montagem no módulo digital.


Tabela de contagem

Qa (Estado anterior)		Qf (Qf (Estado final)		FF-JK						
Q2	Q1	Q0	Q2	Q1	Q0	J2	K2	J1	K1	J0	K0


Questão 2. Com base no exercício anterior:

- **a.** Faça a conexão entre os pinos do CI 7448 e com o contador projetado na **Questão 1** para que a contagem seja mostrada no display de sete seguimentos.
- **b.** Determine o valor aproximado para os resistores no circuito sendo que o LED possui $V_d=1,2\ V$ e $I_d=20\ mA$. Ilustre um ramo do circuito que deve conter um LED e um resistor, isso facilita a visualização para o cálculo.

OBS: considerar a tensão V_{OH} na saída do CI 7448 como 5 Volts.




SN74LS47, SN74LS48 . . . D OR N PACKAGE (TOP VIEW)



CI 7408

Connection Diagram



Function Table


Y = AB

Inp	Output	
Α	Y	
L	L	L
L	Н	L
Н	L	L
Н	Н	н

H = HIGH Logic Level L = LOW Logic Level

CI 7476

Connection Diagram



Function Table

ĺ	Inputs					Outputs		
	PR	CLR	CLK	J	K	Q	Q	
ĺ	L	Н	X	X	Х	Н	L	
	Н	L	X	X	X	L	Н	
	L	L	Х	Х	X	H (Note 1)	H (Note 1)	
	Н	Н	┸	L	L	Q_0	\overline{Q}_0	
	Н	Н		Н	L	Н	L	
	Н	Н		L	н	L	Н	
	Н	Н		Н	Н	Toggle		

H = HIGH Logic Level

n = mon Logic Level
L = LOW Logic Level
X = Either LOW or HIGH Logic Level

¬ = Positive pulse data. The J and K inputs must be held constant while the clock is HIGH. Data is transferred to the outputs on the falling edge of the clock pulse.

Q₀ = The output logic level before the indicated input conditions were established.


established.


Toggle = Each output changes to the complement of its previous level on each complete active HIGH level clock pulse.

Note 1: This configuration is nonstable; that is, it will not persist when the preset and/or clear inputs return to their inactive (HIGH) level.

Display de Sete Segmentos (catodo comum e anodo comum)

Common Cathode





Itens que devem conter no quite:

- Um protoboard;
- Um CI 7448;
- Dois CI 7476;
- Um CI 7408;
- Sete resistores de 220R;
- Um display de sete segmentos catodo comum.