

## Eletrônica Digital I


**VHDL** 

Aula K e L – Software VHDL

Prof. MSc. Bruno de Oliveira Monteiro Engenheiro de Telecomunicações



A maior dificuldade nos métodos tradicionais de projeto é a conversão manual da descrição do projeto em um conjunto de equações Booleanas. Esta dificuldade é eliminada com o uso de linguagens de descrição de hardware – HDL (*Hardware Description Languages*). Pode-se, por exemplo, a partir de uma tabela verdade, ou descrição de uma máquina de estado, implementar um circuito usando-se HDL. Dentre as várias HDLs, as mais populares são VHDL, Verilog e Abel.




### VHDL:

O VHDL foi criado visando simulação, modelagem e documentação, mas acabou recebendo mais tarde a possibilidade de síntese, com o objetivo de se automatizar o projeto de circuitos.

A letra V da palavra VHDL significa Very High Speed Integrated Circuit (Circuito Integrado de Alta Velocidade) e as demais letras, HDL significam Hardware Description Language. Esse nome foi criado pelo departamento de defesa dos Estados Unidos, que foi a primeira instituição a reconhecer a aplicabilidade do VHDL.

O VHDL ganhou popularidade fora do ambiente militar, graças ao IEEE (Institute of Electrical and Electronics Engineering) que estabeleceu padrões para tornar a linguagem universal. Com as ferramentas atuais, pode-se especificar um circuito a partir de seu comportamento ou de sua estrutura, em vários níveis.


## Benefício da Lógica Programável



- ☐ Uso de poucos dispositivos
- ☐ Menor custo
- ☐ Economia de energia
- ☐ Flexibilidade
- □ Reprogramabilidade "in-system" (em alguns casos)

- ☐ Verificação funcional facilitada
- ☐ Segurança de projeto (previne engenharia reversa)
- ☐ Ferramentas de automatização facilitam o projeto

### Exemplo do FPGA SPARTAN-3E do fabricante XILINX



1.Biblioteca

library (biblioteca)

2. Entidade

entity

3. Arquitetura

architecture

#### 1. Biblioteca:


A biblioteca deve ser previamente definida, antes do início da entity (entidade). O uso do package é feito por meio de duas declarações: library e use.

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;
ENTITY cmpl_sig IS

PORT (
    a, b, sel : IN BIT;
    x, y, z : OUT BIT
    );
END ENTITY cmpl_sig;
ARCHITECTURE logic OF cmpl_sig IS
BEGIN
```

#### 2. Entidade:

A entity é a parte principal de qualquer projeto, pois descreve a interface do sistema. Tudo que é descrito na entity fica automaticamente visível a outras unidades associadas com a entity. O nome do sistema é o próprio nome da entity.



#### 2. Entidade:

Λ	ИΟ	טו	$\cap$	9	$\Box$	F	P	$\cap$	R	T.	Δ	•
ı٧	$^{\prime\prime}$	עי	V	J	$\boldsymbol{L}$	_		J	1 N		$\neg$	


- ☐ IN e OUT: as portas operam exclusivamente como entrada e saída.
- □ BUFFER: a porta opera unicamente no modo saída, diferenciando do modo OUT porque o valor apresentado pode ser referenciado internamente pela arquitetura. Uma porta no modo OUT não pode por exemplo, controlar um sinal interno da entidade .
- ☐ INOUT: caracteriza uma porta bidirecional.

### 3. Arquitetura:

A arquitetura trata de toda a lógica programável do sistema, atribuindo funções lógicas as portas declaradas na entidade. Os valores entre a saída de uma porta e a entrada da próxima, são chamados de SIGNALS (sinais) e são declarados na arquitetura.

```
ENTITY simp IS
   PORT (
        i1, i2 : IN BIT;
        o : OUT BIT
        );
END ENTITY simp;

ARCHITECTURE logic OF simp IS
   SIGNAL int : BIT;
BEGIN
   int <= i1 AND i2;
   o <= NOT int;
END ARCHITECTURE logic;</pre>
```



Outra maneira
O<= i1 NAND i2
Ou
O<= NOT (i1 AND i2)

## Inatel

## Blocos Lógicos Básicos

Função Lógica E

$$S = A.B$$


Função Lógica OU

$$S = A + B$$

 Função Lógica Inversora (Não)

$$A - \overline{A} \qquad S = \overline{A}$$

Função Lógica
 Não E (NE)



Função Lógica
 Não OU (NOU)

$$S = \overline{A + B}$$

# Inatel

## Blocos Lógicos Básicos em VHDL

Função Lógica E


$$S \leftarrow S = A \text{ AND } B$$

Função Lógica OU

$$S <= A \text{ OR } B$$

 Função Lógica Inversora (Não)


Função Lógica
 Não E (NE)




 Função Lógica Não OU (NOU)

$$S \iff S \iff A \text{ NOR } B$$


 Função Lógica Inversora (Não)




$$S \le NOTA$$




Função Lógica E







Função Lógica OU




 $S \leq A \text{ OR } B$ 




Função Lógica
 Não E (NE)




 $S \leq A \text{ NAND B}$ 



Função Lógica
 Não OU (NOU)



$$S \leq A \text{ NOR B}$$



# Funções e Portas Lógicas

Inatel

 Função e Porta Lógica "OU Exclusivo" ou "XOR": A saída será igual a "1" quando somente uma das entradas forem "1".

### "OU EXCLUSIVO" ou "EXCLUSIVE OR (XOR)"

Tabela Verdade

Α	В	S
0	0	0
0	1	1
1	0	1
1	1	0


Expressão Booleana

$$S = \overline{A} \cdot B + A \cdot \overline{B}$$


$$S = A \oplus B$$

Bloco lógico em VHDL:


#### Circuito Lógico




**Bloco Lógico** 



Função e Porta Lógica "OU Exclusivo" ou "XOR":



$$S <= A XOR B$$



## Inatel

## Funções e Portas Lógicas

• Função e Porta Lógica "Coincidência" ou "XNOR": A saída será igual a "1" quando todas as entradas forem iguais.

### "NOU EXCLUSIVO" ou "EXCLUSIVE NOR (XNOR)"

#### **Tabela Verdade**

Α	В	S
0	0	1
0	1	0
1	0	0
1	1	1


#### Expressão Booleana

$$S = \overline{A} \cdot \overline{B} + A \cdot B$$


$$S = A \odot B$$

#### Bloco lógico em VHDL:


#### Circuito Lógico




#### Bloco Lógico



• Função e Porta Lógica "Coincidência" ou "XNOR":





## Expressões Booleanas e Circuitos Lógicos


Todo Circuito Lógico é formado a partir da interconexão das portas lógicas básicas.


É possível representar um Circuito Lógico de forma algébrica através das expressões Booleanas

Exemplo: S1 = A.B S2 = S1+C = (A.B)+C S2 = S1+C = (A.B)+C

## Em VHDL:


```
LIBRARY IEEE;
       USE IEEE.std_logic_1164.ALL
     FENTITY exemplo1 IS
                                                      Exemplo1:
     PORT (
 5
 6
                  A,B,C : IN BIT;
                  S : OUT BIT;
8
       END ENTITY exemplo1;
                                            A-
10
11
12
13
     ARCHITECTURE logic OF exemplo1 IS
                SIGNAL S1 : BIT;
14
15
     ■ BEGIN
                                            Outra maneira:
16
     | S1 <= A AND B;
                                            S <= (A AND B) OR C
     S <= S1 OR C;
18
       END ARCHITECTURE logic;
```





### Exercício:

Descreva em VHDL o circuito da figura abaixo de forma comportamental:




#### Sintaxe:

ENTITY exemplo IS

```
A: IN bit;
 PORT
                                                  B: IN bit:
            -- declaração das portas
                                                  C: IN bit:
         );
                                                  D: IN bit:
END exemplo;
                                                  F: OUT bit
architecture nome arquitetura of ex
    -- declarações opcionais (sinais e componentes)
                                                              Signal S1,S2: bit;
begin
                                                   S1 \le A and B:
                                                   S2 \le C and D;
    -- comportamento lógico do circuito
                                                    F<= S1 NOR S2:
end;
```


## Expressões Booleanas e Circuitos Lógicos


### Exemplo:



## Em VHDL:

```
LIBRARY IEEE:
       USE IEEE.std logic 1164.ALL;
                                                  Outra Maneira:
     FENTITY exemplo2 IS
                                                  S \le (A OR B) AND (C OR D)
     □ PORT (
                  A,B,C,D : IN BIT;
                  S : OUT BIT;
8
9
       END ENTITY exemplo2;
10
11
     ARCHITECTURE logic OF exemplo2 IS
                                             Exemplo2:
12
                SIGNAL S1,S2 : BIT;
13
     ■ BEGIN
14
                S1 <= A OR B:
                                                             S1
15
                S2 <= C OR D;
16
                S <= S1 AND S2:
17
       END ARCHITECTURE logic;
18
                                                              S2
19
```





## Expressões Booleanas e Circuitos Lógicos

Circuitos Lógicos obtidos de Expressões Booleanas :

De maneira análoga ao que utilizamos para obter a expressão booleana que um circuito lógico executa, podemos desenhar um circuito lógico que executa a expressão booleana.


Exemplo: O circuito que representa a expressão booleana S=((A+B).C.(B+D)

$$\begin{array}{c} A \longrightarrow \\ B \longrightarrow \\ \end{array}$$
 S<sub>1</sub> S1=(A+B)

$$S = S_1.C.S_2$$

$$S_1 \longrightarrow S_1.C.S_2$$


$$S_2 \longrightarrow S_1.C.S_2$$





## Em VHDL:

```
LIBRARY IEEE;
       USE IEEE.std_logic_1164.ALL
 3
    FENTITY exemplo3 IS
    PORT (
 6
                 A,B,C,D : IN BIT;
                  S : OUT BIT;
       END ENTITY exemplo3;
10
11
12
     ARCHITECTURE logic OF exemplo3 IS
13
                SIGNAL S1,S2 : BIT;
14
     ■ BEGIN
15
                S1 <= A OR B;
16
                S2 <= B OR D;
17
                S <= S1 AND C AND S2;
       END ARCHITECTURE logic;
18
```

### Exemplo3:








## Em VHDL:

```
LIBRARY IEEE;
       USE IEEE.std logic 1164.ALL
 3
     ENTITY exemplo4 IS
 5
     PORT (
 6
                  A,B,C,D : IN BIT;
                  S : OUT BIT;
 8 9
       END ENTITY exemplo4;
10
11
     ARCHITECTURE logic OF exemplo4 IS
12
                SIGNAL S1, S2, S3, S4, S5, S6 : BIT;
13
     ■ BEGIN
14
                S1 <= NOT A;
15
                S2 <= NOT C;
16
                S3 <= NOT D;
17
                S4 <= S1 NOR B;
18
                S5 <= S2 NAND D;
19
                S6 <= S4 OR S5;
20
                S <= S6 AND S3
21
       END ARCHITECTURE logic;
```

### Exemplo4:





## **Bons Estudos**

Prof. MSc. Bruno de Oliveira Monteiro Engenheiro de Telecomunicações

