

# Eletrônica Digital I

Capítulo V Somador e Subtrator

Aula N – Meio Somador, Somador Completo, Meio Subtrator e Subtrator Completo

Prof. MSc. Bruno de Oliveira Monteiro Engenheiro de Telecomunicações



## Meio Somador - Half Adder

Como já visto, a soma de dois números binários se dá como abaixo:


Ts (	(Tran	sporte	/ Carry
<u>'</u>	В	+	
	S		

A	В	S	T <sub>s</sub>
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

$$S = A \oplus B$$


$$T_s = AB$$

**Expressões Características** 



**Meio Somador** 

Para o entendimento do Somador Completo, considere a soma dos números binários  $1110_{(2)}$  e  $110_{(2)}$  mostrada abaixo:




O Meio Somador (*Half Adder*) efetua a soma entre dois números binários com um algarismo.


Para efetuar a soma de números binários com vários algarismos (*Full Adder*) tornase necessário introduzir o transporte de entrada proveniente da coluna anterior.

Vemos que o Transporte de Entrada -T<sub>E</sub> (*carry in*) nada mais é do que o Transporte de Saída – T<sub>S</sub> (*carry out*) da coluna anterior.

**Exemplo 1:** Monte um sistema em blocos que realize a soma de dois números binários de 4 bits.




**Exemplo 2:** Monte um sistema em blocos que realiza a soma de dois números binários de m bits. Considere m = n+1, onde n corresponde a posição do MSD dos números a serem somados.



**Exercício: Monte o Circuito Somador Completo** 





**Somador Completo** 

#### **Circuito Somador Completo**

Α	В	T <sub>E</sub>	S	$T_S$
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$S = A \overline{B} \overline{Te} + \overline{A} \overline{B} Te + ABTe + \overline{A} B \overline{Te}$$

$$Ts = A\overline{B}Te + \overline{A}BTe + AB\overline{Te} + ABTe$$

$$T_S = AB + AT_E + BT_E$$

**Tabela Verdade** 

**Expressões Características** 

### Em VHDL:

```
ENTITY AND1 IS
PORT (
a,b,c : IN BIT;
ts,s : OUT BIT
);
END ENTITY;
ARCHITECTURE ARCH OF AND1 IS
BEGIN
s1 <= not a;
s2 <= not b;
s3 <= not c;
s4 <= a and s2 and s3:
s5 <= s1 and s2 and c;
s6 <= a and b and c:
s7 <= s1 and b and s3:
s <= s4 or s5 or s6 or s7;
ts <= (a and b) or (a and c) or (b and c);
END ARCHITECTURE:
```

$$S = A \overline{B} \overline{Te} + \overline{A} \overline{B} Te + ABTe + \overline{A} B \overline{Te}$$

$$T_S = AB + AT_E + BT_E$$

### Meio Subtrator- Half Subtractor

Como já visto, a soma de dois números binários se dá como abaixo:


A	В	S	Ts
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

**Tabela Verdade** 

$$S = A \oplus B$$

$$T_s = \overline{A}B$$


Expressões Características



**Meio Subtrator** 

# Subtrator Completo- Full Subtractor

O sistema em blocos de um subtrator para dois números binários de m bits (m = n+1) é mostrado abaixo.V




Quando na subtração o minuendo  $(A_n...A_0)$  for maior ou igual ao subtraendo  $(B_n...B_0)$ , a saída de transporte  $(T_S)$  do último bloco torna-se desnecessária. Caso contrário ela sinalizará que o resultado é negativo e está na notação do complemento de 2.

# Subtrator Completo - Full Subtractor

**Exercício: Monte o Circuito Subtrator Completo** 





**Subtrator Completo** 

# Subtrator Completo- Full Subtractor

#### **Circuito Subtrator Completo**

Α	В	T <sub>E</sub>	S	T <sub>S</sub>
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

$$S = A \overline{B} \overline{Te} + \overline{A} \overline{B} Te + ABTe + \overline{A} B \overline{Te}$$

$$Ts = \overline{A} \overline{B} Te + \overline{A} B \overline{Te} + \overline{A} B Te + ABTe$$

$$Ts = \overline{A}B + \overline{A}Te + BTe$$

**Tabela Verdade** 

**Expressões Características** 

### Em VHDL:


```
ENTITY AND1 IS
PORT (
a,b,c : IN BIT;
ts,s : OUT BIT
END ENTITY;
ARCHITECTURE ARCH OF AND1 IS
BEGIN
s1 <= not a:
s2 <= not b;
s3 <= not c;
s4 <= a and s2 and s3;
s5 <= s1 and s2 and c;
s6 <= a and b and c;
s7 <= s1 and b and s3;
s <= s4 or s5 or s6 or s7:
ts <= (s1 and b) or (s1 and c) or (b and c);
```

END ARCHITECTURE;

$$S = A \overline{B} \overline{Te} + \overline{A} \overline{B} Te + ABTe + \overline{A} B \overline{Te}$$

$$Ts = \overline{A}B + \overline{A}Te + BTe$$

**Exercício:** Desenvolva, a partir da introdução de uma variável de controle M, um circuito que realize as operações de soma e subtração, sendo que para M = 0, o circuito deve realizar uma soma completa e para M = 1, uma subtração completa.



M=0 Soma

Completa

**Tabela Verdade** 

M=1
Subtração
Completa

М	Α	В	T <sub>E</sub>	S	T <sub>S</sub>
0	0	0	0	0	0
0	0	0	1	1	0
0	0	1	0	1	0
0	0	1	1	0	1
0	1	0	0	1	0
0	1	0	1	0	1
0	1	1	0	0	1
0	1	1	1	1	1
1	0	0	0	0	0
1	0	0	1	1	1
1	0	1	0	1	1
1	0	1	1	0	1
1	1	0	0	1	0
1	1	0	1	0	0
1	1	1	0	0	0
1	1	1	1	1	1

#### Simplificação

$$S = A\overline{B}\overline{T}_E + \overline{A}\overline{B}\overline{T}_E + AB\overline{T}_E + \overline{A}B\overline{T}_E$$

$$S = A(\overline{BT}_E + BT_E) + \overline{A}(\overline{BT}_E + B\overline{T}_E)$$

$$S = A(\overline{B \oplus T_E}) + \overline{A}(B \oplus TE)$$


$$T_{S} = BT_{E} + \overline{M}AB + \overline{M}AT_{E} + M\overline{A}B + M\overline{A}T_{E}$$

$$T_{S} = BT_{E} + B(\overline{M}A + M\overline{A}) + T_{E}(M\overline{A} + \overline{M}A)$$

$$T_S = BT_E + B(M \oplus A) + T_E(M \oplus A)$$

#### Em VHDL:

```
ENTITY PROJ1 IS
PORT (
A,B,TE,M: IN BIT;
TS,S: OUT BIT
END ENTITY
ARCHITECTURE ARCH OF PROJ1 IS
Signal S1, S2, S3, S4 : BIT;
BEGIN
S1<=B xnor TE;
S2 \le B \times TE;
S \le (A \text{ and } S1) \text{ or } ((\text{not } A) \text{ and } S2);
S3 \le M \times A;
S4 \le B \text{ or } TE;
TS \le (B \text{ and } TE) \text{ or } (S3 \text{ and } S4);
END ARCHITECTURE:
```





# Bons Estudos

Prof. MSc. Bruno de Oliveira Monteiro Engenheiro de Telecomunicações

