ATTERNA.





Vincent Song Q2 2008







Programmable Logic Families

- Structured ASIC
 - HardCopy[®] II & HardCopy Stratix
- High & medium density FPGAs
 - Stratix III, Stratix II & Stratix
- Low-cost FPGAs
 - Cyclone III, Cyclone II & Cyclone
- FPGAs w/ clock data recovery
 - Stratix II GX & Stratix
- Low-cost 90-nm FPGAs for PCI
 Express, Gigabit Ethernet, and Serial
 RapidIO up to 2.5 Gbps
 - Arria GX

CPLDs

- MAX II, MAX 7000 & MAX 3000
- Configuration devices
 - Serial (EPCS) & enhanced (EPC)
















Quartusll软件发布RoadMap



从QII 6.1开始支持多核处理器和64位OS

- Multi-processor cores now mainstream
 - Benefit → faster compile times







- 64-Bit O/S moving mainstream
 - Benefit → access to more than 2 GB of memory





Quartus II开发环境





Agenda

- 设计流程概要
- 建立工程
- 设计输入
- 编译
- ■综合
- 使用Synplify Pro做综合
- 布局布线
- Assignment Editor
- 管脚分配
- 仿真

- 器件编程
- 时序约束
- SignalTap II 逻辑分析器仪






Quartus II 软件使用教程

设计流程概要





Typical PLD Design Flow




Design entry/RTL coding

- Behavioral or structural description of design

RTL simulation

- Functional simulation (ModelSim[®], Quartus II)
- Verify logic model & data flow (no timing delays)



Synthesis


OUARTÚS°II

- Translate design into device specific primitives
- Optimization to meet required area & performance constraints
- Quartus II, Precision Synthesis, Synplify/Synplify Pro, Design Compiler FPGA

Place & route


- Map primitives to specific locations inside
 Target technology with reference to area & performance constraints
- Specify routing resources to be used

Typical PLD Design Flow



Timing analysis


- Verify performance specifications were met
- Static timing analysis



Gate level simulation

- Timing simulation
- Verify design will work in target technology





PC board simulation & test

- Simulate board design
- Program & test device on board
- Use SignalTap II for debugging






Quartus II 软件使用教程

建立工程






设计新工程使用New Project Wizard比较方便



添加源文件(这一步骤可以跳过)



Add design files


- Graphic (.BDF, .GDF)
- AHDL
- VHDL
- Verilog
- EDIF
- VQM

Add user library pathnames


- User libraries
- MegaCore®/AMPPSM libraries
- Pre-compiled VHDL packages



如果跳过新建向导的Add File,可以在工程生产完毕之后,在导航界面的File下点击"Device Design Files",右键弹出菜单选择"Add/Remove Files in Project"




选择器件






EDA 工具设置

选择综合、仿真、时序分析等第三方工具





完成!





确认全部参数设置,若无误则单击Finish按钮,完成工程的创建;若有误,可单击Back按钮返回,重新设置。



工程管理


- ■工程打包
 - 生成.qar文件
- 工程复制






版本管理

- 通过菜单Project -> Revisions打开版本管理窗口,可以在原工程的基础上建立多个版本,并且可以比较,方便设计。
- 注意:不同的版本只能对约束做更改,如果更改原设计,则所有版本均会更改。











新建一个设计文件






QII7.1文本编辑器




使用MegaWizard Plug-in Manager调用宏功能模块

Tools ⇒ **MegaWizard Plug-In Manager**




可以创建一个新的IP文件,也可以编辑已有的IP文件,或者拷贝已创建的文件。



MegaWizard示例


察看本机和互联网上帮助 文档 MegaWizard Plug-In Manager - RAM: 2-PORT [page 3 of 12] RAM: 2-PORT Version 7.1 <u>A</u>bout <u>D</u>ocumentation 1 Parameter Settings Widths/Blk Type Clks/Rd, Byte En Regs/Clkens/Adrs Output1 Mem Init General Currently selected device family: Stratix II dpram256x1 data[0] 256 Word(s) R.AM wraddress[7..0] How will you be using the dual port ram? wren rdaddress[7..0] q[0] With one read port and one write port clock With two read/write ports Block Type: AUTO How do you want to specify the memory size? As a number of words As a number of bits. 资源利用情况 用户设置 Resource Usage 256 ram_bits (AUTO) < Back Cancel Next > <u>F</u>inish

MegaWizard示例





Qusrtus II全编译流程




Processing选项


- ■Start Compilation
 - Performs full compilation

■Start Analysis & Elaboration

- Checks syntax & builds database Compilation are Compilation are
- Performs initial synthesis
- ■Start Analysis & Synthesis
 - Synthesizes & optimizes code
- **■Start Fitter**
 - Places & routes design
 - Generates output netlists
- ■Start Assembler
 - Generate programming files
- ■Start TimeQuest Timing Analyzer
- ■Start I/O Assignment Analysis
- ■Start Design Assistant




Status & Message Windows



- ■Analysis & Synthesis完成综合的功能
- ■Fitter是对设计进行布局布线
- ■Assembler为编程或配置目标器件建立一个或多个编程文件,包括.sof和.pof。
- ■Timing Analyzer作为全编译的一部分自动运行,它观察和报告时序信息,例如:: 建立时间、保持时间、时钟至输出延时、引脚至引脚延时、最大时钟频率、延缓时间以及设计的其它时序特性。




编译报告-资源报告






编译报告-时序报告








与Synthesis相关的设置(1)



- 如果选中,可以减少工程的编译时间。比如在工程中没有改动源代码而只是对约束进行了修改,使用了Smart Compilation 选项,则进行全编译(▶ 按钮)过程中,软件会自动跳过"Analysis & Synthesis"步骤。
- QII默认设置为关闭,建议打开。




与Synthesis相关的设置(2)



- 优化目标:速度,面积和平衡,默认设置为平衡
- ■一般是优化工程设计的第一步



第三方综合器Synplify Pro嵌入(1)





Step1:

Tools菜单Options->General->EDA
Tool Options指定
SynplifyPro的安装路
径,选中"Enable
NativeLink for
Synplify/Synplify Pro
with a node-locked
license"。如果不
选,QII是无法直接
调用Synplify进行综
合的。



第三方综合器Synplify Pro嵌入(2)





Step2:


-如果是新建工程,需要在 EDA Tool Settings中设置, 并选中"Run this tool antomatically to synthesize the current design"

-如果是现有工程,Settins->EDA Tool Settings同样设置



第三方综合器Synplify Pro嵌入(3)

- -如果使用IPcore,QII导航界面可以看到的是IPcore生成的.v文件,这样是无法进行直接调用SynplifyPro的,软件会报错
- -只需要将ufm1.v文件删除,用ufm1_bb.v文件替代,就可以直接调用Synplify Pro
- -QII会自动在工程目录下生成synplify_xxx_work目录,目录下有供Synplify Pro可以直接打开的工程文件







Quartus II 软件使用教程

使用Synplify Pro做综合






使用Synplify Pro做综合


- 通常我们综合时,使用的是Quartus II 自带的综合工具,实际工作中,许多设计人员都习惯于使用专业综合工具 Synplify Pro。
- 正常情况下,正版的Quartus II和Synplify Pro可以实现无缝链接,过程同ISE差不多。但是大多数用户使用时,Quartus II直接调用Synplify Pro往往是有问题的,因此我们最好将两者分离开来操作。



在Synplify Pro下建立工程




添加源文件







添加源文件时注意:






设置工程属性





调用Quartus II编译工程



需要注意的是,在Synplify Pro工程下用到的IP模块调用的是_bb.v的文件,但进入到Quartus II 中则需要的是由MegaWizard向导生成的.v文件,所以最好让Quartus II 工程文件与IP生成的.v文件放在同一个目录下。






布局布线





与Fitter相关的设置(1)



-Standard Fit

编译效果最好,时间最长

-Fast Fit


编译时间减少50%,牺牲Fmax作代价

-Auto Fit

一旦满足时序要求,QII会停止优化,从而节省编译时间

-One fitting attempt(不同的种子导致编译结果小幅度变动,波动范围在土5%)

与Fitter相关的设置(2)



- ■默认情况下为 "IO to register and min Tco"
 - -表示以IO到寄存器的Th约束、从寄存器到IO的最小Tco约束和从IO或寄存器到IO或寄存器的最小TPD约束为优化目标
- ■设置为 "All Paths"
 - -除了IO路径和最小TPD路径为优化目标外,增加了寄存器到寄存器的时序约束优化
 - -尽可能的使用同步设计以避免时序问题
- ■对于时序报告中Hold 时间的不满足,可以尝试设置"All Paths"






Assignment Editor (AE)

■ 选择菜单Assignments→Assigment Editor或者直接点击按钮




■ 通过AE生成的各种约束都会保存在.QSF文件中





Using AE




Category下拉 选择,一般常 用的是Pin, Timing和Logic Options, 可以 分别独立设置



编辑多个约束

Use Edit bar, auto-fill, copy & paste



鼠标选择多个需改动的约束,在Edit Bar中复制指连接等的的方式直接。由于拉斯克斯的约束。由于这种的变形,是dit Bar中的"√"变成灰色,表示修改成功





Quartus II 软件使用教程


管脚分配





Pin的约束(1)


- 一个新建Project是没有约束的,AE显示为空
- 如果在没有约束的情况下直接编译Project, QII会自动分配引脚,显示在编译报告中(Compilation Report->Fitter->Resource Section->Input Pins, Output Pins or Bidir Pins)






Pin的约束(2)

- 如果需要手工输入Pin约束,除直接编辑QSF文件之外,还有两种相对 来说比较方便的方法
- 方法一: 反标约束, 让QII自动生成约束






反标时只选择"Pin & device assignments",AE立刻显示反标过的Pin约束


Pin的约束(3)

■ 方法二: Pin Planner图形化操作




Pin的约束(4)

■ 需要注意的是,在反标FPGA时会多出两三个信号,这与FPGA的配置模式有关。为避免麻烦,建议直接删除




在Category下拉选择Pin,直接修改Location 栏下的Pin值就可以了。 栏下的Pin值就可以了。 比如新约束为A22,点 击"PIN_A18",手工敲 入"A22"即可





Pin的约束(5)

■ 如果先前已有.QSF文件,可以直接导入新的Project中,AE立刻显示 新的约束











建立仿真文件

选择File菜单下的New->Other Files->Vector Waveform File




编辑波形




用Quartus II进行功能/时序仿真

■ 从Processing菜单打开simulation tools




调用ModelSim-SE进行功能/时序仿真


1、选择Tools->Options,点击【General】/【EDA Tool Options】,设置ModelSim执行文件的安装路径(Synplify Pro也在此设置)。



2、选择EDA Tools Settings下的Simulation栏,设置仿真工具。



3、重点,设置TestBench!!!



4、运行仿真

- 点击 Start Compilation"按钮编译工程,完成之后在当前的工程目录下可以看到一个名为"Simulation"的新文件夹,下面的"ModelSim"文件夹下包括仿真需要的.vo网表文件和包含延迟信息的.sdo文件。
- 如果之前在"Settings → EDA Tools Setting → Simulation"出现的设置栏中选中了"Run this tool automatically after compilation",编译完成后Quartus会自动调用ModelSim进行门级时序仿真。
- 如果没选,则选择菜单Tools → EDA Simulation Tool → Run EDA Gate Level Simulation,Quartus便会调用ModelSim进行门级时序仿真。
- 选择Run EDA RTL Simulation则进行行为级仿真。
- 用户也可以单独在ModelSim中通过【Tools】/【Execute Macro】运行Quartus II自动生成的*_run_msim_gate_verilog.do文件进行时序仿真或者
 - *_run_msim_rtl_verilog.do文件进行功能仿真。





Quartus II 软件使用教程

器件编程






器件编程

- Alrera编程器硬件包括MasterBlaster™、 ByteBlasterMV™、ByteBlaster™ II、USB-Blaster和 Ethernet Blaster下载电缆,或 Altera 编程单元 (APU)。
- Quartus II软件编程器具有四种编程模式:
 - 被动串行模式(Passive Serial mode);
 - JTAG模式;
 - 主动串行编程模式(Active Serial Programming mode);
 - 套接字内编程模式(In-Socket Programming mode)。




打开编程器窗口

选择Tools-> Programmer或者单击快捷图标 💗 ,打开编程器窗口












时序约束设置一时钟频率设置




时序分析及优化-最基本的方法

- 时序优化(Fmax优化)最根本、最有效的方式还是 对设计代码的优化
- 常用几种速度优化的技巧(Coding Style):
 - -增加流水级
 - -组合逻辑平衡
 - -复制高扇出结点
 - -用户状态机设计
 - -模块边界输入输出寄存
- QII软件也为工程师提供了很多方便设计优化的选项



时序分析及优化-优化首选及保持时间优化

- ■通过时序分析报告发现时序存在的问题
 - -结合List Path和Locate功能
- 不可以把所有优化选项一起加上,需要对症下药
- 首选第一步是设置综合优化选项,选择优化目标的优先原则
- 对于保持时间告誓 云 试解决,设置保持时间的 优化选项








Quartus II 软件使用教程

SignalTap II 逻辑分析仪





SignalTap II如何工作?



- 1. 配置ELA
- 2. 将ELA和原有设计一起 下载到FPGA中
- 3. 启动 ELA
- 4. 定义触发条件
- 5. 采样,并将数据存储到 FPGA内部剩余RAM中
- 6. 通过JTAG口将采样数据 传递给Quartus II软件




特性


Feature	Benefit
支持多个SignalTap II 核	支持在单个芯片中同时存在多个不同时钟域或者不同功能模块的逻辑分析 仪IP函数
支持采样时钟超过200MHz	使用户可以实时观察信号
支持增量编译	允许用户添加/编辑逻辑分析仪的属性,而不影响现有设计的布局布线
最大1024个数据通道/每个 通道最大128K采样点	允许用户观察大量大量的采样数据
最大10级触发条件	为设置复杂的触发条件提供了足够的灵活性
支持外部触发	允许用户用外部信号触发逻辑分析仪或者输出一个触发信号
支持基本或高级触发功能	支持信号电平、固定值、复杂算数逻辑或者状态机多种触发模式
支持多种文件格式存储数据	使得采样数据可以被第三方验证工具读入、显示和分析 (Vtec
8 Cytech Technology Ltd., Co	77 Technology

1) 创建一个新的 .STP 文件

- 方法1
 - 选择菜单Tools → SignalTap II Embedded Logic Analyzer
- 方法2
 - 选择菜单File → New
- 默认文件名为 stp1.stp




.STP 文件的界面



Technology

实体管理


- 增加/删除.STP文件中的实体模块
- ■切換对哪个实体进行操作
- ■显示ELA占用的资源
- ■运行和控制实体





设置采样时钟


- Altera推荐使用全局时钟,而不要使用门控时钟
- 在每个采样时钟上升沿将被测信 号存储到缓存
- 如果没有分配采样时钟,软件自 动产生一个外部引脚名
 - auto_stp_external_clock
 - ELA 建议此外部信号连接到专用时钟脚上 (用Pin Planner分配)





指定采样深度和RAM类型

- 采样深度
 - 设置每个信号的采样点数
 - 0 to 128K 采样深度
- SignalTap II 所能显示的被测信号 波形的时间长度为Tx, 计算公式 如下:
 - $Tx=N\times Ts$
 - N为缓存中存储的采样点数,Ts为采样时钟的周期
- 选择RAM类型
 - 选择适当的RAM有利于节省RAM资源






数据获取模式

■ 环形存储

- 指定trigger位置
 - Pre (12% before trigger, 88% after)
 - Center (50% before, 50% after)
 - Post (88% before, 12% after)
 - Continuous


■ 分段存储

- 将整个缓存分成多个片段(segment),每 当触发条件满足时就捕获一段数据。
- 可以去掉无关的数据,使采样缓存的使用 更加灵活






环形Buffer




- 触发前,采样数据循环填入一个环形数据缓冲区中
- 触发后,软件采集post-trigger的数据直到填满Buffer



环形Buffer示例



分段Buffer示例



触发

■ 触发级别


- 支持 10 级触发条件
- 所有事件发生后才开始获取数据

Trigger-in

- 任何I/O脚都可以触发分析仪
- Behaves like trigger level "0"
- 自动创建auto_stp_trigger_in_n脚,在PinPlanner中进行分配


Trigger-out

- 当触发条件满足时,输出一个信号表示触发
- 自动创建auto_stp_trigger_out_n脚,在Pin Planner中进行分配
 - Latency delay表示从触发到信号输出的延迟时 钟数







节点列表 & 波形窗



添加节点




基本触发




高级触发

■ 触发类型选择Advanced时,可以在图形界面中创建复杂的



2) 保存.STP 文件 & 编译


- 选择菜单Assignments → Settings
 - 指定当前使用的SignalTap II文件





3) 器件编程

- 使用Quartus II 编程器或者 SignalTap II 分析仪中的编程界面
 - SignalTap Ⅱ界面中的编程按钮只能对JTAG链中的当前器件进行编程
 - 使用Quartus Ⅱ 编程器对多个FPGA进行编程
 - 可以为JTAG链上的每个FPGA单独创建一个 SignalTap II 文件






4) 获取数据

Run Analysis

单步执行。逻辑分析仪等待 触发事件,事件发生时开始 采集数据,然后停止

Stop Analysis

停止。如果触发事件还没有发生,则没有接收数据显示



Autorun Analysis

自动运行。逻辑分析仪连续 捕获数据,直到用户按下 Stop Analysis为止


Read Data

显示捕获的数据。如果触发事件还 没有发生,可以点击该按钮察看当 前捕获的数据




显示获取的数据

Time Formatted Bar Graph



Sample Number Formatted Line Graph



- 将
- 创建信亏节点的列表义件(采申FIIe → Create/Update)
- 输出结果供其它验证工具显示和分析 (菜单File → Export)
 - 创建 .VWF, .TBL, .CSV, .VCD, .JPG or .BMP 文件



制制制制 THANK YOU

