

PIC12F635/PIC16F636/639 数据手册

采用纳瓦技术的 8/14 引脚闪存 8 位 CMOS 单片机

^{*}受 Microchip 低引脚数专利 (Low Pin Count Patent) 美国专利号 5,847,450 保护的 8 位 8 引脚器件。其他美国或他国专利可能已经颁发,或正在审查专利申请。

请注意以下有关 Microchip 器件代码保护功能的要点:

- Microchip 的产品均达到 Microchip 数据手册中所述的技术指标。
- Microchip 确信:在正常使用的情况下, Microchip 系列产品是当今市场上同类产品中最安全的产品之一。
- 目前,仍存在着恶意、甚至是非法破坏代码保护功能的行为。就我们所知,所有这些行为都不是以 Microchip 数据手册中规定的操作规范来使用 Microchip 产品的。这样做的人极可能侵犯了知识产权。
- Microchip 愿与那些注重代码完整性的客户合作。
- Microchip 或任何其他半导体厂商均无法保证其代码的安全性。代码保护并不意味着我们保证产品是 "牢不可破"的。

代码保护功能处于持续发展中。 Microchip 承诺将不断改进产品的代码保护功能。任何试图破坏 Microchip 代码保护功能的行为均可视为违反了 《数字器件千年版权法案 (Digital Millennium Copyright Act)》。如果这种行为导致他人在未经授权的情况下,能访问您的软件或其他受版权保护的成果,您有权依据该法案提起诉讼,从而制止这种行为。

提供本文档的中文版本仅为了便于理解。Microchip Technology Inc. 及其分公司和相关公司、各级主管与员工及 事务代理机构对译文中可能存在的任何差错不承担任何责任。 建议参考 Microchip Technology Inc. 的英文原版文档。

本出版物中所述的器件应用信息及其他类似内容仅为您提供便利,它们可能由更新之信息所替代。确保应用符合技术规范,是您自身应负的责任。Microchip 对这些信息不作任何明示或暗示、书面或口头、法定或其他形式的声明或担保,包括但不限于针对其使用情况、质量、性能、适销性或特定用途的适用性的声明或担保。Microchip 对因这些信息及使用这些信息而引起的后果不承担任何责任。未经 Microchip 书面批准,不得将 Microchip 的产品用作生命维持系统中的关键组件。在 Microchip 知识产权保护下,不得暗中或以其他方式转让任何许可证。

商标

Microchip 的名称和徽标组合、Microchip 徽标、Accuron、dsPIC、KEELOQ、microID、MPLAB、PIC、PICmicro、PICSTART、PRO MATE、PowerSmart、rfPIC 和SmartShunt 均为 Microchip Technology Inc. 在美国和其他国家或地区的注册商标。

AmpLab、FilterLab、Migratable Memory、MXDEV、MXLAB、PICMASTER、SEEVAL、SmartSensor 和 The Embedded Control Solutions Company 均为 Microchip Technology Inc. 在美国的注册商标。

Analog-for-the-Digital Age、Application Maestro、dsPICDEM、dsPICDEM.net、dsPICworks、ECAN、ECONOMONITOR、FanSense、FlexROM、fuzzyLAB、In-Circuit Serial Programming、ICSP、ICEPIC、Linear Active Thermistor、MPASM、MPLIB、MPLINK、MPSIM、PICkit、PICDEM、PICDEM.net、PICLAB、PICtail、PowerCal、PowerInfo、PowerMate、PowerTool、rfLAB、rfPICDEM、Select Mode、Smart Serial、SmartTel、Total Endurance 和 WiperLock 均为 Microchip Technology Inc. 在美国和其他国家或地区的商标。

SQTP 是 Microchip Technology Inc. 在美国的服务标记。 在此提及的所有其他商标均为各持有公司所有。

© 2005, Microchip Technology Inc. 版权所有。

QUALITY MANAGEMENT SYSTEM

CERTIFIED BY DNV

ISO/TS 16949:2002 ===



采用纳瓦技术的 8/14 引脚 8 位 CMOS 闪存单片机

高性能 RISC CPU

- 仅需学习 35 条指令:
 - 除了跳转指令以外,所有指令都是单周期的
- 工作速度:
 - DC 20 MHz 振荡器 / 时钟输入
 - DC 200 ns 指令周期
- 中断能力
- 8级深硬件堆栈
- 直接、间接和相对寻址方式

特殊单片机功能

- 精确的内部振荡器:
 - 出厂时精度已校准到 ±1%
 - 软件可选择频率范围: 8 MHz 到 31 kHz
 - 可用软件调整
 - 双速启动模式
 - 用于关键应用的晶振故障检测
- 时钟模式切换以使器件低功耗运行
- 省电的休眠模式
- 宽工作电压范围 (2.0V-5.5V)
- 工业级和扩展级温度范围
- 上电复位 (POR)
- 唤醒复位 (WUR)
- 独立的弱上拉/下拉电阻
- 可编程低压检测 (PLVD)
- 上电延时定时器 (PWRT) 和振荡器起振定时器
- 带软件控制选择的欠压检测 (BOD)
- 增强型低电流看门狗定时器 (WDT),带有独立 振荡器 (预分频器最大时,软件可选择的标称值 为 268 秒),可用软件启动
- 带上拉/输入引脚的复用式主复位功能
- 可编程代码保护 (程序和数据分开)
- · 高耐久性的闪存 /EEPROM 存储单元:
 - 闪存耐写次数达 100,000 次
 - EEPROM 耐写次数达 1,000,000 次
 - 闪存/数据 EEPROM 的数据保持期 >40 年

低功耗功能

- 待机电流:
 - 1 nA @ 2.0V, 典型值
- 工作电流:
 - 8.5 μA @ 32 kHz, 2.0V, 典型值
 - 100 μA @ 1 MHz, 2.0V,典型值
- 看门狗定时器电流:
 - 1 μA @ 2.0V,典型值

外设功能

- 6/12 个具有独立方向控制功能的 I/O 引脚:
 - 高灌 / 拉电流能力,可直接驱动 LED
 - 引脚电平变化中断
 - 独立可编程弱上拉/下拉
 - 超低功耗唤醒
- 模拟比较器模块, 具有:
 - 最多有2个模拟比较器
 - 片上可编程比较器参考电压 (CVREF) 模块 (VDD 的%)
 - 可从外部访问比较器输入和输出
- Timer0: 带有8位可编程预分频器的8位定时器/计数器
- 增强型 Timer1:
 - 带有预分频器的 16 位定时器 / 计数器
 - 外部门控输入模式
 - 如果选用 INTOSC 模式,在 LP 模式中可选择 OSC1 或 OSC2 作为 Timer1 的振荡器
- KEELOQ® 兼容的硬件加密模块
- 通过两个引脚可实现在线串行编程 (ICSP™)


低频模拟前端特性 (仅限 PIC16F639)

- 3个输入引脚,用于 125 kHz LF 输入信号
- 高输入检波灵敏度 (典型值 3 mVPP)
- 解调数据、载波时钟或 RSSI 输出选择
- 输入载波频率: 125 kHz, 典型值
- 输入调制频率: 最大 4 kHz
- 8 个内部配置寄存器
- 双向收发器通讯 (LF 对讲)
- 可编程天线调谐电容 (可达 63 pF, 1 pF/步)
- 低待机电流: 5 µA (启用 3 个信道时), 典型值
- 低工作电流: 15 μA (启用 3 个信道时), 典型值
- 串行外设接口(SPI™),带有内置 MCU 和外部器件
- 支持电池后备方式; 支持带有外部电路的无电池工作方式


器件	程序存储器	数据	存储器	I/O	1104-2011	\r \	
番件	闪存 (字)	SRAM(字节) EEPROM(字节)		1/0	比较器	低频模拟前端	
PIC12F635	1024	64	128	6	1	N	
PIC16F636	2048	128	256	12	2	N	
PIC16F639	2048	128	256	12	2	Y	

引脚示意图


8 引脚 PDIP、SOIC 和 DFN-S



14 引脚 PDIP、SOIC 和 TSSOP



20 引脚 SSOP



- 注 1: 任何提及 PORTA、 RAn、 TRISA 和 TRISAn 之处,均分别指 GPIO、 GPn、 TRISIO 和TRISIOn。
 - 2: I/O 端口的更多信息,可查阅《PICmicro® 中档单片机系列参考手册》(DS33023A CN)。
 - 3: VDDT 是模拟前端的电源电压 (仅限 PIC16F639)。本文档中,除非另外说明,均将 VDDT 视作 VDD。
 - 4: VSST 是模拟前端的接地参考电压 (仅限 PIC16F639)。本文档中,除非另外说明,均将 VSST 视作 VSS。

日录

1.0	器件概述	5
2.0	存储器构成	11
3.0	时钟源	29
4.0	VO 端口	39
5.0	Timer0 模块	53
6.0	具备门控功能的 Timer1 模块	57
7.0	比较器模块	61
8.0	可编程低压检测 (PLVD)模块	71
9.0	数据 EEPROM 存储器	73
10.0	KeeLoq [®] 兼容加密模块	77
11.0	模拟前端 (AFE) 功能说明 (仅限 PIC16F639)	79
12.0	CPU 的特殊功能	111
13.0	指令集概述	131
14.0	开发支持	141
15.0	电气特性	
16.0	DC 和 AC 特性图表	173
17.0	封装信息	175
	chip 网站	
变更证	通知客户服务	185
客户す	支持	185
读者质	反馈表	
附录 /		
产品核	示识体系	193
全球領	当售及服务网占	194

致 客 户

我们旨在提供最佳文档供客户正确使用 Microchip 产品。为此,我们将不断改进出版物的内容和质量,使之更好地满足您的要求。出版物的质量将随新文档及更新版本的推出而得到提升。

如果您对本出版物有任何问题和建议,请通过电子邮件联系我公司 TRC 经理,电子邮件地址为 CTRC@microchip.com,或将本数据手册后附的《读者反馈表》传真到 86-21-5407 5066。我们期待您的反馈。

最新数据手册

欲获得本数据手册的最新版本,请查询我公司的网站:

http://www.microchip.com

查看数据手册中任意一页下边角处的文献编号即可确定其版本。文献编号中数字串后的字母是版本号,例如 DS30000A是DS30000 的 A 版本。

勘误表

现有器件可能带有一份勘误表,描述了实际运行与数据手册中记载内容之间存在的细微差异以及建议的变通方法。一旦我们了解到器件/文档存在某些差异时,就会发布勘误表。勘误表上将注明其所适用的硅片版本和文件版本。

欲了解某一器件是否存在勘误表,请通过以下方式之一查询:

- Microchip 网站 http://www.microchip.com
- 当地 Microchip 销售办事处 (见最后一页)

在联络销售办事处时,请说明您所使用的器件型号、硅片版本和数据手册版本 (包括文献编号)。

客户通知系统


欲及时获知 Microchip 产品的最新信息,请到我公司网站 www.microchip.com 上注册。


注:

1.0 器件概述

本文档包含 PIC12F635/PIC16F636/639 器件的具体信息。其他信息可参见《PICmicro®中档单片机系列参考手册》(DS33023A_CN),您可向当地 Microchip 销售代表处索取或从 Microchip 网站下载。此参考手册可视为是对本数据手册的补充文档,我们极力推荐用户阅读该手册,以更好地理解芯片结构和外设模块的操作。

本数据手册包括了 PIC12F635/PIC16F636/639 器件。 图 1-1 至图 1-3 所示为 PIC12F635/PIC16F636/639 器件的框图。表 1-1 至表 1-3 所示为引脚排列说明。








表 1-1: PIC12F635 引脚说明

名称	功能	输入 类型	输出 类型	说明
Vdd	VDD	D	_	单片机电源。
GP5/T1CKI/OSC1/CLKIN	GP5	TTL	CMOS	通用 I/O。单独控制的电平变化中断。 单独使能的上拉 / 下拉。
	T1CKI	ST	_	Timer1 时钟。
	OSC1	XTAL	_	XTAL 连接。
	CLKIN	ST	_	Tosc 参考时钟。
GP4/T1G/OSC2/CLKOUT	GP4	TTL	CMOS	通用 I/O。单独控制的电平变化中断。 单独使能的上拉 / 下拉。
	T1G	ST	_	Timer1 门控。
	OSC2	_	XTAL	XTAL 连接。
	CLKOUT		CMOS	Tosc/4 参考时钟。
GP3/MCLR/VPP	GP3	TTL	_	通用输入。单独控制的电平变化中断。
	MCLR	ST	_	主清零复位。配置为 MCLR 时,上拉使能。
	VPP	HV	_	编程电压。
GP2/T0CKI/INT/C1OUT	GP2	ST	CMOS	通用 I/O。单独控制的电平变化中断。 单独使能的上拉 / 下拉。
	T0CKI	ST	_	Timer0 外部时钟。
	INT	ST	_	外部中断。
	C1OUT	_	CMOS	比较器 1 的输出。
GP1/C1IN-/ICSPCLK	GP1	TTL	CMOS	通用 I/O。单独控制的电平变化中断。 单独使能的上拉 / 下拉。
	C1IN-	AN	_	比较器 1 的输入——负极。
	ICSPCLK	ST	_	串行编程时钟。
GP0/C1IN+/ICSPDAT/ULPWU	GP0	TTL	_	通用 I/O。单独控制的电平变化中断。 单独使能的上拉 / 下拉。 可选择的超低功耗唤醒引脚。
	C1IN+	AN	_	比较器 1 的输入——正极。
	ICSPDAT	TTL	CMOS	串行编程数据 I/O。
	ULPWU	AN	_	超低功耗唤醒输入。
Vss	Vss	D		单片机接地参考电压。

图注: AN = 模拟输入或输出

CMOS = CMOS 兼容输入或输出

D = 直流

HV = 高压

ST = CMOS 电平的施密特触发器输入

TTL = TTL 兼容输入

XTAL = 晶振

表 1-2: PIC16F636 引脚说明

名称	功能	输入 类型	输出 类型	说明
VDD	Vdd	D	_	单片机电源。
RA5/T1CKI/OSC1/CLKIN	RA5	TTL	CMOS	通用 I/O。单独控制的电平变化中断。 单独使能的上拉 / 下拉。
	T1CKI	ST	_	Timer1 时钟。
	OSC1	XTAL	_	XTAL 连接。
	CLKIN	ST	_	Tosc 参考时钟。
RA4/T1G/OSC2/CLKOUT	RA4	TTL	CMOS	通用 I/O。单独控制的电平变化中断。 单独使能的上拉 / 下拉。
	T1G	ST	_	Timer1 门控。
	OSC2	_	XTAL	XTAL 连接。
	CLKOUT	_	CMOS	Tosc/4 参考时钟。
RA3/MCLR/VPP	RA3	TTL	_	通用 I/O。 单独控制的电平变化中断。
	MCLR	ST	_	主清零复位。配置为 MCLR 时,上拉使能。
	VPP	HV	_	编程电压。
RC5	RC5	TTL	CMOS	通用 I/O。
RC4/C2OUT	RC4	TTL	CMOS	通用 I/O。
	C2OUT	_	CMOS	比较器2的输出。
RC3	RC3	TTL	CMOS	通用 I/O。
RC2	RC2	TTL	CMOS	通用 I/O。
RC1/C2IN-	RC1	TTL	CMOS	通用 I/O。
	C2IN-	AN	_	比较器 1 的输入——负极。
RC0/C2IN+	RC0	TTL	CMOS	通用 I/O。
	C2IN+	AN	_	比较器 1 的输入——正极。
RA2/T0CKI/INT/C1OUT	RA2	ST	CMOS	通用 I/O。单独控制的电平变化中断。 单独使能的上拉 / 下拉。
	T0CKI	ST	_	Timer0 外部时钟。
	INT	ST	_	外部中断。
	C10UT	_	CMOS	比较器 1 的输出。
RA1/C1IN-/VREF/ICSPCLK	RA1	TTL	CMOS	通用 I/O。单独控制的电平变化中断。 单独使能的上拉 / 下拉。
	C1IN-	AN	_	比较器 1 的输入——负极。
	ICSPCLK	ST	_	串行编程时钟。
RA0/C1IN+/ICSPDAT/ULPWU	RA0	TTL	_	通用 I/O。单独控制的电平变化中断。 单独使能的上拉 / 下拉。 可选择的超低功耗唤醒引脚。
	C1IN+	AN		比较器 1 的输入——正极。
	ICSPDAT	TTL	CMOS	串行编程数据 I/O。
	ULPWU	AN	_	超低功耗唤醒输入。
Vss	Vss	D	_	单片机接地参考电压。

图注: AN = 模拟输入或输出

CMOS = CMOS 兼容输入或输出

D = 直流

HV = 高压

ST = CMOS 电平的施密特触发器输入

TTL = TTL 兼容输入 XTAL = 晶振

表 1-3: PIC16F639 引脚说明

名称	功能	输入类型	输出类型	说明
VDD	VDD	D	_	单片机电源。
RA5/T1CKI/OSC1/CLKIN	RA5	TTL	CMOS	通用 I/O。单独控制的电平变化中断。单独使能的上拉 / 下拉。
	T1CKI	ST	_	Timer1 时钟。
	OSC1	XTAL		XTAL 连接。
	CLKIN	ST		Tosc/4 参考时钟。
RA4/T1G/OSC2/CLKOUT	RA4	TTL	CMOS	通用 I/O。单独控制的电平变化中断。单独使能的上拉 / 下拉。
	T1G	ST		Timer1 门控。
	OSC2	_	XTAL	XTAL 连接。
	CLKOUT	_	CMOS	Tosc 参考时钟。
RA3/MCLR/VPP	RA3	TTL	_	通用输入。单独控制的电平变化中断。
	MCLR	ST		主清零复位。配置为 MCLR 时,上拉使能。
	VPP	HV		编程电压。
RC5	RC5	TTL	CMOS	通用 I/O。
RC4/C2OUT	RC4	TTL	CMOS	通用 I/O。
	C2OUT	_	CMOS	比较器 2 的输出。
RC3/LFDATA/RSSI/CCLK/SDIO	RC3	TTL	CMOS	通用 I/O。
	LFDATA	_	CMOS	至 LC 引脚的模拟输入信号的数字输出表示。
	RSSI	_	电流	接收信号强度指示器。与输入幅值成正比的模拟电流。
	CCLK	_		载波时钟输出。
	SDIO	TTL	CMOS	SPI 通讯的输入 / 输出。
VDDT	VDDT	D	_	模拟前端电源。本文档中,除非另外说明,均视 VDDT 为 VDD。
LCZ	LCZ	AN		125 kHz 模拟 Z 信道输入。
LCY	LCY	AN	_	125 kHz 模拟 Y 信道输入。
LCX	LCX	AN	_	125 kHz 模拟 X 信道输入。
LCCOM	LCCOM	AN		模拟输入的公共参考。
Vsst	Vsst	D	_	模拟前端的接地参考。本文档中,除非另外说明,均视 Vsst 为 Vss。
RC2/SCLK/ALERT	RC2	TTL	CMOS	通用 I/O。
NO2/OOLIV/IELIVI	SCLK	TTL		SPI通讯的数字时钟输入。
	ALERT	_	OC	带内部上拉电阻的 AFE 错误信号输出。
RC1/C2IN-/CS	RC1	TTL	CMOS	通用 I/O。
1101/02111/00	C2IN-	AN		比较器 1 的输入——负极。
	CS	TTL		SPI通讯的片选输入,带内部上拉电阻。
RC0/C2IN+	RC0	TTL	CMOS	通用 I/O。
1100/02/11	C2IN+	AN	_	比较器 1 的输入——正极。
RA2/T0CKI/INT/C1OUT	RA2	ST	CMOS	通用 I/O。单独控制的变化中断。单独使能的上拉 / 下拉。
	T0CKI	ST	_	Timer0 外部时钟。
	INT	ST	_	外部中断。
	C1OUT	_		比较器 1 的输出。
RA1/C1IN-/VREF/ICSPCLK	RA1	TTL	CMOS	通用 I/O。单独控制的变化中断。单独使能的上拉 / 下拉。
	C1IN-	AN	_	比较器 1 的输入——负极。
	ICSPCLK	ST	_	串行编程时钟。
RA0/C1IN+/ICSPDAT/ULPWU	RA0	TTL	_	通用 I/O。单独控制的变化中断。单独使能的上拉 / 下拉。可选择超低功耗唤醒引脚。
	C1IN+	AN	_	比较器 1 的输入——正极。
	ICSPDAT	TTL	CMOS	串行编程数据 I/O。
	ULPWU	AN	_	超低功耗唤醒输入。
Vss	Vss	D		单片机接地参考电压。
图注: AN = 模拟输入或输出 HV = 高压 TTL = TTL 兼容输入		CMOS ST XTAL	S = CMOS = CMOS	5.兼容输入或输出 D = 直流 6.电平的施密特触发器输入 OC = 集电极开路

2.0 存储器构成

2.1 程序存储器构成

PIC12F635/PIC16F636/639 器件具有一个 13 位程序计数器,能够寻址 8K \times 14 的程序存储空间。只有第一个 1K \times 14 (对 PIC12F635 为 0000h-03FFh) 和 2K \times 14 (对 PIC16F636/639 为 0000h-07FFh) 是物理实现的。访问超出上述界限的存储单元,将回到第一个 2K \times 14 空间。复位矢量位于 0000h,而中断矢量位于 0004h (见图 2-1)。

2.2 数据存储器构成

数据存储器(见图 2-2)分为两个存储区(Bank),这两个存储区中包含通用寄存器(General Purpose Register,GPR)和特殊功能寄存器(Special Function Register,SFR)。特殊功能寄存器位于每个存储区的前32个单元中。Bank 0 的寄存器单元 20h-7Fh 和 Bank 1 的 A0h-BFh 是通用寄存器,对于 PIC16F636/639 而言,以静态 RAM 的形式实现。而对于 PIC12F635,40h 至7Fh 的寄存器单元是通用寄存器,以静态 RAM 的形式实现。Bank 1 中寄存器单元 F0h-FFh 指向 Bank 0 中的地址 70h-7Fh。所有其他 RAM 均未使用,读取时返回0。RP0(STATUS<5>)是存储区选择位。

表 2-1: 存储区选择

RP0	RP1	存储区 (Bank)
0	0	0
1	0	1
0	1	2
1	1	3

图 2-1: PIC12F635 的程序存储器映射和 堆栈





图 2-2: PIC16F636/639 的程序存储器映射 和堆栈



2.2.1 通用寄存器

PIC12F635的寄存器文件组织为64×8,而PIC16F636/639 的寄存器文件则组织为 128×8。通过文件选择寄存器(File Select Register,FSR),可以直接或间接地访问每个寄存器(见 2.4 "间接寻址、INDF 和 FSR 寄存器")。

2.2.2 特殊功能寄存器

特殊功能寄存器(SFR)为 CPU 和外设模块用来对器件进行所需操作控制的寄存器(见图 2-1)。这些寄存器皆为静态 RAM。

特殊功能寄存器可分为两类,即:内核和外设。本节将介绍与"内核"相关的特殊功能寄存器。与外围功能模块相关的特殊功能寄存器将在相应的外设模块章节中介绍。

2-3:	PIC12F635	特殊功能寄存器	ļ r				
	文件 地址		文件 地址		文件 地址		文件 地址
间接寻址(1)	00h	间接寻址 (1)	80h		100h		180h
TMR0	01h	OPTION_REG	81h		101h		181h
PCL	02h	PCL	82h		102h		182h
STATUS	03h	STATUS	83h		103h		183h
FSR	04h	FSR	84h		104h		184h
GPIO	05h	TRISIO	85h	访问	105h	访问	185h
	06h		86h	00h-0Bh	106h	80h-8Bh	186h
	07h		87h		107h		187h
	08h		88h		108h		188h
	09h		89h		109h		189h
PCLATH	0Ah	PCLATH	8Ah		10Ah		18Ah
INTCON	0Bh	INTCON	8Bh		10Bh		18Bh
PIR1	0Ch	PIE1	8Ch		10Ch		18Ch
	0Dh		8Dh		10Dh		18Dh
TMR1L	0Eh	PCON	8Eh		10Eh		18Eh
TMR1H	0Fh	OSCCON	8Fh		10Fh		18Fh
T1CON	10h	OSCTUNE	90h	CRCON	110h		190h
	11h		91h	CRDAT0 ⁽²⁾	111h		191h
	12h		92h	CRDAT1 ⁽²⁾	112h		192h
	13h		93h	CRDAT2 ⁽²⁾	113h		193h
	14h	LVDCON	94h	CRDAT3 ⁽²⁾	114h		194h
	15h	WPUDA	95h		115h		195h
	16h	IOCA	96h		116h		196h
	17h	WDA	97h		117h		197h
WDTCON	18h		98h		118h		198h
CMCON0	19h	VRCON	99h		119h		199h
CMCON1	1Ah	EEDAT	9Ah		11Ah		19Ah
	1Bh	EEADR	9Bh		11Bh		19Bh
	1Ch	EECON1	9Ch		11Ch		19Ch
	1Dh	EECON2 ⁽¹⁾	9Dh		11Dh		19Dh
	1Eh		9Eh		11Eh		19Eh
	1Fh		9Fh		11Fh		19Fh
	20h		A0h		120h		1A0h
	3Fh						
	40h						
通用			EFh		16Fh		1EFh
寄存器		>>.>→		>>.>→		>> >→	
64 字节	7Fh	访问 70h-7Fh	F0h FFh	访问 70h-7Fh	170h 17Fh	访问 Bank 0	1F0h 1FFh
Bank 0		Bank 1	_	Bank 2	_	Bank 3	_

■ 未使用的数据存储单元,读为 0。

注 1: 不是实际存在的寄存器。

2: CRDAT<3:0> 是 KEELOQ[®] 硬件外设相关寄存器。在模块实现以及访问相关寄存器时,要求执行 "KEELOQ[®] Encoder License Agreement"(KEELOQ[®] 编码器许可协议)。"KEELOQ[®] Encoder License Agreement"可以通过 Microchip 网站 <u>www.microchip.com/KEELOQ</u> 或联系当地 Microchip 销售办事处取 得。

₹ 2-4:	PIC16F636	/639 特殊功能寄	存器				
	文件 地址		文件 地址		文件 地址		文件 地址
间接寻址(1)	00h	间接寻址 (1)	80h		100h		180h
TMR0	01h	OPTION_REG	81h		101h		181h
PCL	02h	PCL	82h		102h		182h
STATUS	03h	STATUS	83h		103h		183h
FSR	04h	FSR	84h		104h		184h
PORTA	05h	TRISA	85h	访问	105h	访问	185h
	06h		86h	00h-0Bh	106h	80h-8Bh	186h
PORTC	07h	TRISC	87h		107h		187h
	08h		88h		108h		188h
	09h		89h		109h		189h
PCLATH	0Ah	PCLATH	8Ah		10Ah		18Ah
INTCON	0Bh	INTCON	8Bh		10Bh		18Bh
PIR1	0Ch	PIE1	8Ch		10Ch		18Ch
	0Dh		8Dh		10Dh		18Dh
TMR1L	0Eh	PCON	8Eh		10Eh		18Eh
TMR1H	0Fh	OSCCON	8Fh		10Fh		18Fh
T1CON	10h	OSCTUNE	90h	CRCON	110h		190h
	11h		91h	CRDAT0 ⁽²⁾	111h		191h
	12h		92h	CRDAT1 ⁽²⁾	112h		192h
	13h		93h	CRDAT2 ⁽²⁾	113h		193h
	14h	LVDCON	94h	CRDAT3 ⁽²⁾	114h		194h
	15h	WPUDA	95h		115h		195h
	16h	IOCA	96h		116h		196h
	17h	WDA	97h		117h		197h
WDTCON	18h		98h		118h		198h
CMCON0	19h	VRCON	99h		119h		199h
CMCON1	1Ah	EEDAT	9Ah		11Ah		19Ah
	1Bh	EEADR	9Bh		11Bh		19Bh
	1Ch	EECON1	9Ch		11Ch		19Ch
	1Dh	EECON2 ⁽¹⁾	9Dh		11Dh		19Dh
	1Eh		9Eh		11Eh		19Eh
	1Fh		9Fh		11Fh		19Fh
	20h		A0h		120h		1A0h
		通用					
		寄存器					
通用		32 字节	BFh				
寄存器 96 字节			C0h				
20 1			EFh		16Fh		1EFh
		访问	F0h	访问	170h		1F0h
	7Fh	70ĥ-7Fh	FFh	70ĥ-7Fh	17Fh	Bank 0	1FFh
Bank 0		Bank 1	_	Bank 2	_	Bank 3	_

[■] 未用的数据存储单元,读为0。

注 1: 不是实际存在的寄存器。

^{2:} CRDAT<3:0> 是 KEELoq[®] 硬件外设相关寄存器。在模块实现以及访问相关寄存器时,要求执行"KEELoq[®] Encoder License Agreement"(KEELoq[®] 编码器许可协议)。"KEELoq[®] Encoder License Agreement"可以通过 Microchip 网站 <u>www.microchip.com/KeELoq</u> 或联系当地 Microchip 销售办事处取得。

表 2-2: PIC12F635 特殊功能寄存器汇总, BANK 0

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOD/	其他所有
иви.	伯你	Dit 1	Dit 0	Dit 0	Dit 4	Dit 0	DIL 2	Dit 1	Dit 0	WUR时的值	复位值 (1)
Bank	0										
00h	INDF]内容寻址数 示存在的寄	数据存储器 存器)						xxxx xxxx	xxxx xxxx
01h	TMR0	Timer0 模	块寄存器							xxxx xxxx	uuuu uuuu
02h	PCL	程序计数器	器(PC)	低8位字节						0000 0000	0000 0000
03h	STATUS	IRP	IRP RP1 RP0 TO PD Z DC C								000q quuu
04h	FSR	间接数据	存储器地址	:指针						xxxx xxxx	uuuu uuuu
05h	GPIO		1	GP5	GP4	GP3	GP2	GP1	GP0	xx xx00	uu uu00
06h	_	未用								_	_
07h	_	未用								_	_
08h	_	未用								_	_
09h	_	未用								_	_
0Ah	PCLATH	_	_	_	程序计数器	器高5位的写	缓冲器			0 0000	0 0000
0Bh	INTCON	GIE	PEIE	T0IE	INTE	RAIE	T0IF	INTF	RAIF ⁽²⁾	0000 0000	0000 0000
0Ch	PIR1	EEIF	LVDIF	CRIF	_	C1IF	OSFIF	_	TMR1IF	000- 00-0	000- 00-0
0Dh	_	未用								_	_
0Eh	TMR1L	16 位 TM	R1 低 8 位	的保持寄存	器					xxxx xxxx	uuuu uuuu
0Fh	TMR1H	16 位 TMF	R1 高 8 位	的保持寄存	器					xxxx xxxx	uuuu uuuu
10h	T1CON	T1GINV	TMR1GE	T1CKPS1	T1CKPS0	T10SCEN	T1SYNC	TMR1CS	TMR10N	0000 0000	uuuu uuuu
11h	_	未用								_	_
12h	_	未用								_	_
13h	_	未用								_	_
14h	_	未用								_	_
15h	_	未用								_	_
16h	_	未用								_	_
17h	_	未用								_	_
18h	WDTCON	_	_	_	WDTPS3	WDTPS2	WDTPS1	WDTPS0	SWDTEN	0 1000	0 1000
19h	CMCON0	_	C10UT	_	C1INV	CIS	CM2	CM1	CM0	-0-0 0000	-0-0 0000
1Ah	CMCON1	_	_	_	_	_	_	T1GSS	CMSYNC	10	10
1Bh	_	未用								_	_
1Ch	_	未用								_	_
1Dh	_	未用								_	_
1Eh	_	未用								_	_
1Fh	_	未用								_	_

图注: — = 未用的存储单元,读为 0, u = 不变, x = 未知, q = 数值取决于具体情况,阴影 = 未用

初稿

注 1: 其他(非上电复位)复位包括在正常操作期间的 MCLR 复位和看门狗定时器复位。

^{2:} MCLR 和 WDT 复位不影响先前的数据锁存值。复位时 RAIF 位将清零,但如果存在不匹配则将置 1。

表 2-3: PIC12F635 特殊功能寄存器汇总, BANK 1

Rapi	衣 4-、	J: F	10 121 00	55 付外リ	146 61 124	时(上心),	DANN					
NDF	地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0		其他所有 复位值 ⁽¹⁾
8th OPTION_REG RAPU INTEDG TOCS TOSE PSA PS2 PS1 PS0 1111 1111 1111 1111 1111 1111 1	Bank	1										
PCL 程序计数器 PC 低 8 位字节	80h	INDF									xxxx xxxx	xxxx xxxx
STATUS	81h	OPTION_REG	RAPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111	1111 1111
84h FSR 间接数据存储器地址指针	82h	PCL	程序计数	器 (PC) 化	氐 8 位字节		•		•	•	0000 0000	0000 0000
TRISIO	83h	STATUS	IRP	RP1	RP0	TO	PD	Z	DC	С	0001 1xxx	000q quuu
**** *** *** *** *** *** ***	84h	FSR	间接数据	存储器地址	指针		I.		I.	I.	xxxx xxxx	uuuu uuuu
************************************	85h	TRISIO	_	_	TRISIO5	TRISIO4	TRISIO3	TRISIO2	TRISIO1	TRISIO0	11 1111	11 1111
************************************	86h	_	未用								_	_
Ref	87h	_	未用								_	_
8Ah PCLATH	88h	_	未用								_	_
BBH INTCON GIE PEIE TOIE INTE RAIE TOIF INTF RAIF(3) 0000 00	89h	_	未用								_	_
Record Piet Eeie LVDie Crie - C1ie OSFie - TMR1ie 000- 00-0 000- 00-0 000- 00-0 000- 00-0 000- 00-0 000- 00-0 000- 00-0 000- 00-0 00	8Ah	PCLATH	_	_	_	程序计数器	器高 5 位的	写缓冲器			0 0000	0 0000
BDh	8Bh	INTCON	GIE	PEIE	T0IE	INTE	RAIE	T0IF	INTF	RAIF ⁽³⁾	0000 0000	0000 0000
BED PCON -	8Ch	PIE1	EEIE	LVDIE	CRIE	_	C1IE	OSFIE	_	TMR1IE	000- 00-0	000- 00-0
RFh OSCCON	8Dh	_	未用								_	_
90h OSCTUNE	8Eh	PCON		_	ULPWUE	SBODEN	WUR	_	POR	BOD	01 q-qq	0u u-uu
Section Sec	8Fh	OSCCON	_	IRCF2	IRCF1	IRCF0	OSTS	HTS	LTS	SCS	-110 q000	-110 x000
Record	90h	OSCTUNE	_	_	_	TUN4	TUN3	TUN2	TUN1	TUN0	0 0000	u uuuu
State	91h	_	未用								_	_
Section Sec	92h	_	未用								_	_
See	93h	_	未用								_	_
Per Per	94h	LVDCON	_	_	IRVST	LVDEN	_	LVDL2	LVDL1	LVDL0	00 -000	00 -000
97h WDA ⁽²⁾ — WDA5 WDA4 — WDA2 WDA1 WDA011 -11111 -111 -111 -111 -111 -1	95h	WPUDA ⁽²⁾		_	WPUDA5	WPUDA4	_	WPUDA2	WPUDA1	WPUDA0	11 -111	11 -111
9Bh 一 未用 URR URS VR2 VR1 VR0 0-0-0000 0-0-0000 0-0-0000 9Ah EEDAT EEDAT6 EEDAT5 EEDAT4 EEDAT3 EEDAT2 EEDAT1 EEDAT0 0000	96h	IOCA	1	1	IOCA5	IOCA4	IOCA3	IOCA2	IOCA1	IOCA0	00 0000	00 0000
99h VRCON VREN — VRR — VR3 VR2 VR1 VR0 0-0- 0000 0-0- 0000 9Ah EEDAT EEDAT6 EEDAT5 EEDAT4 EEDAT3 EEDAT2 EEDAT1 EEDAT0 0000 <t< td=""><td>97h</td><td>WDA⁽²⁾</td><td>1</td><td>1</td><td>WDA5</td><td>WDA4</td><td>_</td><td>WDA2</td><td>WDA1</td><td>WDA0</td><td>11 -111</td><td>11 -111</td></t<>	97h	WDA ⁽²⁾	1	1	WDA5	WDA4	_	WDA2	WDA1	WDA0	11 -111	11 -111
9Ah EEDAT EEDAT6 EEDAT5 EEDAT4 EEDAT3 EEDAT2 EEDAT1 EEDAT0 0000 </td <td>9Bh</td> <td></td> <td>未用</td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td>_</td> <td>1</td>	9Bh		未用								_	1
9Bh EEADR EEADR6 EEADR5 EEADR4 EEADR3 EEADR2 EEADR1 EEADR0 0000 </td <td>99h</td> <td>VRCON</td> <td>VREN</td> <td>1</td> <td>VRR</td> <td>_</td> <td>VR3</td> <td>VR2</td> <td>VR1</td> <td>VR0</td> <td>0-0- 0000</td> <td>0-0- 0000</td>	99h	VRCON	VREN	1	VRR	_	VR3	VR2	VR1	VR0	0-0- 0000	0-0- 0000
9Ch EECON1 — — — WRERR WREN WR RD x000 q000 9Dh EECON2 EEPROM 控制寄存器 2(不是实际存在的寄存器)	9Ah	EEDAT	EEDAT7	EEDAT6	EEDAT5	EEDAT4	EEDAT3	EEDAT2	EEDAT1	EEDAT0	0000 0000	0000 0000
9Dh EECON2 EEPROM 控制寄存器 2 (不是实际存在的寄存器)	9Bh	EEADR	EEADR7	EEADR6	EEADR5	EEADR4	EEADR3	EEADR2	EEADR1	EEADR0	0000 0000	0000 0000
9Eh — 未用 — —	9Ch	EECON1	_	_	_	_	WRERR	WREN	WR	RD	x000	d000
21974	9Dh	EECON2	EEPROM	控制寄存器	器2(不是	实际存在的]寄存器)					
9Fh	9Eh		未用								_	_
	9Fh		未用								_	_

图注: — = 未用的存储单元,读为 0, u = 不变, x = 未知, q = 数值取决于具体情况, 阴影 = 未用

注 1: 其他 (非上电复位)复位包括在正常操作期间的 MCLR 复位和看门狗定时器复位。

^{2:} 在配置字寄存器中,当引脚配置为 MCLR 时,将使能 GP3 上拉。

^{3:} MCLR 和 WDT 复位不影响先前的数据锁存值。复位时 RAIF 位将清零,但如果存在不匹配则将置 1。

表 2-4: PIC16F636/639 特殊功能寄存器汇总, BANK 0

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOD/ WUR时的值	其他所有 复位值 ⁽¹⁾
Bank ()										
00h	INDF		的内容寻址数 示存在的寄							xxxx xxxx	xxxx xxxx
01h	TMR0	Timer0 棋	块寄存器							xxxx xxxx	uuuu uuuu
02h	PCL	程序计数	器 (PC) f	氐 8 位字节						0000 0000	0000 0000
03h	STATUS	IRP	RP1	RP0	TO	PD	Z	DC	С	0001 1xxx	000q quuu
04h	FSR	间接数据	存储器地址	指针						xxxx xxxx	uuuu uuxx
05h	PORTA		_	RA5	RA4	RA3	RA2	RA1	RA0	xx xx00	uu uu00
06h	1	未用								_	_
07h	PORTC	1		RC5	RC4	RC3	RC2	RC1	RC0	xx xx00	uu uu00
08h	1	未用								_	_
09h	_	未用								_	_
0Ah	PCLATH	_	_	_	程序计数器	幕高 5 位的写	缓冲器			0 0000	0 0000
0Bh	INTCON	GIE	PEIE	T0IE	INTE	RAIE	T0IF	INTF	RAIF ⁽²⁾	0000 0000	0000 0000
0Ch	PIR1	EEIF	LVDIF	CRIF	C2IF	C1IF	OSFIF	_	TMR1IF	0000 00-0	0000 00-0
0Dh	_	未用								_	_
0Eh	TMR1L	16 位 TM	R1 低 8 位的	的保持寄存	器					xxxx xxxx	uuuu uuuu
0Fh	TMR1H	16 位 TM	R1 高 8 位的	的保持寄存	器					xxxx xxxx	uuuu uuuu
10h	T1CON	T1GINV	TMR1GE	T1CKPS1	T1CKPS0	T10SCEN	T1SYNC	TMR1CS	TMR10N	0000 0000	uuuu uuuu
11h	_	未用								_	_
12h	_	未用								_	_
13h	_	未用								_	_
14h	_	未用								_	_
15h	_	未用								_	_
16h	_	未用								_	_
17h	_	未用								_	_
18h	WDTCON	_	_	_	WDTPS3	WDTPS2	WDTPS1	WDTPS0	SWDTEN	0 1000	0 1000
19h	CMCON0	C2OUT	C1OUT	C2INV	C1INV	CIS	CM2	CM1	CM0	0000 0000	0000 0000
1Ah	CMCON1	_	_	_	_	_	_	T1GSS	C2SYNC	10	10
1Bh	_	未用								_	_
1Ch	_	未用								_	_
1Dh	_	未用								_	_
1Eh	_	未用								_	_
1Fh	_	未用								_	_

图注: — = 未用的存储单元,读为 0, u = 不变, x = 未知, q = 数值取决于具体情况,阴影 = 未用

注 1: 其他 (非上电复位) 复位包括在正常操作期间的 MCLR 复位和看门狗定时器复位。

^{2:} MCLR 和 WDT 复位不影响以前的数值数据锁存。复位时 RAIF 位将清零,但如果存在不匹配则将置 1。

表 2-5: PIC16F636/639 特殊功能寄存器汇总, BANK 1

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOD/	其他所有
										WUR 时的值	复位值 (1)
Bank		1								ı	
80h	INDF]内容寻址数 示存在的寄	数据存储器 存器)						xxxx xxxx	xxxx xxxx
81h	OPTION_REG	RAPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0	1111 1111	1111 1111
82h	PCL	程序计数器	器 (PC) 1	低8位字节						0000 0000	0000 0000
83h	STATUS	IRP	RP1	RP0	TO	PD	Z	DC	С	0001 1xxx	000q quuu
84h	FSR	间接数据	存储器地址	指针						xxxx xxxx	uuuu uuuu
85h	TRISA	_	_	TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0	11 1111	11 1111
86h	_	未用								_	_
87h	TRISC	_	_	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0	11 1111	11 1111
88h	_	未用								_	_
89h	_	未用								_	_
8Ah	PCLATH	_	_	_	程序计数器	器高5位的	写缓冲器			0 0000	0 0000
8Bh	INTCON	GIE	PEIE	T0IE	INTE	RAIE	T0IF	INTF	RAIF ⁽³⁾	0000 0000	0000 0000
8Ch	PIE1	EEIE	LVDIE	CRIE	C2IE	C1IE	OSFIE	_	TMR1IE	0000 00-0	0000 00-0
8Dh	_	未用								_	_
8Eh	PCON		_	ULPWUE	SBODEN	WUR	_	POR	BOD	01 q-qq	0u u-uu
8Fh	OSCCON	_	IRCF2	IRCF1	IRCF0	OSTS	HTS	LTS	SCS	-110 q000	-110 x000
90h	OSCTUNE		1	1	TUN4	TUN3	TUN2	TUN1	TUN0	0 0000	u uuuu
91h	1	未用								_	1
92h	-	未用								_	1
93h	1	未用								_	1
94h	LVDCON	1	1	IRVST	LVDEN	1	LVDL2	LVDL1	LVDL0	00 -000	00 -000
95h	WPUDA ⁽²⁾	1	1	WPUDA5	WPUDA4	1	WPUDA2	WPUDA1	WPUDA0	11 -111	11 -111
96h	IOCA	1	1	IOCA5	IOCA4	IOCA3	IOCA2	IOCA1	IOCA0	00 0000	00 0000
97h	WDA ⁽²⁾	1	1	WDA5	WDA4	1	WDA2	WDA1	WDA0	11 -111	11 -111
9Bh	I	未用								_	1
99h	VRCON	VREN		VRR	_	VR3	VR2	VR1	VR0	0-0- 0000	0-0- 0000
9Ah	EEDAT	EEDAT7	EEDAT6	EEDAT5	EEDAT4	EEDAT3	EEDAT2	EEDAT1	EEDAT0	0000 0000	0000 0000
9Bh	EEADR	EEADR7	EEADR6	EEADR5	EEADR4	EEADR3	EEADR2	EEADR1	EEADR0	0000 0000	0000 0000
9Ch	EECON1	_		_	_	WRERR	WREN	WR	RD	x000	q000
9Dh	EECON2	EEPROM	控制寄存制	器 2 (不是	实际存在的]寄存器)					
9Eh	_	未用								_	_
9Fh	_	未用								_	_

图注: — = 未用的存储单元, 读为 0, u = 不变, x = 未知, q = 数值取决具体情况, 阴影 = 未用

注 1: 其他 (非上电复位) 复位包括在正常操作期间的 MCLR 复位和看门狗定时器复位。

^{2:} 在配置字寄存器中,当引脚配置为 MCLR 时,将使能 GP3 上拉。

^{3:} $\overline{\text{MCLR}}$ 和 WDT 复位不影响以前的数值数据锁存。复位时 RAIF 位将清零,但如果存在不匹配则将置 1。

表 2-6: PIC12F635/PIC16F636/639 特殊功能寄存器汇总, BANK 2

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOD/ WUR 时的值	其他所有 复位值 ⁽¹⁾
Bank 2	ank 2										
10Ch	_	未实现								_	_
10Dh	_	未实现								_	_
10Eh	_	未实现	上 朱实现 —							_	_
10Fh	_	未实现								_	_
110h	CRCON	GO/DONE	ENC/DEC	_	_	_	_	CRREG1	CRREG0	0000	0000
111h	CRDAT0 ⁽²⁾	加密数据寄	存器 0							0000 0000	0000 0000
112h	CRDAT1 ⁽²⁾	加密数据寄	存器 1							0000 0000	0000 0000
113h	CRDAT2 ⁽²⁾	加密数据寄	存器 2							0000 0000	0000 0000
114h	CRDAT3 ⁽²⁾	加密数据寄	加密数据寄存器 3 0000 0000 0000 0000								
115h	_	未实现			•	•				_	_
116h	_	未实现								_	_

图注: — = 未用的存储单元,读为 0, u = 不变, x = 未知, q = 数值取决于具体情况,阴影 = 未用注

1: 其他(非上电复位)复位包括在正常操作期间的 MCLR 复位和看门狗定时器复位。

2: CRDAT<3:0> 是 Keeloq[®] 硬件外设相关寄存器。在模块实现以及访问相关寄存器时,要求执行 "Keeloq[®] Encoder License Agreement"(KEELoq® 编码器许可协议)。"KEELoq® Encoder License Agreement"可以通过 Microchip 网 站 www.microchip.com/KEELOQ 或联系当地 Microchip 销售办事处取得。

2.2.2.1 状态寄存器

如寄存器 2-1 所示, 状态寄存器包括:

- · ALU 的算术运算结果状态位
- 复位状态位
- · 数据存储 (SRAM) 的存储区选择位

状态寄存器与其他寄存器一样,可作为任何指令的目的寄存器。如果状态寄存器作为一条指令的目的寄存器,而这条指令又影响了 Z、DC 和 C 位,那么对这三个位的写操作将被禁止。这些位根据器件逻辑来置 1 或清零。而且,TO 和 PD 标志位均为不可写位。因此,当执行一条将状态寄存器作为目的寄存器的指令时,运行结果可能会与预想的不同。

例如,指令 CLRF STATUS 将会清除状态寄存器中的高三位,并将 Z 标志位置 1。这将使状态寄存器中的值成为 000u u1uu(其中 u = 不变)。

因此,若要改变状态寄存器的值,建议使用 BCF、BSF、SWAPF和MOVWF指令,因为这些指令将不会影响任何状态位。关于其他不会影响状态位的指令,参见 13.0 "指令集概述"。

注 1: 在减法运算时,C和DC位分别作为借位和辅助借位位,请参见SUBLW和SUBWF指令中的示例。

寄存器 2-1: STATUS——状态寄存器 (地址: 03h 或 83h)

R/W-0	R/W-0	R/W-0	R-1	R-1	R/W-x	R/W-x	R/W-x
IRP	RP1	RP0	TO	PD	Z	DC	С
bit 7							hit 0

bit 7 IRP: 寄存器存储区选择位 (用于间接寻址)

1 = Bank 2 和 3 (100h—1FFh)

0 = Bank 0 和 1 (00h—FFh)

bit 6-5 RP<1:0>: 寄存器存储区选择位 (用于直接寻址)

11 = Bank 3 (180h—1FFh)

10 = Bank 2 (100h—17Fh)

01 = Bank 1 (80h—FFh)

00 = Bank 0 (00h-7Fh)

每个存储区为 128 字节

bit 4 TO: 超时位

1 = 在上电复位、执行 CLRWDT 或 SLEEP 指令后

0 = 产生了 WDT 超时

bit 3 PD: 掉电位

1 = 上电或执行 CLRWDT 指令后

0 = 执行 SLEEP 指令

bit 2 **Z**: 零标志位

1 = 算术运算或者逻辑运算的结果是 0

0=算术运算或者逻辑运算的结果不是0

bit 1 DC: 辅助进位 / 借位位 (ADDWF、ADDLW、SUBLW 和 SUBWF 指令)

对于借位,极性相反。

1 = 运算结果的第4位向高4位产生进位

0=运算结果的第4位向高4位没有产生进位

bit 0 C: 进位 / 借位标志位 (ADDWF、ADDLW、SUBLW 和 SUBWF 指令)

1 = 运算结果产生来自最高位的进位

0 = 运算结果没有产生来自最高位的进位

注: 对于借位,极性相反。减法操作的执行,是通过加上第二个操作数的二的补码(Two's Complement)来实现的。对于移位指令(RRF和RLF),是把源寄存器的最高位或最低位放入C中。

图注:

R = 可读位

W = 可写位

U = 未用位, 读为 0

-n = POR 值

1 = 置 1

0=清零

x = 未知

2.2.2.2 选项寄存器

选项(Option)寄存器是可读写寄存器,有各种控制位,用来配置以下各项:

- TMR0/WDT 预分频器
- 外部 RA2/INT 中断
- TMR0
- PORTA 的弱上拉 / 下拉

注: 要使TMR0获得1:1的预分频比,可将PSA 位(OPTION_REG<3>)置为1,以将预分频器分配给WDT。参见 **5.4 "预分频 器"**。

寄存器 2-2: OPTION_REG──选项寄存器 (地址: 81h)

R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	
RAPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0	
bit 7							bit 0	

bit 7 RAPU: PORTA 上拉 / 下拉使能位

1 = 禁止 PORTA 上拉 / 下拉

0 = 通过单独的端口锁存值使能 PORTA 上拉 / 下拉

bit 6 INTEDG: 中断触发边沿选择位

1 = RA2/INT 引脚上升沿触发

0 = RA2/INT 引脚下降沿触发

bit 5 **TOCS**: TMR0 时钟源选择位

1 = RA2/T0CKI 引脚上的电平跳变

0 = 内部指令周期时钟 (CLKOUT)

bit 4 TOSE: TMRO 计数脉冲信号边沿选择位

1 = 根据 RA2/T0CKI 引脚信号的下降沿跳变进行递增计数

0 = 根据 RA2/T0CKI 引脚信号的上升沿跳变进行递增计数

bit 3 PSA: 预分频器分配控制位

1 = 用于 WDT

0 = 用于 Timer0 模块

bit 2-0 **PS<2:0>**: 预分频器倍率选择位

位值	TMR0 比率	WDT 比率
000	1:2	1:1
001	1:4	1:2
010	1:8	1:4
011	1:16	1:8
100	1:32	1 : 16
101	1:64	1:32
110	1 : 128	1:64
111	1:256	1 : 128

图注:

R = 可读位 W = 可写位 U = 未用位, 读为 0

-n = POR 值 1 = 置 1 0 = 清零 x = 未知

2.2.2.3 INTCON 寄存器

INTCON 寄存器是可读写的寄存器,它包含 TMR0 寄存器溢出、PORTA 电平变化和外部 RA2/INT 引脚中断等各种使能控制位和标志位。

注: 当中断条件满足时,无论相应中断使能位或全局中断使能位 GIE(INTCON<7>)的状态如何,中断标志位将被置 1。当中断条件满足时,无论相应中断使能位或全局中断使能位 GIE(INTCON<7>)的状态如何,中断标志位将被置 1。用户程序应确保在重新使能中断之前,相应的中断标志位已被清除。

寄存器 2-3: INTCON——中断控制寄存器 (地址: 0Bh 或 8Bh)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
GIE	PEIE	T0IE	INTE	RAIE ⁽¹⁾	T0IF ⁽²⁾	INTF	RAIF ⁽³⁾
bit 7							bit 0

bit 7 GIE: 全局中断使能位

1 = 允许所有非屏蔽中断

0=禁止所有中断

bit 6 PEIE: 外设中断使能位

1 = 允许所有非屏蔽外设中断

0 = 禁止所有外设中断

bit 5 **TOIE**: TMRO 溢出中断使能位

1 = 允许 TMR0 中断

0 = 禁止 TMR0 中断

bit 4 INTE: RA2/INT 外部中断使能位

1 = 允许 RA2/INT 外部中断

0 = 禁止 RA2/INT 外部中断

bit 3 RAIE: PORTA 电平变化中断使能位 (1)

1 = 允许 PORTA 电平变化中断

0 = 禁止 PORTA 电平变化中断

bit 2 **TOIF**: TMRO 溢出中断标志位 (2)

1 = TMR0 寄存器溢出 (必须在软件中清零)

0 = TMR0 寄存器没有溢出

bit 1 INTF: RA2/INT 外部中断标志

1 = RA2/INT 外部中断已经发生 (必须在软件中清零)

0 = RA2/INT 外部中断没有发生

bit 0 RAIF: PORTA 电平变化中断标志位 (3)

1 = 至少有一个 PORTA<5:0> 引脚状态发生变化时 (必须在软件中清零)

0 = 没有 PORTA<5:0> 引脚状态发生变化

注 1: IOCA 寄存器也必须被使能。

- **2:** 当 Timer0 计数出现计满返回时, TOIF 位将被置 1。 Timer0 计数值在复位时不变,而且应在清除 TOIF 位之前对其进行初始化。
- **3:** MCLR 和 WDT 复位不影响先前的数据锁存值。复位时 RAIF 位将清零,但如果存在不匹配则将置 1。

图	汪	

R = 可读位 W = 可写位 U = 未用位,读为 0

2.2.2.4 PIE1 寄存器

PIE1 寄存器包含中断使能位,如寄存器 2-4 所示。

注: 必须将 PEIE (INTCON<6>) 位置 1,以 使能外设中断。

寄存器 2-4: PIE1——外设中断使能寄存器 1 (地址: 8Ch)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	U-0	R/W-0
EEIE	LVDIE	CRIE	C2IE ⁽¹⁾	C1IE	OSFIE	_	TMR1IE
bit 7							hit 0

bit 7 EEIE: EE 写完成中断使能位

1 = 允许 EE 写完成中断

0 = 禁止 EE 写完成中断

bit 6 LVDIE: 低压检测中断使能位

1 = 允许 LVD 中断

0 = 禁止 LVD 中断

bit 5 CRIE: 加密中断使能位

1=允许加密中断

0 = 禁止加密中断

bit 4 **C2IE**: 比较器 2 中断使能位 ⁽¹⁾

1=允许比较器2中断

0=禁止比较器2中断

1=允许比较器1中断

0=禁止比较器1中断

bit 2 OSFIE: 振荡器失效中断使能位

1=允许振荡器失效中断

0 = 禁止振荡器失效中断

bit 1 未用: 读为 0

bit 0 TMR1IE: TMR1 中断使能位

1 = 允许 TMR1 中断

0 = 禁止 TMR1 中断

注 1: 仅限 PIC16F636/639。

图注:

R = 可读位

W = 可写位

U = 未用, 读为 0

-n = POR 值

1 = 置 1

0 = 清零

x = 未知

2.2.2.5 PIR1 寄存器

PIR1 寄存器包含中断标志位,如寄存器 2-5 所示。

注: 当中断条件发生时,无论相应的中断使能位或全局中断使能位 GIE (INTCON<7>)的状态如何,中断标志位将被置 1。用户程序应确保在重新使能中断之前,相应的中断标志位已被清零。

寄存器 2-5: PIR1——外设中断请求寄存器 1 (地址: 0Ch)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	U-0	R/W-0
EEIF	LVDIF	CRIF	C2IF ⁽¹⁾	C1IF	OSFIF	_	TMR1IF
bit 7							bit 0

bit 7 **EEIF**: EEPROM 写操作中断标志位

1 = 写操作完成 (必须在软件中清零)

0 = 写操作未完成或尚未开始

bit 6 LVDIF: 低压检测中断标志位

1 = 电源电压超出了选取的 LVD 电压 (必须在软件中清零)

0 = 电源电压未超出 LVD 电压

bit 5 CRIF:加密中断标志位

1 = 加密模块已经完成加密运算 (必须在软件中清零)

0 = 加密模块没有完成加密运算或者空闲

bit 4 **C2IF**: 比较器 2 中断标志位 (1)

1 = 比较器输出 (C2OUT 位) 已经改变 (必须在软件中清零)

0 = 比较器输出 (C2OUT 位)没有变化

bit 3 **C1IF:** 比较器 1 中断标志位

1 = 比较器输出 (C1OUT 位)已经改变 (必须在软件中清零)

0 = 比较器输出 (C1OUT 位)没有变化

bit 2 OSFIF: 振荡器失效中断标志位

1 = 系统振荡器失效,时钟输入已改变 INTOSC (必须在软件中清零)

0 = 系统时钟正常工作

bit 1 未用: 读为 0

bit 0 TMR1IF: Timer1 中断标志位

1 = Timer1 计满返回 (必须在软件中清零)

0 = Timer1 尚未计满返回

注 1: 仅限 PIC16F636/639。

图注:

R = 可读位 W = 可写位 U = 未用,读为 0

-n = POR 值 1 = 置 1 0 = 清零 x = 未知

2.2.2.6 PCON 寄存器

PCON寄存器还控制超低功耗唤醒和BOD的软件使能。

电源控制 (PCON) 寄存器 (见表 12-3) 包含区分以下各种复位的标志位:

PCON 中各寄存器位如寄存器 2-6 所示。

- 上电复位 (POR)
- 唤醒复位 (WUR)
- 欠压检测 (BOD)
- 看门狗定时器复位 (WDT)
- 外部 MCLR 复位

寄存器 2-6: PCON——电源控制寄存器 (地址: 8Eh)

U-0	U-0	R/W-0	R/W-1	R/W-x	U-0	R/W-0	R/W-x
_	_	ULPWUE	SBODEN ⁽¹⁾	WUR	_	POR	BOD
bit 7							bit 0

bit 7-6 未用: 读为 0

bit 5 ULPWUE: 超低功耗唤醒使能位

1 = 使能超低功耗唤醒 0 = 禁止超低功耗唤醒

bit 4 SBODEN: 软件 BOD 使能位 (1)

1 = 使能 BOD

0 = 禁止 BOD

bit 3 WUR: 唤醒复位状态位

1=没唤醒复位发生

0=发生唤醒复位(上电复位发生后,必须在软件中置1)

bit 2 未用: 读为 0

bit 1 **POR**: 上电复位状态位

1=无上电复位发生

0=发生上电复位(上电复位发生后,必须在软件中置1)

bit 0 BOD: 欠压检测状态位

1=未欠压检测发生

0=发生欠压检测(欠压检测发生后,必须在软件中置1)


注 1: 配置寄存器中的 BODEN<1:0> = 01 时, SBODEN 位控制欠压检测模块。

图注:			
R = 可读位	W = 可写位	U = 未用,读为0	
-n = POR 值	1 = 置 1	0 = 清零	x = 未知

2.3 PCL 和 PCLATH

程序计数器(PC)为 13 位宽。其低 8 位来自可读写的 PCL 寄存器,高 5 位(PC<12:8>)来自 PCLATH,不能直接读写。只要发生复位,PC 就将被清零。图 2-5 显示了 PC 值装入的两种情形。图 2-5 上方的例子说明在写 PCL(PCLATH<4:0> \rightarrow PCH)时 PC 是如何装入的。图 2-5 下方的例子说明了在执行 CALL或 GOTO 指令期间(PCLATH<4:3> \rightarrow PCH),PC 是如何装入的。

图 2-5: 不同情况下 PC 的装入



2.3.1 计算 GOTO 指令

计算 GOTO 指令是通过向程序计数器加入偏移量来实现的(ADDWF PCL)。在使用计算 GOTO 指令进行读表操作时,应注意表地址是否跨越了 PCL 寄存器的存储边界(每个存储块为 256 个字节)。参见应用笔记 AN556,"Implementing a Table Read"(DS00556)。

2.3.2 堆栈

PIC12F635/PIC16F636/639 系列具有 8 级 x13 位宽的 硬件堆栈 (见图 2-1)。堆栈空间既不占用程序存储区空间,也不占用数据存储区空间,而且堆栈指针是不可读写的。当执行 CALL 指令或当中断导致程序跳转时,PC 值将被压入 (PUSH) 堆栈。而在执行 RETURN、RETLW 或 RETFIE 指令时,堆栈中的断点地址将从堆栈中弹出 (POP)到 PC 中。PCLATH 不受 PUSH 和 POP操作的影响。

堆栈的工作原理犹如循环缓冲区。这意味着当堆栈压栈 8 次后,第 9 次压栈的数值将会覆盖第一次压栈时所保存的数值,而第十次压栈数值将覆盖第二次压栈时保存的数值,以后依次类推。

注 1: 不存在指明堆栈是否上溢或下溢的状态标志位。

2: 不存在被称为 PUSH 或 POP 的指令 / 助记符。堆栈的压入或弹出是源于执行了 CALL、RETURN、RETLW 和 ETFIE 指令,或源于指向中断矢量地址。


2.4 间接寻址、INDF和FSR寄存器

INDF 寄存器不是实际存在的寄存器,对 INDF 寄存器进行寻址时即为间接寻址。

使用 INDF 寄存器可进行间接寻址。任何使用 INDF 寄存器的指令,实际上是对文件选择寄存器(FSR)所指向的数据进行存取。间接对 INDF 进行读操作将返回00h。间接对 INDF 寄存器进行写操作将导致空操作(尽管可能会影响状态标志位)。通过将 8 位的 FSR 寄存器与 IRP 位(STATUS<7>)进行组合可得到一个有效的9 位地址,如图 2-6 所示。

例 2-1 给出了一个使用间接寻址将 RAM 地址单元 20h-2Fh 清零的简单程序。

例 2-1:	间接寻址				
	MOVLW	0x20	;initialize pointer		
	MOVWF	FSR	;to RAM		
NEXT	CLRF	INDF	clear INDF register;		
	INCF	FSR	;INC POINTER		
	BTFSS	FSR,4	;all done?		
	GOTO	NEXT	ino clear next		
CONTINUE			;yes continue		



初稿

注:

3.0 时钟源

3.1 概述

PIC12F635/PIC16F636/639 具有多种时钟源和选择特性,广泛适用于各种应用中,同时最大限度地发挥应用性能并减少功耗。图 3-1为PIC12F635/PIC16F636/639时钟源的框图。

时钟源可配置为来自外部振荡器、石英晶体谐振器、陶瓷谐振器以及阻容(RC)电路。此外,系统时钟源可配置为两个内部振荡器之一,并通过程序来选择速度。其他时钟特性包括:


- 可通过程序选择外部或内部系统时钟源。
- 双速时钟启动模式,最大限度地缩短外部振荡器起振与代码执行之间的延时。
- 故障保护时钟监控器 (FSCM),用来检测外部时 钟源(LP、XT、HS、EC或RC模式)故障以及 切换到内部振荡器。

PIC12F635/PIC16F636/639 可配置为如下 8 个时钟模式之一:

- 1. **EC**——外部时钟, I/O 在 RA4 上
- 2. LP——低增益晶振或陶瓷谐振器模式
- 3. XT——中等增益晶振或陶瓷谐振振荡器模式
- 4. HS——高增益晶振或陶瓷谐振模式。
- 5. RC——外部阻容 (RC), Fosc/4 输出到 RA4
- 6. RCIO——外部阻容 (RC), I/O 在 RA4 上
- 7. INTOSC——内部振荡器, Fosc/4 输出到 RA4 且 I/O 在 RA5 上
- 8. INTOSCIO——内部振荡器, I/O 在 RA4 和 RA5 上。

通过配置字寄存器的 FOSC<2:0> 位来配置时钟源模式 (见 12.0 "CPU 的特殊功能")。内部时钟可用两个振荡器产生。HFINTOSC 是高频率的已校准振荡器。LFINTOSC 是低频率的未校准振荡器。





3.2 时钟源模式

时钟源模式可分为外部和内部模式。

外部时钟模式依靠外部电路提供时钟源。例如,振荡器模块(EC模式)、石英晶体谐振器或陶瓷谐振器(LP、XT和HS模式)以及阻容(RC模式)电路。

内部时钟源内置于 PIC12F635/PIC16F636/639 中。器件有两个内部振荡器: 一个是 8 MHz 高频内部振荡器 (HFINTOSC), 另一个是 31 kHz 低频内部振荡器 (LFINTOSC)。

可通过系统时钟选择(SCS)位,在外部或内部时钟源 之间选择系统时钟(见 **3.5 "时钟切换"**)。

3.3 外部时钟模式

3.3.1 振荡器起振定时器 (OST)

如果 PIC12F635/PIC16F636/639 配置为 LP、XT 或 HS 模式,在上电复位 (POR) 和上电延时定时器 (PWRT) 到期 (如果配置了)后,或从休眠中唤醒时,振荡器起振定时器 (OST) 对来自 OSC1 引脚的振荡计数 1024次。在此期间,程序计数器不递增,程序执行暂停。OST 确保使用石英晶体谐振器或陶瓷谐振器的振荡器电路已经启动并向 PIC12F635/PIC16F636/639 提供稳定的系统时钟信号。

当在时钟源之间切换时,需要一定的延时以使新时钟稳定。表 3-1 给出了振荡器延时的例子。

为了使外部振荡器起振与代码执行之间的延时最小,可选择双速时钟启动模式(见 **3.6 "双速时钟启动模式"**)。

表 3-1: 振荡器延时示例


切换自	切换到	频率	振荡器延时
休眠 /POR	LFINTOSC HFINTOSC	31 kHz 125 kHz-8 MHz	5 μs-10 μs (近似值)
休眠 /POR	EC, RC	DC – 20 MHz	CPU 启动
LFINTOSC (31 kHz)	EC, RC	DC – 20 MHz	
休眠 /POR	LP, XT, HS	31 kHz-20 MHz	1024 个时钟周期 (OST)
LFINTOSC (31 kHz)	HFINTOSC	125 kHz-8 MHz	1 μs (近似值)

3.3.2 EC 模式

外部时钟(EC)模式允许外部产生的逻辑电平作为系统时钟源。工作在此模式下时,外部时钟源连接到OSC1引脚,RA4引脚可用作通用I/O。图 3-2 给出了EC 模式的引脚连接。

当选取 EC 模式时,振荡器起振定时器 (OST)被禁止。因此,上电复位 (POR) 后或者从休眠中唤醒后的操作不存在延时。因为 PIC12F635/PIC16F636/639 的设计是完全静态的,停止外部时钟输入将使器件暂停工作并保持所有数据完整。当再次启动外部时钟时,器件恢复工作,就好像没有停止过一样。

图 3-2: 工作在外部时钟 (EC) 模式下



3.3.3 LP、XT、HS 模式

LP、XT 和 HS 模式,支持连接到 OSC1 和 OSC2 引脚的石英晶体谐振器或陶瓷谐振器的使用(图 3-1)。模式选择内部反相放大器的低、中或高增益设定,以支持各种谐振器类型及速度。

LP 振荡器模式选择内部反相放大器的最低增益设定。 LP模式的电流消耗是三种模式中最小的。该模式适用于 驱动要求低驱动电平的谐振器,例如,音叉式晶振。


XT 振荡器模式选择内部反相放大器的中等增益设定。 XT 模式的电流消耗在三种模式中居中。XT 模式较适用 于驱动具备中等驱动电平规格要求的谐振器,例如,低 频 AT 切割石英晶体谐振器。

HS 振荡器模式选择内部反相放大器的最高增益设定。 HS 模式的电流消耗在三种模式中最大。HS 模式较适用 于驱动需要高驱动设定的谐振器,例如,高频 AT 切割 石英晶体谐振器或陶瓷谐振器。

图 3-3和图 3-4分别给出了石英晶体谐振器和陶瓷谐振器的典型电路。

图 3-3:

工作在石英晶振模式下 (LP、XT或HS)



注


- **1:** 对于低驱动电平的石英晶振,可能需要串联 一个电阻 (**Rs**)。
 - **2:** RF 的值随选取的振荡模式而变化(典型值在 $2 M\Omega$ 到 10 $M\Omega$ 之间)。

注 **1:** 石英晶振的特征将随类型、封装和制造商 而变化。要了解规格说明和推荐应用,应查 阅制造商提供的数据手册。

2: 应总是在应用预期的 VDD 和温度范围内验证振荡器的性能。

图 3-4:

陶瓷谐振器的工作原理 (XT或 HS 模式)




注

- 1: 对于低驱动电平的陶瓷谐振器,可能需要串联 一个电阻(Rs)。
- **2:** RF 的值随选取的振荡模式而变化 (典型值在 $2 M\Omega$ 到 $10 M\Omega$ 之间)。
- **3.** 对于适当的陶瓷谐振器工作,可能需要并联一个反馈电阻(RP)(典型值 $1 M\Omega$)。


3.3.4 外部 RC 模式

外部阻容(RC)模式支持使用外部 RC 电路。对时钟精度要求不高时,这使设计人员有了很大的频率选择空间,且保持成本最低。外部RC有RC和RCIO两种模式。

在 RC 模式下, RC 电路连接到 OSC1 引脚。OSC2/ CLKOUT 引脚输出为 RC 振荡器频率的 4 分频。该信号 可以用来为外部电路、同步、校准、测试或其他应用需 要提供时钟。图 3-5 所示为 RC 模式的连接图。



在 RCIO 模式下,RC 电路连接到 OSC1 引脚。OSC2 引脚成为额外的通用 I/O 引脚。I/O 引脚成为 PORTA 的bit 4 (RA4)。图 3-6 所示为 RCIO 模式的连接图。



RC 振荡器频率是电源电压、电阻(REXT)和电容(CEXT)值以及工作温度的函数。除此之外,各振荡器单元的频率将随正常电压门限值的变化而变化。而且,不同封装类型之间的导线架(Lead Frame)电容的不同,也将影响振荡频率或需要较低的 CEXT 值。用户还应考虑因所使用的外部 RC 元件的容差所导致的差异。

3.4 内部时钟模式

PIC12F635/PIC16F636/639 由两个独立的内部振荡器,可配置或选取为系统时钟源。

- 1. **HFINTOSC** (高频内部振荡器)在出厂时已校准,工作频率为 8 MHz。使用 OSCTUNE 寄存器 (寄存器 3-1),可通过软件调整 HFINTOSC 的频率,调整范围为 ±12%。
- 2. **LFINTOSC**(低频内部振荡器)未经校准,工作 频率约为 31 kHz。

使用内部振荡器频率选择(IRCF)位,可用软件来选择系统时钟速度。

通过系统时钟选择(SCS)位,可选取外部或内部时钟源为系统时钟(见 **3.5 "时钟切换"**)。

3.4.1 LFINTOSC 和 LFINTOSCIO 模式

当在配置字寄存器 (寄存器 12-1) 中使用振荡器选择 (FOSC) 位对器件进行设置时,在 LFINTOSC 和 LFINTOSCIO 模式下配置内部振荡器为系统时钟源。

在 LFINTOSC 模式下,OSC1 引脚可用作通用 I/O。OSC2/CLKOUT 引脚输出所选内部振荡器频率的 4 分频。CLKOUT 信号可用来为外部电路、同步、校准、测试或其他应用需求提供时钟。

在 LFINTOSCIO 模式下, OSC1 和 OSC2 引脚可用作 通用 I/O。

3.4.2 HFINTOSC

高频内部振荡器 (HFINTOSC) 是出厂时已校准的8 MHz 内部时钟源。使用 OSCTUNE 寄存器 (寄存器 3-1),可用软件调整 HFINTOSC 的频率,调整范围约为 ±12%。

HFINTOSC 的输出连接到后分频器和多路复用器 (见图 3-1)。使用 IRCF 位,可用软件选择七个频率之一(见 3.4.4 "频率选择位")。

通过选择 8 MHz 到 125 kHz 之间的任一频率(IRCF \neq 000)作为系统时钟源(SCS = 1),或当双速启动使能时(IESO = 1 且 IRCF \neq 000),HFINTOSC 将被使能。

HF 内部振荡器(HTS)位(OSCCON<2>)表明HFINTOSC是否稳定。

3.4.2.1 OSCTUNE 寄存器

HFINTOSC 在出厂时已经校准,可通过 OSCTUNE 寄存器 (寄存器 3-1) 在软件中进行调节。

OSCTUNE 寄存器调节范围约为 ±12%。OSCTUNE 寄存器的缺省值为 0。这个值是一个 5 位的 2 的补码。由于制造工艺的差异,可能无法确定单调性和频率步进。

当 OSCTUNE 寄存器被修改时, HFINTOSC 频率将开始转变为新频率。 HFINTOSC 时钟将在1 ms之内稳定。转变期间,代码将继续执行。是否已发生频率转变并无明确的指示。

OSCTUNE不影响LFINTOSC频率。依赖于LFINTOSC时钟源频率的功能,如上电延时定时器(PWRT)、看门狗定时器(WDT)、故障保护时钟监控器(FSCM)以及外设等,其工作不受频率改变的影响。

寄存器 3-1: OSCTUNE——振荡器调节寄存器 (地址: 90h)

U-0	U-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
_	_	_	TUN4	TUN3	TUN2	TUN1	TUN0
bit 7							bit 0

bit 7-5 未用: 读为 0

bit 4-0 **TUN<4:0>:** 频率调节位

01111 = 最大频率

01110 =

•

•

00001 =

00000 = 振荡器模块运行在经过校准的频率上

11111 =

•

•

10000 = 最小频率

图注:

R = 可读位 W = 可写位 U = 未用位, 读为 0

-n = POR 值 1 = 置 1 0 = 清零 x = 未知

3.4.3 LFINTOSC

低频内部振荡器(LFINTOSC)是未经校准的 31 kHz (近似值) 内部时钟源。

LFINTOSC 的输出连接到后分频器和多路复用器 (见图 3-1)。使用IRCF位,可用软件选取31 kHz(见 3.4.4 "频率选择位")。 LFINTOSC 还是上电延时定时器 (PWRT)、看门狗定时器 (WDT)以及故障保护时钟监控器 (FSCM)的时钟源。

通过选取 31 kHz (IRCF = 000) 为系统时钟源 (SCS = 1),或者使能下列任一项时, LFINTOSC 将被使能:

- 双速启动 (IESO = 1 且 IRCF = 000)
- · 上电延时定时器 (PWRT)
- 看门狗定时器 (WDT)
- 故障保护时钟监控器 (FSCM)

LF 内部振荡器(LTS)位(OSCCON<1>)表明了 LFINTOSC 是否稳定。

3.4.4 频率选择位

8 MHz HFINTOSC 和 31 kHz LFINTOSC 的输出连接到后分频器和多路复用器(见图 3-1)。内部振荡器频率选择位,IRCF<2:0>(OSCCON<6:4>),选择内部振荡器的频率输出。可用程序选择下列 8 个频率之一:

- 8 MHz
- 4 MHz (复位后的缺省值)
- 2 MHz
- 1 MHz
- 500 kHz
- 250 kHz
- 125 kHz
- 31 kHz 注:

任一复位后, IRCF 位设置为 110 且频率选择设置为 4 MHz。用户可修改 IRCF 选择不同的频率。

3.4.5 HFINTOSC 和 LFINTOSC 时钟切换时序

当在 LFINTOSC 和 HFINTOSC 之间切换时,为了省电起见新的振荡器可能已经关闭。如果是这样的话,IRCF 位被修改之后、频率选择生效之前,存在 10 ms 的延时。LTS/HTS 位将反映 LFINTOSC 和 HFINTOSC 振荡器的当前激活状态。频率选择时序如下:

- 1. IRCF 位被修改。
- 2. 如果新时钟是关闭的, 开始 10 ms 的时钟启动延时。
- 3. 时钟切换电路等待当前时钟下降沿的到来。
- 4. CLKOUT 保持为低,时钟切换电路等待新时钟的上升沿。
- 5. 现在 CLKOUT 连接到新时钟。 HTS/LTS 位根据 要求被更新。
- 6. 时钟切换完成。

如果选取的内部振荡器速度在8 MHz至125 kHz之间,选取新频率不存在启动延时。这是因为新旧频率都来自于经过后分频器和多路复用器的 HFINTOSC。

注: 必须确保选取了有效的电压或频率。详情 请参见电压—频率图(图 15-2、图 15-3 和 图 15-4)。

3.5 时钟切换

使用系统时钟选择(SCS)位,可用软件在外部及内部时钟源之间切换系统时钟源。

3.5.1 系统时钟选择 (SCS) 位

系统时钟选择(SCS)位(OSCCON<0>)选择用于CPU和外设的系统时钟源。

SCS = 0 时,系统时钟源由配置字寄存器(寄存器 12-1)中 FOSC<2:0> 位的配置决定。

当 SCS = 1 时,根据 IRCF 位所选的内部振荡器频率选定系统时钟源。复位后, SCS 总是被清零。

注: 任何自动时钟切换 (可能产生自双速启动或故障保护时钟监控器) 都不更新 SCS 位。用户可监控 OSTS (OSCCON<3>)以确定当前系统时钟源。

3.5.2 振荡器起振超时状态位

振荡器起振超时状态(OSTS)位(OSCCON<3>),表明了系统时钟是来自外部时钟源(通过 FOSC 位定义),或者是来自内部时钟源。 OSTS 还特别表明了在LP、XT 或 HS 模式下,振荡器起振定时器(OST)是否已经超时。

3.6 双速时钟启动模式

双速启动模式通过最大限度地缩短外部振荡器起振与代码执行之间的延时,进一步节省了功耗。对于频繁使用休眠模式的应用,双速启动模式将在器件唤醒后除去外部振荡器的起振时间,从而可降低器件的总体功耗。

双速模式使得应用能够从休眠中唤醒,将 INTOSC 用作时钟源执行数条指令,然后再返回休眠状态而无需等待主振荡器的稳定。

注: 执行 SLEEP 指令将中止振荡器起振时间, 并使 OSTS 位 (OSCCON<3>) 保持清零。 当 PIC12F635/PIC16F636/639 配置为 LP、XT 或 HS 模式时,振荡器起振定时器(OST)使能(见 3.3.1 "振荡器起振定时器(OST)")。 OST 定时器将暂停程序执行,直到完成 1024 次振荡计数。双速启动模式在 OST 计数时使用内部振荡器进行工作,使代码执行的延时最大限度地缩短。当 OST 计数到 1024 且 OSTS 位(OSCCON<3>)置 1 时,程序执行切换至外部振荡器。

3.6.1 双速启动模式配置

通过如下设定来配置双速启动模式:

- IESO = 1 (CONFIG<10>) 内部 / 外部切换位。
- SCS = 0.
- FOSC 配置为 LP、XT 或 HS 模式。
- 在下列操作之后, 进入双速启动模式:
 - 上电复位后(POR)以及在 PWRT 到期 (使能时)后
 - 从休眠中唤醒。

如果外部时钟振荡器配置为除 LP、XT 或 HS 模式以外的任一模式,那么双速启动将被禁止。这是因为,POR 后或从休眠中退出时,外部时钟振荡器不需要稳定时间。


3.6.2 双速启动顺序

双速启动顺序如下:

- 1. 从上电复位或休眠中唤醒。
- 2. 使用内部振荡器以 IRCF (OSCCON<6:4>) 位 设置的频率开始执行指令。
- 3. OST 使能, 计数 1024 个时钟周期。
- 4. OST 时间到, 等待内部振荡器的下降沿。
- 5. OSTS 置 1。
- 6. 系统时钟保持为低,直到新时钟下一个下降沿的 到来(LP、XT或 HS 模式)。
- 7. 系统时钟切换到外部时钟源。


3.6.3 检查外部 / 内部时钟状态

通过检查 OSTS 位(OSCCON<3>)的状态,可以确 认器件 PIC12F635/PIC16F636/639 是否如配置字寄存器寄存器 12-1)中定义的那样运行在外部时钟源下,还 是运行在内部振荡器下。



3.7 故障保护时钟监控器

故障保护时钟监控器(FSCM)的设计是使器件在出现振荡器故障时仍然能够继续工作。FSCM 能够在器件退出复位或休眠状态以及振荡器起振延时定时器(OST)到期后的任一时刻检测振荡器故障。



FSCM 功能通过将配置字寄存器 (寄存器 12-1) 中FCMEN 位置 1 来使能。FSCM 功能可用于所有外部时钟选项(LP、XT、HS、EC、RC或 I/O 模式)。

当外部时钟出现故障时,FSCM将OSFIF位(PIR1<2>)置 1,并在 OSFIE 位(PIE1<2>)为 1 时产生振荡器故障中断。器件将把系统时钟切换到内部振荡器。系统时钟继续来自内部振荡器,直到外部时钟恢复正常且从故障保护状态中退出。

内部振荡器的频率取决于 IRCF 位 (OSCCON<6:4>)的值。进入故障保护状态时,OSTS 位 (OSCCON<3>)自动清零,表明内部振荡器激活且 WDT 清零。 SCS 位 (OSCCON<0>) 不被更新。使能 FSCM 位不影响 LTS 位。

TOSC 时钟除以 64, 就产生了 FSCM 采样时钟。这将使 FSCM 采样时钟之间有足够的间隔产生系统时钟边沿。图 3-8 给出了 FSCM 框图。


在采样时钟的上升沿,监控锁存器(CM = 0)将被清零。在主系统时钟的下降沿,监控锁存器将被置 1 (CM = 1)。当采样时钟的下降沿产生而监控锁存器未置 1 的情况发生时,就检测到时钟故障。当 FSCM 使能时,预先分配的内部振荡器将被使能, IRCF 将反映这一情况。

- 注 1: 当故障保护时钟监控器模式使能时,双速 启动就自动使能。
 - 2: 主时钟频率 ≤~488 Hz 时, FSCM 将视其 为故障。缓慢启动的振荡器可能导致 FCSM 中断。

3.7.1 故障保护条件清除

必须先清除故障保护条件才能清除 OSFIF 标志位。

复位、SLEEP 指令执行,或 SCS 位修改后,故障保护条件被清除。当处于故障保护状态时,PIC12F635/PIC16F636/639 使用内部振荡器作为系统时钟源。可无需退出故障保护状态,修改 IRCF 位(OSCCON<6:4>)调整内部振荡器频率。



3.7.2 复位或从休眠中唤醒

FSCM 设计为能够在器件退出复位或休眠状态以及振荡器起振延时定时器(OST)到期后的任一时刻检测振荡器故障。如果外部时钟为 EC 或 RC 模式,出现上述情况后将立即开始监控。

对于 LP、XT 或 HS 模式,外部振荡器所需的起振时间可能比 FSCM 采样时钟时间长得多,否则就可能误检测到时钟故障(见图 3-9)。为了防止出现这样的情况,内部振荡器将被自动地配置为系统时钟,直到外部时钟稳定(OST 超时)为止。这与双速启动模式完全相同。一旦外部振荡器稳定,LFINTOSC 又将再次作为 FSCM源。

注: 由于振荡器起振时间的范围变化较大,在振荡器起振期间(即,从复位或休眠中退出时),故障保护电路不处于激活状态。经过一段适当的时间后,用户应检查 OSTS位(OSCCON<3>),以验证振荡器是否已经成功起振和系统时钟是否切换成功。

寄存器 3-2: OSCCON——振荡器控制寄存器 (地址: 8Fh)

U-0	R/W-1	R/W-1	R/W-0	R-1	R-0	R-0	R/W-0
_	IRCF2	IRCF1	IRCF0	OSTS ⁽¹⁾	HTS	LTS	SCS

bit 7

bit 7 未用: 读为 0

bit 6-4 IRCF<2:0>: 内部振荡器标称频率选择位

000 = 31 kHz 001 = 125 kHz 010 = 250 kHz 011 = 500 kHz 100 = 1 MHz 101 = 2 MHz 110 = 4 MHz 111 = 8 MHz

bit 3 **OSTS**: 振荡器起振超时状态位 ⁽¹⁾

1 = 器件运行在 FOSC<2:0> 定义的外部系统时钟之下

0 = 器件运行在内部系统时钟之下(HFINTOSC 或 LFINTOSC)

bit 2 HTS: HFINTOSC (高频 – 8 MHz 至 125 kHz) 状态位

1 = HFINTOSC 稳定 0 = HFINTOSC 不稳定

bit 1 LTS: LFINTOSC (低频 – 31 kHz) 状态位

1 = LFINTOSC 稳定 0 = LFINTOSC 不稳定

bit 0 SCS: 系统时钟选择位

1 = 内部振荡器用于系统时钟 0 = 时钟源由 FOSC<2:0> 决定

注 1: 双速启动且选定 LP、XT 或 HS 为振荡器模式时,或者故障保护模式使能时,该位 将复位为 0。

图注:

R = 可读位 W = 可写位 U = 未用位, 读为 0

-n = POR 值 1 = 置 1 0 = 清零 x = 未知

表 3-2: 与时钟源相关的寄存器汇总

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOD/ WUR 时的值	其他 复位值
0Ch	PIR1	EEIF	LVDIF	CRIF	C2IF	C1IF	OSFIF	_	TMR1IF	0000 00-0	0000 00-0
8Ch	PIE1	EEIE	LVDIE	CRIE	C2IE	C1IE	OSFIE	_	TMR1IE	0000 00-0	0000 00-0
8Fh	OSCCON		IRCF2	IRCF1	IRCF0	OSTS	HTS	LTS	SCS	-110 x000	-110 x000
90h	OSCTUNE		_	_	TUN4	TUN3	TUN2	TUN1	TUN0	0 0000	u uuuu
2007h ⁽¹⁾	CONFIG	CPD	CP	MCLRE	PWRTE	WDTE	FOSC2	FOSC1	FOSC0	_	_

图注: x =未知, u =不变, — = 未用单元, 读为 0。振荡器不使用阴影单元。

注 1: 配置字寄存器位的全部操作,清参见寄存器 12-1。

4.0 I/O 端口

器件有多达 12 个可用的通用 I/O 引脚。根据外设的使能情况,部分甚至全部引脚可能不能用于通用 I/O。通常而言,当某个外设使能时,其相关引脚可能不能用作通用 I/O 引脚。

4.1 PORTA 和 TRISA 寄存器

PORTA 是 6 位宽的双向 I/O 端口,对应的数据方向控制 寄存器是 TRISA (寄存器 4-4)。将某一 TRISA 位置 1 (= 1),将使对应的 PORTA 引脚成为输入 (即,使相应输出驱动呈高阻状态)。清除 TRISA 位 (= 0),将使对应的 PORTA 引脚成为输出 (即,将输出锁存器的内容加载至选中的引脚上)。 RA3 是个例外,仅可作为输入引脚,其 TRIS 位总是读为 1。例 4-1 显示了如何初始化 PORTA。

读取 PORTA 端口寄存器 (寄存器 4-3) 将读出相应引脚的电平状态,而对其进行写操作则是写入其数据锁存器。所有写操作都是"读一修改一写"操作。因此,对端口的写操作意味着总是先读端口引脚电平状态,然后修改这个值,最后再写入该端口的数据锁存器。当MCLRE = 1 时,RA3 读为 0。

TRISA 寄存器控制着 PORTA 引脚的方向,即使它们用作模拟输入引脚。当引脚用于模拟输入时,用户应确保TRISA 中的各位保持置 1。对配置为模拟输入的 I/O 引脚,总是读为 0。

注: 必须对 CMCON0 (19h) 寄存器进行初始 化,以将模拟通道配置为数字输入。配置 为模拟输入的引脚总是读为 0。

例 4-1: 初始化 PORTA

BCF	STATUS, RPO	;Bank 0
BCF	STATUS, RP1	;
CLRF	PORTA	;Init PORTA
MOVLW	07h	;Set RA<2:0> to
MOVWF	CMCON0	;digital I/O
BSF	STATUS, RPO	;Bank 1
BCF	STATUS, RP1	;
MOVLW	0Ch	;Set RA<3:2> as inputs
MOVWF	TRISA	;and set RA<5:4,1:0>
		;as outputs
BCF	STATUS, RP0	;Bank 0
BCF	STATUS, RP1	;

4.2 引脚的其他功能

PIC12F635/PIC16F636/639中每个PORTA引脚都具有电平变化中断功能和弱上拉/下拉功能。RAO 有超低功耗唤醒功能。以下三节将对这些功能进行介绍。

4.2.1 弱上拉 / 下拉

除RA3外的每个PORTA引脚,都具有内部弱上拉和下拉功能。对于单独的端口位,WDA位选择是上拉还是下拉。单独的控制位控制上拉或下拉的开闭。当端口引脚配置为输出、用于其他功能或上电复位时,这些上拉/下拉都将自动关闭,将RAPU位(OPTION_REG<7>)置1。在配置字寄存器中配置为MCLR时,RA3上弱上拉被使能;在编程模式下,当检测到高压时,弱上拉被禁止,从而降低经由RA3的电流消耗。

注: PORTA = GPIO TRISA = TRISIO

寄存器 4-1: WDA——弱上拉 / 下拉寄存器 (地址: 97h)

U-0	U-0	R/W-1	R/W-1	U-0	R/W-1	R/W-1	R/W-1
_	_	WDA5	WDA4	_	WDA2	WDA1	WDA0

bit 7

bit 7-6 **未用**: 读为 0

bit 5-4 WDA<5:4>: 上拉/下拉选择位

1 = 选取上拉 0 = 选取下拉

bit 3 未用: 读为 0

bit 2-0 WDA<2:0>: 上拉 / 下拉选择位

1 = 选取上拉 0 = 选取下拉

注 1: 仅在全局 RAPU 位使能时、引脚处于输入模式 (TRIS = 1)、单独的 WDA 位被使能 (WDA = 1) 且引脚没有被配置为模拟输入或时钟功能时,弱上拉 / 下拉器件才被使能。

2: 当在配置字寄存器中引脚配置为 MCLR 时,而且器件没有处于编程模式时,RA3 上拉被使能。

图注:

R =可读 W =可写 U =未用, 读为 0

寄存器 4-2: WPUDA——弱上拉 / 下拉方向寄存器 (地址: 95h)

U-0	U-0	R/W-1	R/W-1	U-0	R/W-1	R/W-1	R/W-1
_	_	WPUDA5 ⁽³⁾	WPUDA4 ⁽³⁾	_	WPUDA2	WPUDA1	WPUDA0
bit 7							bit 0

bit 7-6 未用: 读为 0

bit 5-4 WPUDA<5:4>: 上拉 / 下拉方向选择位 (3)

1 = 上拉 / 下拉使能 0 = 上拉 / 下拉禁止

bit 3 未用: 读为 0

bit 2-0 WPUDA<2:0>: 上拉 / 下拉方向选择位

1 = 上拉 / 下拉使能 0 = 上拉 / 下拉禁止

注 1: 仅在全局 RAPU 位使能时、引脚处于输入模式(TRIS = 1)、单独的 WPUDA 位被 使能(WPUDA = 1)且引脚没有被配置为模拟输入或时钟功能,弱上拉 / 下拉方向 器件使能。

- 2: 当在配置字寄存器中引脚配置为 MCLR 时,而且器件没有处于编程模式时,RA3 上 拉被使能。
- **3:** 如果 INTOSC 使能且 T1OSC 禁止,可以写 WPUDA5 位,否则,不能写 WPUDA5 位,其读为 1。当 WPUDA4 位未被配置为 OSC2 时可写;否则,不能写 WPUDA4 位,其读为 1。

图注:

R = 可读位 W = 可写位 U = 未用位, 读为 0

寄存器 4-3: PORTA——PORTA 寄存器 (地址: 05h)

U-0	U-0	R/W-x	R/W-x	R-x	R/W-x	R/W-0	R/W-0
_	_	RA5	RA4	RA3	RA2	RA1	RA0

bit 7 bit 0

bit 7-6: 未用: 读为 0

bit 5-0: RA<5:0>: PORTA I/O 引脚

1 = 端口引脚 > VIH 0 = 端口引脚 < VIL

图注:

R = 可读位 W = 可写位 U = 未用位, 读为 0

寄存器 4-4: TRISA——PORTA 三态寄存器 (地址: 85h)

U-0	U-0	R/W-1	R/W-1	R-1	R/W-1	R/W-1	R/W-1
_	_	TRISA5 ⁽²⁾	TRISA4 ⁽²⁾	TRISA3 ⁽¹⁾	TRISA2	TRISA1	TRISA0
bit 7							bit 0

bit 7-6: 未用: 读为 0

bit 5-0: TRISA<5:0>: PORTA 三态控制位 (1,2)

1 = PORTA 引脚配置为输入 (三态)

0 = PORTA 引脚配置为输出。

注 1: TRISA<3> 总是读为 1。

2: 在 XT、 HS 和 LP 振荡器模式下, TRISA<5:4> 总是读为 1。

图注:

R =可读位 W =可写位 U =未用位,读为0

4.2.2 电平变化中断

每个 PORTA 引脚都被单独配置具有电平变化中断功能。控制位,IOCAx,用于允许或禁止各引脚的中断功能(见寄存器 4-5)。电平变化中断功能在上电复位时被禁止。

对于允许了电平变化中断功能的引脚,其值将与上次读取的 PORTA 的旧锁存值相比较。所有与上次读取值不匹配的输出进行或运算,运算结果用来设置 INTCON 寄存器(寄存器 2-3)中的 PORTA 电平变化中断标志位(RAIF)。

该中断可唤醒处于休眠状态中的器件。用户在中断服务 例程中可通过以下方式清除该中断:

- a) 任何对PORTA的读或写。这将终止不匹配条件, 然后:
- b) 清除标志位 RAIF。

不匹配条件仍会将 RAIF 标志位置 1。读 PORTA 将结束不匹配条件,允许标志位 RAIF 被清零。保持上一次读取值的锁存器不受 MCLR 或 BOD 复位的影响。在这些复位之后,如果存在不匹配情况, RAIF 标志还将继续被置 1。

注: 当读操作正在执行时发生了I/O引脚电平变 化(Q2 周期的起始时刻),则 RAIF 中断 标志位可能不会被置 1。

寄存器 4-5: IOCA——电平变化中断 PORTA 寄存器 (地址: 96h)

U-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
_	_	IOCA5 ⁽²⁾	IOCA4 ⁽²⁾	IOCA3 ⁽³⁾	IOCA2	IOCA1	IOCA0
bit 7	•						bit 0

bit 7-6 未用: 读为 0

bit 5-0 **IOCA<5:0>**: 电平变化中断 PORTA 控制位 (2,3)

1 = 允许电平变化中断 (1) 0 = 禁止电平变化中断

注 1: 要使各中断能够被识别,必须使能全局中断使能控制位 (GIE)。

2: 在 XT、 HS 和 LP 振荡器模式下, IOCA<5:4> 总是读为 0。

3: 当 WUR 被使能且器件处于休眠状态时, IOCA<3> 被忽略。

图注:

R = 可读位 W = 可写位 U = 未用位, 读为 0

4.2.3 超低功耗唤醒

RAO 上的超低功耗唤醒(ULPWU)功能允许缓慢下降的电压能够在RAO 上产生电平变化中断,同时不消耗很大的电流。将 ULPWUE 位(PCON<5>)置 1 将选取超低功耗唤醒模式。这将产生一个小的灌电流,可用来对 RAO 上电容器进行放电。

为了使用此功能,RAO 引脚配置成输出 1 以便对电容充电,允许 RAO 的电平变化中断,且 RAO 配置为输入。将 ULPWUE 位置 1 以开始放电,并执行 SLEEP 指令。当 RAO 上电压下降到低于 VIL 时,将产生中断,将器件唤醒。中断事件发生时,根据 GIE 位(INTCON<7>)的状态,器件要么跳转到中断矢量(0004h),要么执行下一条指令。更多信息,请参见 4.2.2 "电平变化中断"和 12.9.3 "PORTA 中断"。

该功能提供了一种周期性将器件从休眠中唤醒的低功耗方法。休眠时间取决于 RA0 上 RC 电路的放电时间。超低功耗唤醒模块的初始化,请参见例 4-2。

电路中的串联电阻为 RAO 引脚提供过流保护,同时允许使用软件校准休眠时间(见图 4-1)。可使用一个定时器测量电容器的充放电时间。然后调节充电时间,以提供所需的中断延时。此方法将对温度、电压和元件精度的影响进行补偿。超低功耗唤醒外设还可配置为简单的可编程低压检测功能或温度传感器。

注: 更多信息,请参见应用笔记 AN879 "Using the Microchip Ultra Low-Power Wake-up Module" (DS00879)。

例 4-2: 超低功耗唤醒初始化

BCF	STATUS, RPO	;Bank 0
BCF	STATUS, RP1	;
BSF	PORTA,0	;Set RAO data latch
MOVLW	H'7'	;Turn off
MOVWF	CMCON0	; comparators
BSF	STATUS, RPO	;Bank 1
BCF	STATUS, RP1	;
BCF	TRISA,0	Output high to
CALL	CapDelay	; charge capacitor
BSF	PCON, ULPWUE	;Enable ULP Wake-up
BSF	IOCA,0	;Select RA0 IOC
BSF	TRISA,0	;RAO to input
MOVLW	B'10001000'	;Enable interrupt
MOVWF	INTCON	; and clear flag
SLEEP		;Wait for IOC
ı		


4.2.4 引脚说明和引脚图

每个 PORTA 引脚都与其他功能复用。这里将简要说明 引脚及其复合功能。各功能的具体信息(如比较器), 请参见本数据手册中的相关章节。

4.2.4.1 RA0/C1IN+/ICSPDAT/ULPWU

图 4-1 给出了此引脚的引脚图。RAO 引脚配置为下列功能之一:

- 通用 I/O
- 连接至比较器的模拟输入
- 在线串行编程 (In-Circuit Serial Programming™) 数据
- 超低功耗唤醒的模拟输入



4.2.4.2 RA1/C1IN-/VREF/ICSPCLK

图 4-2 给出了此引脚的引脚图。RA1 引脚可配置为下列功能之一:


- 通用 I/O
- 连接至比较器的模拟输入
- 在线串行编程时钟

RA1 引脚框图 图 4-2: 输入模式 (1) 数据总线 Q WR Q WPUDA RAPU RD WPUDA D Q Vss WR СK Q WDA RD WDA Q WR CK Q PORTA Q D WR TRISA ▼ Vss CK Q 输入模式(1) RD TRISA RD PORTA D Q Q D WR СK Q IOCA - Q3 ΕN RD IOCA Q D ΕN 电平变化 中断 RD PORTA 至比较器 注 1: 比较器模式决定模拟输入模式。

4.2.4.3 RA2/T0CKI/INT/C1OUT

图 4-3 给出了此引脚的引脚图。RA2 引脚可配置为下列功能之一:


- 通用 I/O
- TMR0 的时钟输入
- 外部边沿触发的中断
- 来自比较器的数字输出



4.2.4.4 RA3/MCLR/VPP

图 4-4给出了引脚图。RA3引脚可配置为下列功能之一:

- 通用输入
- 带弱上拉的主清零复位
- 程序模式入口的高压检测



4.2.4.5 RA4/T1G/OSC2/CLKOUT

图 4-5 所示为此引脚的引脚图。RA4 引脚可配置为下列功能之一:

- 通用 I/O
- TMR1 门控输入
- 晶振/谐振器连接
- 时钟输出

图 4-5: RA4 框图 数据总线 Q CLK⁽¹⁾ 模块 VDD WR Q WPUDA RAPU RD WPUDA 弱 D Q Vss WR ÇK Q WDA 振荡器 RD OSC1 电路 WDA Vdd CLKOUT Fosc/4 D Q \times WR I/O 引展 Q PORTA CLKOUT Q INTOSC/ RC/EC⁽²⁾ WR ÇK Q TRISA CLKOUT 使能 RD TRISA XTAL RD PORTA Q D Q WR Q IOCA ΕN Q3 RD IOCA D a ΕN 电平变化 RD PORTA T1G 至 Timer1 注 振荡器模式为XT、HS、LP和LPTMR1,且CLKOUT **使能**。 2: 具有 CLKOUT 选项。

4.2.4.6 RA5/T1CKI/OSC1/CLKIN

图 4-6 所示为此引脚的引脚图。RA5 引脚可配置为下列功能之一:

- 通用 I/O
- TMR1 时钟输入
- 晶振/谐振器连接
- 时钟输入




表 4-1: PORTA 相关寄存器汇总

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/I	-	其 复位	
05h	PORTA	_	_	RA5	RA4	RA3	RA2	RA1	RA0	xx	xx00	uu	uu00
0Bh/ 8Bh	INTCON	GIE	PEIE	T0IE	INTE	RAIE	TOIF	INTF	RAIF	0000	0000	0000	0000
0Eh	TMR1L	16 位 TM	6 位 TMR1 寄存器低位字节的保持寄存器									uuuu	uuuu
0Fh	TMR1H	16 位 TM	16 位 TMR1 寄存器高位字节的保持寄存器								xxxx	uuuu	uuuu
10h	T1CON	T1GINV	TMR1GE	T1CKPS1	T1CKPS0	T10SCEN	T1SYNC	TMR1CS	TMR10N	0000	0000	uuuu	uuuu
1Ah	CMCON1	_	_	_	_	_	_	T1GSS	C2SYNC		10		10
19h	CMCON0	C2OUT	C1OUT	C2INV	C1INV	CIS	CM2	CM1	CM0	0000	0000	0000	0000
81h	OPTION_REG	RAPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0	1111	1111	1111	1111
85h	TRISA	_	1	TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0	11	1111	11	1111
95h	WPUDA	_	1	WPUDA5	WPUDA4	1	WPUDA2	WPUDA1	WPUDA0	11	-111	11	-111
96h	IOCA	_		IOCA5	IOCA4	IOCA3	IOCA2	IOCA1	IOCA0	00	0000	00	0000
97h	WDA	_	_	WDA5	WDA4	_	WDA2	WDA1	WDA0	11	-111	11	-111

图注: x =未知,u =不变,- =未用单元,读为 0。 PORTA 不使用阴影单元。

4.3 PORTC

PORTC 是通用 I/O 端口,由 6 个双向引脚组成。引脚可配置为数字 I/O 或连接到比较器的模拟输入。有关每个功能的具体信息,请参见本数据手册中的有关章节。

注: 必须初始化 CMCON0 (19h) 寄存器,以 将某个模拟通道配置为数字输入。配置为 模拟输入的引脚总是读为 0。

例 4-3: 初始化 PORTC

<u> </u>	, , , , , , , , , , , , , , , , , , ,	47H10. 0.1.0
BCF	STATUS, RPO	;Bank 0
BCF	STATUS, RP1	;
CLRF	PORTC	;Init PORTC
MOVLW	07h	;Set RC<4,1:0> to
MOVWF	CMCON0	;digital I/O
BSF	STATUS, RPO	;Bank 1
BCF	STATUS, RP1	
MOVLW	0Ch	;Set RC<3:2> as inputs
MOVWF	TRISC	;and set RC<5:4,1:0>
		;as outputs
BCF	STATUS, RP0	;Bank 0
BCF	STATUS, RP1	;

4.3.1 RC0/C2IN+


RC0 引脚可配置为下列功能之一:

- 通用 I/O
- 连接至比较器的模拟输入

4.3.2 RC1/C2IN-

RC1 引脚可配置为下列功能之一:

- 通用 I/O
- 至比较器的模拟输入



4.3.3 RC2


RC2 引脚可配置为通用 I/O。

4.3.4 RC3

RC3 引脚可配置为通用 I/O。

4.3.5 RC5


RC5 引脚可配置为通用 I/O。



4.3.6 RC4/C2OUT

RC4 引脚可配置为下列功能之一:

- 通用 I/O
- 来自比较器的数字输出



寄存器 4-6: PORTC——PORTC 寄存器 (地址: 07h)

U-0	U-0	R/W-x	R/W-x	R/W-x	R/W-x	R/W-0	R/W-0
_	_	RC5	RC4	RC3	RC2	RC1	RC0

bit 7 bit 0

bit 7-6: 未用: 读为 0

bit 5-0: RC<5:0>: PORTC 通用 I/O 引脚位

1 = 端口引脚 > VIH 0 = 端口引脚 < VIL

图注:

R = 可读位 W = 可写位 U = 未用位, 读为 0

-n = POR 值 1 = 置 1 0 = 清零 x = 未知

寄存器 4-7: TRISC——PORTC 三态寄存器 (地址: 87h)

U-0	U-0	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
_	_	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0
bit 7			•	•	•	•	bit 0

bit 7-6: 未用: 读为 0

bit 5-0: TRISC<5:0>: PORTC 三态控制位

1 = PORTC 引脚配置为输入 (三态)

0 = PORTC 引脚配置为输出

图注:

R = 可读位 W = 可写位 U = 未用位,读为 0

表 4-2: PORTC 相关寄存器汇总

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOD/ WUR 时的值	其他 复位值
07h	PORTC	_	_	RC5	RC4	RC3	RC2	RC1	RC0	xx xx00	uu uu00
19h	CMCON0	C2OUT	C10UT	C2INV	C1INV	CIS	CM2	CM1	CM0	0000 0000	0000 0000
87h	TRISC	_	_	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0	11 1111	11 1111

图注: x =未知, u =不变, — = 未用单元, 读为 0。PORTC 不使用阴影单元。

注:

5.0 TIMER0 模块

Timer0 模块定时器 / 计数器具有如下特点:

- 8 位定时器 / 计数器
- 可读写
- 8 位软件可编程预分频器
- 内部或外部时钟选择
- 从 FFh 到 00h 的溢出中断
- 外部时钟的边沿选择

图 5-1是与WDT共用的Timer0模块和预分频器的框图。

注: Timer0 模块的其他相关信息,可参考《PICmicro[®] 中档单片机系列参考手册》 (DS33023A CN)。

5.1 Timer0 工作原理

通过清零 TOCS 位(OPTION_REG<5>)选择定时器模式。在定时器模式下,Timer0 模块在每个指令周期递增(不带预分频器)。如果对 TMR0 执行写操作,在接下来的两个指令周期 Timer0 禁止递增。用户可将一个调整值写入 TMR0 寄存器来避开这一问题。


通过将 TOCS 位 (OPTION_REG<5>)置 1 选择计数器模式。在计数器模式下, Timer0 模块在 RA2/TOCKI 引脚的每个上升沿或下降沿递增计数。具体是上升沿还是下降沿取决于时钟源边沿选择(TOSE)控制位(OPTION_REG<4>)的设置。清零 TOSE 位选择上升沿。

注: 计数器模式有特定的外部时钟要求。有关特定要求的其他信息可参考《PICmicro[®]中档 MCU 系列参考手册》(DS33023A CN)。

5.2 Timer0 中断

当 TMR0 寄存器定时器 / 计数器从 FFh 至 00h 溢出时,产生 Timer0 中断。此溢出将 T0IF 位(INTCON<2>)置 1。可以通过清零 T0IE 位(INTCON<5>)来屏蔽该中断。在重新允许中断之前,必须在软件中用 Timer0 模块的中断服务程序将 T0IF 位清零。休眠状态下,由于定时器被关闭,所以 Timer0 中断无法唤醒单片机。

图 5-1: TIMER0/WDT 预分频器的框图



5.3 Timer0 与外部时钟配合使用

不使用预分频器时,外部时钟输入等同于预分频器输出。通过对内部相位时钟 Q2 和 Q4 周期的预分频器输出进行采样,可实现TOCKI与内部相位钟的同步。因此,要求 TOCKI 的高电平状态和低电平状态分别保持至少2 Tosc 的时间(以及 20 ns 的小 RC 延时)。请参考其相应器件的电气规范说明。

È: 必须对 **CMCONO** (19h) 进行初始化,以 将模拟通道配置为数字输入。配置为模拟 输入的引脚的读为 **0**。

寄存器 5-1: OPTION_REG——选项寄存器 (地址: 81)

R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1	R/W-1
RAPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0

bit 7

bit 7 RAPU: PORTA 上拉使能位

1 = 禁止 PORTA 上拉

0 = 通过 WPUDA 寄存器中的单独值 (Individual Values), 使能 PORTA 上拉

bit 6 INTEDG: 中断触发边沿选择位

1 = RA2/T0CKI/INT/C1OUT 引脚信号的上升沿触发中断 0 = RA2/T0CKI/INT/C1OUT 引脚信号的下降沿触发中断

bit 5 TOCS: TMR0 时钟源选择位

1 = RA2/T0CKI/INT/C1OUT 引脚上的电平跳变

0 = 内部指令周期时钟 (CLKOUT)

bit 4 TOSE: TMRO 信号源边沿选择位

1 = 在 RA2/T0CKI/INT/C1OUT 引脚信号从高至低跳变时,递增计数 0 = 在 RA2/T0CKI/INT/C1OUT 引脚信号从低至高跳变时,递增计数

bit 3 PSA: 预分频器分配控制位

1 = 预分频器分配给 WDT

0 = 预分频器分配给 Timer0 模块

bit 2-0 **PS<2:0>**: 预分频器倍率选择位

位值	TMR0 比率	WDT 比率 (1)
000	1:2	1:1
001	1:4	1:2
010	1:8	1:4
011	1:16	1:8
100	1:32	1 : 16
101	1:64	1:32
110	1 : 128	1:64
111	1:256	1 : 128

注 1: PIC12F635/PIC16F636/639具备专用的16位WDT后分频器。更多信息,参见 12.11 "看门狗定时器(WDT)"。

图注:

R =可读位 W =可写位 U =未用位,读为 0

5.4 预分频器

Timer0 模块使用一个 8 位计数器作为预分频器。该计数器用于看门狗定时器时则为后分频器。为简化起见,该计数器在本数据手册中被统称为"预分频器"。在程序中通过设定 PSA 控制位(OPTION_REG<3>),可对预分频器的分配进行控制。PSA 位清零可把预分频器分配给 Timer0 模块。在 PS<2:0>(OPTION_REG<2:0>)中可选择预分频器的设定值。

预分频器是不可读写的。将其分配给 Timer0 模块时,所有写入 TMR0 寄存器的指令(例如,CLRF 1、MOVWF 1和 BSF 1, x等),都会将预分频器清零。当预分频器用于 WDT 时,CLRWDT 指令会同时将预分频器和看门狗定时器清零。

5.4.1 切换预分频器的分配

预分频器的分配完全由软件控制(即,可以在程序执行过程中对预分频器的分配进行更改)。为避免意外的器件复位,当把预分频器从 Timer0 重新分配给 WDT 时,必须执行以下指令序列(例 5-1 和例 5-2):

例 5-1: 改变预分频器的分配 (TIMER0 → WDT)

BCF	STATUS,RP0	;Bank 0
BCF	STATUS, RP1	;
CLRWDT		;Clear WDT
CLRF	TMR0	;Clear TMR0 and
		; prescaler
BSF	STATUS, RPO	;Bank 1
BCF	STATUS, RP1	;
MOVLW	b'00101111'	Required if desired;
MOVWF	OPTION_REG	; PS2:PS0 is
CLRWDT		; 000 or 001
		;
MOVLW	b'00101xxx'	;Set postscaler to
MOVWF	OPTION_REG	; desired WDT rate
BCF	STATUS, RPO	;Bank 0
BCF	STATUS, RP1	;

将预分频器从WDT分配给Timer0模块时,使用例 5-2. 所示的指令序列。即使禁止了WDT,也应执行该指令序列以防误操作。

例 5-2: 改变预分频器的分配 (WDT \rightarrow TIMER0)

CLRWDT		;Clear WDT and ;prescaler
		-
BSF	STATUS,RP0	;Bank 1
BCF	STATUS, RP1	;
MOVLW	b'xxxx0xxx'	;Select TMR0,
		;prescale, and
		;clock source
MOVWF	OPTION_REG	;
BCF	STATUS, RPO	;Bank 0
BCF	STATUS, RP1	;

表 5-1: 与 TIMER0 相关的寄存器

77	· · ·	2											
地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/E WUR 財	-	其 复位	
01h	TMR0	Timer0 核	英寄存器							xxxx :	xxxx	uuuu	uuuu
0Bh/8Bh	INTCON	GIE	PEIE	T0IE	INTE	RAIE	TOIF	INTF	RAIF	0000	0000	0000	0000
81h	OPTION_REG	RAPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0	1111	1111	1111	1111
85h	TRISA	_		TRISA5	TRISA4	TRISA3	TRISA2	TRISA1	TRISA0	11	1111	11	1111

图注: — = 未用, 读为 0, u = 不变, x = 未知。 Timer 0 模块不使用表中阴影部分的寄存器位。

© 2005 Microchip Technology Inc. 初稿 DS41232B_CN 第 55 页

注:


6.0 具备门控功能的 TIMER1 模块

PIC12F635/PIC16F636/639 具备一个 16 位定时器。 图 6-1 给出了 Timer1 模块的基本框图。Timer1 有如下 特性:

- 16 位定时器 / 计数器 (TMR1H:TMR1L)
- 可读写
- 内部或外部时钟选择
- 同步或异步工作
- 从 FFFFh 至 0000h 溢出时触发中断
- 溢出触发唤醒 (异步模式)
- 可选的外部使能输入:
 - 可选择门控源: T1G 或 C2 输出 (T1GSS)
 - 可选择门控极性 (T1GINV)
- 可选的 LP 振荡器

如寄存器 6-1 所示, Timer1 控制寄存器 (T1CON) 用 于使能/禁止Timer1以及选择Timer1模块的各种特性。

定时器模块的其他信息请参见 《PICmicro® 中档单片机系列参考手册》 (DS33023A CN)



1: Timer1 在上升沿递增。

INTOSC

No CLKOUT T10SCEN

- 2: PIC16F636/639 为 C2OUT, PIC12F635 为 C1OUT。
- 3: 在使用 LP 振荡器时, ST 缓冲器是低功耗型; 在使用 T1CKI 时, ST 缓冲器是高速型。

T1GINV

休眠输入

1

0

T1GSS

T1CKPS<1:0>

C2OUT(2)_

TMR1CS

6.1 Timer1 工作模式

Timer1 可工作在如下三种模式之一:

- 带预分频器的 16 位定时器
- 16 位同步计数器
- 16 位异步计数器

在定时器模式下,Timer1 在每个指令周期递增。在计数器模式下,Timer1 在外部时钟输入 T1CKI 的上升沿递增。而且,计数器模式时钟可以与单片机系统时钟同步,也可以异步工作。

在计数器和定时器模块中,计数器 / 定时器时钟可以为用 Timer1 门进行门控,可将其选择为 T1G 引脚或比较器 2 输出。

如果需要使用外部时钟振荡器(并且单片机正在使用不带 CLKOUT 的 INTOSC), Timer1 可以把 LP 振荡器用作时钟源。

注: 在计数器模式下,在第一个要递增计数的 上升沿之前,计数器前应先记录对齐一个 下降沿。

6.2 Timer1 中断

一对 Timer1 寄存器 (TMR1H:TMR1L) 递增到 FFFFh,然后返回到 0000h。当 Timer1 计满返回时, Timer1 中断标志位 (PIR1<0>) 将置 1。为允许计满返回时的中断,必须将以下寄存器位置 1:

- Timer1 中断使能位 (PIE1<0>)
- PEIE 位(INTCON<6>)
- GIE 位(INTCON<7>)。

在中断服务例程中将 TMR1IF 标志位清零将清除中断。

注: 在重新允许中断前,一对应将寄存器 TMR1H:TTMR1L及TMR1IF 位清零。

6.3 Timer1 预分频器


Timer1 具有四个预分频器选择项,允许对时钟输入进行1、2、4或8分频。T1CKPS 位(T1CON<5:4>)控制预分频计数器。对预分频计数器不能直接进行读写操作;然而,通过写入 TMR1H 或 TMR1L 可将预分频计数器清零

6.4 Timer1 门控

Timer1 门控源可可用软件配置为 TIG 引脚或比较器 2 的输出。这使得器件能够使用 TIG 直接对外部事件进行计时,或者使用比较器 2 对模拟事件进行直接计时。Timer1 门控源的选择参见 CMCON1 (寄存器 7-2)。这个特性可以简化许多其他应用的程序。

注: 将 TIG 或 C2OUT 用作 Timer1 门控源之前,必须将 TMR1GE 位(T1CON<6>)置 1。选择 Timer1 门控源的更多信息参见寄存器 7-2。

可使用 T1GINV 位 (T1CON<7>) 反转 Timer1 门控,无论门控源来自 T1G 引脚还是比较器 2 的输出。这将 Timer1 配置为可测量事件之间的高电平有效或低电平有效的时间。



寄存器 6-1: T1CON——TIMER1 控制寄存器 (地址: 10h)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
T1GINV	TMR1GE	T1CKPS1	T1CKPS0	T10SCEN	T1SYNC	TMR1CS	TMR10N
bit 7							bit 0

bit 7 T1GINV: Timer1 门控反转位 (1)

1 = Timer1 门控反转

0 = Timer1 门控未反转

bit 6 TMR1GE: Timer1 门控使能位 (2)

如果 TMR1ON = 0:

该位被忽略。

如果 TMR1ON = 1:

1 = 如果 Timer1 门控不在激活状态,则开启 Timer1。

0 = 开启 Timer1

bit 5-4 **T1CKPS<1:0>**: Timer1 输入时钟预分频选择位

11 = 1:8 预分频比

10 = 1:4 预分频比

01 = 1:2 预分频比

00 = 1:1 预分频比

bit 3 **T1OSCEN**: LP 振荡器使能控制位

如果不带 CLKOUT 振荡器的 INTOSC 处于激活状态:

1 = LP 振荡器使能作为 Timer1 的时钟

0 = LP 振荡器关闭

否则:

该位被忽略。

bit 2 T1SYNC: Timer1 外部时钟输入同步控制位

<u>TMR1CS = 1:</u>

1=不同步外部时钟输入

0 = 同步外部时钟输入

<u>TMR1CS = 0</u>:

该位被忽略。 Timer1 使用内部时钟。

bit 1 TMR1CS: Timer1 时钟源选择位

1 = 使用来自 T1CKI 引脚 (在上升沿)的外部时钟

0 = 内部时钟 (Fosc/4)

bit 0 TMR1ON: Timer1 起动控制位

1 = 使能 Timer1

0 = 停止 Timer1

注 1: T1GINV 位反转 Timer1 门控逻辑,无论其来源如何。

2: 要将 T1G 引脚或 C2OUT 用作 Timer1 门控源, 必须将 TMR1GE 位置 1。选择 T1G 引脚或 C2OUT 由 T1GSS 位 (CMCON1<1>)控制。

图注:

R = 可读位 W = 可写位 U = 未用位,读为 0

6.5 Timer1 工作在异步计数器模式下

如果控制位 TISYNC (T1CON<2>) 置 1,外部时钟输入将不被同步。定时器继续异步于内部相位时钟进行递增计数。在休眠模式下,定时器将继续递增,并在溢出时产生中断以唤醒处理器。然而,用软件对定时器进行读/写操作时,要特别当心(见 6.5.1 "在异步计数器模式下读写 Timer1")。

注: 必须对 CMCON0 (19h) 寄存器进行初始 化,以将一个模拟通道配置为数字输入。 配置为模拟输入的引脚读为 0。

6.5.1 在异步计数器模式下读写 TIMER1

当定时器采用外部异步时钟工作时,对 TMR1H 或 TMR1L 的读操作将确保有效(由硬件实现)。然而,应该注意的是,用两个 8 位值来读取 16 位定时器本身就会产生某些问题,这是因为定时器可能在两次读操作之间产生溢出。

对于写操作,建议用户直接停止计数器,然后写入所期望的值。如果计数器正进行递增计数,对定时器寄存器进行写操作,可能会导致写入竞争,从而可在定时器寄存器中产生不可预测的值。

读 16 位值时应谨慎对待。《PICmicro[®] 中档单片机系列参考手册》(DS33023A_CN)对 Timer1 在异步模式下工作时,如何对其进行正确的读写操作进行了说明。

6.6 Timer1 振荡器

在 OSC1 (输入)和 OSC2 (放大器输出)引脚之间接有一个内置晶体振荡器电路。通过将控制位 T1OSCEN (T1CON<3>)置 1 可使能该振荡电路。该电路采用低功耗振荡器,频率最高可达 31 kHz。在休眠模式下,它将继续工作。该振荡电路主要用于 32 kHz 晶振。表 3-1给出了 Timer1 振荡器的电容选择。

Timer1 的振荡器与系统 LP 振荡器共用。因此,只有当主系统时钟来自于内部时钟振荡器时,Timer1 才能采用该模式。与系统 LP 振荡器相同,用户必须提供软件延时以保证振荡器能够正常起振。

当 Timer1 振荡器被使能时, TRISA5 和 TRISA4 将被置1。RA5 和 RA4 读为 0, 而 TRISA5 和 TRISA4 读为 1。

注: 在使用之前,振荡器需要一定的起振和稳定时间。因此,T1OSCEN 应置 1,且在使能 Timer1 之前确保有一定的延时。

6.7 Timer1 在休眠模式下的工作

只有设定在异步计数器模式时, Timer1 才能在休眠模式下工作。在该模式下,可使用外部晶振或时钟源信号使计数器递增。要设置定时器以唤醒器件,应:

- Timer1 必须开启 (T1CON<0>)
- 必须将 TMR1IE 位 (PIE1<0>) 置 1
- 必须将 PEIE 位 (INTCON<6>) 置 1

器件将在溢出时被唤醒。如果 GIE 位 (INTCON<7>) 置 1,溢出时器件将被唤醒并跳转至中断服务程序 (0004h)。如果 GIE 位清零,将继续执行下一条指令。

表 6-1: 与 TIMER1 相关的寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/ WUR	BOD/ 时的值	其 复d	
0Bh/ 8Bh	INTCON	GIE	PEIE	T0IE	INTE	RAIE	TOIF	INTF	RAIF	0000	0000	0000	0000
0Ch	PIR1	EEIF	LVDIF	CRIF	C2IF	C1IF	OSFIF		TMR1IF	0000	00-0	0000	00-0
0Eh	TMR1L	16 位 TM	R1 寄存器	低位字节的	保持寄存器					xxxx	xxxx	uuuu	uuuu
0Fh	TMR1H	16 位 TM	R1 寄存器	高位字节的	保持寄存器					xxxx	xxxx	uuuu	uuuu
10h	T1CON	T1GINV	TMR1GE	T1CKPS1	T1CKPS0	T10SCEN	T1SYNC	TMR1CS	TMR10N	0000	0000	uuuu	uuuu
1Ah	CMCON 1	_		_	_	_	_	T1GSS	C2SYNC		10		10
8Ch	PIE1	EEIE	LVDIE	CRIE	C2IE	C1IE	OSFIE	_	TMR1IE	0000	00-0	0000	00-0

图注: x =未知,u =不变,- =未用,读为 0。 Timer0 模块不使用表中阴影部分的寄存器位。

7.0 比较器模块

比较器模块有两个模拟比较器。比较器的输入端与 I/O 端口引脚 RAO、RA1、RC0 和 RC1 复用,而输出与引脚 RA2 和 RC4 复用。器件内部的比较器参考电压(CVREF)也可加在比较器输入端。

CMCON0 寄存器 (寄存器 7-1) 控制比较器输入和输出复用器。各种比较器配置的框图如图 7-4 所示。

注: PIC12F635 只有 1 个比较器。PIC12F635 上的比较器类似于 PIC16F636/639 的比较器 2。

寄存器 7-1: CMCON0——比较器控制 0 寄存器 (地址: 19h)

R-0	R-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
C2OUT ⁽¹⁾	C1OUT ⁽²⁾	C2INV ⁽¹⁾	C1INV ⁽²⁾	CIS	CM2	CM1	CM0
bit 7							bit 0

bit 7 **C2OUT**: 比较器 2 输出位 (1)

当 C2INV = 0 时:

1 = C2 VIN+ > C2 VIN-

0 = C2 VIN+ < C2 VIN-

<u>当 C2INV = 1 时:</u>

1 = C2 VIN+ < C2 VIN-

0 = C2 VIN+ > C2 VIN-

bit 6 C1OUT: 比较器 1 输出位 ⁽²⁾

当 C1INV = 0 时:

1 = C1 VIN+ > C1 VIN-

0 = C1 VIN+ < C1 VIN-

当 C1INV = 1 时:

1 = C1 VIN+ < C1 VIN-

0 = C1 VIN+ > C1 VIN-

bit 5 **C2INV**: 比较器 2 输出反相控制位 ⁽¹⁾

1 = C2 输出反相

0 = C2 输出不反相

bit 4 **C1INV**: 比较器 1 输出反相控制位 ⁽²⁾

1 = C1 输出反相

0 = C1 输出不反相

bit 3 CIS: 输入开关控制位

当CM<2:0> = 010 时:

1 = C1 VIN-连接至 RA0

C2 Vin-连接至 RC0

0 = C1 VIN-连接至 RA1

C2 VIN-连接至 RC1

当 CM<2:0> = 001 时:

1 = C1 VIN-连接至 RA0

0 = C1 VIN-连接至 RA1

bit 2-0 CM<2:0>: 比较器模式位

图 7-4 所示为比较器模式和 CM<2:0> 位的设定。

注 1: 仅限 PIC16F636/639。对于 PIC12F635, 读为 0。

2: PIC12F635 的位名称是 COUT 和 CINV。

图注:

R = 可读位 W = 可写位 U = 未用位, 读为 0

-n = POR 值 1 = 置 1 0 = 清零 x = 未知

7.1 比较器操作


图 7-1 所示为单比较器以及模拟输入电压与数字输出之间的关系。当 VIN+ 的模拟输入电压小于模拟输入 VIN-时,比较器输出为数字低电平。当 VIN+ 模拟输入电压高于模拟输入 VIN-时,比较器输出为数字高电平。图 7-1中比较器输出波形的阴影区域,表示因输入偏移和响应时间所导致的不确定状态。

注: 要将 CIN+ 和 CIN- 引脚用作模拟输入,必 须正确设定 CMCON0 (19h) 寄存器中相 应的控制位。

通过将 CxINV 位 (CMCON0<5:4>) 置 1 可使比较器的输出极性反相。清零 CxINV 则输出不反相。表 7-1 完整地给出了输出状态与输入条件和极性位的关系。

表 7-1: 输出状态与输入条件


输入条件	CINV	CxOUT
VIN- > VIN+	0	0
VIN- < VIN+	0	1
VIN- > VIN+	1	1
VIN- < VIN+	1	0



7.2 模拟输入连接注意事项

图 7-2 所示为模拟输入的简化电路。由于模拟引脚连接到数字输出,模拟引脚有连接到 VDD 和 VSS 的反相偏置二极管。因此,模拟输入必须在 VSS 和 VDD 之间。如果输入电源偏移了此范围,并在任一方向偏移超过 0.6V,二极管之一将正向导通从而可能导致闭锁发生。对于模拟电源,推荐的最大信号源阻抗为 10 kΩ。任何连接到模拟输入引脚的外部元件,如电容器或齐纳二极管,其泄漏电流应极小。

- 注 1: 在读取端口寄存器时,所有配置为模拟输入的引脚均读为 0。配置为数字输入的引脚将根据输入规范转换为模拟输入。
 - 2: 任何定义为数字输入的引脚上的模拟电平 均可能导致输入缓冲器消耗大于规定值的 电流。




7.3 比较器配置


比较器有八种工作模式。 CMCONO 寄存器用来选择这些工作模式。图 7-3 和图 7-4 给出了这八种可能的工作模式。 TRISA 和 TRISC 寄存器控制每种模式下比较器输出引脚的数据方向。如果比较器模式改变,对于特定的模式改变延时(见 15.0 "电气特性")而言,比较器输出电平可能无效。


注: 在比较器模式改变期间,应禁止比较器中断。否则可能产生误中断。


图 7-3: PIC12F635 的比较器 I/O 工作模式




注 1: 最低功耗确保了 GPO、 GP1 和 GP2 上的数字状态有效。









寄存器 7-2: CMCON1——比较器控制 1 寄存器 (地址: 1Ah)

U-0	U-0	U-0	U-0	U-0	U-0	R/W-1	R/W-0
_	_	_	_	_	_	T1GSS	C2SYNC ⁽¹⁾
bit 7		•	•	•			bit 0

bit 7-2: 未用: 读为 0

bit 1 T1GSS: Timer1 门控源选择位

1 = Timer1 门控源为 $\overline{T1G}$ 引脚 (必须将 RA4 配置为数字输入)

0 = Timer1 门控源为比较器 2 的输出

bit 0 **C2SYNC**: 比较器 2 同步位 ⁽¹⁾

1 = C2 输出与 Timer1 时钟下降沿同步

0 = C2 输出不与 Timer1 时钟同步

注 1: 在 PIC12F635 中, C2SYNC 为 C1SYNC。

图	注	:
---	---	---

R = 可读位 W = 可写位 U = 未用位, 读为 0

7.4 比较器输出

通过 CMCON0 寄存器读取比较器输出。这些位是只读的。比较器输出也可以直接输出到 RA2 和 RC4 I/O 引脚。当被使能时,位于 RA2 和 RC4 引脚输出路径中的多路复用器将交换,每个引脚的输出为比较器的未同步输出。每个比较器的不确定性与规格说明中给出的输入偏移电压和响应时间有关。图 7-5和图 7-6给出了比较器 1 和 2 的输出框图。

当比较器工作在输出模式时,TRIS 位仍将用作 RA2 和RC4 引脚输出的使能 / 禁止控制位。

使用 C1INV 和 C2INV 位 (CMCON0<5:4>),可改变比较器输出的极性。

Timer1 门控源可配置为使用 TIG 引脚或比较器 2 输出,具体由 TIGSS 位(CMCON1<1>)进行选择。这个特性可以用来对模拟事件的持续时间或时间间隔计时。通过将 C2SYNC 位(CMCON1<0>)置 1,比较器 2 的输出还可以与 Timer1 同步。当被使能时,比较器 2 输出在 Timer1 时钟源下降沿被锁存。如果 Timer1 使用了预分频器,比较器 2 在经过预分频器后被锁存。为了防止竞争条件,比较器 2 输出在 Timer1 时钟源的下降沿被锁存,而 Timer1 在其时钟源的上升沿递增。更多信息请参见图 7-6(比较器 C2 输出框图)和图 5-1(PIC12F635/PIC16F636/639 上 Timer1 框图)。

当比较器2用作Timer1门控源时,建议通过将C2SYNC位置1将比较器2与Timer1同步。如果在Timer1递增期间比较器2变化的话,这样做将确保Timer1不会错过递增。

7.5 比较器中断

只要比较器输出值发生任何变化,相应的比较器中断标志位就将置 1。需要用软件保存这些输出位的状态(从CMCON0<7:6>中读取),以确定实际发生的变化。CxlF 位(PIR1<4:3>)是比较器中断标志。必须在软件中将这些位清零以进行复位。由于可以对该寄存器写入1,因此可以产生仿真中断。

必须将CxIE位(PIE1<4:3>)和PEIE位(INTCON<6>)置 1,以允许中断。此外,还必须将 GIE 位置 1。如果上述使能控制位中有任何一位被清零,则将无法使能中断,尽管中断仍会将 CMIF 位置 1。

在中断服务程序中,用户可通过以下方法清除中断:

- a) 对 CMCON 进行任何读或写操作。这将终止不匹配条件。
- b) 清除标志位 CxIF。

不匹配条件将继续使中断标志位 CxIF 置 1。读取 CMCONO将终止不匹配条件,并使标志位CxIF被清零。

注: 在读操作执行过程中(Q2 周期起始),如果 CMCON0 寄存器 (CxOUT) 发生变化,CxIF (PIR1<4:3>) 中断标志位可能将不会被置 1。

7.6 比较器参考电压

比较器模块还允许为某一路比较器输入选择内部产生的参考电压。VRCON 寄存器(寄存器 7-3)控制参考电压模块,如图 7-8 所示。

7.6.1 配置参考电压

参考电压模块可以输出 32 个互不相同的电平,其中 16 个处于高量程范围,而其余 16 个处于低量程范围。

下面的公式可用来确定输出电压:

公式 7-1:

VRR = 1 (低量程): CVREF = (VR<3:0>/24) x VDD


VRR = 0 (高量程):

CVREF = (VDD/4) + (VR < 3:0 > x VDD/32)

7.6.2 参考电压精度/误差

参考电压源自 VDD,因此 CVREF 输出随 VDD 的波动而变化。比较器参考电压的绝对精度可参见 **15.0 "电气特性"**,该参数已经过测试。

图 7-8: 比较器参考电压框图



7.7 比较器响应时间

响应时间是指,从选择新的参考电压或输入电源到比较器确定产生有效输出电平的最小时间。如果内部参考电压发生变化,在使用比较器输出时,应考虑内部参考电压的最大延时。否则,应使用比较器的最大延时(表 15-7)。

7.8 休眠模式下的工作

如果在进入休眠模式之前就将比较器和参考电压模块使能,则它们在休眠模式下仍将处于运行状态。这使休眠电流高于掉电规范中给出的值。规范中另行给出了比较器和参考电压模块消耗的额外电流。要使休眠模式下的功耗最小,关闭比较器(CM<2:0> = 111)并关闭参考电压(VRCON<7> = 0)。

如果比较器在休眠期间被使能,中断将唤醒器件。如果GIE 位(INTCON<7>)置 1,器件将跳转至中断矢量(0004h),如果GIE 位清零,器件继续执行下一条指令。如果器件从休眠中唤醒,CMCON0、CMCON1和VRCON寄存器的内容不受影响。

7.9 复位的影响

器件复位强制 CMCON0、CMCON1 和 VRCON 寄存器进入复位状态。这使比较器模块被强制进入比较器复位模式 (CM<2:0> = 000),且参考电压模块将被关闭。这样,所有可能的输入都是模拟输入,比较器和参考电压模块被禁止,电流消耗最小。

寄存器 7-3: VRCON——参考电压控制寄存器 (地址: 99h)

R/W-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
VREN	_	VRR	_	VR3	VR2	VR1	VR0
bit 7							bit 0

bit 7 VREN: CVREF 使能位

1 = CVREF 电路上电

0 = CVREF 电路断电,无 IDD 漏电流,且 CVREF = VSS

bit 6 未用: 读为 0

bit 5 **VRR**: CVREF 量程选择位

1 = 低量程

0 = 高量程

bit 4 未用: 读为 0

bit 3-0 **VR<3:0>**: CVREF 幅值选择位 0 ≤ VR<3:0> ≤ 15

当 VRR = 1 时:

CVREF = (VR<3:0>/24) * VDD

当 VRR = 0 时:

CVREF = VDD/4 + (VR<3:0>/32) * VDD

图注:

-n = POR 值 1 = 置 1 0 = 清零 x = 未知

注:

可编程低压检测 (PLVD) 模块 8.0

8.1 电压跳变点

可编程低压检测模块是中断驱动的电源电平检测功能模 块。电压检测监控内部电源。

PIC12F635/PIC16F636/639器件支持八个内部PLVD跳 变点。可用的 PLVD 跳变点电请参见寄存器 8-1。

寄存器 8-1: LVDCON——低压检测控制寄存器 (地址: 94h)

U-0	U-0	R-0	R/W-0	U-0	R/W-1	R/W-0	R/W-0
_	_	IRVST	LVDEN	_	LVDL2	LVDL1	LVDL0
bit 7							bit 0

bit 0

bit 7-6 **未用**:读为0

bit 5 IRVST: 内部参考电压稳定状态标志位

1 = 表明 PLVD 稳定且 PLVD 中断可靠

0 = 表明 PLVD 不稳定且不应允许 PLVD 中断

LVDEN: 低压检测电源使能位 bit 4

1 = 使能 PLVD, 为 PLVD 电路和附属参考电路上电

0 = 禁止 PLVD,将 PLVD 和支持电路断电

bit 3 **未用**:读为0

bit 2-0 LVDL<2:0>: 低压检测极限位 (标称值)

111 = 4.5V

110 = 4.2V

101 = 4.0V

100 = 2.3V (缺省)

011 = 2.2V

010 = 2.1V

001 = 2.0V

 $000 = 1.9V^{(1)}$

1: 未经测试并低于最小 **V**DD。

图注:

R = 可读位

W = 可写位

U = 未用位, 读为 0

-n = POR 值

1 = 置 1

0 = 清零

x = 未知

表 8-1: 与可编程低压检测相关的寄存器

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOD/ WUR 时的值	其他 复位值
94h	LVDCON	_	_	IRVST	LVDEN	_	LVDL2	LVDL1	LVDL0	00 -000	00 -000
0Bh/8Bh	INTCON	GIE	PEIE	TOIE	INTE	RAIE	TOIF	INTF	RAIF	0000 0000	0000 0000
0Ch	PIR1	EEIF	LVDIF	CRIF	C2IF	C1IF	OSFIF	_	TMR1IF	0000 00-0	0000 00-0
8Ch	PIE1	EEIE	LVDIE	CRIE	C2IE ⁽¹⁾	C1IE	OSFIE	_	TMR1IE	0000 00-0	0000 00-0

图注: x=未知, u=不变, —=未用, 读为 0。比较器或比较器参考电压模块不使用阴影单元。

1: 仅限 PIC16F636/639。

注:

9.0 数据 EEPROM 存储器

数据 EEPROM 存储器在整个 VDD 范围内正常运行时是可读写的。 EEPROM 存储器并不直接映射到文件寄存器空间,而是通过特殊功能寄存器来间接寻址。使用下面的四个 SFR 寄存器来读写 EEPROM 存储器:

- EECON1
- EECON2 (不是实际存在的寄存器)
- EEDAT
- EEADR

EEDAT 内存放 8 位读写数据,而 EEADR 寄存器存放 要访问的 EEPROM 地址。PIC16F636/639 有 256 字节的数据 EEPROM,PIC12F635 有 64 字节。

EEPROM 数据存储器允许字节读写。字节写操作将自动擦除该地址单元并写入新的值(即先擦后写)。 EEPROM 是一种具有高擦/写周期的数据存储器。写入时间由片上定时器控制,并将随电压、温度以及芯片的不同而有所差异。具体限制请参见 **15.0 "电气特性"**中的 AC 规范。

当数据存储器处于代码保护下时, CPU 可继续读写数据 EEPROM。但器件编程器不再能访问数据 EEPROM 的数据,且读为 0。

数据 EEPROM 的更多信息可以参考《PICmicro[®] 中档单片机系列参考手册》(DS33023A CN)

寄存器 9-1: EEDAT——EEPROM 数据寄存器 (地址: 9Ah)

| R/W-0 |
|--------|--------|--------|--------|--------|--------|--------|--------|
| EEDAT7 | EEDAT6 | EEDAT5 | EEDAT4 | EEDAT3 | EEDAT2 | EEDAT1 | EEDAT0 |
| bit 7 | | | | | | | bit 0 |

bit 7-0 **EEDATn**: 要写入数据 EEPROM 或从数据 EEPROM 读出的字节值

 图注:
 R = 可读位
 W = 可写位
 U = 未用位,读为 0

 -n = POR 值
 1 = 置 1
 0 = 清零
 x = 未知

寄存器 9-2: EEADR——EEPROM 地址寄存器 (地址: 9Bh)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0
EEADR7 ⁽¹⁾	EEADR6	EEADR5	EEADR4	EEADR3	EEADR2	EEADR1	EEADR0
bit 7							bit 0

bit 7-0 **EEADR**: 指定 256 个地址单元之一,用于 EEPROM 读 / 写操作

注 1: 仅限 PIC16F636/639。在 PIC12F635 上读为 0。

图注:			
R = 可读位	W = 可写位	U = 未用位,读为()
-n = POR 值	1 = 置 1	0 = 清零	x = 未知

9.1 EECON1 和 EECON2 寄存器

EECON1 是控制寄存器,实际只使用了它的低四位。高四位未被使用,读为 0。

控制位 RD 和 WR 分别用于启动读操作和写操作。在软件中不能将这些位清零,只能置 1。在读或写操作完成后,它们被硬件清零。由于在软件中不能对 WR 位清零,从而避免了意外或过早终止写操作。

当 WREN 位置 1 时,将允许写操作。上<u>电时,</u> WREN 位清零。器件正常运行时,当写操作被 MCLR 复位或 WDT 超时复位所中断时,WRERR 将置 1。在这些情形下,复位之后,用户可以检查 WRERR 位,将它清零,然后重写存储单元。由于数据和地址都将清零,所以需要重新装入 EEDAT 和 EEADR 寄存器。

写操作完成时,中断标志 EEIF 位 (PIR1<7>) 置 1。 必须在程序中将该位清零。

EECON2 不是实际存在的寄存器。读取 EECON2 将返回全 0。EECON2 寄存器仅用在数据 EEPROM 写操作序列中。

注: 在数据 EEPROM 写操作(WR 位 = 1)期间,不应修改EECON1、EEDAT和EEADR寄存器。

寄存器 9-3: EECON1——EEPROM CONTROL 1 寄存器 (地址: 9Ch)

U-0	U-0	U-0	U-0	R/W-x	R/W-0	R/S-0	R/S-0
_	_	_	_	WRERR	WREN	WR	RD
bit 7							bit 0

bit 7-4 未用: 读为 0

bit 3 WRERR: EEPROM 错误标志位

1 = 写操作提前终止 (正常运行时任何 MCLR 复位、任何 WDT 复位,或检测到 BOD)

0 = 写操作完成

bit 2 WREN: EEPROM 写使能位

1 = 允许写周期

0 = 禁止向数据 EEPROM 写入

bit 1 WR: 写控制位

1 = 开始写周期(一旦写操作完成,该位由硬件清零。在软件中, WR 位只能置 1, 不能被清零)

0 = 数据 EEPROM 的写周期完成

bit 0 RD: 读控制位

1 = 开始 EEPROM 读操作(读操作需要一个指令周期。RD 由硬件清零。在软件中,RD 位只能置 1,不能被清零)

0 = 不开始 EEPROM 读操作

图注:

S = 只能置 1

R =可读位 W =可写位 U =未用, 读为 0

9.2 读取 EEPROM 数据存储器

要读取数据存储单元,用户必须先将地址写入 EEADR 寄存器,然后将控制位 RD (EECON1<0>)置 1,如例 9-1 所示。在接下来的指令周期中,EEDAT 寄存器中即存放有数据,供下一条指令读取。 EEDAT 中保持该数值,直到另一次读操作开始,或者用户(在写操作中)对 EEDAT 写入数据。

例 9-1: 数据 EEPROM 读取

, ,	//\\mu	
BSF	STATUS,RP0	;Bank 1
BCF	STATUS, RP1	;
MOVLW	CONFIG_ADDR	;
MOVWF	EEADR	;Address to read
BSF	EECON1,RD	;EE Read
MOVF	EEDAT,W	;Move data to W

9.3 写 EEPROM 数据存储器

要写 EEPROM 数据存储单元,首先必须把地址写入 EEADR 寄存器,并把数据写入 EEDAT 寄存器。然后必须按照特定的序列,开始每个字节的写入,如例 9-2 所示。

例 9-2: 数据 EEPROM 写入

V.1 0	_ .	<i>y</i> , <i>y</i> ₁ ==	1 1 (O III — 3/ (
	BSF	STATUS, RP0	;Bank 1
	BCF	STATUS, RP1	;
	BSF	EECON1, WREN	;Enable write
	BCF	INTCON,GIE	;Disable INTs
₹	MOVLW	55h	;Unlock write
必需的序列	MOVWF	EECON2	;
沿	MOVLW	AAh	;
~	MOVWF	EECON2	;
	BSF	EECON1,WR	;Start the write
	BSF	INTCON,GIE	;Enable INTS

如果没有严格按照上述指令序列执行每个字节的写操作(即,将 55h 写入 EECON2,将 AAh 写入 EECON2,随后将 WR 置 1),写操作将不会开始。我们强烈建议在上述代码段的执行期间禁止中断。在执行必需的指令序列期间,将对周期进行计数。如果周期计数值与指令序列执行所需周期数不符,将禁止数据写入 EEPROM。

此外,寄存器 EECON1 中的 WREN 位应被置 1 以使能写操作。该机制可防止因执了行错误(非预期的)程序代码(即,跑飞的程序),而意外写入数据 EEPROM。除了对 EEPROM 进行更新之外,用户应始终保持WREN 位为清零状态。WREN 位将不会被硬件清零。

在写操作序列开始后,将 WREN 位清零将不会影响写周期。除非 WREN 置 1,否则 WR 位将禁止置 1。

在写周期完成时, WR 位将被硬件清零,而 EE 写操作完成中断标志位(EEIF)置 1。用户可以允许该中断,或轮询该标志位。 EEIF 位(PIR<7>)寄存器必须在软件中清零。

9.4 写校验

根据应用需要,验证要写入数据 EEPROM 的值是否是期望的写入值,这是良好的编程习惯所要求的 (见例 9-3)。

例 9-3: 写校验

BSF	STATUS, RPO	;Bank 1
BCF	STATUS, RP1	;
MOVF	EEDAT,W	;EEDAT not changed
		from previous write
BSF	EECON1,RD	;YES, Read the
		;value written
XORWF	EEDAT,W	
BTFSS	STATUS, Z	; Is data the same
GOTO	WRITE_ERR	;No, handle error
:		;Yes, continue

9.4.1 使用数据 EEPROM

数据 EEPROM 是高耐久性的字节寻址存储器阵列,针对频繁变动信息(例如,程序变量或其他经常更新的数据)的存储而进行了优化。参数 D120 规定了 EEPROM 的最大耐久性。D124规定了在非频繁变化存储单元需要刷新之前,对任何 EEPROM 单元进行的最大写入次数。

9.4.2 EEPROM 耐久性

例如,假设数据 EEPROM 为 64 字节长,耐久性为 1M 次写入,刷新参数为 10M 次写入。如果对 EEPROM 中每个存储单元进行最大次数的写入,数据 EEPROM 将在 64M 写周期后再也无法写入。如果扣除一个单元,对所有其他存储单元进行最大次数的写入,数据 EEPROM 将在 63M 写周期后再也无法写入,但那个未写的存储单元将在 10M 写周期后可能再也无法写入。如果刷新得当的话,要数据保持正确,单独的那个存储单元将需要刷新 6 次。

9.5 防止误写的保护措施

在有些情况下,用户并不希望写数据EEPROM存储器。 为防止EEPROM误写操作,芯片内嵌了各种保护机制。 上电时,WREN 位被清零。同时,上电复位定时器(标 称持续时间 64 ms)可防止对 EEPROM 的误写操作。

写入开始序列以及 WREN 位可联合用来防止在以下情况下的意外误写操作:

- 欠压
- 毛刺
- 程序故障

9.6 代码保护期间数据 EEPROM 的操作

在配置字 (寄存器 12-1) 寄存器中将 CPD 位置为 0, 可对数据存储器进行代码保护。

当数据存储器处于代码保护状态时,CPU 仍可对EEPROM 进行读写操作。对数据存储器进行代码保护的同时,建议用户也对程序存储器采取代码保护。这将防止他人通过在已有代码上写入零(这将作为 NOP 执行),在未使用的程序存储器中增加程序代码段,从而达到导出数据存储器内容的目的。在程序存储器未使用的地址单元中写入 0,也可防止数据存储器的代码保护被侵入。

表 9-1: 与数据 EEPROM 相关的寄存器 / 位

		* * * * * * * * * * * * * * * * * * * *	- "	12 4114 4	,,,,,						
地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOD/ WUR 时的值	7.15
0Bh/8Bh	INTCON	GIE	PEIE	TOIE	INTE	RAIE	TOIF	INTF	RAIF	0000 0000	0000 0000
0Ch	PIR1	EEIF	LVDIF	CRIF	C2IF ⁽¹⁾	C1IF	OSFIF	_	TMR1IF	0000 00-0	0000 00-0
8Ch	PIE1	EEIE	LVDIE	CRIE	C2IE ⁽¹⁾	C1IE	OSFIE	_	TMR1IE	0000 00-0	0000 00-0
9Ah	EEDAT	EEDAT7	EEDAT6	EEDAT5	EEDAT4	EEDAT3	EEDAT2	EEDAT1	EEDAT0	0000 0000	0000 0000
9Bh	EEADR	EEADR7 ⁽¹⁾	EEADR6	EEADR5	EEADR4	EEADR3	EEADR2	EEADR1	EEADR0	0000 0000	0000 0000
9Ch	EECON1	_	_	_	_	WRERR	WREN	WR	RD	x000	d000
9Dh	EECON2	EEPROM 控制寄存器 2 (不是实际存在的寄存器)									

图注: x = 未知, u = 不变, — = 未用, 读为 0, q = 视具体情况而定。

数据 EEPROM 模块不使用影印单元。

注 1: 仅限 PIC16F636/639。

10.0 KEELOQ[®] 兼容加密模块

要获得实现 KEELOQ 模块的有关信息, Microchip 要求 执行"KEELOQ[®] Encoder License Agreement" (KEELOQ[®] 编码器许可协议)。

"KEELOQ[®] Encoder License Agreement"可从 Microchip 网站(地址: <u>www.microchip.com/KEELOQ</u>) 获取。要获取更详细的信息,请联系当地 Microchip 销售办事处。

注:

11.0 模拟前端 (AFE) 功能说明 (仅限 PIC16F639)

PIC16F639 器件由 PIC16F636 器件和低频(LF)模拟前端(Analog Front-End,AFE)组成,而 AFE 包含三个用于信号检测和 LF 对讲的模拟输入通道。本节将对模拟前端(AFE)进行详细说明

PIC16F639 器件能够检测低至 1 mVpp 的 125 kHz 输入信号,并使用内部 LF 对讲调制或通过外部发送器发送数据。PIC16F639 还可以用于各种双向通讯应用。图 11-3 和图 11-4 所示为器件的应用示例。

每个模拟输入通道都有内部调节电容、灵敏度控制电路、输入信号强度限制器和 LF 对讲调制晶体管。有一个自动增益控制(Automatic Gain Control,AGC)回路用于这三个输入通道增益。每个通道的输出进行逻辑或后送至解调器。数字输出送至 LFDATA 引脚。图 11-1 所示为 AFE 框图,图 11-2 给出了 LC 输入路径。

配置寄存器共有八个。其中六个为 AFE 操作选项,一个为列奇偶校验位,还有一个用于指示 AFE 的工作状态。每个寄存器有 9 位,包括一个行奇偶校验位。除状态寄存器为只读外,这些寄存器可以通过 SPI (串行协议接口)命令进行读写。

11.1 RF 限幅器

通过对附属的 LC 谐振电路进行 de-Q,RF 限幅器(RF Limiter)对 LC 引脚输入电压进行限制。绝对电压限制由硅工艺过程中最大允许输入电压定义(见 **15.0 "电气特性"**)。当输入电压超过 VDE_Q 时,限幅器开始对外部 LC 天线进行 de-Q,逐渐加大 de-Q 力度以降低天线输入电压。

来自所有3个通道的信号电平被合并起来,从而使限幅器用对信号最强的通道进行衰减相同的方式对这三个通道进行统一衰减。

11.2 调制电路

调制电路由调制晶体管(FET)、内部调节电容和外部 LC 天线元器件构成。调制晶体管和内部调节电容连接 在 LC 输入引脚和 LCCOM 引脚之间。每个 LC 输入都有自己的调制晶体管。

当调制晶体管导通时,它的低导通阻抗 (RM)对 LC 天 线感应电压进行钳位。调制晶体管导通时线圈电压最小,当调制晶体管关断时线圈电压最大。调制晶体管的低导通阻抗 (RM)产生了高调制深度。

通过导通和关断调制晶体管,可实现 LF 对讲。

作为"钳通"(Clamp On)、"钳断"(Clamp Off)命令的调制数据经由数字 SPI 接口来自单片机模块。只有使能的输入才会执行钳位命令。调制电路的基本框图如图 11-1 和图 11-2 所示。

软复位(Soft Reset)与不活动定时器(Inactivity Timer)超时之后,调制 FET 还将瞬间短路。

11.3 调节电容

每个通道都有内部调节电容,用于调节外部天线。可通过配置寄存器来设定电容值,最高为 63 pF,每步调整 1 pF。

注: 通过对 **AFE** 配置寄存器进行设定,用户可以控制调节电容器。

11.4 变量衰减器

变量衰减器通过 AGC 控制用来衰减输入信号电压,以避免放大器和解调器饱和。

注: 变量衰减器功能由器件自身实现。用户不能控制此功能。

11.5 灵敏度控制

每个通道的灵敏度均可通过通道配置寄存器的灵敏度设定来衰减。使用此方法可降低通道的灵敏度。

注: 通过对 AFE 配置寄存器进行设定,用户可以降低通道灵敏度。

11.6 AGC 控制

AGC 控制变量衰减器,以限制内部信号电压,从而避免内部放大器和解调器的饱和 (见 11.4 "变量衰减器")。

来自所有3个通道的信号电平被合并起来,从而使限幅器用对信号最强的通道进行衰减相同的方式对这三个通道进行统一衰减。

注: AGC 控制功能由器件自身实现。用户不能控制此功能。

11.7 固定增益放大器 1 和 2

FGA1 和 FGA2 提供了最大为 40 dB 的两级增益。

注: 用户不能控制这两个放大器的增益。

11.8 自动通道选择

如果配置寄存器 5 (寄存器 11-6)中自动通道选择位 AUTOCHSEL<8> 置 1,则自动通道选择功能被使能;如果该位清零,则自动通道选择功能被禁止。当该功能被激活时(即,AUTOCHSE <8>=1),控制电路将在 AGC 稳定时间(TSTAB)之后立即检查每个输入通道的解调输出。如果输出为高电平,则允许此通道传送数据,否则通道阻塞。

AFE 状态寄存器位 <8:6> (寄存器 11-8) 监控此操作的 状态。这些位指明通道选择的当前活动状态,并为每次 软复位自动更新状态。每次软复位后(或不活动定时器 超时后),自动通道选择功能复位。因此,软复位后阻 塞的通道被再次使能。

通过堵塞那些在TAGC结束时电平不为高的通道,这个功能可以使输出信号更干净。此功能仅用于解调数据输出,不能用于载波时钟或RSSI输出。

11.9 载波时钟检测器

检测器检测输入载波周期。检测器的输出在信号载波频率进行数字切换。在 AFE 配置寄存器 1(寄存器 11-2)中用 DATOUT 位选择载波时钟输出时,将使该输出有效。

11.10 解调器

解调器由全波整流器、低通滤波器、峰值检波器和用于 检测输入信号包络的数据分割器组成。

11.11 数据分割器

数据分割器由参考电压发生器和比较器组成。数据分割器比较输入与参考电压。参考电压来自最小调制深度要求和输入峰值电压。来自全部3个通道的数据进行逻辑或运算,然后送至输出使能滤波器。

11.12 输出使能滤波器

一旦进入信号满足唤醒序列要求,输出使能滤波器就使能 LFDATA 输出。(见 **11.15 "可配置输出使能滤波**器")。

11.13 RSSI (接收信号强度指示器)

RSSI 提供与输入信号幅度成正比的电流 (见 11.31.3 "接收信号强度指示器 (RSSI) 输出")。

11.14 模拟前端定时器

AFE 具备一个内部 32 kHz RC 振荡器。该振荡器用于下列定时器中:

- 不活动定时器 (Inactivity Timer)
- 报警定时器 (Alarm Timer)
- 脉宽定时器 (Pulse Width Timer)
- 周期定时器 (Period Timer)
- AGC 稳定定时器 (AGC Settling Timer)

11.14.1 RC 振荡器

RC 振荡器是低功耗振荡器,其频率受温度和电压变化的影响,频率范围为 32 kHz ± 10%。

11.14.2 不活动定时器

如果没有输入信号,不活动定时器用来使AFE自动返回 特机模式。基于32 kHz内部时钟,超时周期约为16 ms (TINACT)。

不活动定时器用来最大限度地降低 AFE 消耗电流, 当无输入信号时间持续约 16 ms 时, 不活动定时器使 AFE 自动返回到待机模式。

定时器将在以下情况下复位:

- 在LF输入信号中出现幅度变化,无论变化是从高 到低还是从低到高
- CS 引脚为低 (任何 SPI[™] 命令)
- 与定时器相关的软复位。

定时器在以下情况下启动:

· AFE 收到任何 LF 信号

定时器在以下情况下导致 AFE 软复位:

 先前接收的 LF 在 TINACT 时间内没有变化,既未 从高到低,也未从低到高变化

软复位使 AFE 自动返回到待机模式;在待机模式下,大多数模拟电路,如 AGC、解调器和 RC 振荡器等,都将断电。这将使 AFE 返回到更低的待机电流模式。

11.14.3 报警定时器

当 AFE 正在接收不满足输出使能滤波器要求的 LF 信号时,使用报警定时器通知 MCU。存在持续噪声时,超时时间约为 32 ms(TALARM)。

如果不满足输出使能滤波器要求的输入信号持续时间长于 32 ms 时,就将产生报警定时器超时。报警定时器超时导致:

- a) ALERT 引脚变低电平。
- b) AFE 状态配置 7 寄存器 (寄存器 11-8) 中的 ALARM 位置 1。

通过监控 ALERT 引脚,MCU 将得到报警定时器超时的通知。如果报警定时器超时,MCU 就能采取适当的措施,例如衰减通道灵敏度,或者禁止通道等等。如果忽略噪声源,AFE 可返回更低待机电流消耗状态。

定时器在以下情况时复位:

- CS 引脚为低 (任何 SPI 命令)。
- 输出使能滤波器禁止。
- LFDATA 引脚使能 (信号通过输出使能滤波器)。 定时器在以下情况下启动:
- 接收 LF 信号。

定时器在以下情况导致 ALERT 引脚上输出低电平:

 输出使能滤波器使能且调制输入信号已存在 TALARM 时间,但该信号不满足输出使能滤波器的 要求。

注: 如果输出使能滤波器禁止,则报警定时器禁止。

11.14.4 脉宽定时器

脉宽定时器用来验证接收的输出使能序列是否同时满足最小 TOEH 和最小 TOEL 要求。


11.14.5 周期定时器


周期定时器用来验证接收的输出使能序列是否满足最大 TOET 要求。


11.14.6 AGC 稳定定时器 (TAGC)


此定时器用于在AGC稳定在输入信号的同时,使输出使能滤波器保持在复位状态。超时周期约为3.5 ms。这个时间(TAGC)结束后,输入应保持为高电平(TPAGC),否则将中止计数并产生软复位。详见图11-6。

- 1: 在 AGC 稳定时间(TAGC)内, AFE 需要连续不中断的高电平输入信号。在这段时间内如果无上述信号,即可能使定时器复位,而且需要 AGC 稳定时间新的输入信号;或者也可能导致不恰当的 AGC 增益设定,产生无效输出。
 - 2: 如果任一输入通道正确地接收到AGC稳定时间,AFE的其余部分就将唤醒。AFE状态寄存器 7的位 <4:2>(寄存器 11-8),指明是哪个通道最先唤醒了 AFE。多个引脚上的有效输入信号可能致使多个通道指示位置 1。











11.15 可配置输出使能滤波器

输出使能滤波器用来使能 LFDATA 输出并唤醒单片机, 但仅在LC输入引脚接收到特定的脉冲序列之后。因此, 这可以防止由于噪声或不想要的输入信号等原因而致使 AFE 唤醒单片机。电路把已解调的报头波形时序与预定 义值进行比较,然后在匹配时使能解调 LFDATA 输出。

输出使能滤波器由紧随AGC稳定时间之后的脉冲的高持 续时间(TOEH)和低持续时间(TOEL)组成。高、低 持续时间的选择意味着选择最大时间。输出使能的高、 低持续时间由 SPI 接口编程决定。图 11-5 和图 11-6 所 示为输出使能滤波器波形。

TOEH 期间,不应有遗漏的周期。周期遗漏可能导致无法 满足输出使能条件。








表 11-1: 典型的输出使能滤波器时序

<u>** </u>		五日14年17日	CITE OF SON HA	74/4
OEH <1:0>	OEL <1:0>	TOEH (ms)	TOEL (ms)	TOET (ms)
01	00	1	1	3
01	01	1	1	3
01	10	1	2	4
01	11	1	4	6
10	00	2	1	4
10	01	2	1	4
10	10	2	2	5
10	11	2	4	8
	•	•	•	
11	00	4	1	6
11	01	4	1	6
11	10	4	2	8
11	11	4	4	10
	•	•	•	
00	XX		滤波器禁止	

注 **1:** 典型值条件为室温,且 VDD = 3.0V 和 32 kHz 振荡器。

ТОЕН 的测量是从解调输出的上升沿到第一个下降沿。脉冲宽度必须满足 TOEH $\leq t \leq$ TOET。

TOEL 的测量是从解调输出的下降沿到下一个脉冲的上升沿。脉冲宽度必须满足 $TOEL \le t \le TOET$ 。

TOET 的测量是从上升沿到下一个脉冲的上升沿(即,为 TOEH 和 TOEL 之和)。脉冲宽度必须满足 $t \le$ TOET。如果配置寄存器 0(寄存器 11-1)中 OEL<8:7> 置为00,那么 TOEH 不得超过 TOET,TOEL 不得超过 TINACT。

在以下情况下,滤波器需要一个完整的新的并且是连续的高低周期使能 LFDATA 以使其复位。

- 接收的高持续时间不大于配置的 TOEH 最小值。
- 在TOEH期间,信号丢失>56 μs。信号丢失<56 μs 可能会也可能不会导致滤波器复位。
- 接收的低持续时间不大于配置的最小值。
- 接收的序列超过了 TOET 的最大值:
 - TOEH + TOEL > TOET
 - 或 TOEH > TOET
 - 或 TOEL > TOET
- 接收到软复位 SPI 命令。

如果滤波器复位是由于高持续时间(TOEH > TOET)很长引起的,高脉冲定时器将等待一个 TE 间隔之后,且解调器输出发生另一个从低到高的跳变,才会再次开始定时。

禁止输出使能滤波器将不再需要满足TOEH和TOEL要求, AFE 将传送所有接收到的 LF 数据。例子可见图 11-10、 图 11-11 和图 11-12。

如果从应用的角度看,从引脚输入开始,实际的输出使能滤波器计时必须将输入通路的模拟延时(例如,解调器充放电时间)计算在内。

- TOEH TDR + TDF
- TOEL + TDR TDF

输出使能滤波器紧随 TGAP(AGC 稳定时间后的间隙) 之后立即启动。

11.16 输入灵敏度控制

AFE 输入灵敏度的设计典型值为 3 mVPP。这意味着任何幅值大于 3 mVPP 的输入信号都能被检测到。当输入电平大于约 20 mVPP 时,AFE 的内部 AGC 回路调节检测信号幅值。信号幅值称作"AGC 活动水平"。AGC 回路调节输入电压,从而把输入信号幅值范围保持在检测电路的线性范围内,不会导致饱和。当 AGC 回路调节输入电压时,则将使 AFE 状态寄存器 7 (寄存器 11-8)中的 AGC 活动状态位(AGCACT<5>)置 1。

表 11-2所示为使用AGCSIG选项时的输入灵敏度比较。 当 AGCSIG 选项位置 1 时,解调输出仅在 AGC 回路活动时可用(见表 11-1)。AFE 同样有每个通道的输入灵敏度衰减功能。配置寄存器 3 (寄存器 11-4)、配置寄存器 4 (寄存器 11-5)和配置寄存器 5 (寄存器 11-6),均有降低通道增益的选项,可把增益从 0 dB 降低至约-30 dB。

表 11-2: 输入灵敏度对调制信号强度设定的对比 (AGCSIG<7>)

AGCSIG<7> (配置寄存器 5)	说明	输入灵敏度 (典型值)
0	禁止——AFE 传送它能检测到的任何幅度的信号 (解调数据和载波时钟)	3.0 mVpp
1	使能——没有输出,直到 AGC 状态 = 1 (即, VPEAK ≈ 20 mVPP) 时为止 (解调数据和载波时钟)。 • 提供最佳信噪比。	20 mVPP

11.17 输入通道 (使能/禁止)

对配置寄存器 0<3:1> (寄存器 11-1) 中的各个位进行编程,可以单独地使能或禁止各通道。

拥有禁止某个通道的选项,目的是通过关闭尽可能多的电路(如果不需要该通道工作)使消耗的电流最小。在输入禁止时,禁止的具体电路是放大器、检波器、全波整流器、数据分割器,以及调制 FET。不过, RF 输入限幅器仍然处于活动状态,以保护硅器件不受过高天线输入电压破坏。

11.18 AGC 放大器

电路自动放大输入信号电压,使之达到数据分割器能够接受的水平。AGC的固有特性是抓得快而放得慢,它跟踪载波信号电压,而不是调制的数据位。

AGC 的固有特性是跟踪三个天线输入信号中最强的信号。 AGC 需要一段 AGC 稳定时间(TAGC)。

AGC将试图调节通道进入数据分割器的峰值信号电压,使之成为所需的稳定 AGC 电压——在信号电压试图超出稳定 AGC 电压时,降低输入路径增益,并允许对低于稳定 AGC 电压的信号电平进行完全放大。

AGC 有两种工作模式:

- 在 AGC 稳定时间(TAGC)期间,AGC 时间常数较快,从而对连续输入信号的采集时间在合理范围内较短。
- 2. TAGC 之后,AGC 切换到较慢的时间常数,以便进行数据分割。

而且,当输入信号包络为低时,AGC 冻结。AGC 只跟踪高包络电平。

11.19 AGC 保持

AGC 保持(AGC Preserve)功能使 AFE 能够在 AGC 稳定时间(TAGC)内保持 AGC 值,并把保持值应用于数据分割电路以处理后续数据流,而不是使用新的跟踪值。当在给定时间段内输入随机幅值变化时,这个功能可以用来正确解调输入信号。当 AFE 接收到 AGC 保持开(Preserve On)命令时,该功能被使能;当 AFE 接收到 AGC 保持关(Preserve Off)命令,则该功能被禁止。一旦接收到 AGC 保持开命令,AFE 在每一个 AGC 稳定时间内获取新的 AGC 值,保持该值,直到接收到软复位或 AGC 保持关命令时。从而,无需另外发出 AGC 保持开命令。要禁止 AGC 保持功能,需要一条 AGC 保持关命令(AGC 保持命令参见 11.32.2.5 "AGC 保持开命令"和 11.32.2.6 "AGC 保持关命令")。

11.20 软复位

在下列事件中, AFE 产生软复位:

- a) 上电复位 (POR) 后,
- b) 不活动定时器超时后,
- c) 如果发生"异常中止",
- d) 接收到 SPI 软复位命令后。

如果在 AGC 稳定时间(TAGC)结束后,没有检测到正信号,则将产生"异常中止"。软复位初始化内部电路,使 AFE 进入低电流待机工作模式。软复位初始化的内部电路包括:

- 输出使能滤波器
- AGC 电路
- 解调器
- 32 kHz 内部振荡器

软复位不影响配置寄存器的设定,但会影响 AFE 状态寄存器 7 (寄存器 11-8)的某些位。

电路的初始化需要一个内部时钟周期(1/32 kHz = 31.25 μs)。初始化期间,每个输入和 LCCOM 引脚之间的调制晶体管导通,对内外部寄生电压进行放电。初始化时间结束后,调制晶体管将立即截止。

软复位仅在活动模式下执行, 在待机模式下无效。


11.21 输入信号的最小调制深度要求

如果输入信号的调制深度大于 AFE 配置寄存器 5 (寄存器 11-6)中设定的最小调制要求,则 AFE 解调已调制的输入信号。图 11-7 给出了调制深度的定义和例子。配置寄存器 5 的 MODMIN<6:5> 提供了四个选项,即,75%、50%、25% 和 12%,缺省设定为 50%。

这个功能用来增强输入信号的解调完整性。对于具有弱调制深度的输入信号,12%设定是最佳选择;靠近高压基站天线时或距离基站天线很远时,输入信号通常具有弱调制深度。它给出了最佳解调灵敏度,但容易受噪声尖峰的影响,可能导致位检测错误。75%设定能够减少噪声导致的位错误,但解调灵敏度最小。最小调制深度要求的设定见表 11-3。

表 11-3: 最小调制深度要求的设定

	WIN 位 存器 5)	调制深度				
Bit 6	Bit 5					
0	0	50% (缺省值)				
0	1	75%				
1	0	25%				
1	1	12%				



11.22 低电流休眠模式

来自单片机并经由 SPI 接口命令的休眠命令,将使 AFE 进入超低电流模式。包括 RF 限幅器在内的所有电路都将关闭,以使 AFE 消耗的电流最低;但保持起码的寄存器存储器和 SPI 功能所需的电路将不会掉电。需要用上电复位以及除休眠命令外的任何其他 SPI 命令将 AFE 从休眠模式唤醒。

11.23 低电流待机模式

当天线输入没有 LF 信号存在时,AFE 处于待机模式,但 AFE 已上电并准备接收任何输入信号。

11.24 低电流工作模式

当在 LF 天线输入上有 LF 信号,且内部电路随接收的数据而进行切换时, AFE 处于低电流工作模式。

11.25 AFE 配置寄存器数据的错误检测

AFE 的配置寄存器为易失性存储器。因此寄存器内容可能会被诸如电池断电这样的意外事件破坏或清除。为了确保数据完整性,AFE 具有错误检测机制,错误检测机制使用配置寄存器映射的行、列校验位。每个寄存器的bit 0 是行校验位,通过计算八个配置位(从 bit 1 到bit 8)得到。列校验寄存器(配置寄存器 6)存放列校验位;通过分别计算配置位的每一列(配置寄存器 0至5),得到对应的列校验位。列校验位的计算不包括状态寄存器。校验结果应为奇数。校验位的置1或清零,将使置1的位数为奇数。用户需要使用寄存器的内容来计算行/列校验位,并在程序中进行设置。AFE 在运行期间将连续计算配置存储器映射的行/列校验位。如果发生校验错误,AFE将使 SCLK/ALERT 引脚为低电平(中断单片机模块),表明配置存储器已损坏或未载入,需要重新设置。

上电复位后的初始条件下,寄存器的值都将被清零(缺省值)。因此,通过拉低 SCLK/ALERT 引脚, AFE 将发出校验位错误。如果用户用正确的校验位重新设置寄存器,则 SCLK/ALERT 引脚将立即翻转为逻辑高电平。

校验位错误不改变或影响 AFE 功能的正常操作。

表 11-4 给出了寄存器值和对应校验位的例子。

表 11-4: AFE 配置寄存器校验位示例

寄存器名称	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0 (行校验)
配置寄存器 0	1	0	1	0	1	0	0	0	0
配置寄存器 1	0	0	0	0	0	0	0	0	1
配置寄存器 2	0	0	0	0	0	0	0	0	1
配置寄存器 3	0	0	0	0	0	0	0	0	1
配置寄存器 4	0	0	0	0	0	0	0	0	1
配置寄存器 5	1	0	0	0	0	0	0	0	0
配置寄存器 6 (列校验寄存器)	1	1	0	1	0	1	1	1	1

初稿

11.26 出厂校准

Microchip 对 AFE 进行了校准,以降低器件之间的待机 电流、内部计时和灵敏度上的差异,并降低各通道之间 的灵敏度差异。

11.27 De-Q 天线电路

当收发器靠近基站时,收发器线圈可产生高于 VDE_Q的 线圈电压。这个情形称为"近场"。 AFE 通过 AGC 控制模块检测强近场信号,然后对天线电路进行 de-Q,以降低输入信号幅度。


11.28 电池后备和无电池工作

增加外部元器件后,器件即可支持电池后备和无电池工作方式,使得器件能够部分或完全由场供电。

图 11-8 所示为电池后备的外部电路示例。

注: LCCOM 上的电压加上线圈输入电压不得超过最大 LC 输入电压。

图 11-8: LF 场供电和电池后备示例



CPOOL= 蓄电电容 (或电池后备电容), 场充电并为器件供电。

DBLOCK= 电池保护, 防止反相充电。

低正向偏置压降的肖特基二极管。

DFLAT= 场整流二极管。


DLIM = 限压二极管,可能需要用来限制 VDD 电压 (在强场中时)。

RCOM= Ccom 放电通路。

RLIM = 限流电阻,强场中空心线圈需要使用。

11.29 解调器

通过恰当的包络检波,解调器从接收的数据中复原调制数据;接收的信号包括载波和数据。解调器具有适合输入信号包络的快上升(充电)时间(TDR)和下降时间(TDF)(TDR和TDF技术参数请参见 **15.0 "电气特性"**)。解调器包括全波整流器、低通滤波器、峰值检波器和数据分割器。



11.30 上电复位

该电路将保持复位状态,直到有足够的电源电压施加到 AFE 上。当电源电压足以使 AFE 正常工作时 (标称值 为 AFE 的 VPOR),器件将退出复位状态。

上电复位时将所有配置寄存器均被清零。由于配置寄存器受行、列奇校验的保护,ALERT引脚将被拉低——向单片机表明 AFE 配置存储器被清零,需要载入。

11.31 LFDATA 输出选择

FDATA 输出可配置为发送解调器输出、接收信号强度指示器(RSSI)输出或载波时钟。详见配置寄存器 1(寄存器 11-2)。

11.31.1 解调器输出

解调器输出是输出选择的缺省设定。这是包络检波电路的输出。解调器输出可见图 11-9。


为了获得干净的数据输出或运行功耗,可以单独地使能或禁止输入通道。如果使能了一个以上的通道,则输出为每个使能通道输出之和。如果三个通道都被禁止,那么就没有有效输出。当选定解调输出时,根据配置寄存器 0 (寄存器 11-1) 中选项的设定情况,输出有两种情况:输出使能滤波器禁止或使能。

相关配置寄存器位:


- 配置寄存器 1 (寄存器 11-2), DATOUT <8:7>:
 - bit 8 bit 7
 - 0 0: 解调器输出
 - 0 1: 载波时钟输出
 - 1 0: RSSI 输出
 - 0 1: RSSI 输出
- 配置寄存器 0 (寄存器 11-1): 所有位


初稿

情形 I. 输出使能滤波器禁止时: 在 AGC 稳定时间 (TAGC) 之后,解调输出立即可用。图 11-10 所示为输出使能滤波器禁止时,解调输出的示例。



情形 Ⅱ. 当输出使能滤波器使能时: 仅当输入信号满足使能滤波器时序条件时解调输出才可用,该条件在配置寄存器 0 (寄存器 11-1)中定义。如果条件满足,输出在使能滤波器的低持续时间(Toel)之后可用。图 11-11 和图 11-12 给出了输出使能滤波器被使能时,解调输出的示例。





11.31.2 载波时钟输出

在选定载波时钟输出时,LFDATA 输出为输入载波时钟的脉冲方波,并在 AGC 稳定时间(TAGC)一结束即可用。对于载波时钟输出,有两个配置寄存器选项: 1)时钟除以 1,或 2)时钟除以 4,具体选定哪个取决于配置寄存器 2(寄存器 11-3)的 DATOUT<7> 位。在 AGC稳定时间后,载波时钟输出立即可用。输出使能滤波器、AGCSIG 以及 MODMIN 选项均可应用于载波时钟输出,应用方式与解调输出相同。输入通道可单独使能或禁止用于输出。如果有一个以上的通道被使能,则输出为每个使能通道输出之和。因此,载波时钟输出波形不如只有一个通道使能时那样精确。如果要求输出波形精确,建议只使能一个通道。


如果所有三个通道都被禁止,那么将没有有效输出。载 波时钟输出的例子,如图 11-13 所示。

相关配置寄存器位:

• 配置寄存器 1 (寄存器 11-2), DATOUT <8:7>:

bit 8 bit 7

- 0 0: 解调器输出
- 0 1: 载波时钟输出
- 1 0: RSSI 输出
- 1 1: RSSI 输出
- 配置寄存器 2 (寄存器 11-3), CLKDIV<7>:
 - 0: 载波时钟/1
 - 1: 载波时钟 /4
- 配置寄存器 0 (寄存器 11-1): 所有位都受影响
- 配置寄存器 5 (寄存器 11-6)



11.31.3 接收信号强度指示器 (RSSI) 输出

如果在 AFE 配置寄存器中选定了接收信号强度指示器 (RSSI) 输出,则在 LFDATA 引脚上有模拟电流可用。模拟电流与输入信号强度成线性正比 (见图 11-15)。

在 RSSI 模式下,电路中所有定时器,如不活动定时器、报警定时器、AGC 稳定时间等,均被禁止。因此 RSSI 输出不受 AGC 稳定时间的影响,当选定 RSSI 选项时 RSSI 输出就立即可用。当选定 RSSI 输出时, AFE 就立即进入活动模式。连接到 LFDATA 引脚的单片机 I/O 引脚(RC3),在 RSSI 输出模式下,必须设定为高阻态。

RSSI 输出期间,当 AFE 接收一条 SPI 命令时, RSSI 模式将暂时被禁止,直到 SPI 接口通讯完成。 SPI 接口通讯完成后,将返回 RSSI 模式。 AFE 保持为 RSSI 模式,直到选取了另一种输出类型(CS 拉低将关闭 RSSI 信号)。 若要为某特定通道获得 RSSI 输出,或者要节省运行功耗,可以单独使能或禁止输入通道。如果一个以上的通道被使能,则RSSI输出来自最强的信号通道。如果全部三个通道都被禁止,将没有有效的输出。

相关 AFE 配置寄存器位:

• 配置寄存器 1 (寄存器 11-2), DATOUT<8:7>:

bit 8 bit 7


- 0 0: 解调输出
- 0 1: 载波时钟输出
- 1 0: RSSI 输出
- 1 1: RSSI 输出
- 配置寄存器 2 (寄存器 11-3),


RSSIFET<8>:

- 0: 下拉 MOSFET 关闭
- 1: 下拉 MOSFET 开启

注: 仅在选定了 RSSI 输出时下拉 MOSFET 选项才有效。当选择了解调或载波时钟输出选项时,用户不能控制 MOSFET。

• 配置寄存器 0 (寄存器 11-1): 所有位都受影响。





11.31.3.1 RSSI 信号的模数数据转换

AFE 的 RSSI 输出为模拟电流。它需要外部模数 (ADC) 数据转换器件将模拟电流转化为数字输出。ADC 数据转换可以通过使用独立的外部 ADC 器件来完成,或者利用单片机内部的比较器再加上一些外部电阻电容通过固件来完成。对于实现斜率 ADC,在数据采样之前,应先将LFDATA 引脚处的外部电容放电。出于这个目的,可以利用 LFDATA 引脚上的内部下拉 MOSFET。使用配置寄存器 2(寄存器 11-3)的 RSSIFET<8>位,可以开、关MOSFET。当 MOSFET 开通时,内部 MOSFET 为外部电容提供了一条放电通路。这个 MOSFET 选项仅在选取了 RSSI 输出时有效,对于解调或载波时钟输出选项,MOSFET 不能由用户控制。

本器件的各种外部 ADC 实现方法,请参见相应的应用笔记。

11.32 AFE 配置

11.32.1 SPI 通讯

AFE SPI 接口通讯用来读写 AFE 的配置寄存器和发送 只用作命令的消息。对于 SPI 接口,器件有三个引脚: CS、SCLK/ALERT 和 LFDATA/RSSI/CCLK/SDIO。 图 11-15、图 11-14、图 11-16 和图 11-17 给出了 SPI 通讯序列的例子。

在器件上电时,这些引脚将是高阻抗输入,直到固件对他们进行了适当的修改为止。连接到单片机的AFE引脚如下。

CS

• 引脚始终用作输入,带内部上拉。

SCLK/ALERT

• 当 CS 高电平时,本引脚为集电极开路输出。有一个内部上拉电阻(对 AFE 而言也是内部电阻),确保在上电和单片机配置其引脚之间,不会有虚假的 SPI 通讯。当 CS 为低时,本引脚成为 SPI 时钟输入。

LFDATA/RSSI/CCLK/SDIO

• 只要 CS 为高电平,本引脚就是数字输出 (LFDATA)。在 SPI 通讯期间,引脚是 SPI 数据 输入 (SDI),除非执行寄存器读取,这时引脚将 是 SPI 数据输出 (SDO)。






图 11-17: SPI 写入时序



单片机 SPI 写入的详细步骤:

- 1. 驱动 AFE 的集电极开路 $\overline{\text{ALERT}}$ 输出为低。
- 确保 CS 下降时不会产生错误的时钟
- 降低 CS。
 - AFE SCLK/ALERT 成为 SCLK 输入
 - LFDATA/RSSI/CCLK/SDIO 成为 SDI 输入
- 3. 将 LFDATA/RSSI/CCLK/SDIO 连接引脚变为输出。
 - 驱动 SPI 数据
- 4. 时钟输入 16 位 SPI 写入序列——命令、地址、数据和校验位。
- 命令、地址、数据和校验位。
- 5. 将 LFDATA/RSSI/CCLK/SDIO 连接引脚变为输入。
- 6. 升高 CS, 完成 <u>SPI</u> 写操作。
- 7. 将 SCLK/ALERT 更改回输入。

SPI 读取时序 图 11-18:



MCU SPI 读取的详细步骤:

- 驱动 AFE 的集电极开路 ALERT 输出为低。
 - 确保当 CS 下降时不会产生错误的时钟。
- 降低 CS。
 - AFE SCLK/ALERT 成为 SCLK 输入。
 - LFDATA/RSSI/CCLK/SDIO 成为 SDI 输入。
- 将 LFDATA/RSSI/CCLK/SDIO 连接引脚更改为输出。 3.
 - 驱动 SPI 数据。
- 按时钟输入 16 位 SPI 读序列。
 - 命令、地址和无效数据。
- 将 LFDATA/RSSI/CCLK/SDIO 连接引脚更改为输入。
- 升高 \overline{CS} ,完成SPI读的命令和地址入口。
- 注: TCSH 被认为是一个时钟。于是,配置寄存器数据出现在 TCSH 之后的第6个时钟。

- 降低 CS。
 - AFE SCLK/ALERT 成为 SCLK 输入。
 - LFDATA/RSSI/CCLK/SDIO 成为 SDO 输出。
- 按时钟输出 16 位 SPI 读操作结果。
 - 前七位是无效位。
 - 接下来的八位是配置寄存器数据。
 - <u>最</u>后一位是配置寄存器行校验位。 升高 CS,完成 SPI 读操作。
- 10. 将 SCLK/ALERT 更改回输入。

11.32.2 命令译码器 / 控制器

电路执行来自单片机的 8 个 SPI 命令。命令结构是:


命令(3 位)+配置地址(4 位)+数据字节和行校验位,AFE 最高位首先接收行校验位。表 11-5 给出了可用的 SPI 命令。

AFE 工作在 SPI 模式 0,0。在模式 0,0,时钟在低状态空闲(图 11-19)。 SDI 数据在 SCLK 的上升沿装入 AFE,SDO 数据在 SCLK 的下降沿输出。 CS 为低时,时间必须是 16 时钟(SCLK)的整数倍,否则命令将异常中止。

表 11-5: SPI 命令(AFE)

命令	地址	数据	行校验	说明
仅为命令——	- "无关"	<u></u> 地址和数据,尽管	如此,仍	需要按时钟输入。
000	XXXX	XXXX XXXX	Х	钳通——使能调制电路
001	XXXX	XXXX XXXX	Х	钳断——禁止调制电路
010	XXXX	XXXX XXXX	X	进入休眠模式 (任何其他命令将唤醒 AFE)
011	XXXX	XXXX XXXX	X	AGC 保持开——暂存当前 AGC 电平
100	XXXX	XXXX XXXX	X	AGC 保持关——AGC 再次跟踪最强的输入信号
101	XXXX	XXXX XXXX	X	软复位——复位各种电路
读取命令——	-从指定寄	存器地址中读取数	据。	
110	0000	配置字节 0	Р	通用——正常工作时可能变化的选项
	0001	配置字节1	Р	LCX 天线调节和 LFDATA 输出格式
	0010	配置字节 2	Р	LCY 天线调节
	0011	配置字节3	Р	LCZ 天线调节
	0100	配置字节4	Р	LCX 和 LCY 灵敏度衰减
	0101	配置字节 5	Р	LCZ 灵敏度衰减和调制深度
	0110	列校验	Р	配置字节 0 -> 配置字节 5 的列校验位
	0111	AFE 状态	Х	AFE 状态——校验错误、哪个输入处于活动状态,等等
写入命令——	一把数据写》	入指定寄存器地址	o	
111	0000	配置字节 0	Р	通用——正常工作时可能变化的选项
	0001	配置字节1	Р	LCX 天线调节和 LFDATA 输出格式
	0010	配置字节 2	Р	LCY 天线调节
	0011	配置字节3	Р	LCZ 天线调节
	0100	配置字节4	Р	LCX 和 LCY 灵敏度衰减
	0101	配置字节 5	Р	LCZ 灵敏度衰减和调制深度
	0110	列校验	Р	配置字节 0 -> 配置字节 5 的列校验位
	0111	未使用	Х	寄存器可读,但不可写
注 : P	表示各数技	据字节的行校验位	(奇校验).

© 2005 Microchip Technology Inc. 初稿 DS41232B_CN 第103页



11.32.2.1 钳通命令

钳通命令将激活(导通)所有已使能通道的调制晶体管,通道在配置寄存器 0 (寄存器 11-1)中被使能。

11.32.2.2 钳断命令

钳断命令将使所有已使能通道的调制晶体管失效 (截止)。

11.32.2.3 休眠命令

休眠命令将使AFE进入休眠模式——通过禁止除基本电路以外的所有电路,使电流消耗最小。任何其他命令都将唤醒 AFE(如:钳断命令)。

11.32.2.4 软复位命令

当 AFE 收到外部软复位命令时,就将产生软复位。外部 软复位命令通常用来终止 SPI 通讯,或用来为下一个信号检波序列初始化 AFE,等等。软复位的更多信息请参见 11.20 "软复位"。

如果软复位是在"钳通"状态下发送的,那么在软复位 执行之后 AFE 仍将保持"钳通"状态。软复位仅在活 动模式下执行,而不在待机模式下执行。如果 AFE 不处 于活动模式下, SPI 软复位命令将被忽略。

11.32.2.5 AGC 保持开命令

AGC 保持开 (AGC Preserve On) 命令将保持每个 AGC 稳定时间内的 AGC 电平,然后将保持值应用于数据分割电路上,供后续数据流使用。保持的 AGC 值将被软复位复位,当新的 AGC 稳定时间开始时,将获取并保持新的 AGC 值。AGC 保持关(AGC Preserve Off)命令将禁止此功能(见 11.19 "AGC 保持")。

11.32.2.6 AGC 保持关命令

此命令将禁止 AGC 保持功能,使 AFE 返回正常的 AGC 跟踪模式:在 AGC 稳定时间内快速跟踪,在稳定时间 之后缓慢跟踪(见 11.19 "AGC 保持")。

11.32.3 配置寄存器

AFE 有 8 个配置寄存器,包括一个列校验寄存器和 AFE 状态寄存器。除状态寄存器之外的所有寄存器都可通过 SPI 进行读写。每个寄存器(除 AFE 状态寄存器以外)的 Bit 0 是行校验位,它使寄存器中置 1 的位数为奇数。

表 11-6: 模拟前端配置寄存器汇总

<u>火 11 0. </u>		1 HH I I							
寄存器名称	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
配置寄存器 0	OEI	1	Ol	EL	ALRTIND	LCZEN	LCYEN	LCXEN	R0PAR
配置寄存器 1	DATO	UT			通道Xi	周节电容			R1PAR
配置寄存器 2	RSSIFET	CLKDIV		通道 Y 调节电容					
配置寄存器 3	未月	1	通道 Z 调节电容						R3PAR
配置寄存器 4		通道X灵敏	皮度控制	控制 通道 Y 灵敏度控制					R4PAR
配置寄存器 5	AUTOCHSEL	AGCSIG	MODMIN MODMIN 通道 Z 灵敏度控制					R5PAR	
配置寄存器 6		列校验位						R6PAR	
AFE 状态寄存器 7	活动	活动通道指示器 AGC				唤醒通道指示器 ALARM			PEI

寄存器 11-1: 配置寄存器 0 (地址: 0000)

V =	0 =	<u> </u>	<u> </u>	7				
OEH1	OEH0	OEL1	OEL0	ALRTIND	LCZEN	LCYEN	LCXEN	R0PAR
R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0

bit 8 bit 0

bit 8-7 **OEH<1:0>**: 输出使能滤波器高持续时间(TOEH)位

00 = 禁止输出使能滤波器 (不需要唤醒序列,把所有信号传送给 LFDATA)

 $01 = 1 \, \text{ms}$

10 = 2 ms

11 = 4 ms

bit 6-5 **OEL<1:0>**: 输出使能滤波器低持续时间 (ToEL) 位

00 = 1 ms

01 = 1 ms

10 = 2 ms

11 = 4 ms

bit 4 **ALRTIND**: ALERT 位,输出由以下触发:

1 = 校验错误和/或报警定时器到期 (接收噪声,参见 11.14.3 "报警定时器")

0 = 校验错误

bit 3 LCZEN: LCZ 使能位

1 = 禁止

0 = 使能

bit 2 LCYEN: LCY 使能位

1 = 禁止

0 = 使能

bit 1 LCXEN: LCX 使能位

1 = 禁止

0 = 使能

bit 0 ROPAR: 寄存器校验位——置 1/ 清零,从而 9 位寄存器为奇校验——置 1 的位数为奇数

图注:

R = 可读位 W = 可写位 U = 未用位, 读为 0

寄存器 11-2: 配置寄存器 1 (地址: 0001)

 R/W-0
 <th

bit 8-7 DATOUT<1:0>: LFDATA 输出类型位

00 = 解调输出 01 = 载波时钟输出 10 = RSSI 输出 11 = RSSI 输出

bit 6-1 **LCXTUN<5:0>**: LCX 调节电容位

000000 =+0 pF (缺省值)

111111 =+63 pF

bit 0 R1PAR: 寄存器校验位——置 1/ 清零,从而 9 位寄存器为奇校验——置 1 的位数为奇数

图注:

R = 可读位 W = 可写位 U = 未用位, 读为 0

-n = POR 值 1 = 置 1 0 = 清零 x = 未知

寄存器 11-3: 配置寄存器 2 (地址: 0010)

 R/W-0
 <th

bit 8 RSSIFET: LFDATA 引脚上下拉 MOSFET 位 (仅在 RSSI 模式下可以被用户控制)

1 = 下拉 RSSI MOSFET 开启 0 = 下拉 RSSI MOSFET 关闭

bit 7 CLKDIV: 载波时钟除以为

1 = 载波时钟 /4 0 = 载波时钟 /1

bit 6-1 **LCYTUN<5:0>**: LCY 调节电容位

000000 = +0 pF (缺省值)

1111111 = +63 pF

bit 0 R2PAR: 寄存器校验位——置 1/ 清零,从而 9 位寄存器为奇校验——置 1 的位数为奇数

图注:

R =可读位 W =可写位 U =未用位,读为 0

寄存器 11-4: 配置寄存器 3 (地址: 0011)

U-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 LCZTUN5 LCZTUN4 LCZTUN3 LCZTUN2 LCZTUN1 LCZTUN0 R3PAR bit 8

bit 0

bit 8-7 **未**用:读为0

bit 6-1 LCZTUN<5:0>: LCZ 调节电容位

000000 =+0 pF (缺省值)

111111 =+63 pF

bit 0 R3PAR:寄存器校验位——置 1/ 清零,从而 9 位寄存器为奇校验——置 1 的位数为奇数

图注:

R = 可读位 W = 可写位 U =未用位,读为 0

-n = POR 值 1 = 置 1 0 = 该位被清零 x = 未知

寄存器 11-5: 配置寄存器 4 (地址: 0100)

R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 R/W-0 LCXSEN3 LCXSEN2 LCXSEN1 LCXSEN0 LCYSEN3 LCYSEN2 LCYSEN1 LCYSEN0 R4PAR bit 8 bit 0

LCXSEN<3:0>(1): 典型的 LCX 灵敏度衰减位 bit 8-5

0000 = -0 dB (缺省值)

0001 = -2 dB

0010 = -4 dB

0011 = -6 dB

0100 = -8 dB

 $0101 = -10 \, dB$

0110 = -12 dB

0111 = -14 dB

 $1000 = -16 \, dB$

1001 = -18 dB

 $1010 = -20 \, dB$

1011 = -22 dB

1100 = -24 dB

 $1101 = -26 \, dB$

 $1110 = -28 \, dB$

 $1111 = -30 \, dB$

LCYSEN<3:0>⁽¹⁾: 典型的 LCY 灵敏度衰减位 bit 4-1

0000 = -0 dB (缺省值)

 $1111 = -30 \, dB$

bit 0 R4PAR:寄存器校验位——置 1/ 清零,从而 9 位寄存器为奇校验——置 1 的位数为奇数

1:设计为严格单调递增(或递减)。

图注:

R = 可读位 U = 未用位, 读为 0 W = 可写位

-n = POR 值 1 = 置 1 0 = 清零 x = 未知

寄存器 11-6: 配置寄存器 5 (地址: 0101)

R/W-0 R/W-0

- bit 8 AUTOCHSEL: 自动通道选择位
 - 1 = 使能——AFE 选择在 TSTAB 结束时解调器输出 "高"的通道; 否则阻塞通道。
 - 0 = 禁止——AFE 服从寄存器 0 中定义的通道使能 / 禁止位。
- bit 7 AGCSIG:解调器输出使能位,在 AGC 回路处于活动状态之后
 - 1 = 使能——在 AGC 调节到输入引脚 20 mVpp 左右之前无输出。AGC 开始调节时, AGC 活动状态位置 1。
 - 0 = 禁止——AFE 传送任何它能检测到的信号
- bit 6-5 **MODMIN<1:0>**: 最小调制深度位
 - 00 = 50%
 - 01 = 75%
 - 10 = 25%
 - 11 = 12%
- bit 4-1 **LCZSEN<3:0>⁽¹⁾**: LCZ 灵敏度衰减位
 - 0000 = -0dB (缺省值)
 - . 1111 = -30dB
- bit 0 **R5PAR**: 寄存器校验位——置 1/ 清零以使 9 位寄存器为奇校验——置 1 的位数为奇数
 - 注 1:设计为严格单调递增(或递减)。

图注:

R = 可读位

W = 可写位

U = 未用位,读为 0

- n = POR 值

1 = 置 1

0 = 清零

x = 未知

寄存器 11-7: 列校验寄存器 6 (地址: 0110)

R/W-0	R/W-0							
COLPAR7	COLPAR6	COLPAR5	COLPAR4	COLPAR3	COLPAR2	COLPAR1	COLPAR0	R6PAR
bit 8								bit 0

- bit 8 COLPAR7: 置 1/ 清零,以使第 8 个校验位 + 配置寄存器行校验位之和为奇数个置 1 的位。
- bit 7 COLPAR6: 置 1/ 清零,以使第 7 个校验位 + 配置寄存器 0 到 5 中第 7 位之和为奇数个置 1 的位。
- bit 6 COLPAR5: 置 1/ 清零,以使第 6 个校验位+配置寄存器 0 到 5 中第 6 位之和为奇数个置 1 的位。
- bit 5 COLPAR4: 置 1/清零,以使第 5 个校验位 + 配置寄存器 0 到 5 中第 5 位之和为奇数个置 1 的位。
- bit 4 COLPAR3: 置 1/ 清零,以使第 4 个校验位 + 配置寄存器 0 到 5 中第 4 位之和为奇数个置 1 的位。
- bit 3 COLPAR2: 置 1/清零,以使第 3 个校验位 + 配置寄存器 0 到 5 中第 3 位之和为奇数个置 1 的位。
- bit 2 COLPAR1: 置 1/ 清零,以使第 2 个校验位 + 配置寄存器 0 到 5 中第 2 位之和为奇数个置 1 的位。
- bit 1 COLPARO: 置 1/ 清零,以使第 1 个校验位 + 配置寄存器 0 到 5 中第 1 位之和为奇数个置 1 的位。
- bit 0 R6PAR: 寄存器校验位——置 1/ 清零,从而 9 位寄存器为奇校验——置 1 的位数为奇数

图注:

R = 可读位 W = 可写位

U = 未用位, 读为 0

- n = POR 值

1 = 置 1

0 = 清零

x = 未知

寄存器 11-8: AFE 状态寄存器 (地址: 0111)

R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0
CHZACT	CHYACT	CHXACT	AGCACT	WAKEZ	WAKEY	WAKEX	ALARM	PEI
bit 8								bit 0

- bit 8 **CHZACT**: 通道 Z 激活 (1) 位 (由软复位清零)
 - 1 = TAGC 之后,通道 Z 传送数据
 - 0 = TAGC 之后,通道 Z 不传送数据
- bit 7 **CHYACT**: 通道 Y 激活 (1) 位 (由软复位清零)
 - 1 = TAGC 之后,通道 Y 传送数据
 - 0 = TAGC 之后,通道 Y 不传送数据
- bit 6 **CHXACT**: 通道 X 激活 (1) 位 (由软复位清零)
 - 1 = TAGC 之后,通道 X 传送数据
 - 0 = TAGC 之后,通道 X 不传送数据
- bit 5 AGCACT: AGC 激活状态位 (实时,由软复位清零)
 - 1 = AGC 激活 (输入信号强)。当输入信号电压约 > 20 mVPP 时, AGC 处于激活状态。
 - 0 = AGC 静止 (输入信号弱)
- bit 4 WAKEZ: 唤醒通道 Z 指示器状态位 (由软复位清零)
 - 1 = 通道 Z 导致 AFE 唤醒 (传送 ÷64 时钟计数器)
 - 0 = 通道 Z 未导致 AFE 唤醒
- bit 3 WAKEY: 唤醒通道 Y 指示器状态位 (由软复位清零)
 - 1 = 通道 Y 导致 AFE 唤醒 (传送 ÷64 时钟计数器)
 - 0 = 通道 Y 未导致 AFE 唤醒
- bit 2 WAKEX:唤醒通道 X 指示器状态位 (由软复位清零)
 - 1 = 通道 X 导致 AFE 唤醒 (传送 ÷64 时钟计数器)
 - 0 = 通道 X 未导致 AFE 唤醒
- bit 1 ALARM: 表明是否发生报警定时器超时 (由读"状态寄存器命令"清除)
 - 1 =报警定时器超时。可能导致 \overline{ALERT} 输出变低,取决于配置寄存器 0 中 bit 4 的状态
 - 0=报警定时器没有超时
- bit 0 PEI: 校验错误指示位——指明是否已产生配置寄存器校验错误 (实时)
 - 1 = 发生校验错误, 致使 ALERT 输出变低
 - 0=没有发生校验错误

注 1: 无论通道是否传送数据,该位均为1。在待机模式下该位为0。

攵)注.
3	17.

R = 可读位 W = 可写位 U = 未用位,读为 0

各种 SPI 命令和 AFE 上电复位之后, AFE 状态寄存器 的位状态可参见表 11-7。

表 11-7: AFE 状态寄存器位状态 (上电复位和各种 SPI 命令后)

Art It.	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
条件	CHZACT	CHYACT	CHXACT	AGCACT	WAKEZ	WAKEY	WAKEX	ALARM	PEI
POR	0	0	0	0	0	0	0	0	1
读命令 (仅限状态寄存器)	u	u	u	u	u	u	u	0	u
休眠命令	u	u	u	u	u	u	u	u	u
软复位执行 (1)	0	0	0	0	0	0	0	u	u

图注: u = 不变

注 1: 软复位执行的状态,见 11.20 "**软复位"**和 11.32.2.4 "**软复位命令"**。

12.0 CPU 的特殊功能

PIC12F635/PIC16F636/639 有许多功能,用来最大限度地增强系统可靠性,减少外部器件以最大限度地降低成本,并提供省电工作模式和代码保护功能

这些功能包括:

- 复位
 - 上电复位 (POR)
 - 唤醒复位 (WUR)
 - 上电延时定时器 (PWRT)
 - 振荡器起振定时器 (OST)
 - 欠压检测 (BOD)
- 中断
- · 看门狗定时器 (WDT)
- 振荡器选择
- 休眠
- 代码保护
- ID 地址单元
- 在线串行编程

PIC12F635/PIC16F636/639 有两个定时器,可提供上电时必须的延时。其中一个是振荡器起振定时器(OST),用于确保器件在晶体振荡器稳定之前处于复位状态。另一个是上电延时定时器(PWRT),仅在上电时提供 64 ms(标称值)的固定延时,用来确保器件在电源电压稳定之前处于复位状态。而且,器件还有在出现欠压情况时复位器件的内部电路,该电路可使用上电延时定时器,提供至少标称 64 ms 的复位。由于片内已具有这三种功能,对于大多数应用来说无需外部复位电路。

体眠模式的设计提供了一种极低电流消耗的断电工作模式。用户可通过以下方法把器件从休眠中唤醒:

- 外部复位
- 看门狗定时器唤醒
- 中断

器件还具有几种不同的振荡器模式,以满足不同应用场合的需要。选择 INTOSC 模式可以节省系统成本,而选择 LP 晶体模式则可以降低功耗。通过配置位的设定可选择不同的振荡器模式 (见寄存器 12-1)。

12.1 配置字的位

通过编程配置字的位(读为 0)或不编程(读为 1),可以选择各种器件配置,如寄存器 12-1 所示。这些寄存器位在程序存储器中的映射地址为 2007h。

注: 地址 2007h 在用户程序存储器空间以外,属于特殊配置存储空间(2000h - 3FFFh),仅可在编程时对其进行访问。更多 信 息 可 参 见 "PIC12F6XX/16F6XX Memory Programming Specification"(DS41204)。

寄存器 12-1: CONFIG ——配置字 (地址: 2007h)

U-1	R/P-1	R/P-1	R/P-1	R/P-1	R/P-1	R/P-1	R/P-1	R/P-1	R/P-1	R/P-1	R/P-1	R/P-1	R/P-1
_	WURE	FCMEN	IESO	BODEN1	BODEN0	CPD	CP	MCLRE	PWRTE ⁽¹⁾	WDTE	FOSC2	F0SC1	F0SC0

bit 13 bit 0

- bit 13 未用: 读为 1
- bit 12 WURE: 唤醒复位使能位
 - 1 = 使能标准唤醒和继续
 - 0 = 使能唤醒和复位
- bit 11 FCMEN: 故障保护时钟监控器使能位
 - 1 = 使能故障保护时钟监控器
 - 0 = 禁止故障保护时钟监控器
- bit 10 **IESO**: 内部 / 外部切换位
 - 1 = 使能内部外部切换模式
 - 0 = 禁止内部外部切换模式
- bit 9-8 **BODEN<1:0>**: 欠压检测使能位
 - 11 = 使能 BOD,且禁止 SBODEN 位
 - 10 = 运行时使能 BOD,休眠时禁止 BOD。禁止 SBODEN 位。
 - 01 = 寄存器 2-6 中的 SBODEN 控制 BOD 功能
 - 00 = 禁止 BOD 和 SBODEN
- bit 7 CPD: 数据代码保护位
 - 1=数据存储器未受保护
 - 0=数据存储器外部写保护
- bit 6 **CP**: 代码保护位
 - 1 = 程序存储器未受代码保护
 - 0 = 程序存储器外部读写保护
- bit 5 MCLRE: MCLR 引脚功能选择位
 - 1 = MCLR 引脚为 MCLR 功能, 使能弱内部上拉
 - 0 = MCLR 引脚为其他功能, MCLR 功能被内部禁止
- bit 4 PWRTE: 上电延时定时器使能位 (1)
 - 1 = 禁止 PWRT
 - 0 = 使能 PWRT
- bit 3 WDTE: 看门狗定时器使能位
 - 1 = 使能 WDT
 - 0 = WDT 被禁止,但可以用寄存器 12-2 中的 SWDTEN 位使能
- bit 2-0 FOSC<2:0>: 振荡器选择位
 - 000 = LP 振荡器。低功耗晶振在 RA5/T1CKI/OSC1/CLKIN 和 RA4/T1G/OSC2/CLKOUT 上
 - 001 = XT 振荡器。晶振 / 谐振器在 RA5/T1CKI/OSC1/CLKIN 和 RA4/T1G/OSC2/CLKOUT 上
 - 010 = HS 振荡器。高速晶体 / 谐振器在 RA5/T1CKI/OSC1/CLKIN 和 RA4/T1G/OSC2/CLKOUT 上
 - 011 = EC: RA4/T1G/OSC2/CLKOUT 作为 I/O 引脚, RA5/T1CKI/OSC1/CLKIN 作为 CLKIN
 - 100 = INTOSCIO 振荡器。RA4/TIG/OSC2/CLKOUT 作为 I/O 引脚,RA5/T1CKI/OSC1/CLKIN 作为 I/O 引脚
 - 101 = INTOSC 振荡器。RA4/T1G/OSC2/CLKOUT 作为 CLKOUT 引脚,RA5/T1CKI/OSC1/CLKIN 作为 I/O 引脚
 - 110 = EXTRCIO 振荡器。RA4/T1G/OSC2/CLKOUT 作为 I/O 引脚,RA5/T1CKI/OSC1/CLKIN 作为 RC
 - 111 = EXTRC 振荡器。RA4/T1G/OSC2/CLKOUT 作为 CLKOUT 引脚,RA5/T1CKI/OSC1/CLKIN 作为 RC 引脚
 - 注 1: 使能欠压检测不会自动使能上电延时定时器 (PWRT)。

图注:

R = 可读位 W = 可写位 U = 未用位, 读为 0

12.2 复位

PIC12F635/PIC16F636/639 有以下几种不同的复位:

- a) 上电复位 (POR)
- b) 唤醒复位 (WUR)
- c) 正常工作状态下的 WDT 复位
- d) 休眠状态下的 WDT 复位
- e) 正常工作状态下的 MCLR 复位
- f) 休眠状态下的 MCLR 复位
- g) 欠压检测 (BOD) 复位

有些寄存器的状态在任何复位条件下都不会受到影响; 上电复位时它们的状态是不确定的, 而在其他复位发生 时其状态将保持不变。其他大多数寄存器在以下复位事 件发生时将被复位成"复位状态":

- 上电复位
- MCLR 复位
- 休眠状态下的 MCLR 复位
- WDT 复位


图 12-1:

• 欠压检测复位

但它们不受 WDT 唤醒的影响,这是因为这种情况被视 为正常操作的继续。不同复位条件下 TO 和 PD 位是置 1还是清零也有所不同,如表 12-3 所示。这些位在软件 中使用,以确定复位的性质。有关复位条件下所有寄存 器状态的完整说明见表 12-4。

图 12-1 给出了片内复位电路的简化结构框图。

MCLR 复位路径上有一个噪声滤波器,用来检测和滤除 小脉冲。脉冲宽度的技术参数可参见 15.0 "电气特 性"。



注

1: 请参见配置字寄存器 (寄存器 12-1)。

12.3 上电复位

在 VDD 达到适合器件正常工作的电平之前,片内 POR 电路将使器件保持在复位状态。要利用 POR,可通过一个电阻简单地把 MCLR 引脚连接到 VDD 即可。这样可省去建立上电复位电路通常所需的外部 RC 元件。 VDD 的最大上升时间必须得到满足,详见 15.0 "电气特性"。如果 BOD 被使能,最大上升时间参数将不再适用。 BOD 电路将使器件保持在复位状态直至 VDD 达到 VBOD(见 12.6 "欠压检测(BOD)")。

注: 当 VDD 跌落时, POR 电路将不会产生内部 复位。要再次使能 POR, VDD 须达到 Vss 并保持至少 100 μs。

当器件开始正常工作时(退出复位状态),器件工作参数(即电压、频率和温度等)必须满足技术要求以确保正常运行。如果这些要求得不到满足,则器件必须保持在复位状态,直到满足为止。

更多信息可参见应用笔记 AN607 "Power-up Trouble Shooting" (DS00607)。

12.4 唤醒复位 (WUR)

PIC12F635/PIC16F636/639 具有改进的从休眠状态唤醒的机制。当从休眠中唤醒时,WUR 功能将使器件复位,当 VDD 达到可接受水平时,WUR 功能使器件退出复位状态。

如果在配置字寄存器中 WURE 位使能 (0),通过下列 事件之一,器件将从休眠中唤醒复位:

- 任何导致唤醒复位事件的事件发生。必须使能外设,以便产生中断或唤醒,GIE 状态被忽略。
- 2. 当WURE使能时,在休眠状态下RA3将始终产生 电平变化中断信号。

PCON 寄存器中WUR、POR和BOD位,以及状态寄存器中TO和PD位,可以用来确定器件复位的原因。

要允许 RA3 电平变化的 WUR,应

- 1. 使能 WUR 功能, $\overline{\text{WURE}}$ 配置位 = 0。
- 2. 使能 RA3, 使之作为输入, MCLRE 配置位 = 0。
- 3. 读取 PORTA,确定 RA3 的当前状态。
- 4. 执行 SLEEP 指令。
- 当 RA3 状态改变时,器件将唤醒,然后复位。 PCON 中的 WUR 位将被清零。


12.5 MCLR

PIC12F635/PIC16F636/639 在 MCLR 复位路径上有一个噪声滤波器。滤波器将滤除小脉冲。

应该注意的是,WDT 复位不会驱动 MCLR 引脚为低电平。推荐的 MCLR 电路,见图 12-2。

通过清除配置字寄存器中的 MCLRE 位,可使能内部 MCLR 功能。一旦使能,MCLR 则从内部连接至 VDD,且内部弱上拉将被使能用于 MCLR 引脚。选择内部 MCLR 功能并不影响在线串行编程。

图 12-2: 推荐的 MCLR 电路



12.6 欠压检测 (BOD)


配置字寄存器中的 BODENO 和 BODEN1 位用来选择四个 BOD 模式之一。增加了两个模式,以允许软件或硬件控制 BOD 使能。当 BODEN<1:0>=01 时,SBODEN 位 (PCON<4>) 使能 / 禁止 BOD,允许软件控制 BOD。通过选择 BODEN<1:0>,休眠状态下 BOD 被自动禁止以节省功耗,唤醒时 BOD 将被自动使能。在此模式下,SBODEN位被禁止。配置字寄存器的定义见寄存器 12-1。

如果 VDD 跌落至 VBOD 以下,且持续时间大于参数(TBOD)(见 **15.0 "电气特性"**),此时无论 VDD 转换率如何,欠压情形都将使器件复位。如果 VDD 跌落至 VBOD 以下的时间小于规定参数(TBOD),将不保证一定产生复位。

任何复位发生时(上电复位、欠压复位或看门狗定时器复位等),器件将保持复位状态,直至 VDD 上升到 BVDD 以上(见图 12-3)。此时上电延时定时器启动(如果已使能的话),并将使器件在随后 64 ms(标称值)中处于延时复位状态。

注: 通过配置字寄存器中的 PWRTE 位,使能 上电延时定时器。

如果在上电延时定时器运行过程中, VDD 跌落至 VBOD 以下,器件将返回欠压检测复位状态,上电延时定时器将被重新初始化。一旦 VDD 上升至 VBOD 以上,上电延时定时器将执行一个 64 ms 的复位。



© 2005 Microchip Technology Inc. 初稿 DS41232B_CN 第115页

12.7 延时顺序

上电时,延时顺序如下: 首先,在 POR 结束之后,启动 PWRT 定时; 随后,在 PWRT 结束之后,OST 将被激活。总延时根据振荡器配置和 PWRTE 位的状态不同而有所变化。例如,在 EC 模式下,当 PWRTE 位被擦除(PWRT 被禁止),此时将不产生任何超时。图 12-4、图 12-5 和图 12-6 所示为延时顺序。当 OST 处于活动状态时,通过使能双速启动或故障保护时钟监控器,器件能够通过 INTOSC 执行代码。(见 3.6.2 "双速启动顺序"和 3.7 "故障保护时钟监控器")。

由于延时的发生来自于 POR 脉冲,如果 MCLR 在足够长时间内保持低电平,延时将终止。此后,将 MCLR 拉高将立即执行代码(见图 12-5)。这对于测试或同步并行工作的多个 PIC12F635/PIC16F636/639 器件非常有用。

表 12-5 给出了一些特殊寄存器在复位时的状态,而表 12-4 所示为所有寄存器在复位时的状态值。

12.8 电源控制 (PCON) 寄存器

电源控制寄存器 PCON(地址 8Eh)有两个状态位,用来指明上次发生的复位的类型。

Bit 0 是 \overline{BOD} (欠压检测)。上电复位时 \overline{BOD} 不确定。随后用户必须对其置 1,并检测在随后的复位中 \overline{BOD} 是 查为 0;如果 \overline{BOD} = 0,则表示发生欠压检测复位。 \overline{BOD} 状态位是"无关"位,如果欠压检测电路被禁止(在配置字中寄存器中, \overline{BODEN} <1:0> = 00), \overline{BOD} 状态位并不总是可预知的。

Bit 1 是 POR (上电复位)。该位在上电复位时为 0,在 其他情况下不受影响。在上电<u>复位</u>后,用户必须将该位 置 1。在随后的复位中,如果 POR 为 0,表明发生了上 电复位 (即 VDD 可能过低)。

更多信息请参见 **4.2.3 "超低功耗唤醒"** 和 **12.6 "欠 压检测 (BOD)"**。

表 12-1: 各种情况下的延时

		ī	11 10 00 1 H4VC+14				
	振荡器配置		上电		欠压检测	从休眠中	
			PWRTE = 0	PWRTE = 1	PWRTE = 0	PWRTE = 1	唤醒
XΤ、	HS.	LP	TPWRT + 1024 • Tosc	1024 • Tosc	TPWRT + 1024 • Tosc	1024 • Tosc	1024 • Tosc
RC.	EC、I	INTOSC	TPWRT	_	Tpwrt	_	_

表 12-2: 欠压检测相关寄存器汇总

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOD/ WUR 时的值	其他 复位值 ⁽¹⁾
03h	STATUS	IRP	RP1	RP0	TO	PD	Z	DC	С	0001 1xxx	000q quuu
8Eh	PCON	1	1	ULPWUE	SBODEN	WUR	1	POR	BOD	01 q-qq	0u u-uu


图注: u = T变,x =未知,=未用,读为 0,q =值取决于具体条件。 BOD 不使用阴影单元。


注 1: 其他复位 (非上电复位)包括正常操作中的 MCLR 复位和看门狗定时器复位。

表 12-3: PCON 位及其含义

~ · - · ·		··· [22/2//	· H / •		
POR	BOD	WUR	TO	PD	条件
0	х	х	1	1	上电复位
u	0	u	1	1	欠压检测
u	u	u	0	u	WDT 复位
u	u	u	0	0	WDT 唤醒
u	u	u	u	u	正常工作中的 MCLR 复位
u	u	u	1	0	休眠模式下的 MCLR 复位
u	u	0	1	0	休眠模式下的唤醒复位
u	0	u	1	1	休眠模式下的欠压检测

图注: u = 不变, x = 未知








表 12-4: 寄存器的初始化状态

寄存器	地址	上电复位 唤醒复位	MCLR 复位 WDT 复位 欠压检测 ⁽¹⁾ 唤醒复位	通过中断从休眠中唤醒 通过 WDT 超时从休眠 中唤醒
W	_	xxxx xxxx	uuuu uuuu	uuuu uuuu
INDF	00h/80h	xxxx xxxx	xxxx xxxx	uuuu uuuu
TMR0	01h	xxxx xxxx	uuuu uuuu	uuuu uuuu
PCL	02h/82h	0000 0000	0000 0000	PC + 1 ⁽³⁾
STATUS	03h/83h	0001 1xxx	000q quuu ⁽⁴⁾	uuuq quuu(4)
FSR	04h/84h	xxxx xxxx	uuuu uuuu	uuuu uuuu
PORTA	05h	xx xx00	00 0000	uu uu00
PORTC ⁽⁶⁾	07h	xx xx00	00 0000	uu uu00
PCLATH	0Ah/8Ah	0 0000	0 0000	u uuuu
INTCON	0Bh/8Bh	0000 0000	0000 0000	uuuu uuuu(2)
PIR1	0Ch	0000 00-0	0000 00-0	uuuu uu-u (2)
TMR1L	0Eh	xxxx xxxx	uuuu uuuu	uuuu uuuu
TMR1H	0Fh	xxxx xxxx	uuuu uuuu	uuuu uuuu
T1CON	10h	0000 0000	uuuu uuuu	-uuu uuuu
WDTCON	18h	0 1000	0 1000	u uuuu
CMCON0	19h	0000 0000	0000 0000	uuuu uuuu
CMCON1	1Ah	10	10	uu
OPTION_REG	81h	1111 1111	1111 1111	uuuu uuuu
TRISA	85h	11 1111	11 1111	uu 1uuu
TRISC ⁽⁶⁾	87h	11 1111	11 1111	uu 1uuu
PIE1	8Ch	0000 00-0	0000 00-0	uuuu uu-u
PCON	8Eh	01 q-qq	0u u-uu (1,5)	0u u-uu
OSCCON	8Fh	-110 x000	-110 x000	-uuu uuuu
OSCTUNE	90h	0 0000	u uuuu	u uuuu
WPUDA	95h	11 -111	11 -111	uuuu uuuu
IOCA	96h	00 0000	00 0000	uu uuuu
WDA	97h	11 -111	11 -111	uuuu uuuu
VRCON	99h	0-0- 0000	0-0- 0000	u-u- uuuu
EEDAT	9Ah	0000 0000	0000 0000	uuuu uuuu
EEADR	9Bh	0000 0000	0000 0000	uuuu uuuu
EECON1	9Ch	x000	q000	uuuu
EECON2	9Dh			
ADRESL	9Eh	xxxx xxxx	uuuu uuuu	uuuu uuuu
ADCON1	9Fh	-000	-000	-uuu
LVDCON	94h	00 -000	00 -000	uu -uuu
CRCON	110h	0000	0000	uuuu

图注: u = 不变, x = 未知, - = 未用, 读为 0, q = 值取决于具体条件。

- 1: 如果 VDD 过低,将激活上电复位,寄存器所受的影响将有所不同。
 - 2: INTCON 和 / 或 PIR1 寄存器中的一个或多个位将受到影响 (导致器件唤醒)。
 - 3: 当唤醒由中断导致,且 GIE 位置 1 时, PC 装入中断矢量 (0004h)。
 - 4: 特定条件下的复位值见表 12-5。
 - **5:** 如果复位是欠压检测导致,则 bit 0 = 0。其他所有复位都将导致 bit 0 = u。
 - 6: 仅限 PIC16F636/639。

初稿

注

表 12-5: 特殊寄存器的初始化状态

条件	程序计数器	状态寄存器	PCON 寄存器
上电复位	000h	0001 1xxx	010x
正常工作中的 MCLR 复位	000h	000u uuuu	0uuu
休眠模式中的 MCLR 复位	000h	0001 0uuu	0uuu
WDT 复位	000h	0000 uuuu	0uuu
WDT 唤醒	PC + 1	uuu0 0uuu	uuuu
欠压检测	000h	0001 1uuu	0110
休眠模式中的中断唤醒	PC + 1 ⁽¹⁾	uuu1 0uuu	uuuu
唤醒复位	000h	0001 1xxx	010x

图注: u=不变, x=未知, -=未用, 读为 0。

注 1: 当唤醒由中断导致且全局中断使能位 GIE 位置 1 时,执行 PC + 1 之后, PC 装入中断矢量 (0004h)。

12.9 中断

PIC12F635/PIC16F636/639 有 8 个中断源:

- 外部中断 RA2/INT
- · Timer0 溢出中断
- PORTA 电平变化中断
- 2个比较器中断
- Timer1 溢出中断
- EEPROM 数据写中断
- 故障保护时钟监控器中断

中断控制寄存器(INTCON)和外设中断请求寄存器 1 (PIR1),使用标志位记录各种中断请求。INTCON 寄存器还有各种中断的使能控制位以及全局中断使能位。

全局中断使能位 GIE (INTCON<7>) 将允许(置1时)所有未屏蔽中断,或禁止(清零时)所有中断。各中断的禁止是通过设置INTCON和PIE寄存器中相应的使能位来进行的。器件复位时,GIE 将被清零。

中断返回指令 RETFIE 将退出中断程序,将 GIE 位置 1,这将重新允许未屏蔽中断。

INTCON 寄存器包含以下中断标志位:

- INT 引脚中断
- PORTA 电平变化中断
- TMR0 溢出中断

外设中断标志位在特殊寄存器 PIR1 中。相应的中断使能位位于特殊寄存器 PIE1 中。

PIR 寄存器中有以下中断标志位:

- EEPROM 数据写中断
- 2个比较器中断
- Timer1 溢出中断
- 故障保护时钟监控器中断

当中断被响应时:

- GIE 位将被清零,以禁止其他中断。
- 返回地址被压入堆栈。
- 中断矢量 0004h 将被载入 PC。

对于外部中断事件,例如 INT 引脚或 PORTA 电平变化中断,中断响应时间为三或四个指令周期。具体的响应时间取决于中断事件发生的时间(见图 12-8)。无论是单周期还是双周期指令,中断响应时间都相同。一旦进入中断服务程序,即可通过查询中断标志位来确定中断源。在重新允许中断之前,应在软件中将中断标志位清除,以避免造成重复中断请求。

- 注 1: 无论相应的中断屏蔽位或 GIE 位的状态为 何,中断标志位都将被置 1。
 - 2: 当执行一条清除 GIE 位的指令时,任何在下一周期等待响应的中断都将被忽略。当 GIE位重新置1时,被忽略的中断请求将继续等待被响应。

有关 Timer1、比较器或数据 EEPROM 模块的更多信息,请参见相应的外设章节。

12.9.1 RA2/INT 中断

RA2/INT 引脚上的外部中断采用边沿触发方式;如果INTEDG 位(OPTION<6>)置 1,则为上升沿触发;如果INTEDG 位被清零,则为下降沿触发。当 RA2/INT 引脚上检测到有效边沿时,INTF 位(INTCON<1>)将被置 1。通过将 INTE 控制位(INTCON<4>)清零,可禁止该中断。在重新允许该中断之前,必须在中断服务程序中清零 INTF 位。如果 INTE 位在进入休眠模式之前被置 1,则可利用 RA2/INT 中断将处理器从休眠状态唤醒。GIE 位的状态决定了处理器在唤醒后是否转入中断矢量(0004h)。休眠模式的细节请参见 12.12 "休眠模式(SLEEP)",RA2/INT中断唤醒的时序请参见图 12-10。

注: 若要将模拟通道配置为数字输入引脚,必须初始化 CMCON (19h) 寄存器。配置为模拟输入的引脚将读为 0。

12.9.2 TMR0 中断

TMR0 寄存器溢出(FFh Æ 00h)将使 TOIF 位 (INTCON<2>) 置1。通过置1/清零TOIE (INTCON<5>) 位,可允许 / 禁止该中断。有关 Timer0 模块的操作,参见 5.0 "Timer0 模块"。

12.9.3 PORTA 中断

PORTA 输入电平变化将使 RAIF(INTCON<0>)位置位。通过置 1/ 清零 RAIE(INTCON<3>)位,可允许/禁止该中断。此外,端口各引脚可通过 IOCA 寄存器进行配置。

注: 如果在读操作的执行过程中(Q2 周期开始),I/O 引脚电平发生变化,那么 RAIF 中断标志可能不会被置 1。





图 12-8: INT 引脚中断时序



- 注 1: 在此处对 INTF 标志位进行采样 (每个 Q1)。
 - 2: 异步中断响应 = 3-4 Tcy。同步中断响应 = 3 Tcy, 其中 Tcy = 指令周期时间。无论 Inst (PC) 是单周期还是双周期指令,响应时间都是相同的。
 - 3: CLKOUT 仅在 INTOSC 和 RC 振荡器模式下可用。
 - 4: INT 脉冲的最小宽度,请参见 15.0 "电气特性"中的 AC 规范。
 - 5: 在 Q4-Q1 周期中任何时候, INTF 都被使能置 1。

表 12-6: 中断寄存器汇总

地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR/BOD/ WUR 时的值	其他 复位值
0Bh, 8Bh	INTCON	GIE	PEIE	TOIE	INTE	RAIE	T0IF	INTF	RAIF	0000 0000	0000 0000
0Ch	PIR1	EEIF	LVDIF	CRIF	C2IF ⁽¹⁾	C1IF	OSFIF	_	TMR1IF	0000 00-0	0000 00-0
8Ch	PIE1	EEIE	LVDIE	CRIE	C2IE ⁽¹⁾	C1IE	OSFIE	_	TMR1IE	0000 00-0	0000 00-0

图注: x = 未知, u = 不变, — = 未用,读为 0, q = 值取决于具体条件。 中断模块不使用阴影单元。

注 1: 仅限 PIC16F636/639。

12.10 中断现场保护

在中断执行过程中,只有 PC 返回值被保存在堆栈中。通常,用户可能希望在中断时对一些关键寄存器的内容进行保存(例如,W 寄存器和状态寄存器)。这些都需通过软件方式实现。

由于在 PIC12F635/PIC16F636/639 中,低地址的 16 个字节为所有存储区共用(见图 2-2),因此应将暂存寄存器 W_TEMP 和 STATUS_TEMP 置于此处。这 16 个地址单元并不需要先指定存储区,从而便于中断现场保护和恢复。例 12-1 所示代码可以用来:

- 保存W寄存器
- 保存状态寄存器
- 执行 ISR 代码
- 恢复状态寄存器的内容(以及存储区选择位寄存器)
- 恢复 W 寄存器的内容。

注: PIC12F635/PIC16F636/639 通常不要求保存 PCLATH。然而,如果在 ISR 中以及主程序中使用了计算 GOTO,则必须在 ISR 中保存和恢复 PCLATH。

例 12-1: 在 RAM 中保存状态和 W 寄存器

```
MOVWF W_TEMP
                          ;Copy W to TEMP register
SWAPF
      STATUS,W
                          ;Swap status to be saved into W
                          ; bank 0, regardless of current bank, Clears IRP,RP1,RP0
CLRF
       STATUS
MOVWF STATUS_TEMP
                          ; Save status to bank zero STATUS_TEMP register
:(ISR)
                          ; Insert user code here
SWAPF STATUS_TEMP,W
                          ;Swap STATUS_TEMP register into W
                          ; (sets bank to original state)
MOVWF
       STATUS
                          ; Move W into Status register
SWAPF
       W_TEMP,F
                          ;Swap W_TEMP
SWAPF W_TEMP,W
                          ;Swap W_TEMP into W
```

12.11 看门狗定时器 (WDT)

PIC12F635/PIC16F636/639 WDT 与其他 PIC16F WDT 模块在代码和功能上兼容,但增加了一个 16 位预分频器。这样,允许用户同时拥有 WDT 和 TMR0 的分频值。此外,WDT 超时值可以扩展到 268 秒。在表 12-7 所示的某些条件下, WDT 将被清零。

12.11.1 WDT 振荡器

WDT 的时基来自 31 kHz 的 LFINTOSC。LTS 位并不表明 LFINTOSC 是否被使能。

任何复位时 WDTCON 的复位值都是"---0 1000"。 这给出了16 ms的标称时基,与早期版本的PIC12F635/PIC16F636/639 单片机产生的时基兼容。

注: 当振荡器起振定时器 (OST)激活时, WDT 保持复位状态,因为 OST 使用 WDT 纹波计数器进行振荡器延时计数。当 OST 计数到期时,WDT 将开始计数(如果被使 能的话)。 在 INTRC 和多路复用器之间的路径上添加了一个新的 预分频器;多路复用器用来选择 WDT 的通路。该预分频器是 16 位的,可以通过编程将 INTRC 除以 32 至 65536,从而得出 WDT 标称范围为 1 ms 至 268s。


12.11.2 WDT 控制

WDTE 位在于配置字寄存器中。置 1 时, WDT 连续工作。

当配置字寄存器中的 WDTE 位置 1 时,SWDTEN 位 (WDTCON<0>) 不起作用。如果 WDTE 清零,那么 SWDTEN 位可以用来使能或禁止 WDT。将该位置 1,使能 WDT;清零该位,则将禁止 WDT。

PSA 和 PS<2:0> 位 (OPTION_REG) 的功能与早期版本的 PIC16F 单片机系列相同。更多信息请参见 **5.0** "Timer0 模块"。

WDT 超时



SWDTEN, 来自 WDTCON

注 1: 这是共享的 Timer0/WDT 预分频器。更多信息参见 5.4 "预分频器"。

表 12-7: WDT 状态

条件	WDT
WDTE = 0	
CLRWDT 命令	注册
检测到振荡器故障	清零
退出休眠 + 系统时钟 = T1OSC、 EXTRC、 HFINTOSC 或 EXTCLK	
退出休眠 + 系统时钟 = XT、 HS 或 LP	清零,直到 OST 结束

© 2005 Microchip Technology Inc. 初稿 DS41232B_CN 第125页

寄存器 12-2: WDTCON——看门狗定时器控制寄存器 (地址: 18h)

U-0	U-0	U-0	R/W-0	R/W-1	R/W-0	R/W-0	R/W-0
_	_	_	WDTPS3	WDTPS2	WDTPS1	WDTPS0	SWDTEN ⁽¹⁾
bit 7							bit 0

bit 7-5 未用: 读为 0

bit 4-1 WDTPS<3:0>: 看门狗定时器周期选择位

位值 = 预分频比 0000 = 1:32 0001 = 1:64 0010 = 1:128 0011 = 1:256 0100 = 1:512 0101 = 1:1024 0110 = 1:2048 0111 = 1:4096

1000 = 1:8192 1001 = 1:16394 1010 = 1:32768 1011 = 1:65536

1100 = 保留 1101 = 保留 1110 = 保留 1111 = 保留

bit 0 **SWDTEN**: 看门狗定时器的软件使能 / 禁止位 (1)

1 = WDT 开启 0 = WDT 关闭

注 1: 如果 WDTE 配置位 = 1,则 WDT 始终被使能,与本控制位无关。如果 WDTE 配置位 = 0,那么可以通过本控制位开启 / 关闭 WDT。

图注:

R = 可读位 W = 可写位 U = 未用位, 读为 0

-n = 上电复位值 1 = 置 1 0 = 清零 x = 未知

表 12-8: 看门狗定时器寄存器汇总

77	H 1444/CH4 HB 14 14 HB 1CH3								
地址	名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
18h	WDTCON	_	_	_	WDTPS3	WDTPS2	WSTPS1	WDTPS0	SWDTEN
81h	OPTION_REG	RAPU	INTEDG	T0CS	T0SE	PSA	PS2	PS1	PS0
2007h ⁽¹⁾	CONFIG	CPD	CP	MCLRE	PWRTE	WDTE	FOSC2	FOSC1	FOSC0

图注: 看门狗定时器不使用阴影单元。

注 1: 配置字寄存器位的处理参见寄存器 12-1。

12.12 休眠模式 (SLEEP)

通过执行一条 SLEEP 指令即可进入休眠模式。

如果看门狗定时器被使能,则:

- WDT 将被清零,但仍将继续运行。
- 状态寄存器中的 PD 位将清零。
- TO 位被置 1。
- 振荡器驱动器关闭。
- I/O 端口仍将保持 SLEEP 执行前的状态 (驱动为高、低电平或高阻状态)。

为使这种方式下的电流消耗降至最低,应将所有 I/O 引脚接至 VDD 或 Vss,以确保没有外部电路从 I/O 引脚引出电流,同时比较器和 CVREF 也应被禁止。应将处于高阻输入状态的 I/O 引脚从外部拉至高电平或低电平,以避免悬空输入造成的开关电流消耗。为使电流消耗降至最低,TOCKI 输入引脚也应被接至 VDD 或 Vss。还应考虑片内 PORTA 上拉造成的消耗。

MCLR 引脚必须处于逻辑高电平。

- **1:** 应该注意,WDT 超时产生的复位不会将 MCLR 引脚驱动至低电平。
 - 2: 在 PIC16F639 器件中,模拟前端(AFE) 不受单片机休眠模式的影响。AFE 休眠模 式参见 11.32.2.3 "休眠命令"。

12.12.1 从休眠中唤醒

通过以下事件之一可使器件从休眠中唤醒:

- 1. MCLR 引脚上外部复位输入。
- 2. 看门狗定时器唤醒 (如果 WDT 已被使能)。
- 3. 来自RA2/INT引脚的中断,PORTA电平变化中断或外设中断。

第一类事件将导致器件复位。后面两类事件可视为是程序执行的继续。状态寄存器中的 TO 和 PD 位可用来确定器件复位的原因。上电时 PD 位将被置 1,而当器件从休眠中唤醒时,PD 位将被清零。TO 位则在 WDT 唤醒发生时被清零。

下列外设中断可使器件从休眠中唤醒:

- 1. TMR1 中断。 Timer1 必须用作异步计数器。
- 2. 特殊事件触发器 (Timer1 使用外部时钟并处于异步模式下)。
- 3. EEPROM 写操作完成。
- 4. 比较器输出改变状态。
- 5. 电平变化中断。
- 6. 来自 INT 引脚的外部中断。

其他外设不能产生中断,因为在休眠模式下,不存在片内时钟。

当执行 SLEEP 指令时,下一条指令(PC + 1)将被预取。为使器件能通过某一中断事件而唤醒,必须将相应的中断使能位置 1 (允许)。唤醒与 GIE 位的状态无关。如果 GIE 位被清零(禁止),器件将继续执行 SLEEP指令后面的指令。如果 GIE 位被置 1 (允许),器件将执行 SLEEP 指令后面的指令,然后跳转到中断地址(0004h)。如果不希望执行 SLEEP 指令后面的指令,那么应在 SLEEP 指令后加一条 NOP 指令。

注: 如果全局中断被禁止(GIE 被清零),但任 一中断源的中断使能位和相应的中断标志 位都被置 1 时,器件将立即从休眠中唤醒。 SLEEP 指令将被完整执行。

当器件从休眠中唤醒时,无论唤醒原因为何, WDT 都将被清零。

注: 如果WUR被使能(配置字中的WURE = 0), 则唤醒复位模块将强制器件复位。


12.12.2 利用中断唤醒

当全局中断被禁止 (GIE 清零),但任一中断源的中断 使能位和中断标志位同时被置 1 时,将会发生下列事件 之一:

- 如果中断发生在 SLEEP 指令执行之前, SLEEP 指令将会被当作 NOP 来执行。因此, WDT 和 WDT 预分频器以及后分频器 (如果使能)将不会被清零, TO 位不会被置 1,并且 PD 位也不会被清零。
- 如果中断发生在 SLEEP 指令执行**期间**或**之后**,器件将立即从休眠中唤醒。在唤醒之前, SLEEP 指令将得到完整的执行。因此, WDT 和 WDT 预分频器以及后分频器 (如果使能)将被清零, TO 位被置 1,并且 PD 位被清零。

即使在执行 SLEEP 之前检查标志位,但在 SLEEP 指令完成之前,标志位仍可能会被置 1。为了确认是否已执行 SLEEP 指令,可测试 PD 位。如果 PD 置 1,则 SLEEP 指令被作为 NOP 执行。

为了确保 WDT 被清零,在 SLEEP 指令之前,应先执行一条 CLRWDT 指令。



12.13 代码保护

如果没有设定代码保护位,为了进行校验,可使用ICSP将片内程序存储器中的内容读出。

注: 当代码保护功能关闭时,所有数据 EEPROM和FLASH程序存储器都将被擦除。更多信息请参见"PIC12F6XX/ 16F6XX Memory Programming Specification"(DS41204)。

12.14 ID 地址单元

器件中有 4 个存储器单元(2000h - 2003h)被指定作为 ID 地址单元,用户可在其中存放校验和或其他代码识别码。正常运行时,不能访问这些地址单元,但在编程/校验模式下,可读写这些地址单元。只使用了 ID 地址单元中的低 7 位。

12.15 在线串行编程

在最终应用电路中,可对 PIC12F635/PIC16F636/639 单片机进行串行编程。实现上述功能仅需一根时钟线、一根数据线以及以下三根线:

- 电源线
- 接地线
- 编程电压线

这使得用户可以使用未编程的器件来制造电路板,在产品发货前才对单片机进行编程。这样还可使用最新固件或用户定制的固件进行编程。

将RAO和RA1引脚保持为低电平,同时将MCLR(VPP)引脚电平从VIL提升为VIHH,可使器件进入编程/校验模式。更多信息可参见"PIC12F6XX/16F6XX Memory Programming Specification"(DS41204)。此时,RAO成为编程数据引脚,RA1成为编程时钟引脚。在该模式下,RAO和RA1皆为施密特触发器输入引脚。

复位后,要将器件置于编程 / 校验模式,程序计数器 (PC) 应处于地址单元 00h。随后向器件发出一条长度为 6 位的命令。根据该命令,向器件提供 14 位程序数据,或者从器件取出 14 位程序数据,这取决于命令是装载还是读取。串行编程的具体细节请参见"PIC12F6XX/16F6XX Memory Programming Specification"(DS41204)。

图 12-11 所示为典型的在线串行编程连接图。

图 12-11: 典型的在线串行编程连接 至正常连接 外部连接器 信号 PIC16F636 +5V Vnn 0V Vss MCLR/Vpp/RA3 Vpp RA1 CLK 数据 I/O RA0 至正常连接 *隔离器件(按照需要而定)

12.16 在线调试器

由于在线调试需要占用时钟、数据以及 MCLR 引脚,用 14 引脚器件进行 MPLAB® ICD 2 开发是不切实际的。可 用一款特殊的 20 引脚 PIC16F636 ICD 器件与 MPLAB ICD 2 配合使用,该器件提供单独的时钟、数据以及 MCLR 引脚,从而用户可以正常使用原器件的引脚。

使用 ICD 器件,需要购买一个特殊的接线板(header)。接线板的顶部是一个MPLAB ICD 2 接头。接线板的底部是一个 14 引脚的插座,可以通过 14 引脚独立接头插入用户目标板。


当 PIC16F636 ICD 器件的 ICD 引脚为低电平时,在线调试器将被使能。与 MPLAB ICD 2 配合使用时,在线调试器允许简单的调试功能。当单片机使能该特性时,器件的某些资源将不能正常使用。表 12-9 所示为后台在线调试器所占用的资源:

表 12-9: 调试器占用资源

资源	说明
I/O 引脚	ICDCLK, ICDDATA
堆栈	1 级
程序存储器	地址 0h 必须存放 NOP 指令 700h-7FFh

欲获取更多信息,可参见《*MPLAB[®] ICD 2 在线调试器 用户指南*》(DS51331_CN)。该资料可从 Microchip 网站(www.microchip.com)获得。





© 2005 Microchip Technology Inc. 初稿 DS41232B_CN 第129页

注:

13.0 指令集概述

PIC12F635/PIC16F636/639 指令集中的指令具有高度 正交性,由以下三种基本类型的指令组成:

- 字节操作指令
- 位操作指令
- 立即数与控制操作指令

每一条 PIC16FXXX 指令字长 14 位,由操作码和操作数构成,操作码说明指令类型,一个或多个操作数进一步说明指令的操作。图 13-1 所示为每种指令类型的指令格式,而表 13-1 则给出了各种操作码字段的汇总。

表 13-2 列出了可被 MPASM™ 汇编器识别的指令。每条指令的完整说明可参见 《PICmicro[®] 中档单片机系列参考手册》(DS33023A CN)。

对于**字节操作**指令, f 表示文件寄存器的标识符,而 d 是目标寄存器的标识符。文件寄存器标识符指定了指令使用的文件寄存器。

目标标识符说明运算结果的存放位置。如果 d 为零,结果将存放在 W 寄存器中。如果 d 为一,结果将存放在指令所指定的文件寄存器中。

对于**位操作**指令, b 是位域标识符,它选择那些受到操作影响的位,而 f 表示该位所在的文件寄存器地址。

对于**立即数和控制操作**指令, k 表示一个 8 位或 11 位 常数或立即数。

一条指令周期由 4 个振荡器周期组成;振荡器频率为 4 MHz 时,一条指令通常的执行时间为 1 μs。除条件测试为真或执行结果将改变程序计数器值的指令以外,所有其他指令均为单周期指令。对于条件测试为真或执行结果将改变程序计数器值的指令,其执行时间为两个指令周期,且在第二个指令周期内执行一条 NOP 指令。

注: 为了保持与未来产品的向上兼容性,不要使用 OPTION 和 TRIS 指令。

所有指令示例均使用 0xhh 的格式来表示十六进制数, 其中 h 表示一个十六进制数位。

13.1 读一修改一写操作

任何将文件寄存器指定为其中一部分的指令,都将执行读一修改一写(R-M-W)操作。即,读取寄存器、修改数据并存放结果,结果的存放根据指令或目的标识符 d 来进行。即使指令要对寄存器进行写入操作,仍将执行对该寄存器的读操作。

例如,一条 CLRF GPIO 指令将读取 GPIO,清除全部数据位,然后将结果写回 GPIO。这个例子中有可能出现将 RAIF 标志位置 1 的条件消除的无法预料的结果。

表 13-1: 操作码字段说明

字段	说明
f	寄存器文件地址 (0x00 至 0x7F)
W	工作寄存器 (累加器)
b	8 位文件寄存器中的位地址
k	立即数、常数或标号
х	表示无关位($= 0$ 或 1)。 汇编器将生成 $x = 0$ 代码。 建议使用这种形式,以便与所有 Microchip 软 件工具兼容。
d	目标寄存器选择; $d = 0$: 结果存放在 W 中, $d = 1$: 结果存放在文件寄存器 f 中。 缺省值 $d = 1$ 。
PC	程序计数器
TO	超时标志位
PD	掉电标志位

图 13-1: 指令的一般格式

字节操作类指令

 13
 8
 7
 6
 0

 操作码
 d
 f (文件寄存器)

d = 0,目标为 W d = 1,目标为 f f = 7 位文件寄存器地址

位操作类指令

 13
 10 9 7 6 0

 操作码
 b(BIT#) f (文件寄存器)

b = 3 位位地址 f = 7 位文件寄存器地址

立即数和控制操作

一般指令

 13
 8
 7
 0

 操作码
 k (立即数)

k = 8 位立即数

仅限于 CALL 和 GOTO 指令

 13
 11
 10
 0

 操作码
 k (立即数)

k = 11 位立即数

表 13-2: PIC12F635/PIC16F636/639 指令集

助记符, 操作数		2% BE	₩		14 位	操作码	影响的	. N. 1877	
		说明	周期	MSb			LSb	状态	注释
		字节操	作类指令						
ADDWF	f, d	将W和f相加	1	00	0111	dfff	ffff	C, DC, Z	1, 2
ANDWF	f, d	W和f的与	1	00	0101	dfff	ffff	Z	1, 2
CLRF	f	清零f	1	0.0	0001	lfff	ffff	Z	2
CLRW	-	清零W	1	0.0	0001	0xxx	xxxx	Z	
COMF	f, d	对f取反	1	00	1001	dfff	ffff	Z	1, 2
DECF	f, d	f减一	1	0.0	0011	dfff	ffff	Z	1, 2
DECFSZ	f, d	f 减一, 若为 0 则跳过	1(2)	0.0	1011	dfff	ffff		1, 2, 3
INCF	f, d	f加一	1	00	1010	dfff	ffff	Z	1, 2
INCFSZ	f, d	f 加一, 若为 0 则跳过	1(2)	00	1111	dfff	ffff		1, 2, 3
IORWF	f, d	W和f进行或运算	1	00	0100	dfff	ffff	Z	1, 2
MOVF	f, d	传送 f	1	0.0	1000	dfff	ffff	Z	1, 2
MOVWF	f	传送 W 至 f	1	0.0	0000	lfff	ffff		
NOP	-	控操作	1	0.0	0000	0xx0	0000		
RLF	f, d	循环左移 f, 带进位位	1	0.0	1101	dfff	ffff	С	1, 2
RRF	f, d	循环右移 f,带进位位	1	0.0	1100	dfff	ffff	С	1, 2
SUBWF	f, d	f 减 W	1	0.0	0010	dfff	ffff	C, DC, Z	1, 2
SWAPF	f, d	f半字节交换	1	0.0	1110	dfff	ffff		1, 2
XORWF	f, d	W和f的异或	1	00	0110	dfff	ffff	Z	1, 2
		位操作	丰类指令						
BCF	f, b	将f中的某位b清零	1	01	00bb	bfff	ffff		1, 2
BSF	f, b	将f中的某位b置一	1	01	01bb	bfff	ffff		1, 2
BTFSC	f, b	测试 f 中的位 b, 若为 0 则跳过	1 (2)	01	10bb	bfff	ffff		3
BTFSS	f, b	测试 f 中的位 b, 若为 1 则跳过	1 (2)	01	11bb	bfff	ffff		3
立即数和技		指令		1				T	1
ADDLW	k	立即数和 W 相加	1	11		kkkk		C, DC, Z	
ANDLW	k	立即数和 W 相与	1	11	1001			Z	
CALL	k	调用子程序	2	10	0kkk	kkkk	kkkk		
CLRWDT	-	看门狗定时器清零	1	00	0000	0110	0100	TO, PD	
GOTO	k	跳转	2	10		kkkk			
IORLW	k	立即数与W进行或运算	1	11	1000	kkkk		Z	
MOVLW	k	将立即数传送至 W	1	11		kkkk			
RETFIE	-	中断返回	2	00	0000	0000	1001		
RETLW	k	立即数送 W ,子程序返回	2	11		kkkk			
RETURN	-	子程序返回	2	0.0	0000	0000	1000		
SLEEP	-	进入休眠模式	1	0.0	0000	0110	0011	TO, PD	
SUBLW	k	立即数减W	1	11	110x	kkkk	kkkk	C, DC, Z	
XORLW	k	立即数与W异或	1	11	1010	kkkk	kkkk	Z	

注 1: 当 I/O 寄存器作为自身的函数被修改时(例如,MOVF GPIO,1),使用的值将是当前该引脚上的值。例如,配置为输入的某引脚,其数据锁存值为 **1**,被外部器件驱动为低电平时,则写回的数据值将为 **0**。

注: 中档单片机指令集的更多信息,可参见《PICmicro®中档单片机系列参考手册》(DS33023A_CN)。

^{2:} 如果该指令的操作针对 TMR0 寄存器 (且,指令中 d = 1),当预分频器分配给 Timer0 模块时,则将使预分频器清零。

^{3:} 如果程序计数器 (PC) 被修改或条件测试结果为真,则该指令的执行需要两个周期。第二个周期将执行一条 NOP 指令。

13.2 指令说明

ADDLW	立即数与 W 相加
语法:	[<i>标号</i>] ADDLW k
操作数:	$0 \le k \le 255$
操作:	$(W) + k \to (W)$
影响的状态位:	C、DC和Z
说明:	W 寄存器的内容与 8 位立即数 k 相加,结果存放在 W 寄存器中。

ADDWF	W和f相加
语法:	[<i>标号</i>]ADDWF f,d
操作数:	$0 \le f \le 127$ $d \in [0,1]$
操作: 影响的状态位:	(W) + (f) → (目标寄存器) C、DC 和 Z
说明:	W 寄存器的内容与 f 寄存器内容相加。如果 d 为 0,则结果将存放在W 寄存器。如果 d 为 1,则结果将存回寄存器 f。

ANDLW	立即数与W相与
语法:	[<i>标号</i>] ANDLW k
操作数:	$0 \leq k \leq 255$
操作:	(W) .AND. $(k) \rightarrow (W)$
影响的状态位:	Z
说明:	W 寄存器中的内容与 8 位立即数 k 相与。结果存入 W 寄存器。

ANDWF	W和f相与
语法:	[<i>标号</i>] ANDWF f,d
操作数:	$0 \le f \le 127$ $d \in [0,1]$
操作:	(W) .AND. (f) → (目标寄存器)
影响的状态位:	Z
说明:	W 寄存器和 f 寄存器相与。如果 d 为 0,结果存放在 W 寄存器中。 如果 d 为 1,结果存放回寄存器 f 中。

BCF	f中位清零
语法:	[<i>标号</i>]BCF f,b
操作数:	$0 \le f \le 127$ $0 \le b \le 7$
操作:	$0 \rightarrow (f < b >)$
影响的状态位:	无
说明:	寄存器f中的位b被清零。

BSF	f 中位置 1
语法:	[<i>标号</i>]BSF f,b
操作数:	$0 \le f \le 127$ $0 \le b \le 7$
操作:	$1 \rightarrow (f < b >)$
影响的状态位:	无
说明:	寄存器 f 中的位 b 被置 1。

BTFSC	测试 f 中的位,若为 0 则跳过
语法:	[<i>标号</i>]BTFSC f,b
操作数:	$0 \le f \le 127$ $0 \le b \le 7$
操作:	如果 (f) = 0,则跳过
影响的状态位: 说明:	无 如果寄存器 f 中的位 b 为 1,则执 行下一条指令。 如果位 b 为 0,则丢弃下一条指令,代之以执行一条 NOP 指令,
	使该指令成为双周期指令。

BTFSS	测试 f 中的位,若为 1 则跳过
语法: 操作数:	[<i>标号</i>] BTFSS f,b 0 ≤ f ≤ 127 0 ≤ b < 7
操作: 影响的状态位: 说明:	如果 (f) = 1,则跳过 无 如果寄存器 f 中的位 b 为 0,则执行下一 条指令。 如果位 b 为 1,则丢弃下一条指令,代 之以执行一条 NOP 指令。使该指令成为 双周期指令。

CALL	调用子程序
语法:	[<i>标号</i>] CALL k
操作数:	$0 \leq k \leq 2047$
操作:	$ \begin{array}{l} (PC)+\ 1\rightarrow TOS, \\ k\rightarrow PC<10:0>, \\ (PCLATH<4:3>)\rightarrow PC<12:11> \end{array} $
影响的状态位: 说明:	无 调用子程序。首先,返回的地址值 (PC+1)被压入堆栈。11位直接寻址地址被载入 PC 中的位 <10:0>。 PC 中的高位值从 PCLATH. 载入。 CALL 是双周期指令。

CLRF	清零f
语法:	[<i>标号</i>] CLRF f
操作数:	$0 \leq f \leq 127$
操作:	$00h \to (f)$ $1 \to Z$
影响的状态位:	Z
说明:	寄存器 f 的内容被清零, Z 位置 1。

CLRW	清零W
语法:	[<i>标号</i>] CLRW
操作数:	无
操作:	$\begin{array}{l} 00h \rightarrow (W) \\ 1 \rightarrow Z \end{array}$
影响的状态位:	Z
说明:	W 寄存器清零。零标志位 (Z) 置 1。

CLRWDT	清零看门狗定时器
语法:	[标号] CLRWDT
操作数:	无
操作:影响的状态位:	00h → WDT 0 → WDT 预分频器 1 → TO 1 → PD TO, PD
说明:	CLRWDT 指令复位看门狗定时器, 还将复位 WDT 的预分频器。状态 位、TO 和 PD 都将被置 1。

COMF	对f取反
语法:	[<i>标号</i>] COMF f,d
操作数:	$0 \le f \le 127$ $d \in [0,1]$
操作:	(f) → (目标寄存器)
影响的状态位:	Z
说明:	寄存器f的内容求反。如果d为 0,结果存放在W中。如果d为1, 结果存放回客存器f中。

DECF	f减一
语法:	[<i>标号</i>] DECF f,d
操作数:	$0 \le f \le 127$ $d \in [0,1]$
操作:	(f) – 1 → (目标寄存器)
影响的状态位:	Z
说明:	寄存器 f 减一。如果 d 为 0,结果 存放在 W 中。如果 d 为 1,结果 存放回寄存器 f 中。

DECFSZ	f 减一,若为 0 则跳过
语法:	[<i>标号</i>] DECFSZ f,d
操作数:	$0 \le f \le 127$ $d \in [0,1]$
操作:	(f) – 1 → (目标寄存器), 如果结果 = 0,则跳过
影响的状态位: 说明:	无 寄存器 f 的内容减一。如果 d 为 0,结果存放在 W 寄存器。如果 d 为 1,结果将存回寄存器 f。如果结果为 1,则执行下一条指令;如果结果为 0,则丢弃下一条指令,代之以执行一条 NOP 指令,使指令成为双周期指令。

INCFSZ	加一,若为 0 则跳过
语法:	[标号] INCFSZ f,d
操作数:	$0 \le f \le 127$ $d \in [0,1]$
操作:	(f) + 1 → (目标寄存器), 如果结果 = 0,则跳过
影响的状态位:	无
说明:	寄存器 f 中的内容加一。如果 d 为 0,则结果将存放在 W 寄存器。如果 d 为 1,则结果将存回寄存器 f。如果结果为 1,则继续执行下一条指令;如果结果为 0,则放弃下一条指令,代之执行的是一条 NOP 指令,使指令成为双周期指令。

GOTO	无条件跳转
语法:	[<i>标号</i>] GOTO k
操作数:	$0 \le k \le 2047$
操作:	$k \rightarrow PC<10:0>$ PCLATH<4:3> \rightarrow PC<12:11>
影响的状态位:	无
说明:	GOTO 指令是无条件转移指令。 11 位立即数被载入 PC 的位 <0:0>中。 PC 的高数据位从 PCLATH<4:3> 位载入。 GOTO 为双周期指令

IORLW	立即数、 W 的或
语法:	[<i>标号</i>] IORLW k
操作数:	$0 \leq k \leq 255$
操作:	(W) .OR. $k \rightarrow$ (W)
影响的状态位:	Z
说明:	将寄存器 W 中的内容与 8 位立即 k 进行或运算。结果存放在 W 寄存器中。

INCF	f加一
语法:	[标号] INCF f,d
操作数:	$0 \le f \le 127$ $d \in [0,1]$
操作:	(f) + 1 → (目标寄存器)
影响的状态位:	Z
说明:	寄存器 f 中的内容加一。如果 d 为 0,结果将存放在 W 寄存器。如果 d 为 1,则结果将存回寄存器 f。

IORWF	W、f的或
语法:	[<i>标号</i>] IORWF f,d
操作数:	$0 \le f \le 127$ $d \in [0,1]$
操作:	(W) .OR. (f) → (目标寄存器)
影响的状态位:	Z
说明:	将 W 寄存器中的内容与寄存器 f 中的内容进行或运算。如果 d 为 0,则结果将存放在 W 寄存器。如果 d 为 1,则结果将存回寄存器 f。

MOVF	传送 f		
语法:	[<i>标号</i>] MOVF f,d		
操作数:	$0 \le f \le 127$ $d \in [0,1]$		
操作:	(f) → (目标寄存器)		
影响的状态:	Z		
编码:	00 1000 dfff ffff		
说明:	将 f 寄存器中的内容传送至目标寄存器。目标寄存器的选择取决于 d 的状态。如果 $d=0$,目标寄存器为 W 寄存器。如果 $d=1$,目标寄存器为文件寄存器 f。由于该指令会影响状态标志位 Z,因此 $d=1$ 可用来测试文件寄存器。		
字:	1		
周期:	1		
<u>示例:</u>	MOVF FSR , 0		
	指令执行后 W = FSR 寄存器中的值 Z = 1		

MOVWF	Move W to f
语法:	[<i>标号</i>] MOVWF f
操作数:	$0 \le f \le 127$
操作:	$(W) \rightarrow (f)$
影响的状态:	无
编码:	00 0000 lfff ffff
说明:	把数据从 W 寄存器传送至 寄存器 f。
字:	1
周期:	1
示例:	MOVWF OPTION
	指令执行之前 OPTION = 0xFF W = 0x4F 指令执行之后 OPTION = 0x4F W = 0x4F

MOVLW	将立即数传送至W			
语法:	[<i>标号</i>] MOVLW k			
操作数:	$0 \leq k \leq 255$			
操作:	$k \to (W)$			
影响的状态:	无			
编码:	11 00xx kkkk kkkk			
说明:	将 8 位立即数 k 载入 W 寄存器。 其他无关的位都汇编成 0。			
字:	1			
周期:	1			
示例:	MOVLW 0x5A			
	指令执行后 W = 0×54			

NOP	控操作			
语法:	[标号]	NOP		
操作数:	无			
操作:	无操作			
影响的状态:	无			
编码:	00	0000	0xx0	0000
说明:	无操作			
字:	1			
周期:	1			
<u>示例:</u>	NOP			

RETFIE	中断返回		
语法:	[标号] RETFIE		
操作数:	无		
操作:	TOS \rightarrow PC, 1 \rightarrow GIE		
影响的状态:	无		
编码:	00 0000 0000 1001		
说明:	从中断返回。堆栈弹出,堆栈顶部(TOS)的内容装入PC。通过设置 全局中断使能位 GIE (INTCON<7>),允许中断。该指令 为双周期指令。		
字:	1		
周期:	2		
<u>示例:</u>	RETFIE		
	中断后 PC = TOS GIE = 1		

RETURN	子程序返回
语法:	[<i>标号</i>] RETURN
操作数:	无
操作:	$TOS \to PC$
影响的状态位:	无
说明:	从子程序返回。堆栈弹出,将栈顶(TOS)内容载入程序计数器中。 该指令为双周期指令。

RETLW	立即数送 W,子程序返回
语法:	[<i>标号</i>] RETLW k
操作数:	$0 \leq k \leq 255$
操作:	$\begin{array}{l} k \rightarrow (W); \\ TOS \rightarrow PC \end{array}$
影响的状态位:	无
编码:	11 01xx kkkk kkkk
说明:	W 寄存器装入 8 位立即数 k。将堆栈顶部的内容(返回地址)弹回程序计数器。该指令为双周期指令。
字:	1
周期:	2
<u>示例:</u>	CALL TABLE; W contains table ; offset value • ; W now has table value
TABLE	•
	ADDWF PC ;W = offset
	RETLW k1 ;Begin table RETLW k2 ;
	•
	•
	•
	RETLW kn ; End of table
	指令执行之前 W = 0x07
	指令执行之后
	W = k8 的值

RLF	f循环左移	8,带进	位位		
语法:	[标号]	RLF	f,d		
操作数:	$0 \le f \le 12$ $d \in [0,1]$	7			
操作:	见下面的	说明			
影响的状态位:	С				
编码:	00	1101	df	ff	ffff
说明:	将寄存器 志位向左 则结果料 f 。 ← C	正移一位 身存放在 1,则结	。如 W ?	果 d <i>注</i> 寄存器 存回部	为 0, 。如
字:	1				
周期:	1				
<u>示例:</u>	RLF	REG1,)		
	指令执行	REG1	= = = =	0	0110 0110 1100

RRF	f循环左移,带进位位
语法:	[<i>标号</i>] RRF f,d
操作数:	$0 \le f \le 127$ $d \in [0,1]$
操作:	见下面的说明
影响的状态位:	С
说明:	将寄存器 f 中的内容连同进位标志位 向右移一位。如果 d 为 0,则结果将 存放在 W 寄存器。如果 d 为 1,则 结果将存回寄存器 f。
	► C 寄存器 f

SUBWF	f减W
语法:	[<i>标号</i>] SUBWF f,d
操作数:	$0 \le f \le 127$ $d \in [0,1]$
操作:	(f) - (W) → (目标寄存器)
影响的状态位: 说明:	C, DC, Z 寄存器 f 减去 W 寄存器 (2 的补
ن <u>ت</u> رك <u>ت</u> رك	码)。如果 d 为 0,则结果将存放在W 寄存器。如果 d 为 1,则结果将存 回寄存器 f。

SLEEP

语法:	[标号] SLEEP
操作数:	无
操作:	00h o WDT,
	0 → <u>WD</u> T 预分频器
	$1 \rightarrow \underline{TO}$,
	$0 \rightarrow PD$
影响的状态位:	TO, PD
说明:	掉电状态位 PD 清零。超时状态
	位 TO 被置 1。看门狗定时器及
	其预分频器被清零。
	振荡器停止,处理器进入休眠模
	式。

SWAPF	f中半字节交换
语法:	[<i>标号</i>] SWAPF f,d
操作数:	$0 \le f \le 127$ $d \in [0,1]$
操作:	(f<3:0>)→(目标寄存器 <7:4>), (f<7:4>)→(目标寄存器 <3:0>)
影响的状态位:	无
说明:	寄存器 f 的高四位和低四位相互交换。如果 d 为 0,则结果将存放在W 寄存器。如果 d 为 1,则结果将存 回寄存器 f。

SUBLW 立即数減 W 语法: [标号] SUBLW k 操作数: 0 ≤ k ≤ 255 操作: k - (W) → (W) 影响的状态位: C, DC, Z 说明: 8 位立即数 k 减去 W 寄存器中的内容(2 的补码)。结果存放在 W 寄存器中。

XORLW	立即数和 W 的异或
语法:	[标号] XORLW k
操作数:	$0 \leq k \leq 255$
操作:	(W) .XOR. $k \rightarrow (W)$
影响的状态位:	Z
说明:	将 W 寄存器中内容与 8 位立即数 k 进行异或运算。结果存放在W 寄存器中。

XORWF	W和f的异或
语法:	[标号] XORWF f,d
操作数:	$0 \le f \le 127$ $d \in [0,1]$
操作:	(W) .XOR. (f) → (目标寄存器)
影响的状态位:	Z
说明:	将 W 寄存器中内容与寄存器 f 进行异或运算。如果 d 为 0,则结果将存放在 W 寄存器。如果 d 为 1,则结果将存回寄存器 f。

© 2005 Microchip Technology Inc. 初稿 DS41232B_CN 第139页

注:

14.0 开发支持

- 一系列硬件及软件开发工具对 $PICmicro^{®}$ 单片机提供支持:
- 集成开发环境
 - MPLAB® IDE 软件
- 汇编器/编译器/链接器
 - MPASM™ 汇编器
 - MPLAB C18 和 MPLAB C30 C 编译器
 - MPLINK™ 目标链接器 / MPLIB™ 目标库管理器
 - MPLAB ASM30 汇编器 / 链接器 / 库
- 模拟器
 - MPLAB SIM 软件模拟器
- 仿真器
 - MPLAB ICE 2000 在线仿真器
 - MPLAB ICE 4000 在线仿真器
- 在线调试器
 - MPLAB ICD 2
- 器件编程器
 - PICSTART® Plus 开发编程器
 - MPLAB PM3 器件编程器
- 低成本演示和开发板及评估工具包

14.1 MPLAB 集成开发环境软件

MPLAB IDE 软件为 8/16 位单片机市场提供了前所未有的易于使用的软件开发平台。 MPLAB IDE 是基于Windows[®] 操作系统的应用软件,包括:

- 一个包含所有调试工具的图形界面
 - 模拟器
 - 编程器 (单独销售)
 - 仿真器 (单独销售)
 - 在线调试器 (单独销售)
- 具有彩色上下文代码显示的全功能编辑器
- 多项目管理器
- 内容可直接编辑的可定制式数据窗口
- 高级源代码调试
- 可视化器件初始化程序, 便于进行寄存器的初始化
- 鼠标停留在变量上进行查看的功能
- 通过拖放把变量从源代码窗口拉到观察窗口
- 丰富的在线帮助
- 集成了可选的第三方工具,如 HI-TECH 软件 C 编译器和 IAR C 编译器

MPLAB IDE 可以让您:

- 编辑源文件 (汇编语言或 C 语言)
- 点击一次即可完成汇编(或编译)并将代码下载 到 PICmicro MCU 仿真器和模拟器工具中(自动 更新所有项目信息)
- 可使用如下各项进行调试:
 - 源文件 (汇编语言或 C 语言)
 - 混合汇编语言和 C 语言
 - 机器码

MPLAB IDE 在单个开发范例中支持使用多种调试工具,包括从成本效益高的模拟器到低成本的在线调试器,再到全功能的仿真器。这样缩短了用户升级到更加灵活而功能更强大的工具时的学习时间。

14.2 MPASM 汇编器

MPASM 汇编器是全功能通用宏汇编器,适用于所有的 PICmicro MCU。

MPASM 汇编器可生成用于 MPLINK 目标链接器的可重定位目标文件、Intel® 标准 HEX 文件、详细描述存储器使用状况和符号参考的 MAP 文件、包含源代码行及生成机器码的绝对 LST 文件以及用于调试的 COFF 文件。

MPASM 汇编器具有如下特征:

- 集成在 MPLAB IDE 项目中
- 用户定义的宏可简化汇编代码
- 对多用途源文件进行条件汇编
- 允许完全控制汇编过程的指令

14.3 MPLAB C18 和 MPLAB C30 C 编译器

MPLAB C18 和 MPLAB C30 代码开发系统是完全的 ANSI C 编译器,分别适用于 Microchip 的 PIC18 系列 单片机和 dsPIC30F 系列数据信号控制器。这些编译器 可提供其他编译器并不具备的强大的集成功能和出众的代码优化能力,且使用方便。

为便于源代码调试,编译器提供了针对 MPLAB IDE 调试器的优化符号信息。

14.4 MPLINK 目标链接器 / MPLIB 目标库管理器

MPLINK 目标链接器包含了由 MPASM 汇编器、MPLAB C18 C编译器产生的可重定位目标。通过使用链接器脚本中的指令,它还可链接预编译库中的可重定位目标。

MPLIB目标库管理器管理预编译代码库文件的创建和修改。当从源文件调用库中的一段子程序时,只有包含此子程序的模块被链接到应用中。这样可使大型库在许多不同应用中被高效地利用。

目标链接器/库管理器具有如下特征:

- 高效地连接单个的库而不是许多小文件
- 通过将相关的模块组合在一起来增强代码的可维护性
- 只要列出、替换、删除和抽取模块,便可灵活地创建库

14.5 MPLAB ASM30 汇编器、 链接器和库管理器

MPLAB ASM30 汇编器为 dsPIC30F 器件提供转换自符号汇编语言的可重定位机器码。 MPLAB C30 C 编译器使用该汇编器生成目标文件。汇编器产生可重定位目标文件之后,可将这些目标文件存档,或与其他可重定位目标文件和存档链接以生成可执行文件。该汇编器有如下显著特征:

- 支持整个 dsPIC30F 指令集
- 支持定点数据和浮点数据
- 命令行界面
- 丰富的指令集
- 灵活的宏语言
- MPLAB IDE 兼容性

14.6 MPLAB SIM 软件模拟器

MPLAB SIM 软件模拟器在指令级对 PICmicro MCU 和dsPIC® DSC 进行模拟,使得用户可以在 PC 主机的环境下进行代码开发。对于任何给定的指令,用户均可对数据区进行检查或修改,并通过各种触发机制来产生激励。可以将各寄存器的情况记录在文件中,以便进行进一步地运行时分析。跟踪缓冲器和逻辑分析器的显示使模拟器还能记录和跟踪程序的执行、 I/O 的动作以及内部寄存器的状况。

MPLAB SIM 软件模拟器完全支持使用 MPLAB C18 和 MPLAB C30 C 编译器以及 MPASM和MAPLAB ASM30 汇编器的符号调试。该软件模拟器可用于在实验室环境外灵活地开发和调试代码,是一款完美且经济的软件开发工具。

14.7 MPLAB ICE 2000 高性能在线仿真器

MPLAB ICE 2000 在线仿真器旨在为产品开发工程师提供一整套用于 PICmicro 单片机的设计工具。 MPLAB ICE 2000 在线仿真器的软件控制由 MPLAB 集成开发环境平台提供,它允许在单一环境下进行编辑、编译、下载以及源代码调试。

MPLAB ICE 2000 是全功能仿真器系统,它具有增强的跟踪、触发和数据监控功能。处理器模块可插拔,使系统可轻松进行重新配置以适应各种不同处理器的仿真需要。MPLAB ICE 2000 在线仿真器的架构允许对其进行扩展以支持新的 PICmicro 单片机。

MPLAB ICE 2000 在线仿真器系统设计为一款实时仿真系统,该仿真系统具备通常只有昂贵的开发工具中才有的高级功能。选择 PC 平台和 Microsoft[®] Windows[®] 32 位操作系统可使这些功能在一个简单而统一的应用中得到很好的利用。

14.8 MPLAB ICE 4000 高性能在线仿真器

MPLAB ICE 4000 在线仿真器旨在为产品开发工程师提供一整套用于高端 PICmicro MCU 和 dsPIC DSC 的设计工具。 MPLAB ICE 4000 在线仿真器的软件控制由 MPLAB 集成开发环境平台提供,它允许在单一环境下进行编辑、编译、下载以及源代码调试。

MPLAB ICE 4000 是高级的仿真系统,除具备 MPLAB ICE 2000 的所有功能外,它还增加了适用于 dsPIC30F和 PIC18XXXX 器件的仿真存储容量以及高速性能。该仿真器的先进特性包括复杂触发和定时功能及高达 2 Mb 的仿真存储容量。

MPLAB ICE 4000 在线仿真系统设计为一款实时仿真系统,该仿真系统具备通常只有在更加昂贵的开发工具中才有的高级功能。选择 PC 平台和 Microsoft Windows 32 位操作系统可使这些功能在一个简单而统一的应用程序中得以很好的利用。

14.9 MPLAB ICD 2 在线调试器

Microchip 的在线调试器 MPLAB ICD 2 是一款功能强大而成本低廉的运行时开发工具,通过 RS-232 或高速 USB 接口与 PC 主机相连。该工具基于闪存 PICmicro MCU,可用于开发本系列及其他 PICmicro MCU,可用于开发本系列及其他 PICmicro MCU 和dsPIC DSC。 MPLAB ICD 2 使用了闪存器件中内建的在线调试功能。该功能结合 Microchip 的在线串行编程(In-Circuit Serial Programming™,ICSP™)协议,可在 MPLAB 集成开发环境的图形用户界面上提供成本效益很高的在线闪存调试。这使设计人员可通过设置断点、单步运行以及对变量、CPU 状态以及外设寄存器进行监视的方法实现源代码的开发和调试。其全速运行特性可对硬件和应用进行实时测试。MPLAB ICD 2还可用作某些 PICmicro 器件的开发编程器。

14.10 MPLAB PM3 器件编程器

MPLAB PM3 器件编程器是一款通用的、符合 CE 规范的器件编程器,其可编程电压设置在 VDDMIN 和 VDDMAX 之间时可靠性最高。它有一个用来显示菜单和错误信息的大 LCD 显示器(128 x 64),以及一个支持各种封装类型的可拆卸模块化插槽装置。编程器标准配置中带有一根 ICSPTM 电缆。在单机模式下, MPLAB PM3 器件编程器不必与 PC 相连即可对 PICmicro 器件进行读取、验证和编程。在该模式下它还可设置代码保护。MPLAB PM3 通过 RS-232 或 USB 电缆连接到 PC 主机上。MPLAB PM3 具备高速通信能力以及优化算法,可对存储器很大的器件进行快速编程,它还采用 SD/MMC 卡用作文件存储及数据安全应用。

© 2005 Microchip Technology Inc. 初稿 DS41232B_CN 第 143 页

14.11 PICSTART Plus 开发编程器

PICSTART Plus开发编程器是一款易于使用而成本低廉的原型编程器。它通过 COM(RS-232)端口与 PC 相连。 MPLAB 集成开发环境软件使得该编程器的使用简便、高效。 PICSTART Plus 开发编程器支持采用 DIP 封装的大部分 PICmicro 器件,其引脚数最多可达 40 个。引脚数更多的器件,如 PIC16C92X 和 PIC17C76X,可通过连接一个转接插槽来获得支持。 PICSTART Plus 开发编程器符合 CE 规范。

14.12 演示、开发和评估板

有许多演示、开发和评估板可用于各种 PICmicro MCU 和 dsPIC DSC,实现对全功能系统的快速应用开发。大多数的演示、开发和评估板都有实验布线区,供用户添加定制电路;还有应用固件和源代码,用于测试和修改。

这些板支持多种功能部件,包括 LED、温度传感器、开关、扬声器、RS-232 接口、 LCD 显示器、电位计和附加 EEPROM 存储器。

演示和开发板可用于教学环境,在实验布线区设计定制 电路,从而掌握各种单片机应用。

除了PICDEM™和dsPICDEM™演示/开发板系列电路外,Microchip 还有一系列评估工具包和演示软件,适用于模拟滤波器设计、KEELOQ®数据安全产品 IC、CAN、IrDA®、PowerSmart®电池管理、SEEVAL®评估系统、Σ-Δ ADC、流速传感器,等等。

有关演示、开发和评估工具包的完整列表,请查阅 Microchip 公司网页(www.microchip.com)以及最新的 "Product Selector Guide (产品选型指南)" (DS00148)。

注:

注:

15.0 电气特性

绝对极限参数值^(†)


偏置电压下的环境温度40°C至+125°C
储存温度65°C 至 +150°C
相对于 Vss 的 Vdd 引脚电压0.3V 至 +6.5V
相对于 Vss 的 MCLR 引脚电压0.3V 至 +13.5V
相对于 Vss 的所有其他引脚电压0.3V 至 (VDD + 0.3V)
总功耗 ⁽¹⁾
流出 Vss/Vssr 引脚的最大电流300 mA
流入 VDD/VDDT 引脚的最大电流250 mA
输入钳位电流, lik (Vi < 0 或 Vi > VDD)± 20 mA
输出钳位电流, IOK (Vo < 0 或 Vo >VDD)± 20 mA
任一 I/O 引脚的最大输出灌电流25 mA
任一 I/O 引脚的最大输出拉电流25 mA
PORTA 和 PORTC (联合) 最大灌电流
PORTA 和 PORTC (联合) 最大拉电流
最大 LC 输入电压 (LCX、 LCY 和 LCZ) ⁽²⁾ ,负载,使用器件
最大 LC 输入电压 (LCX、 LCY 和 LCZ) ⁽²⁾ ,无负载,不使用器件
每个 LC 通道 ⁽²⁾ 进入器件的最大输入电流 (RMS)10 mA
人体 ESD 额定值4000 (最小值) V
机器模型 ESD 额定值400 (最小值)V


注 1: PIC12F635/PIC16F636/639 (不包括 AFE 部分)的功耗计算公式为: PDIS = VDD x {IDD - Σ IOH} + Σ {(VDD-VOH) x IOH} + Σ (VOL x IOL) AFE 部分的功耗计算公式为: PDIS = VDD x IACT = 3.6V x 16 μ A = 57.6 μ W

2: 参数仅适用于 PIC16F639。

†注:如果运行条件超过了上述"绝对极限参数值",即可能对器件造成永久性损坏。上述值仅为运行条件的极大值,我们不建议器件运行在该规范范围以外。器件长时间工作在绝对极限参数条件下,其稳定性可能受到影响。

注: MCLR 引脚上若出现低于 Vss 的尖峰电压,感应电流超过 80 mA,可能导致锁定。因此,在 MCLR 引脚上 施加低电平时,应使用一个 50—100Ω 的串联电阻,而不是将该引脚直接与 Vss 连接。





15.1 DC 特性:

PIC12F635/PIC16F636-I (工业级) PIC12F635/PIC16F636-E (扩展级)

DC 特性				标准运行条件 (除非另外说明) 运行温度 工业级为 -40°C ≤ TA ≤ +85°C 扩展级为 -40°C ≤ TA ≤ +125°C							
参数 编号	符号	特性	最小 值	典型 值†	条件						
D001 D001C D001D	VDD	电源电压	2.0 3.0 4.5	 	5.5 5.5 5.5	V V V	Fosc < = 4 MHz Fosc < = 10 MHz Fosc < = 20 MHz				
D002	VDR	RAM 数据保持电压 (1)	1.5*	_	_	V	器件处于休眠模式				
D003	VPOR	确保内部上电复位信号的 VDD 启动电压	_	Vss	_	V	详见 12.3 "上电复位" 。				
D004	SVDD	确保内部上电复位信号的 VDD 上升率	0.05*			V/ms	详见 12.3 "上电复位" 。				
D005	VBOD	欠压检测	_	2.1	_	V					

^{*} 这些参数为特性值,但未经测试。

[†] 除非另外说明,否则"典型值"一栏中的数据都是在 5.0V 和 25℃ 的条件下给出的。这些参数仅供设计参考,未经测试。

注 1: 这是在不丢失 RAM 数据的前提下,休眠模式中 VDD 所能降到的最小电压值。

15.2 DC 特性:

PIC12F635/PIC16F636-I (工业级)

DC 特性	DC 特性			行条件 l度	(除非另外说明) 工业级为 -40°C ≤ TA ≤ +85°C				
参数	<i>\$</i> /* □.	10 (d- d- b-	最小	典型值	最大	* *		条件	
编号	符号	器件特性	值	†	值	单位	V DD	注释	
D010	IDD	电源电流 (1,2)	_	9	TBD	μΑ	2.0	Fosc = 32.768 kHz	
			_	18	TBD	μΑ	3.0	LP 振荡器模式	
			_	35	TBD	μΑ	5.0		
D011			_	110	TBD	μΑ	2.0	Fosc = 1 MHz	
			_	190	TBD	μΑ	3.0	XT 振荡器模式	
			_	330	TBD	μΑ	5.0		
D012			_	220	TBD	μΑ	2.0	Fosc = 4 MHz	
			_	370	TBD	μΑ	3.0	XT 振荡器模式	
			_	600	TBD	μΑ	5.0		
D013			_	70	TBD	μΑ	2.0	Fosc = 1 MHz	
			_	140	TBD	μΑ	3.0	EC 振荡器模式	
			_	260	TBD	μΑ	5.0		
D014			_	180	TBD	μΑ	2.0	Fosc = 4 MHz	
			_	320	TBD	μΑ	3.0	EC 振荡器模式	
			_	580	TBD	μΑ	5.0		
D015			_	TBD	TBD	μΑ	2.0	Fosc = 31 kHz	
			_	TBD	TBD	μΑ	3.0	LFINTOSC 模式	
			_	TBD	TBD	mA	5.0		
D016			_	340	TBD	μΑ	2.0	Fosc = 4 MHz	
			_	500	TBD	μΑ	3.0	HFINTOSC 模式	
			_	800	TBD	μΑ	5.0		
D017			_	180	TBD	μΑ	2.0	Fosc = 4 MHz	
				320	TBD	μΑ	3.0	EXTRC 模式	
			_	580	TBD	μΑ	5.0		
D018				2.1	TBD	mA	4.5	Fosc = 20 MHz	
			_	2.4	TBD	mA	5.0	HS 振荡器模式	

图注: TBD = 待定

- † 除非另外说明,否则 "典型值"一栏中的数据都是在 5.0V 和 25°C 的条件下给出的。这些参数仅供设计参考,未经测试。
- **注 1:** 上电工作模式下,所有 IDD 测量值的测试条件为: OSC1 = 外部方波,轨到轨摆幅;所有 I/O 引脚为三态引脚,上拉至 VDD; MCLR = VDD; WDT 禁止。仅指 MCU,模拟前端不包括在内。
 - **2:** 供电电流主要受工作电压和频率的影响。其他因素,如 I/O 引脚负载和开关速率、振荡器类型、内部代码执行模式以及温度等,也会对电流消耗产生影响。仅指 MCU,模拟前端不包括在内。
 - **3:** 外设电流为基本 IDD 或 IPD 与该外设使能时所额外消耗的电流之和。可通过从该极限值中减去 IDD 或 IPD,以确定外设 Δ 电流。在计算总电流损耗时应使用最大值。
 - **4:** 在休眠模式下,掉电电流并不取决于振荡器的类型。掉电电流的测量条件为器件处于休眠模式,且所有 I/O 引脚处于高阻状态并接至 VDD。

15.2 DC 特性:

PIC12F635/PIC16F636-I(工业级)(续)

DC 特性	1		标准运 运行温		(除非另外说明) 工业级为 -40°C ≤ Ta ≤ +85°C				
参数	符号	器件特性	最小	典型值	最大	単位	条件		
编号	10 2	THE IT TO LE	值	†	值	平位	VDD	注释	
D020	IPD	掉电电流 ⁽⁴⁾	_	0.99	TBD	nA	2.0	WDT、BOD、比较器、	
			_	1.2	TBD	nA	3.0	VREF 和 T1OSC 都被	
			_	2.9	TBD	nA	5.0	禁止	
D021	Δ IWDT		_	0.3	TBD	μΑ	2.0	WDT 电流 ⁽³⁾	
			_	1.8	TBD	μΑ	3.0		
			_	8.4	TBD	μΑ	5.0		
D022A	$\Delta IBOD$		_	58	TBD	μΑ	3.0	BOD 电流 ⁽³⁾	
			_	109	TBD	μΑ	5.0		
D022B	Δ ILVD			TBD	TBD	μΑ	2.0	PLVD 电流	
			_	TBD	TBD	μΑ	3.0		
			_	TBD	TBD	μΑ	5.0		
D023	Δ ICMP			3.3	TBD	μΑ	2.0	比较器电流(3)	
			_	6.1	TBD	μΑ	3.0		
			_	11.5	TBD	μΑ	5.0		
D024	ΔIV REF			58	TBD	μΑ	2.0	CVREF 电流 (3)	
				85	TBD	μΑ	3.0		
			_	138	TBD	μΑ	5.0		
D025	ΔIT1OSC		_	4.0	TBD	μΑ	2.0	T1OSC 电流 ⁽³⁾	
				4.6	TBD	μΑ	3.0		
			_	6.0	TBD	μΑ	5.0		

图注: TBD = 待定

- † 除非另外说明,否则"典型值"一栏中的数据都是在 5.0V 和 25°C 的条件下给出的。这些参数仅供设计参考,未经测试。
- 注 1: 上电工作模式下,所有 IDD 测量值的测试条件为: OSC1 = 外部方波, 轨到轨摆幅; 所有 I/O 引脚为三态引脚, 上拉至 VDD; MCLR = VDD; WDT 禁止。仅指 MCU,模拟前端不包括在内。
 - **2:** 供电电流主要受工作电压和频率的影响。其他因素,如 I/O 引脚负载和开关速率、振荡器类型、内部代码执行模式以及温度等,也会对电流消耗产生影响。仅指 MCU,模拟前端不包括在内。
 - **3:** 外设电流为基本 IDD 或 IPD 与该外设使能时所额外消耗的电流之和。可通过从该极限值中减去 IDD 或 IPD,以确定外设 Δ 电流。在计算总电流损耗时应使用最大值。
 - **4:** 在休眠模式下,掉电电流并不取决于振荡器的类型。掉电电流的测量条件为器件处于休眠模式,且所有 I/O 引脚处于高阻状态并接至 VDD。

© 2005 Microchip Technology Inc. 初稿 DS41232B_CN 第151页

15.3 DC 特性:

PIC12F635/PIC16F636-E (扩展级)

DC 特性	DC 特性				标准运行条件 (除非另外说明) 工作温度								
参数	A-A- E1	nn bl.d-bl.	最小	典型值	最大	36.43.		条件					
编号	符号	器件特性	值	<u> </u>	值	単位	VDD	注释					
D010E	IDD	电源电流 (1,2)	_	9	TBD	μА	2.0	Fosc = 32.768 kHz					
			_	18	TBD	μΑ	3.0	LP 振荡器模式					
			_	35	TBD	μΑ	5.0						
D011E			_	110	TBD	μΑ	2.0	Fosc = 1 MHz					
			_	190	TBD	μΑ	3.0	XT 振荡器模式					
			_	330	TBD	μΑ	5.0						
D012E			_	220	TBD	μΑ	2.0	Fosc = 4 MHz					
			_	370	TBD	μΑ	3.0	XT 振荡器模式					
			_	600	TBD	μΑ	5.0						
D013E			_	70	TBD	μΑ	2.0	Fosc = 1 MHz					
			_	140	TBD	μΑ	3.0	EC 振荡器模式					
			_	260	TBD	μΑ	5.0						
D014E			_	180	TBD	μΑ	2.0	Fosc = 4 MHz					
			_	320	TBD	μΑ	3.0	EC 振荡器模式					
			_	580	TBD	μΑ	5.0						
D015E			_	TBD	TBD	μΑ	2.0	Fosc = 31 kHz					
			_	TBD	TBD	μΑ	3.0	LFINTOSC					
			_	TBD	TBD	mA	5.0						
D016E			_	340	TBD	μΑ	2.0	Fosc = 4 MHz					
			_	500	TBD	μΑ	3.0	IHFINTOSC					
			_	800	TBD	μΑ	5.0						
D017E			_	180	TBD	μΑ	2.0	Fosc = 4 MHz					
			_	320	TBD	μΑ	3.0	EXTRC 模式					
			_	580	TBD	μΑ	5.0]					
D018E			_	2.1	TBD	mA	4.5	Fosc = 20 MHz					
			_	2.4	TBD	mA	5.0	HS 振荡器模式					

图注: TBD = 待定

- 除非另外说明,否则"典型值"一栏中的数据都是在 5.0V 和 25°C 的条件下给出的。这些参数仅供设计参考,未经测试。
- 注 上电工作模式下, 所有 IDD 测量值的测试条件为: OSC1 = 外部方波, 轨到轨摆幅; 所有 I/O 引脚为三态引脚, 上拉至 VDD; MCLR = VDD; WDT禁止。仅指MCU,模拟前端不包括在内。
 - 2:
 - 3:
 - 状态并接至 VDD。

DC 特性: 15.3

PIC12F635/PIC16F636-E (扩展级) (续)

DC 特性	DC 特性			标准运行条件 (除非另外说明) 工作温度							
参数	<i>₩</i> □	RIG (#1-4±1-44-	最小	典型值	最大	34.434		条件			
编号	符号	器件特性	值	†	值	単位	V DD	注释			
D020	IPD	掉电电流 ⁽⁴⁾	_	0.0009	TBD	μΑ	2.0	WDT、BOD、比较器、			
			_	0.0012	TBD	μΑ	3.0	VREF 和 T1OSC 都被禁止			
			_	0.0029	TBD	μΑ	5.0				
D021	$\Delta IWDT$		_	0.3	TBD	μΑ	2.0	WDT 电流 ⁽³⁾			
				1.8	TBD	μΑ	3.0				
			_	8.4	TBD	μΑ	5.0				
D022A	$\Delta IBOD$			58	TBD	μΑ	3.0	BOD 电流 ⁽³⁾			
			_	109	TBD	μΑ	5.0				
D022B	Δ ILVD			TBD	TBD	μΑ	2.0	PLVD 电流			
				TBD	TBD	μΑ	3.0				
			_	TBD	TBD	μΑ	5.0				
D023	Δ ICMP			3.3	TBD	μΑ	2.0	比较器电流 (3)			
				6.1	TBD	μΑ	3.0				
			_	11.5	TBD	μΑ	5.0				
D024	ΔIV REF			58	TBD	μΑ	2.0	CVREF 电流 (3)			
				85	TBD	μΑ	3.0				
			_	138	TBD	μΑ	5.0				
D025	ΔIT1OSC			4.0	TBD	μΑ	2.0	T1OSC 电流 ⁽³⁾			
				4.6	TBD	μΑ	3.0				
			_	6.0	TBD	μΑ	5.0				

图注: TBD = 待定

- 除非另外说明,否则"典型值"一栏中的数据都是在 5.0V 和 25°C 的条件下给出的。这些参数仅供设计参考,未经测试。
- 注 1: 上电工作模式下,所有 IDD 测量值的测试条件为: OSC1 = 外部方波,轨到轨摆幅; 所有 I/O 引脚为三态引脚,上拉至 VDD; MCLR = VDD; WDT 禁止。仅指 MCU,模拟前端不包括在内。
 - 2:
 - 3:
 - 4: 状态并接至 VDD。

15.4 DC 特性: PIC12F635/PIC16F636-I (工业级) PIC12F635/PIC16F636-E (扩展级)

DC 特性	Ė		标准运行条件 (除非另外说明) 运行温度								
参数 编号	符号	特性	最小值	典型值 †	最大值	单位	条件				
	VIL	输入低电流									
		I/O 端口:									
D030		带 TTL 缓冲	Vss	_	8.0	V	$4.5V \le VDD \le 5.5V$				
D030A			Vss	_	0.15 VDD	V	其他				
D031		带施密特触发器缓冲	Vss	_	0.2 VDD	V	整个量程				
D032		MCLR、OSC1 (RC 模式)	Vss	_	0.2 VDD	V					
D033		OSC1 (XT 和 LP 模式) (1)	Vss	_	0.3	V					
D033A		OSC1(HS 模式) ⁽¹⁾	Vss	1	0.3 VDD	V					
	VIH	输入高电流									
		I/O 端口:									
D040		带 TTL 缓冲	2.0	_	VDD		$4.5V \le VDD \le 5.5V$				
D040A			(0.25 VDD + 0.8)	_	VDD	V	其他				
D041		带施密特触发器缓冲	0.8 VDD	_	VDD	V	整个量程				
D042		MCLR	0.8 VDD	_	VDD	V					
D043		OSC1(XT 和 LP 模式)	1.6	_	VDD	V	(注1)				
D043A		OSC1(HS 模式)	0.7 Vdd	_	VDD	V	(注1)				
D043B		OSC1(RC 模式)	0.9 VDD	_	VDD	V					
	lı∟	输入漏电流 ⁽²⁾									
D060		I/O 端口	_	± 0.1	± 1	μΑ	Vss ≤ Vpin ≤ Vdd, 引脚处于高阻抗状态				
D060A		模拟输入	_	± 0.1	± 1	μΑ	$Vss \le Vpin \le Vdd$				
D060B		VREF	_	± 0.1	± 1	μΑ	VSS ≤ VPIN ≤ VDD				
D061		MCLR ⁽³⁾	_	± 0.1	± 5	μΑ	VSS ≤ VPIN ≤ VDD				
D063		OSC1	_	± 0.1	± 5	μΑ	VSS ≤ VPIN ≤ VDD, XT、 HS 和 LP 振荡器配置				
D070	IPUR	PORTA 弱上拉电流	50*	250	400*	μΑ	VDD = 5.0V, VPIN = VSS				
	Vol	输出低电压									
D080		I/O 端口	_	_	0.6	V	IOL = 8.5 mA,VDD = 4.5V (工业级)				
D083		OSC2/CLKOUT (RC 模式)	_		0.6	V	IOL = 1.6 mA, VDD = 4.5V (工业级) IOL = 1.2 mA, VDD = 4.5V (扩展级)				

^{*} 这些参数为特性值,但未经测试。

[†] 除非另外说明,否则"典型值"一栏中的数据都是在 5.0V 和 25°C 的条件下给出的。这些参数仅供设计参考,未经

注 在 RC 振荡器配置中,OSC1/CLKIN 引脚是施密特触发器输入。不推荐在 RC 模式下使用外部时钟。 1:

负电流定义引脚拉电流。

MCLR 引脚上泄漏电流主要取决于所施加电平。规定的电压等级表示正常的运行条件。在不同的输入电压条件下, 可能会测得更大的泄漏电流。 更多信息请参见 **9.4.1 "使用数据 EEPROM"**。

15.4 DC 特性:

PIC12F635/PIC16F636-I (工业级) PIC12F635/PIC16F636-E (扩展级) (续)

DC 特性	Ė		标准运行条件 (除非另外说明) 运行温度 工业级为 -40°C ≤ TA ≤ +85°C 扩展级为 -40°C ≤ TA ≤ +125°C							
参数 编号	符号	特性	最小值	典型值 †	最大值	单位	条件			
	Vон	输出高电压								
D090		I/O 端口	VDD - 0.7	_	_	V	IOH = -3.0 mA,VDD = 4.5V (工业级)			
D092		OSC2/CLKOUT (RC 模式)	VDD - 0.7	_	_	V	IOH = -1.3 mA, VDD = 4.5V (工业级) IOH = -1.0 mA, VDD = 4.5V			
D.100				222			(扩展级)			
D100	IULP	超低功耗唤醒电流	_	200	_	nA				
D100	COSC2	输出引脚上容性负载规范说明 OSC2引脚	_	_	15*	рF	在 XT、 HS 和 LP 模式下, 当外 部时钟用来驱动 OSC1 时			
D101	Сю	 所有 I/O 引脚	_	_	50*	pF	Him 3 7 17 1927 1922 20 20 20 20 20 20 20 20 20 20 20 20 2			
		数据 EEPROM 存储器								
D120	ED	字节擦写次数	100K	1M	_	E/W	-40°C ≤ TA ≤ +85°C			
D120A	ED	字节擦写次数	10K	100K	_	E/W	+85°C ≤ Ta ≤ +125°C			
D121	VDRW	用于读 / 写的 VDD	VMIN	_	5.5	V	用 EECON1 来读 / 写 VMIN = 最小工作电压			
D122	TDEW	擦除/写周期时间	_	5	6	ms				
D123	TRETD	特性保存期	40	_	_	年	不违反其他规范的前提下			
D124	TREF	刷新之前,总擦除/写 周期数 ⁽¹⁾	1M	10M		E/W	-40°C ≤ TA ≤ +85°C			
		程序 Flash 存储器								
D130	EP	单元擦写次数	10K	100K	_	E/W	-40°C ≤ TA ≤ +85°C			
D130A	ED	单元擦写次数	1K	10K	_	E/W	+85°C ≤ TA ≤ +125°C			
D131	VPR	用于读取的 VDD	VMIN	-	5.5	V	VMIN = 最小工作电压			
D132	VPEW	用于擦除/写入的 VDD	4.5	-	5.5	V				
D133	TPEW	擦除/写周期时间	_	2	2.5	ms				
D134	TRETD	特性保存期	40	_	_	年	不违反其他规范的前提下			

- * 这些参数为特性值,但未经测试。
- † 除非另外说明,否则"典型值"一栏中的数据都是在 5.0V 和 25℃ 的条件下给出的。这些参数仅供设计参考,未经测试。
- 注 1: 在RC振荡器配置中,OSC1/CLKIN引脚是施密特触发器输入。不推荐在RC模式下使用外部时钟。
 - 2: 负电流定义引脚拉电流。
 - **3:** MCLR 引脚上泄漏电流主要取决于所施加电平。规定的电压等级表示正常的运行条件。在不同的输入电压条件下,可能会测得更大的泄漏电流。
 - 4: 更多信息请参见 9.4.1 "使用数据 EEPROM"。

15.5 DC 特性:

PIC16F639-I (工业级), PIC16F639-E (扩展级)

DC 特性				标准运行条件 (除非另外说明) 运行温度 工业级为 -40°C ≤ Ta ≤ +85°C 扩展级为 -40°C ≤ Ta ≤ +125°C						
参数 编号	符号	特性	最小 值	典型 值†	最大 值	单位	条件			
D001	VDD	电源电压	2.0	_	3.6	V	Fosc ≤ 10 MHz			
D001A	VDDT	电源电压 (AFE)	2.0	_	3.6	V	模拟前端 VDD 电压。本文档中视为 VDD。			
D002	VDR	RAM 数据保持电压 (1)	1.5*	_	_	V	器件处于休眠模式			
D003	VPOR	确保内部上电复位信号的 VDD 启动电压	_	Vss	_	V	详见 12.3 "上电复位"			
D003A	VPORT	确保内部上电复位信号的 VDD 启动电压(AFE)	_	_	1.8	V	模拟前端上电复位电压			
D004	SVDD	确保内部上电复位信号的 VDD 上升率	0.05*	_	_	V/ms	详见 12.3 "上电复位"			
D005	VBOD	欠压检测	_	2.1	_	V				
D006	Rм	接通电阻或调制晶体管	_	_	100	Ohm	VDD = 3.0V			
D007	Rpu	数字输入上拉电阻 CS, SCLK	50	200	300	kOhm	VDD = 3.6V			
D008	IAIL	模拟输入漏电流 LCX,LCY,LCZ LCCOM	_ _		±1 ±1	μ Α μ Α	VDD = 3.6V, VSS ≤ VIN ≤ VDD, 在休眠模 式下测试			

^{*} 这些参数为特性值,但未经测试。

[†] 除非另外说明,否则"典型值"一栏中的数据都是在 3.0V 和 25℃ 的条件下给出的。这些参数仅供设计参考,未经测试。

注 1: 这是在不丢失 RAM 数据的前提下,休眠模式中 VDD 所能降到的最小电压值。

15.6 DC 特性: PIC16F639-I (工业级)

DC 特性			标准运行 运行温度 电源电压	条件 (除非	—— 另外说明)	工业级)	工业级为 -40°C ≤ TA ≤ +85°C 2.0V ≤ VDD ≤ 3.6V		
参数	<i>₩</i> =	no train-re	E i de	alla anni febru	日上体	34. 434		条件	
编号	符号	器件特性	最小值	典型值†	最大值	単位	VDD	注释	
D010	IDD	电源电流 (1,2,3)		9	TBD	μΑ	2.0	Fosc = 32.768 kHz LP 振荡器模式	
			_	18	TBD	μΑ	3.0		
D011			_	110	TBD	μΑ	2.0	Fosc = 1 MHz XT 振荡器模式	
				190	TBD	μΑ	3.0		
D012				220	TBD	μA	2.0	Fosc = 4 MHz XT 振荡器模式	
				370	TBD	μΑ	3.0		
D013			_	70	TBD	μΑ	2.0	Fosc = 1 MHz EC 振荡器模式	
			_	140	TBD	μΑ	3.0		
D014			_	180	TBD	μΑ	2.0	Fosc = 4 MHz EC 振荡器模式	
			_	320	TBD	μΑ	3.0		
D015			_	TBD	TBD	μΑ	2.0	Fosc = 31 kHz	
			_	TBD	TBD	μΑ	3.0	LFINTOSC 模式	
D016			_	340	TBD	μΑ	2.0	Fosc = 4 MHz	
			_	500	TBD	μΑ	3.0	HFINTOSC 模式	
D017			_	180	TBD	μΑ	2.0	FOSC = 4 MHz	
			_	320	TBD	μΑ	3.0	EXTRC 模式	
D020	IPD	掉电电流 ⁽⁴⁾	_	0.99	TBD	nA	2.0	WDT、BOD、比较器、VREF	
			_	1.2	TBD	nA	3.0	和 T1OSC 都被禁止(AFE 除外)	
D021	ΔIWDT		_	0.3	TBD	μΑ	2.0	WDT 电流 (3)	
			_	1.8	TBD	μΑ	3.0		
D022A	ΔIBOD		_	58	TBD	μΑ	3.0	BOD 电流 ⁽³⁾	
D022B	ΔILVD		_	TBD	TBD	μΑ	2.0	PLVD 电流	
			_	TBD	TBD	μΑ	3.0		
D023	Δ ICMP		_	3.3	TBD	μΑ	2.0	比较器电流(3)	
			_	6.1	TBD	μΑ	3.0		
D024	ΔIVREF		_	58	TBD	μΑ	2.0	CVREF 电流 (3)	
			_	85	TBD	μΑ	3.0		
D025	ΔIT1OSC		_	4.0	TBD	μΑ	2.0	T1OSC 电流 ⁽³⁾	
			_	4.6	TBD	μΑ	3.0		
D026	IACT	仅指 AFE 的 活动电流 (接收信号) 1 个 LC 输入通道信号 3 个 LC 输入通道信号	_	10 —	<u> </u>	μ Α μ Α	3.6 3.6	CS = VDD: Input = 连续波形 (CW) 幅值 = 300 mVPP: 全部通道使能。	
D027	ISTDBY	仅指 AFE 的 待机电流 (未接收信号) 1 个 LC 输入通道使能 2 个 LC 输入通道使能 3 个 LC 输入通道使能	_	3 4 5	5 6 7	μΑ μΑ μΑ	3.6 3.6 3.6	CS = VDD; ALERT = VDD	
D028	ISLEEP	仅指 AFE 的 休眠电流	_	0.2	1	μΑ	3.6	CS = VDD; ALERT = VDD	

图注:

注

- 1:
 - 2:
- TBD = 待定 除非另外说明,否则 "典型值"一栏中的数据都是在 3.0V 和 25°C 的条件下给出的。这些参数仅供设计参考,未经测试。 上电工作模式下,所有 IDD 测量值的测试条件为,OSC1 = 外部方波,轨到轨摆幅;所有 I/O 引脚为三态引脚,上拉至 VDD; MCLR = VDD; WDT 禁止。仅限 MCU,模拟前端不包括在内。 供电电流主要受工作电压和频率的影响。其他因素,如 I/O 引脚负载和开关速率、振荡器类型、内部代码执行模式以及温度等,也会对电流消耗产生影响。仅限 MCU,模拟前端不包括在内。 外设电流为基本 IDD 或 IPD 加上该外设使能时所额外消耗的电流。可通过从该极限值中减去 IDD 或 IPD,以确定外设 Δ 电流。在计算总电流损耗时应使用最大值。 在休眠模式下,掉电电流并不取决于振荡器的类型。掉电电流的测量条件为器件处于休眠模式,且所有 I/O 引脚处于高阻状态并接至 VDD。 3:
 - 4: VDD.

初稿 © 2005 Microchip Technology Inc. DS41232B_CN 第157页

DC 特性: PIC16F639-E (扩展级) 15.7

DC 特性			标准运行 运行温度 电源电压	-	非另外说	扩展	€级为 -40 / ≤ VDD ≤	°C ≤ TA ≤ +125°C 3.6V
参数	Art II	20 ft. skr. tst.	目上体	典型值	巨上体	* 4.		条 件
编号	符号	器件特性	最小值	T T	最大值	单位	VDD	注释
D010E	IDD	电源电流 (1,2)	_	9	TBD	μΑ	2.0	
			_	18	TBD	μΑ	3.0	
D011E			_	110	TBD	μΑ	2.0	
			_	190	TBD	μΑ	3.0	
D012E			_	220	TBD	μΑ	2.0	
			_	370	TBD	μΑ	3.0	
D013E			_	70	TBD	μΑ	2.0	
			_	140	TBD	μΑ	3.0	
D014E				180	TBD	μΑ	2.0	
			_	320	TBD	μΑ	3.0	
D015E			_	TBD	TBD	μΑ	2.0	
			_	TBD	TBD	μΑ	3.0	
D016E			_	340	TBD	μΑ	2.0	
			_	500	TBD	μΑ	3.0	
D017E			_	180	TBD	μΑ	2.0	
			_	320	TBD	μΑ	3.0	
D020	IPD	掉电电流 ⁽⁴⁾	_	0.99	TBD	nA	2.0	WDT、BOD、比较器、 VREF 和
			_	1.2	TBD	nA	3.0	T1OSC 都被禁止(AFE 除外)
D021	$\Delta IWDT$		_	0.3	TBD	μΑ	2.0	WDT 电流 ⁽³⁾
			_	1.8	TBD	μΑ	3.0	
D022A	$\Delta IBOD$		_	58	TBD	μΑ	3.0	BOD 电流 ⁽³⁾
D022B	Δ ILVD		_	TBD	TBD	μΑ	2.0	PLVD 电流
			_	TBD	TBD	μΑ	3.0	
D023	Δ ICMP		_	3.3	TBD	μΑ	2.0	比较器电流(3)
			_	6.1	TBD	μΑ	3.0	
D024	ΔIV REF		_	58	TBD	μΑ	2.0	CVREF 电流 ⁽³⁾
			_	85	TBD	μΑ	3.0	
D025	ΔIT1OSC		_	4.0	TBD	μΑ	2.0	T1OSC 电流 ⁽³⁾
			_	4.6	TBD	μΑ	3.0	
D026	IACT	仅指 AFE 的括动电流 (接收信号) 1 个 LC 输入通道信号 3 个 LC 输入通道信号		10	<u> </u>	μΑ μΑ	3.6 3.6	CS = VDD: 输入 = 连续波形 (CW) 幅值 = 300 mVPP。 全部通道使能。
D027	ISTDBY	仅指 AFE 的 特机电流 (未接收信号) 1 个 LC 输入通道使能 2 个 LC 输入通道使能 3 个 LC 输入通道使能	_ _ _	3 4 5	5 6 7	μΑ μΑ μΑ	3.6 3.6 3.6	CS = VDD ; ALERT = VDD
D028	ISLEEP	仅指 AFE 的 休眠电流	_	0.2	1	μΑ	3.6	CS = VDD; ALERT = VDD

图注:

- 除非另外说明,否则"典型值"一栏中的数据都是在 3.0V 和 25°C 的条件下给出的。这些参数仅供设计参考,未经测试。
- 注 1:
 - 2:
- 医非另外说明,否则 " 典型值 " 一栏中的数据都是在 3.0V 和 25°C 的条件下给出的。这些参数仅供设计参考,未经测试。 上电工作模式下,所有 IDD 测量值的测试条件为: OSC1 = 外部方波,轨到轨摆幅; 所有 I/O 引脚为三态引脚,上拉至 VDD; MCLR = VDD; WDT 禁止。仅限 MCU,模拟前端不包括在内。 供电电流主要受工作电压和频率的影响。其他因素,如 I/O 引脚负载和开关速率、振荡器类型、内部代码执行模式以及温度等,也会对电流消耗产生影响。仅限 MCU,模拟前端不包括在内。 外设电流为基本 IDD 或 IPD 加上该外设使能时所额外消耗的电流。可通过从该极限值中减去 IDD 或 IPD,以确定外设 Δ 电流。在计算总电流损耗时应使用最大值。 3:
 - 在休眠模式下,掉电电流并不取决于振荡器的类型。掉电电流的测量条件为器件处于休眠模式,且所有 I/O 引脚处于高阻状态并接至 VDD。

DC 特性: PIC16F639-I (工业级)、PIC16F639-E (扩展级) 15.8

DC 特性			标准运行条件 (除 非运行温度	另外说明	工业级为		Ta ≤ +85°C
,,, ,			电源电压		扩展级为 2.0V ≤ V		Ta ≤ +125°C /
参数 编号	参数	特性	最小值	典型值	最大值	单位	条件
	VIL	输入低电压					
		I/O 端口:					
D030		带 TTL 缓冲					
D030A			Vss	_	0.15 VDD	V	
D031		带施密特触发器缓冲	Vss	_	0.2 VDD	V	
D032		MCLR、OSC1(RC 模式)	Vss	_	0.2 VDD	V	
D033		OSC1 (XT 和 LP 模式) (1)	Vss	_	0.3	V	
D033A		OSC1(HS 模式) ⁽¹⁾	Vss	_	0.3 VDD	V	19t-19t-24-21ti 30t-17
D034	VIH	数字输入低电压	Vss	_	0.3 VDD	V	模拟前端部分
	VIH	输入高电压					
D040		I/O 端口: 带 TTL 缓冲					
D040A		市口上级件	(0.25 VDD + 0.8)	_	VDD	V	
D040/1		带施密特触发器缓冲	0.8 VDD	_	VDD	V	
D042		MCLR	0.8 VDD		VDD	V	
D043		OSC1(XT和LP模式)	1.6	_	VDD	V	(注1)
D043A		OSC1(HS 模式)	0.7 VDD	_	VDD	V	(注1)
D043B		OSC1(RC 模式)	0.9 VDD	_	VDD	V	
		数字输入高电压					模拟前端部分
D044		模拟前端 <u>(</u> AFE)的 SCLK、CS 和 SDIO	0.7 VDD	_	VDD	٧	
	lıL	输入漏电流 ⁽²⁾					
D060		I/O 端口	_	± 0.1	± 1	μΑ	Vss ≤ Vpin ≤ Vdd, 引脚处于高阻抗状态
D060A		模拟输入	_	± 0.1	± 1	μΑ	VSS ≤ VPIN ≤ VDD
D060B		VREF	_	± 0.1	± 1	μΑ	VSS ≤ VPIN ≤ VDD
D061		MCLR ⁽³⁾	_	± 0.1	± 5	μΑ	VSS ≤ VPIN ≤ VDD
D063		OSC1	_	± 0.1	± 5	μΑ	VSS ≤ VPIN ≤ VDD, XT、HS 和 LP 振 荡器配置
		数字输入漏电流 ⁽²⁾					VDD = 3.6V,模拟前端部分
D064		模拟前端 (AFE) 的 SDI	_	_	± 1	μΑ	Vss ≤ Vpin ≤ Vdd
D064A		模拟前端(AFE)的 SCLK、CS	_	_	±1	μΑ	VPIN ≤ VDD
D070	IPUR	PORTA 弱上拉电流	50*	250	400*	μΑ	VDD = 3.6V, VPIN = VSS
	Vol	输出低电流					
D080		I/O 端口	_	_	0.6	V	IOL = 8.5 mA, VDD = 3.6V (工业级)
D083		OSC2/CLKOUT(RC 模式)	_	_	0.6	V	loL = 1.6 mA, VDD = 3.6V (工业级) loL = 1.2 mA, VDD = 3.6V (扩展级)
D06 1		数字输出低电压			\/ 0 :	.,	模拟前端部分
D084		模拟前端(AFE)的 ALERT、LFDATA/SDIO	_	_	Vss + 0.4	V	IOL = 1.0 mA, VDD = 2.0V
	Vон	输出高电压					
D090		I/O 端口	VDD - 0.7	_	_	V	IOH = -3.0 mA, VDD = 3.6V (工业级)
D092		OSC2/CLKOUT(RC 模式)	VDD - 0.7	_	_	V	IOH = -1.3 mA, VDD = 3.6V(工业级) IOH = -1.0 mA, VDD = 3.6V(扩展级)

这些参数为特性值,但未经测试。除非另外说明,否则 "典型值"一栏中的数据都是在 3.0V 和 25° C 的条件下给出的。这些参数仅供设计参考,未经测试。

注 在 RC 振荡器配置中, OSC1/CLKIN 引脚是施密特触发器输入。不推荐在 RC 模式下使用外部时钟。

放电流定义引脚拉电流。 MCLR 引脚上泄漏电流主要取决于所施加的电平。规定的电压等级表示正常的运行条件。在不同的输入电压条件下,可能会测得更大的

泄漏电流。 更多信息请参见 **9.4.1 "使用数据 EEPROM"**。

15.8 DC 特性: PIC16F639-I (工业级)、PIC16F639-E (扩展级) (续)

DC 特性		标准运行条件 (除事运行温度 电源电压	工业级为 扩展级为	工业级为 -40°C ≤ TA ≤ +85°C 扩展级为 -40°C ≤ TA ≤ +125°C 2.0V ≤ VDD ≤ 3.6V			
参数 编号	参数	特性	最小值	最小值 典型值 最		单位	条件
		数字输出高电压					模拟前端(AFE)部分
D093		模拟前端(AFE)的 LFDATA/SDIO	VDD - 0.5	_	ı	V	IOH = -400 μA, VDD = 2.0V
		输出引脚上容性负载 规范说明					
D100	COSC2	OSC2 引脚	_	_	15*	pF	在 XT、HS 和 LP 模式下,当外部时钟用来驱动 OSC1 时
D101	Cio	全部I/O引脚	_	_	50*	pF	
D102	IULP	超低功耗唤醒电流	_	200	_	nA	
		数据 EEPROM 存储器					
D120	ED	字节擦写次数	100K	1M	_	E/W	-40°C ≤ TA ≤ +85°C
D120A	ED	字节擦写次数	10K	100K	_	E/W	+85°C ≤ TA ≤ +125°C
D121	VDRW	用于读 / 写的 VDD	VMIN	_	5.5	V	使用 EECON1 来读 / 写 VMIN = 最小工作电压
D122	TDEW	擦除/写周期时间	_	5	6	ms	
D123	TRETD	特性保存期	40	_	_	年	假设没有违反其他的规范
D124	TREF	刷新前的总擦除/写周期数(1)	1M	10M	_	E/W	-40°C ≤ TA ≤ +85°C
		程序闪存					
D130	EP	单元擦写次数	10K	100K	_	E/W	-40°C ≤ TA ≤ +85°C
D130A	ED	单元擦写次数	1K	10K	_	E/W	+85°C ≤ Ta ≤ +125°C
D131	VPR	用于读的 VDD	VMIN	_	5.5	V	VMIN = 最小工作电压
D132	VPEW	用于擦除/写的 VDD	4.5	_	5.5	V	
D133	TPEW	擦除/写周期时间	_	2	2.5	ms	
D134	TRETD	特性保存期	40	_	_	年	假设没有违反其他的规范

这些参数为特性值,但未经测试。

除非另外说明, 否则 "典型值"一栏中的数据都是在 3.0V 和 25°C 的条件下给出的。这些参数仅供设计参考, 未经测试。在 RC 振荡器配置中, OSC1/CLKIN 引脚是施密特触发器输入。不推荐在 RC 模式下使用外部时钟。

注

在 RG 振物盆癿量中, OSC ITCERIN 引牌是地區特施及盆棚人。 不能存在 RC 模式 下使用外部可针。 鱼电流定义引脚拉电流。 MCLR 引脚上泄漏电流主要取决于所施加的电平。规定的电压等级表示正常的运行条件。在不同的输入电压条件下,可能会测得更大的泄漏电流。 更多信息请参见 9.4.1 "使用数据 EEPROM"。 2: 3:

15.9 时序参数符号体系

时序参数符号采用以下格式之一进行创建:

1. TppS2ppS

2. TppS

T			
F	频率	T	时间


小写字母 (pp) 及其含义:

рр			
СС	CCP1	osc	OSC1
ck	CLKOUT	rd	RD
cs	CS	rw	RD or WR
di	SDI	sc	SCLK
do	SDO	SS	SS
dt	数据输入	t0	T0CKI
io	I/O 端口	t1	T1CKI
mc	MCLR	wr	WR

大写字母及其含义:

S			
F	下降	Р	周期
Н	高	R	上升
1	无效 (高阻)	V	有效
L	低	Z	高阻

图 15-3: 负载条件



15.10 AC 特性: PIC12F635/PIC16F636/639 (工业级,扩展级)




表 15-1: 外部时钟时序要求

表 15-1	<u>: </u>	外部时钟时序要水					
参数 编号	符号	特性	最小 值	典型值†	最大值	单位	条件
	Fosc	外部 CLKIN 频率 ⁽¹⁾	DC	_	37	kHz	LP 振荡器模式
			DC	_	4	MHz	XT 振荡器模式
			DC	_	20	MHz	HS 振荡器模式
			DC	_	20	MHz	EC 振荡器模式
		振荡器频率 (1)	5	_	37	kHz	LP 振荡器模式
			_	_	_	MHz	HFINTOSC 振荡器模式
			DC	_	4	MHz	RC 振荡器模式
			0.1	_	4	MHz	XT 振荡器模式
			1	_	20	MHz	HS 振荡器模式
1	Tosc	外部 CLKIN 周期 (1)	27		_	μs	LP 振荡器模式
			50	_	_	ns	HS 振荡器模式
			50	_	_	ns	EC 振荡器模式
			250	_		ns	XT 振荡器模式
		振荡器周期 (1)	27		200	μs	LP 振荡器模式
			_	125	_	ns	INTOSC 振荡器模式
			250	_	_	ns	RC 振荡器模式
			250	_	10,000	ns	XT 振荡器模式
			50	_	1,000	ns	HS 振荡器模式
2	Tcy	指令周期时间(1)	200	Tcy	DC	ns	Tcy = 4/Fosc
3	TosL,	外部 CLKIN (OSC1) 高	2*	_	_	μs	LP 振荡器, Tosc L/H 占空比
	TosH	外部 CLKIN 低	20*	_	_	ns	HS 振荡器, Tosc L/H 占空比
			100*	_	_	ns	XT 振荡器, Tosc L/H 占空比
4	TosR,	外部 CLKIN 上升时间	_	_	50*	ns	LP 振荡器
	TosF	外部 CLKIN 下降时间	_	_	25*	ns	XT 振荡器
			_	_	15*	ns	HS 振荡器


- * 这些参数为特性值,但未经测试。
- † 除非另外说明, 否则 "典型值"一栏中的数据都是在 5.0V 和 25°C 的条件下给出的。这些参数仅供设计参考, 未经测试。
- 注 1: 指令循环周期(Tcy)等于输入振荡器时基周期的四倍。所有规定值都是基于特定振荡器类型的特性数据,并在特定振荡器处于标准运行条件下且器件在代码执行过程中。超出这些规定的限定值,可能导致振荡器运行不稳定和/或导致电流消耗超出预期值。所有器件的测试都是在"最小"值条件下进行的,且外部时钟加载在 OSC1 引脚。对于所有器件,当采用外部时钟输入时,"最大"周期时间极限为"DC"(无时钟)。

表 15-2: 高精度内部振荡器参数

参数编号	符号	特性	频率 容差	最小 值	典型值 †	最大值	单位	条件
F10	Fosc	内部已校准 INTOSC 频	±1%		8.00	TBD	MHz	VDD 和温度 (TBD)
		率 (1) HFINTOSC	±2%	_	8.00	TBD		2.5V ≤ VDD ≤ 5.5V 0°C ≤ TA ≤ +85°C
			±5%	_	8.00	TBD	MHz	2.0V ≤ VDD ≤ 5.5V
								-40°C≤TA≤+85°C (工业级) -40°C≤TA≤+125°C (扩展级)
F14	Tioscst	振荡器从休眠模式唤醒的	_	_	TBD	TBD	μs	VDD = 2.0V,-40°C 至 +85°C
		启动时间*	_	_	TBD	TBD	μs	VDD = 3.0V,-40°C 至 +85°C
			_	_	TBD	TBD	μs	VDD = 5.0V,-40°C 至 +85°C

图注: TBD = 待定

- * 这些参数为特性值,但未经测试。
- † 除非另外说明,否则 "典型值"一栏中的数据都是在 5.0V 和 25°C 的条件下给出的。这些参数仅供设计参考,未经测试。
- **注 1:** 为了确保振荡器频率容差, VDD 和 VSS 必须进行电容解藕,应尽可能地靠近器件。建议并联 $0.1~\mu F$ 和 $0.01~\mu F$ 的电容。




© 2005 Microchip Technology Inc. 初稿 DS41232B_CN 第163页

表 15-3: CLKOUT 和 I/O 时序要求

参数 编号	符号	特性	最小值	典型 值†	最大值	单位	条件
10	TosH2ckL	OSC1 [↑] 到 CLKOUT↓	_	75	200	ns	(注1)
11	TosH2ckH	OSC1↑到 CLKOUT↑	_	75	200	ns	(注1)
12	TCKR	CLKOUT 上升时间	_	35	100	ns	(注1)
13	TckF	CLKOUT 下降时间		35	100	ns	(注1)
14	TckL2ioV	CLKOUT↓ 到端口输出有效		_	20	ns	(注1)
15	TioV2ckH	在 CLKOUT↑ 之前端口输入有效	Tosc + 200 ns	_		ns	(注1)
16	TckH2ioI	CLKOUT↑之后端口输入保持	0	_	1	ns	(注1)
17	TosH2IOV	OSC1↑(Q1周期)到端口输出有		50	150*	ns	
		效		_	300	ns	
18	TosH2ıoI	OSC1↑(Q2 周期)到端口输入无效(I/O 输入保持时间)	100			ns	
19	TioV2osH	端口输入有效到 OSC1↑ (I/O 输入建立时间)	0	_	_	ns	
20	TioR	端口输出上升沿时间	_	10	40	ns	
21	TioF	端口输出下降沿时间	_	10	40	ns	
22	TINP	INT 引脚高或低时间	25	_	_	ns	
23	TRBP	PORTA 电平变化中断高或低时间	Tcy	_	_	ns	

- * 这些参数为特性值,但未经测试。
- † 除非另外说明,否则"典型值"一栏中的数据都是在 5.0V 和 25℃ 的条件下给出的。
- 注 1: 测量在 RC 模式下进行, CLKOUT 输出为 4 × Tosc。






表 15-4: 复位、看门狗定时器、振荡器起振定时器、上电延时定时器和欠压检测的要求

r i -			1				
参数 编号	符号	特性	最小 值	典型值†	最大 值	单位	条件
30	TMCL	MCLR 脉冲宽度 (低)	2 11	— 18	 24	μs ms	VDD = 5.0V, -40°C 至 +85°C 扩展温度范围
31	TWDT	看门狗定时器超时周期 (无预分频器)	10 10	17 17	25 30	ms ms	V _{DD} = 5.0V,-40°C 至 +85°C 扩展温度范围
32	Tost	振荡器起振定时器周期	_	1024 Tosc	_	_	Tosc = OSC1 周期
33*	TPWRT	上电延时定时器周期	28* TBD	64 TBD	132* TBD	ms ms	V _{DD} = 5.0V,-40°C 至 +85°C 扩展温度范围
34	Tioz	MCLR 低电平或看门狗定时器复位时,I/O 处于高阻状态的时间	_	_	2.0	μs	
35	VBOD	欠压检测电压	2.025	_	2.175	V	
36	TBOD	欠压检测脉冲宽度	100*	_	_	μs	VDD ≤ VBOD (D005)

图注: TBD = 待定

- * 这些参数为特性值,但未经测试。
- † 除非另外说明,否则"典型值"一栏中的数据都是在 5.0V 和 25℃ 的条件下给出的。这些参数仅供设计参考,未经测试。

◎ 2005 Microchip Technology Inc. 初稿 DS41232B_CN 第165页




表 15-5: TIMERO 和 TIMER1 外部时钟要求

参数 编号	符号		特性		最小值	典型 值†	最大值	単位	条件
40*	Тт0Н	T0CKI 高脉冲宽度	OCKI 高脉冲宽度 无预分频器		0.5 Tcy + 20	_	_	ns	
				带预分频器	10	_	_	ns	
41*	TT0L	T0CKI 低脉冲宽度	芝	无预分频器	0.5 Tcy + 20	_	_	ns	
				带预分频器	10	_	_	ns	
42*	Тт0Р	T0CKI 周期			取较大值: 20 或 <u>TCY + 40</u> N	_		ns	N = 预分频值 (2, 4,, 256)
45* T⊤1H		T1CKI 高电平时 同步,无预分别			0.5 Tcy + 20	_	_	ns	
		间	同步,带预分频器		15	_	_	ns	
			异步		30	_	_	ns	
46*	TT1L	T1CKI 低电平时	同步,无预分频器		0.5 Tcy + 20	_	_	ns	
		间	同步,带预分频器		15	_	_	ns	
			异步		30	_	_	ns	
47*	Тт1Р	T1CKI 输入周期	同步		取较大值: 30 或 <u>Tcy + 40</u> N	_	_	ns	N = 预分频值 (1, 2, 4, 8)
			异步		60	_	_	ns	
48	FT1	Timer1 振荡器输。 (通过将 T1OSCE			DC	_	200*	kHz	
49	TCKEZTMR1	从外部时钟边沿至	別定时器递增的	延时	2 Tosc*	_	7 Tosc*	_	

^{*} 这些参数为特性值,但未经测试。

[†] 除非另外说明,否则"典型值"一栏中的数据都是在 5.0V 和 25°C 的条件下给出的。这些参数仅供设计参考,未经测试。

表 15-6: 比较器计数参数

标准运行条件 (除非另外说明)

符 号	特性	最小值	典型值	最大值	单位	说明
Vos	输入失调电压	_	±5.0	±10	mV	
Vсм	输入共模电压	0		VDD - 1.5	V	
CMRR	共模抑制比	+55*			db	
TRT	响应时间(1)	_	150	400*	ns	
Тмс2соV	比较器模式变化到输出有效的	_		10*	μs	

^{*} 这些参数为特性值,但未经测试。

注 1: 响应时间是在比较器一个输入端为 (VDD - 1.5)/2, 同时另一个输入端电平从 Vss 变化到 VDD - 1.5V 时测量的。

表 15-7: 比较器电压基准技术参数

标准运行条件 (除非另外说明)

运行温度 -40°C ≤ Ta ≤ +125°C

符号	特性	最小值	典型值	最大值	单位	说明
	分辨率	_	VDD/24*		LSb	低量程 (VRR = 1)
		_	VDD/32	_	LSb	高量程 (VRR = 0)
	绝对精度	_	_	±1/4*	LSb	低量程 (VRR = 1)
			_	±1/2*	LSb	高量程 (VRR = 0)
	单位电阻值 (R)	_	2K*	_	Ω	
	稳定时间 (1)	_	_	10*	μs	

^{*} 这些参数为特性值,但未经测试。

注 1: 稳定时间是在 VRR = 1 且 VR<3:0> 的状态从 0000 跃变至 1111 时测量的。

© 2005 Microchip Technology Inc. 初稿 DS41232B_CN 第167页

AC 特性: PIC16F639 (工业级、扩展级)的模拟前端 15.11

AC 特性 **标准运行条件 (除非另外说明)** 电源电压 运行温度 $2.0V \le V_{DD} \le 3.6V$ 工业级为 -40°C ≤ TAMB ≤ +85°C 扩展级为 -40°C ≤ TAMB ≤ +125°C LC 信号输入 正弦波 300 mVPP 载波频率 LCCOM 连接到 Vss 125 kHz

参数编号	符号	特性	最小值	典型 值 †	最大值	单位	条件
	VSENSE	LC 输入灵敏度	1	3.0	6	mVpp	VDD = 3.0V 输出使能滤波器被禁止 AGCSIG = 0: MODMIN = 00 (50% 调制深度设定) 输入 = 连续波形 (CW) 输出 = 在 CW 输入的灵敏度水平,逻辑电平从 低到高跳变。
	VDE_Q	线圈 de-Q 电压—— RF 限幅器 (RFLM) 必须处于活动 状态	3	_	5	٧	VDD = 3.0V,强制 IIN = 5 μA
	RFLM	RF 限幅器导通电阻 (LCX、LCY 和 LCZ)	I	_	700	Ohm	V _{DD} = 2.0V, V _{IN} = 8 V _{DC}
	SADJ	灵敏度衰减	_ _	0 -30	_ _	dB dB	VDD = 3.0V 未选择灵敏度衰减 选择了最大衰减 从设定 = 0000 到 1111,衰减值单调递增
	VIN_MOD	最小调制深度 75% ± 12% 50% ± 12% 25% ± 12% 12% ± 12%	63 38 13 0	75 50 25 12	87 62 37 24	% % % %	VDD = 3.0V
	CTUNX	LCX 调节电容		0		pF	VDD = 3.0V, 配置寄存器 1, 位 <6:1> 设定 = 000000
			44.1	63	81.9	pF	63 pF +/- 30% 配置寄存器 1,位 <6:1> 设定 = 111111 63 步, 1 pF/ 步 从设定 = 000000 到 111111,电容值单调递 增
	CTUNY	LCY 调节电容	_	0	_	pF	VDD = 3.0V, 配置寄存器 2, 位 <6:1> 设定 = 000000
			44.1	63	81.9	pF	63 pF +/- 30% 配置寄存器 2, 位 <6:1> 设定 = 111111 63 步, 1 pF/ 步 从设定 = 000000 到 111111, 电容值单调递 增
	FCARRIER	载波频率	_	125	_	kHz	基准测试特性
	FMOD	输入调制频率	_	_	4	kHz	输入数据速率,基准测试特性

这些参数为特性值,但未经测试。 除非另外说明,否则"典型值"一栏中的数据都是在 3.0V 和 25°C 的条件下给出的。这些参数仅供设计参考,未经测试。 需要的输出使能滤波器为高的时间,必须计入输入路径模拟延时(= TOEL + TDR - TDF)。 需要的输出使能滤波器为低的时间,必须计入输入路径模拟延时(= TOEL + TDR - TDF)。 † 1:

注

15.11 AC 特性: PIC16F639 (工业级、扩展级)的模拟前端 (续)

AC 特性 **标准运行条件 (除非另外说明)** 电源电压 $2.0V \leq V_{DD} \leq 3.6V$ 工业级为 -40°C ≤ TAMB ≤ +85°C 扩展级为 -40°C ≤ TAMB ≤ +125°C 运行温度 LC 信号输入 正弦波 300 mVPP 载波频率 125 kHz LCCOM 连接到 Vss

				LOCOM E核到 VSS						
参数 编号	符号	特性	最小值	典型 值†	最大值	单位	条件			
	CTUNZ	LCZ 调节电容	_	0	_	pF	VDD = 3.0V, 配置寄存器 3, 位 <6:1> 设定 = 000000			
			44.1	63	81.9	pF	63 pF +/- 30% 配置寄存器 3, 位 <6:1> 设定 = 111111 63 步, 1 pF/ 步 根据设计,从设定 = 000000 到 111111, 电 容值单调递增			
	C_Q	微调电容的 Q	50*	_	_	pF	基准测试特性			
	TDR	解调器充电时间 (解调输出到上升沿的延迟时间)	Н	50	_	μs	VDD = 3.0V 调制深度设定 = 50% 输入条件: 幅值 = 300 mVPP 调制深度 = 80%			
	TDF	解调器放电时间 (解调输出到下降沿的延迟时间)	ı	50	_	μs	VDD = 3.0V 调制深度设定 = 50% 输入条件: 幅值 = 300 mVPP 调制深度 = 80%			
	TLFDATAR	LFDATA 的上升时间	I	0.5		μs	VDD = 3.0V 计时从幅值的 10% 开始, 到幅值的 90% 结束			
	TLFDATAF	LFDATA 的下降时间		0.5	_	μs	VDD = 3.0V 计时从幅值的 90% 开始, 到幅值的 10% 结束			
	TAGC	AGC 稳定时间	_	3.5*	_	ms	AGC 稳定所需时间			
	TPAGC	AGC 稳定时间之后,为高电平的时间		62.5	_	μs	等价于两个内部时钟周期 (Fosc)			
	Тѕтав	AGC 稳定时间加上为高电平的时间 (AGC 稳定时间之后) (TAGC + TPAGC)	4	_		ms	AGC 稳定时间			
	TGAP	AGC 稳定时间之后的间隔时间	200	_	_	μs	典型值 1 TE			
	TRDY	从休眠或 POR 退出到准备接收信号的时间	ı	_	50*	ms				
	TPRES	在接收 AGC 保持命令之后,AGC 电平必须保持的最小时间	5*	_	_	ms	在 TPRES 期间, AGC 电平变化不得大于 10% 。			
	Fosc	内部 RC 振荡器频率 (±10%)	28.8	32	35.2	kHz	测试期间,内部时钟调整到 32 kHz			
	TINACT	不活动定时器超时	14.4	16	17.6	ms	Fosc 频率下 RC 振荡器的 512 周期			
	TALARM	报警定时器超时	28.8	32	35.2	ms	Fosc 频率下 RC 振荡器的 1024 周期			
	RLC	LC 引脚输入阻抗 LCX、LCY 和 LCZ	_	1*	_	MOhm	器件处于待机模式			
_	TE	脉冲的时间元素	200	_	_	μs				

这些参数为特性值,但未经测试。 除非另外说明,否则"典型值"一栏中的数据都是在 3.0V 和 25°C 的条件下给出的。这些参数仅供设计参考,未经测试。 需要的输出使能滤波器为高的时间,必须计入输入路径模拟延时(= TOEL + TDR - TDF)。 需要的输出使能滤波器为低的时间,必须计入输入路径模拟延时(= TOEL + TDR - TDF)。

注

AC 特性: PIC16F639 (工业级、扩展级)的模拟前端 (续)

AC 特性 标准运行条件 (除非另外说明) 电源电压 $2.0V \leq V_{DD} \leq 3.6V$ 运行温度 工业级为 -40°C ≤ TAMB ≤ +85°C 扩展级为 -40°C ≤ TAMB ≤ +125°C LC 信号输入 正弦波 300 mVPP LCCOM 连接到 Vss 参数 编号 单位 最小值 符号 特性 典型 最大值 条件 值† TOEH 输出使能滤波器为高的最小时间 OEH(配置寄存器 0,位 <7:6>) RC 振荡器 = Fosc 从引角输入来观察: $01 = 1 \, \text{ms}$ (注1) 10 = 2 ms 32 (~1ms) 时钟 64 (~2ms) 11 = 4 ms _ 计数 00 = 滤波器禁止 128 (~ms) 输出使能滤波器为低的最小时间 OEL(配置寄存器 0,位 <5:4>) TOEL RC 振荡器 = Fosc 从引角输入来观察: $00 = 1 \, \text{ms}$ 肘钟 (注2) 01 = 1 ms 32 (~1ms) 计数 32 (~1ms) $10 = 2 \, \text{ms}$ 64 (~2ms) 11 = 4 ms 128 (~4ms) TOET 输出使能滤波器最大周期 RC 振荡器 = Fosc <u>OEL</u> **TOEH TOEL** 00 = 1 ms 1 ms 01 01 = 1 ms 1 ms 96 (~3ms) 01 时钟 = 1 ms 2 ms 96 (~3ms) 计数 4 ms 128 (~4ms) 192 (~6ms) 10 = 2 ms 10 01 = 2 ms 1 ms 128 (~4ms) 128 (~4ms) 160 (~5ms) = 2 ms 10 2 ms 10 2 ms = 4 ms 10 250 (~8ms) 00 = 4 ms11 1 ms 01 = 4 ms 192 (~6ms) 11 1 ms 192 (~6ms) $10 = 4 \, \text{ms}$ 2 ms 11 11 = 4 ms 4 ms 256 (~8ms) 11 320 (~10ms) xx = 滤波器禁止 0.0 只要输入信号大于 VSENSE, 就有 LFDATA 输

RSSI 电流线性度

RSSI 电流输出

这些参数为特性值,但未经测试。 除非另外说明,否则"典型值" 及三参数为行住证,但不经例以。 除非另外说明,否则"典型值"一栏中的数据都是在 3.0V 和 25°C 的条件下给出的。这些参数仅供设计参考,未经测试。 需要的输出使能滤波器为高的时间,必须计入输入路径模拟延时 (= TOEL + TDR - TDF)。 需要的输出使能滤波器为低的时间,必须计入输入路径模拟延时 (= TOEL + TDR - TDF)。

100

10

100

TBD

μΑ

иΑ

μΑ

μA

VDD = 3.0V

VIN = 0 至 4 VPP

VIN = 40 mVPP

VIN = 4 VPP

VIN = 400 mVPP

随输入信号幅度的增加而线性递增。 测试条件: VIN = 40 mVPP, 400 mVPP 和 4 VPP

† 1:

IRSSI

IRSSILR

注

15.12 SPI 时序: PIC16F639 的模拟前端 (AFE)

AC 特性			标准运行条件(除非另外说 电源电压 工作温度 LC 信号输入 载波频率 LCCOM 连接到 Vss			A.明) 2.0V ≤ VDD ≤ 3.6V 工业级为 -40°C ≤ TAMB ≤ +85°C 扩展级为 -40°C ≤ TAMB ≤ +125°C 正弦波 300 mVPP 125 kHz		
参数	符号	特性	最小值	典型值 †	最大值	单位	条件	
	FSCLK	SCLK 频率	_	_	3	MHz		
	Tcssc	CS 下降沿至第一个 SCLK 边沿的建立时间	100	_	_	ns		
	Tsu	SDI 建立时间	30	_	_	ns		
	THD	SDI 保持时间	50	_	_	ns		
	Тні	SCLK 高电平时间	150	_	_	ns		
	TLO	SCLK 低电平时间	150	_	_	ns		
	TDO	SDO 建立时间	_	_	150	ns		
	Tsccs	SCLK 最后边沿至 CS 上升沿的建立时间	100	_	1	ns		
	ТСЅН	CS 高电平时间	500	_	-	ns		
	Tcs1	CS 上升沿至 SCLK 边沿的建立时间	50	_	_	ns		
	Tcs0	SCLK 边沿至 CS 下降沿的建立时间	50	_	_	ns	当 CS 为高时的 SCLK 边沿	
	TSPIR	SPI 数据的上升时间 (SPI 读命令)	_	10	_	ns	VDD = 3.0V。计时从幅值的 10% 开始, 到幅值的 90% 结束	
	TSPIF	SPI 数据的下降时间 (SPI 读命令)	_	10	_	ns	VDD = 3.0V。计时从幅值的 90% 开始, 到幅值的 10% 结束	

- 这些参数为特性值,但未经测试。 能非另外说明,否则 "典型值"一栏中的数据都是在 3.0V 和 25°C 的条件下给出的。这些参数仅供设计参考,未经测 需要的输出使能滤波器为高的时间,必须计入输入路径模拟延迟(**= Toel +** TDR - TDF)。
- 注 1:
 - 需要的输出使能滤波器为低的时间,必须计入输入路径模拟延迟 (= TOEL + TDR TDF)。

初稿 © 2005 Microchip Technology Inc. DS41232B_CN 第171页

注:

16.0 DC 和 AC 特性图表

目前没有图表。

注:

17.0 封装信息

17.1 封装标识信息

8 引脚 PDIP



8 引脚 SOIC




8 引脚 DFN-S



14 引脚 PDIP



示例



示例



示例



示例



图例: XX...X 客户指定信息

Y 年代码 (公历年份的最后一位) YY 年代码 (公历年份的最后两位)

WW 星期代码(1月1日的星期为01星期)

NNN 字母数字的追踪代码

(e3) 雾锡(Sn)的无铅 JEDEC 标志。本封装为无铅封装。 * 在封装的外部包装上可以找到无铅 JEDEC 标志。

注: 如果 Microchip 芯片部件编号不能在一行中完全标出,它将换行继续标出。因此 限制了用户指定信息的可用字符数量。


* 标准 PICmicro 器件标识,由 Microchip 部件编号、年代码、星期代码和追踪代码组成。对于超出上述范围的 PICmicro 器件标识,则需适当加价。请向 Microchip 销售办事处查询。至于 QTP 器件,任何特殊标识的加价均包含在 QTP 价格中。

17.1 封装标识信息 (续)

14 引脚 SOIC



14 引脚 TSSOP




20 引脚 SSOP



示例



示例




示例



17.2 产品封装的具体信息

以下部分给出了产品封装的技术细节。

8 引脚塑封双列直插式 (P) ——300 mil 主体 (PDIP)




	单位	英寸*			毫米			
Л	2寸范围	最小	正常	最大	最小	正常	最大	
引脚数	n		8			8		
引脚间距	р		.100			2.54		
顶端到底座平面距离	Α	.140	.155	.170	3.56	3.94	4.32	
塑模封装厚度	A2	.115	.130	.145	2.92	3.30	3.68	
基座到底座平面距离	A1	.015			0.38			
肩角与肩角之间的宽度	Е	.300	.313	.325	7.62	7.94	8.26	
塑模封装宽度	E1	.240	.250	.260	6.10	6.35	6.60	
总长度	D	.360	.373	.385	9.14	9.46	9.78	
端头到底座平面距离	L	.125	.130	.135	3.18	3.30	3.43	
引脚厚度	С	.008	.012	.015	0.20	0.29	0.38	
引脚上部宽度	B1	.045	.058	.070	1.14	1.46	1.78	
引脚下部宽度	В	.014	.018	.022	0.36	0.46	0.56	
总的行间距 §	eВ	.310	.370	.430	7.87	9.40	10.92	
塑模顶端锥度	α	5	10	15	5	10	15	
塑模底端锥度	β	5	10	15	5	10	15	

^{*} 控制参数 § 重要特征

壮 尺寸 D 和 E1 不包括塑模毛边或突起。塑模毛边或突起不得超过每侧 .010"(0.254 mm)。 同等 JEDEC 规范 MS-001 图号: C04-018

初稿

8 引脚塑封小外形 (SN) —— 窄型, 150 mil 主体 (SOIC)




	单位	英寸*			毫米			
	尺寸范围	最小	正常	最大	最小	正常	最大	
引脚数	n		8			8		
引脚间距	р		.050			1.27		
总高度	Α	.053	.061	.069	1.35	1.55	1.75	
塑模封装厚度	A2	.052	.056	.061	1.32	1.42	1.55	
悬空间隙 §	A1	.004	.007	.010	0.10	0.18	0.25	
总宽度	E	.228	.237	.244	5.79	6.02	6.20	
塑模封装宽度	E1	.146	.154	.157	3.71	3.91	3.99	
总长度	D	.189	.193	.197	4.80	4.90	5.00	
斜面距离	h	.010	.015	.020	0.25	0.38	0.51	
底角长度	L	.019	.025	.030	0.48	0.62	0.76	
底角尖端角度	ф	0	4	8	0	4	8	
引脚厚度	С	.008	.009	.010	0.20	0.23	0.25	
引脚宽度	В	.013	.017	.020	0.33	0.42	0.51	
塑模顶部锥度	α	0	12	15	0	12	15	
塑模底部锥度	β	0	12	15	0	12	15	

^{*} 控制参数 § 重要特征

尺寸 D 和 E1 不包括塑模毛边或突起。塑模毛边或突起不得超过每侧 .010" (0.254 mm)。同等 JEDEC 规范 MS-012 图号: C04-057

8 引脚塑封双列扁平无引脚封装 (MF) 6x5 mm 主体 (DFN-S) ——切割分离



	单位		英寸			毫米*	
尺	寸范围	最小	正常	最大	最小	正常	最大
引脚数	n		8			8	
引脚间距	р		.050 BSC			1.27 BSC	
总高度	Α	.033	.035	.037	0.85	0.90	0.95
封装厚度	A2	.031	.035	.037	0.80	0.89	0.95
悬空间隙	A1	.000	.0004	.002	0.00	0.01	0.05
基座厚度	A3	.007	.008	.009	0.17	0.20	0.23
总长度	E	.195	.197	.199	4.95	5.00	5.05
裸露的焊垫长度	E2	.152	.157	.163	3.85	4.00	4.15
总宽度	D	.234	.236	.238	5.95	6.00	6.05
裸露的焊垫宽度	D2	.089	.091	.093	2.25	2.30	2.35
引脚宽度	В	.014	.016	.019	0.35	0.40	0.47
引脚长度	L	.024		.026	0.60		0.65


注:

同等JEDEC规范: MO-220

图号: C04-122 修改日期: 11/3/03

初稿


14 引脚塑封双列直插式 (P) —— 300 mil 主体 (PDIP)



	单位	英寸*			毫米		
	尺寸范围	最小	正常	最大	最小	正常	最大
引脚数	n		14			14	
引脚间距	р		.100			2.54	
顶端到底座平面距离	Α	.140	.155	.170	3.56	3.94	4.32
塑模封装厚度	A2	.115	.130	.145	2.92	3.30	3.68
基座到底座平面距离	A1	.015			0.38		
肩角与肩角之间的宽度	E	.300	.313	.325	7.62	7.94	8.26
塑模封装宽度	E1	.240	.250	.260	6.10	6.35	6.60
总长度	D	.740	.750	.760	18.80	19.05	19.30
端头到底座平面距离	L	.125	.130	.135	3.18	3.30	3.43
引脚厚度	С	.008	.012	.015	0.20	0.29	0.38
引脚上部宽度	B1	.045	.058	.070	1.14	1.46	1.78
引脚下部宽度	В	.014	.018	.022	0.36	0.46	0.56
总的行间距 §	eB	.310	.370	.430	7.87	9.40	10.92
塑模顶端锥度	α	5	10	15	5	10	15
塑模底端锥度	β	5	10	15	5	10	15

^{*} 控制参数 § 重要特征

14 引脚塑封小外形 (SL) —— 窄型, 150 mil 主体 (SOIC)



	单位	英寸*			毫米		
	尺寸范围	最小	正常	最大	最小	正常	最大
引脚数	n		14			14	
引脚间距	р		.050			1.27	
总高度	Α	.053	.061	.069	1.35	1.55	1.75
塑模封装厚度	A2	.052	.056	.061	1.32	1.42	1.55
悬空间隙 §	A1	.004	.007	.010	0.10	0.18	0.25
总宽度	E	.228	.236	.244	5.79	5.99	6.20
塑模封装宽度	E1	.150	.154	.157	3.81	3.90	3.99
总长度	D	.337	.342	.347	8.56	8.69	8.81
斜面距离	h	.010	.015	.020	0.25	0.38	0.51
底角长度	L	.016	.033	.050	0.41	0.84	1.27
底脚尖端角度	ф	0	4	8	0	4	8
引脚厚度	С	.008	.009	.010	0.20	0.23	0.25
引脚宽度	В	.014	.017	.020	0.36	0.42	0.51
塑模顶部锥度	α	0	12	15	0	12	15
塑模底部锥度	β	0	12	15	0	12	15


^{*} 控制参数 § 重要特征

尺寸 D 和 E1 不包括塑模毛边或突起。塑模毛边或突起不得超过每侧 .010" (0.254 mm)。

同等 JEDEC 规范 MS-012 图号 C04-065

初稿

14 引脚塑封减薄缩小型小外形 (ST) ——4.4 mm 主体 (TSSOP)




	单位	英寸			毫米 *		
尺	寸范围	最小	正常	最大	最小	正常	最大
引脚数	n		14			14	
引脚间距	р		.026			0.65	
总高度	Α			.043			1.10
塑模封装厚度	A2	.033	.035	.037	0.85	0.90	0.95
悬空间隙 §	A1	.002	.004	.006	0.05	0.10	0.15
总宽度	Е	.246	.251	.256	6.25	6.38	6.50
塑模封装宽度	E1	.169	.173	.177	4.30	4.40	4.50
塑模封装长度	D	.193	.197	.201	4.90	5.00	5.10
底角长度	L	.020	.024	.028	0.50	0.60	0.70
底角尖端角度	f	0	4	8	0	4	8
引脚厚度	С	.004	.006	.008	0.09	0.15	0.20
引脚宽度	В	.007	.010	.012	0.19	0.25	0.30
塑模顶部锥度	а	0	5	10	0	5	10
塑模顶部锥度	b	0	5	10	0	5	10

^{*} 控制参数 § 重要特征

尺寸 D 和 E1 不包括塑模毛边或突起。塑模毛边或突起不得超过每侧 .005" (0.127 mm)。

同等 JEDEC 规范 MO-153 图号: C04-087

20 引脚塑封缩小型小外形 (SS) ——209 mil 主体, 5.30 mm (SSOP)



	单位		英寸			毫米*	
尺寸	范围	最小	正常	最大	最小	正常	最大
引脚数	n		20			20	
引脚间距	р		.026			0.65	
总高度	Α	-	-	.079	1	-	2.00
塑模封装厚度	A2	.065	.069	.073	1.65	1.75	1.85
悬空间隙	A1	.002	-	-	0.05	-	-
总宽度	E	.291	.307	.323	7.40	7.80	8.20
塑模封装宽度	E1	.197	.209	.220	5.00	5.30	5.60
总长度	D	.272	.283	.289	.295	7.20	7.50
底脚长度	L	.022	.030	.037	0.55	0.75	0.95
引脚厚度	С	.004	-	.010	0.09	-	0.25
底脚斜度角	f	0°	4°	8°	0°	4°	8°
引脚宽度	В	.009	-	.015	0.22	-	0.38

*控制参数

尺寸D和E1不包括塑模毛边或突起。塑模毛边功突起不得超过每边.10"(0.254 mm)。

同等JEDEC规范: MO-150 图号: C04-072

修改日期: 11/03/03

初稿

注:

MICROCHIP 网站

Microchip 网站(www.microchip.com)为客户提供在 线支持。客户可通过该网站方便地获取文件和信息。只 要使用常用的因特网浏览器即可访问。网站提供以下信 息:

- 产品支持 数据手册和勘误表、应用笔记和样本程序、设计资源、用户指南以及硬件支持文档、最新的软件版本以及存档软件
- 一般技术支持——常见问题(FAQ)、技术支持请求、在线讨论组以及 Microchip 顾问计划成员名单
- Microchip 业务 产品选型和订购指南、最新 Microchip 新闻稿、研讨会和活动安排表、 Microchip 销售办事处、代理商以及工厂代表列表

变更通知客户服务

Microchip 的变更通知客户服务有助于客户了解 Microchip 产品的最新信息。注册客户可在他们感兴趣 的某个产品系列或开发工具发生变更、更新、发布新版 本或勘误表时,收到电子邮件通知。

欲注册,请登录 Microchip 网站 www.microchip.com, 点击"变更通知客户(Customer Change Notification)"服务后按照注册说明完成注册。

客户支持

Microchip 产品的用户可通过以下渠道获得帮助:

- 代理商或代表
- 当地销售办事处
- 应用工程师 (FAE)
- 技术支持
- 开发系统信息热线

客户应联系其代理商、代表或应用工程师(FAE)寻求 支持。当地销售办事处也可为客户提供帮助。本文档后 附有销售办事处的联系方式。

也可通过 http://support.microchip.com 获得网上技术支持。

读者反馈表

我们努力为您提供最佳文档,以确保您能够成功使用 Microchip 产品。如果您对文档的组织、条理性、主题及其他有助于提高文档质量的方面有任何意见或建议,请填写本反馈表并传真给我公司 TRC 经理,传真号码为 86-21-5407-5066。请填写以下信息,并从下面各方面提出您对本文档的意见。

致:	TRC 经理		总页数	
关于:	读者反馈			
发自:	姓名			
	公司			
		邮编		
成田	电话 () (选填):		传真: ()	
	望收到回复吗?是	禾		
器件:	PIC12F635/PIC16	F636/639 文献编号:	DS41232B_CN	
问题				
1. 🥫	本文档中哪些部分最有!	持色?		
_				
_				
2. 🧷	本文档是否满足了您的	软硬件开发要求? 如何满足	足的?	
_		_		
_				
3. 1	您认为本文档的组织结	构便于理解吗?如果不便于	于理解,那么问题何在?	
_				
_		_		_
4. /	您认为本文档应该添加。	哪些内容以改善其结构和自	主题?	
-				
5. /	您认为本文档中可以删:	减哪些内容,而又不会影响	向整体使用效果?	
-				
_			* 16 1. 11 1 1 12 12 13 14 11 11 17 11	
6. 7	本文档中是否存在错误:	或误导信息?如果存在,请	青指出是什么信息及其具体页数。	
-				
7 /	佐江 4 ままかアナ畑 心			
7 . ∫	您认为本文档还有哪些:	万ш 行		
-				
-				

附录 A: 数据手册版本历史

版本A

这是新的数据手册。

版本 B

在数据手册中添加了 PIC16F639 的相关内容。

注:

索引

A	代码示例	
AC 特性	把预分频器分配给 Timer0	
负载条件	把预分频器分配给 WDT	55
	超低功耗唤醒初始化	43
工业级和扩展级 162	初始化 PORTA	39
PIC16F639 的模拟前端 (AFE) 168	初始化 PORTC	
AGC 稳定定时器81	间接寻址	
В		
В	数据 EEPROM 读取	
版本历史	数据 EEPROM 写入	75
比较器	写校验	75
C2OUT 用作 T1 门控	在 RAM 中保存状态和 W 寄存器	124
/	电气特性	
C2OUT 作为 T1 门控 67	电源控制 (PCON) 寄存器	
操作 62		
复位的影响69	掉电模式 (休眠)	
规范 167	读一修改一写操作	131
配置63	E	
输出	–	
同步 C2OUT 和 Timer1	EECON1 (EEPROM CONTROL 1) 寄存器	74
	EECON2 (EEPROM CONTROL 2) 寄存器	74
响应时间 69	EEPROM 数据存储器	
休眠模式下的工作69	读取	7.5
中断 67		
比较器参考电压 (CVREF)68	写入	
精度 / 误差	写校验	75
配置	F	
比较器电压参考(CVREF)	Г	
	封装	175
规范167	标识	175
编程,器件指令 131	具体信息	
变更通知客户服务187		
	复位	
C	负载条件	161
C编译器	G	
MPLAB C17 142	_	
MPLAB C18	高精度内部振荡器参数	163
	固件指令	131
MPLAB C30 142	故障保护时钟监控器	
CLKOUT 和 I/O 时序要求164	故障保护状态清除	
CPU 功能 111	以陧休扩 从 念泪味	31
参考电压。参见比较器参考电压(VREF)。	Н	
操作码字段说明		
	唤醒复位 (WUR)	114
产品识别	汇编器	
超低功耗唤醒	MPASM 汇编器	142
程序存储器 11	•	
程序存储器映射和堆栈		
PIC12F635 11	ID 地址单元	120
PIC16F636/63911		
从休眠中唤醒 127	INTOSC 规范	163
	J	
存储器构成	•	
程序 11	寄存器	
数据 11	CMCON0 (比较器控制 0)	61
数据 EEPROM 存储器 73	CMCON1 (比较器控制 1)	66
_	CONFIG (配置字)	
D	· · — ·	
DC 特性	EEADR (EEPROM 地址)	
工业级 / 扩展级 (PIC12F635/PIC16F636)149	EECON1 (EEPROM 控制 1)	
	EEDAT (EEPROM 数据)	73
DC 和 AC	复位值	119
特性图表 173	复位值 (特殊寄存器)	120
DC 特性	INTCON (中断控制)	
工业级 / 扩展级 (PIC12F635/PIC16F636) 154	IOCA(PORTA 电平变化中断)	
工业级 / 扩展级 (PIC16F639)		
工业级(PIC12F635/PIC16F636)	LVDCON (低压检测控制)	/1
	模拟前端(AFE)	
工业级(PIC16F639)	AFE 状态寄存器 7	
扩展级(PIC12F635/PIC16F636)152	列校验寄存器 6	108
扩展级 (PIC16F639)158	配置寄存器 0	
代码保护 128	配置寄存器 1	
	印息可行馆!	100

配置寄存器 2	106	外部时钟模式	31
配置寄存器 3		在线串行编程连接	
配置寄存器 4		中断逻辑	
配置寄存器 5			
OPTION_REG(选项)		M	
OSCCON (振荡器控制)		MCLR	114
OSCTUNE (振荡器调节)		内部	114
PCON (电源控制)		Microchip 因特网网站	
PIE1 (外设中断使能 1)		MPLAB ASM30 汇编器、连接器和库管理器	
PIR1 (外设中断请求 1)		MPLAB ICD 2 在线调试器	
PORTA		MPLAB ICE 2000 高性能通用在线仿真器	
PORTC			
		MPLAB ICE 4000 高性能通用在线仿真器	
T1CON (Timer1 控制)		MPLAB PM3 器件编程器	
TRISA(PORTA 三态)		MPLAB 集成开发环境软件	
TRISC (PORTC 三态)		MPLINK 目标链接器 /MPLIB 目标库管理器	142
WDA (弱上拉/下拉 PORTA)		模拟前端配置寄存器	
WDTCON (看门狗定时器控制)	126	汇总表	
WPUDA (弱上拉/下拉方向 PORTA)		模拟前端 (AFE)	
VRCON (参考电压控制)	69	AFE 状态寄存器位状态	110
状态		AGC	80, 81, 88
计算 GOTO	26	AGC 保持	88
间接寻址, INDF 和 FSR 寄存器		变量衰减器	
绝对极限参数值		出厂校准	92
- G - W-11-13 - J-12-14	1 11	错误检测	
K		低电流模式	
Keeloo	77	待机	01
开发支持		工作	
 		休眠	
规范		电池后备和无电池工作	
控制		调节电容	
相关寄存器		调制电路	
振荡器		调制深度示例	
勘误表		定时器	,
可编程低压检测 (PLVD)模块		报警	
客户支持	187	脉冲宽度	
框图		前同步信号计数器	81
比较器 C1 输出	65	RC 振荡器	80
比较器 C2 输出	66	周期	81
比较器参考电压 (CVREF)	68	自动通道选择	80
功能 (AFE)	82	定时器 Timers	
故障保护时钟监控器 (FSCM)		不活动	81
看门狗定时器 (WDT)		固定增益放大器	
模拟输入模式		解调器	
PIC12F635 的比较器 I/O 工作模式		框图	00, 00
PIC12F635 器件	5	功能	82
PIC16F636/639 比较器 I/O 工作模式		LC 输入通路	······
PIC16F636 器件		输出使能滤波器时序	
PIC16F639 器件		输出使能滤波器时序 (详解)	
片内复位电路		双向 PKE 系统应用示例	84
RAO 引脚		LF 场供电 / 电池后备	
RA1 引脚		示例	
RA2 引脚		LFDATA 输出选择	
RA3 引脚	46	情形	94
RA4 引脚	47	情形Ⅱ	94
RA5 引脚	47	灵敏度控制	79
RC0 和 RC1 引脚	49	命令译码器 / 控制器	103
RC2、 RC3 和 RC5 引脚		配置寄存器	
RC4 引脚		RF 限幅器	79
RCIO 模式		RSSI	
RC 模式		SPI 读取时序图	
石英晶振的工作		SPI 写时序图	
时钟源		上电时序图	
Timer1		新出通路图	
TIMRO/WDT 预分频器		珊亞過路圖 RSSI 输出电流 与 输入信号电压的关系	90
			00
陶瓷谐振器的工作原理		示例	
推荐的 MCLR 电路	114	RSSI 信号的 A/D 数据转换	100

软复位		复位、看门狗定时器、振荡器起振定时器和上电	延时定时
SPI 接口时序图		器	
上电复位		故障保护时钟监控器 (FSCM)	
输出使能滤波器		INT 引脚中断	
配置技巧		欠压检测复位的情况	
输出使能滤波器时序 (表)		欠压检测 (BOD)	
数据分割器		上电复位时的延时顺序(MCLR 接至 VDD)	
输入灵敏度控制		上电复位时 (MCLR 延迟) 的延时顺序	
天线电路的 De-Q		双速启动	
载波时钟检测器		Timer0 和 Timer1 外部时钟	
载波时钟输出		Timer1 递增边沿	
示例		通过中断从休眠中唤醒	
模拟输入连接注意事项	62	外部时钟	
N		使用中断的唤醒	
内部振荡器		时钟切换 故障保护时钟监控器	
INTOSC 规范	163	双速时钟启动	
	100	时钟源	
P		内部时钟模式	
PCL 和 PCLATH	26	外部时钟模式	
		相关寄存器	
计算 GOTO		振荡器配置	
PICSTART Plus 开发编程器	144	时钟源模式	
PORTA	39	数据存储器	
其他引脚功能	39	数据 EEPROM 存储器	
超低功耗唤醒		代码保护	73, 76
电平变化中断		防止误写的保护措施	
弱上拉		耐久性	7
弱下拉	39	使用	7
RA0/C1IN+/ICSPDAT/ULPWU 引脚		相关寄存器	
RA1/C1IN-/Vref/ICSPCLK 引脚		双速时钟启动模式	3
RA2/TOCKI/INT/C1OUT 引脚		Т	
RA3/MCLR/VPP 引脚		-	_
RA4/TIG/OSC2/CLKOUT 引脚		Timer0	
RA5/T1CKI/OSC1/CLKIN 引脚		工作原理	
相关寄存器 引脚说明和图示		TOCKI	
FI PORTC		相关寄存器 与外部时钟配合使用	
RC0/C2IN+ 引脚		与外部的钟配合使用 中断	
RC2 引脚		Timer0 和 Timer1	3.
RC3 引脚		外部时钟要求	160
RC4/C2OUT 引脚		Timer1	
相关寄存器		工作模式	
PRO MATE II 通用器件编程器		Timer1 门控	
配置位		反转门控	58
_		同步 C2OUT 和 Timer1	6
Q		选择门控源	
器件概述	5	选择源	
欠压复位检测 (BOD)		TMR1H 寄存器	
规范	165	TMR1L 寄存器	5
欠压检测 (BOD)		相关寄存器	60
相关寄存器	116	休眠时的工作	60
R		异步计数器模式	60
	4.40	读写	60
软件模拟器 (MPLAB SIM)	142	预分频器	58
S		振荡器	60
SPI 时序		中断	
PIC16F639 的模拟前端(AFE)	171	TMR0/WDT 预分频器	
上电复位		TRISA	
上电延时定时器(PWRT)	114	特殊功能寄存器 (SFR)	12
工电延可定可益(FWNI) 规范	165	概要	
时序参数符号体系		PIC16F636/639, Bank 1	18
时序图		汇总	
CLKOUT 和 I/O	163	PIC12F635, Bank 1	
单比较器		PIC12F635/PIC16F636/639, Bank 2	
		PIC12F635, Bank 0	1

PIC16F636/639,Bank 0	7
映射 PIC12F635 1	3
PIC16F636/6391	4
通用寄存器 (GPR)组1	2
W	
WWW 网址18	37
WWW 在线技术支持	
外部时钟时序要求 16	32
Υ	
延时顺序 11	6
引脚排列说明	_
PIC12F635	
PIC16F636	
引脚示意图	
因特网网址	
预分频器	
共用的 WDT/Timer0	
切换预分频器的分配5 	10
Z	
在线串行编程 (ICSP)	
在线调试器	
规范	
指令格式13	
指令集13	
ADDLW	
ADDW	
ANDWF	
BCF13	3
BSF	
BTFSC	
CALL	
CLRF	
CLRW 13	
CLRWDT	
COMF	
DECFSZ	
GOTO 13	
INCF	
INCFSZ	
IORWF	
MOVF	
MOVLW13	
MOVWF	-
NOP	
RETLW	
RETURN	
RLF13	
RRF	
SLEEP	
SUBLW 13	
SUBWF	
XORLW13	
XORWF	
/ □ // 13	•

67, 121
42
122
121
74
122
124
123
20
20

产品标识体系

欲订货或获取价格、交货等信息,请与我公司生产厂或各销售办事处联系。

<u>器件编号。</u> 器件	X /XX XXX 温度范围 封装 模式
∯ ☆ (丁	值 反 他回
器件	PIC12F635:标准 VDD 范围 PIC12F635T:(卷带式)
	PIC16F636:标准 VDD 范围 PIC16F636T:(卷带式)
	PIC16F639: 标准 VDD 范围 PIC16F639T: (卷带式)
温度范围	I = -40°C 至 +85°C E = -40°C 至 +125°C
封装	MF = DFN-S (6x5 mm, 8 引脚) P = PDIP (300 mil) SN = SOIC (磨翼式, 150 mil 主体, 8 引脚) SL = SOIC (磨翼式, 150 mil 主体, 14 引脚) SS = SSOP (209 mil, 20 引脚) ST = TSSOP (4.4 mm, 14 引脚)
样式	QTP 的 3 位图案代码 (其他情况则为空白)

示例:

- a) PIC12F635-E/P 301 = 扩展温度范围, PDIP 封 装, 20 MHz, QTP 样式 #301
- b) PIC12F635-I/S = 工业温度范围, SOIC 封装, 20 MHz

© 2005 Microchip Technology Inc. 初稿 DS41232B_CN 第193页



全球销售及服务网点

美洲

公司总部 Corporate Office 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 1-480-792-7200 Fax: 1-480-792-7277

技术支持:

http://support.microchip.com
网址: www.microchip.com

亚特兰大 Atlanta Alpharetta, GA Tel: 1-770-640-0034 Fax: 1-770-640-0307

波士顿 Boston Westborough, MA Tel: 1-774-760-0087 Fax: 1-774-760-0088

芝加哥 Chicago Itasca, IL

Tel: 1-630-285-0071 Fax: 1-630-285-0075

达拉斯 **Dallas** Addison, TX Tel: 1-972-818-7423 Fax: 1-972-818-2924

底特律 Detroit Farmington Hills, MI Tel: 1-248-538-2250

Tel: 1-248-538-2250 Fax: 1-248-538-2260 科科莫 **Kokomo**

Kokomo, IN Tel: 1-765-864-8360 Fax: 1-765-864-8387

洛杉矶 Los Angeles Mission Viejo, CA Tel: 1-949-462-9523

Tel: 1-949-462-9523 Fax: 1-949-462-9608 圣何塞 San Jose

Mountain View, CA Tel: 1-650-215-1444 Fax: 1-650-961-0286

加拿大多伦多 **Toronto** Mississauga, Ontario,

Canada

Tel: 1-905-673-0699 Fax: 1-905-673-6509

亚太地区

中国 - 北京 Tel: 86-10-8528-2100 Fax: 86-10-8528-2104

中国 - 成都 Tel: 86-28-8676

Tel: 86-28-8676-6200 Fax: 86-28-8676-6599

中国 - 福州 Tel: 86-591-8750-3506 Fax: 86-591-8750-3521

中国 - 香港特别行政区 Tel: 852-2401-1200 Fax: 852-2401-3431

中国 - 青岛

Tel: 86-532-8502-7355 Fax: 86-532-8502-7205

中国 - 上海 Tel: 86-21-5407-5533 Fax: 86-21-5407-5066

中国 - 沈阳

Tel: 86-24-2334-2829 Fax: 86-24-2334-2393

中国 - 深圳 Tel: 86-755-8203-2660 Fax: 86-755-8203-1760

中国 - 顺德 Tel: 86-757-2839-5507 Fax: 86-757-2839-5571

中国 **- 武汉** Tel: 86-27-5980-5300

Fax: 86-27-5980-5118 中国 - 西安 Tel: 86-29-8833-7252 Fax: 86-29-8833-7256

台湾地区 - 高雄 Tel: 886-7-536-4818 Fax: 886-7-536-4803

台湾地区 - 台北 Tel: 886-2-2500-6610 Fax: 886-2-2508-0102

台湾地区 - 新竹 Tel: 886-3-572-9526 Fax: 886-3-572-6459

亚太地区

澳大利亚 Australia - Sydney Tel: 61-2-9868-6733 Fax: 61-2-9868-6755

中度 India - Bangalore Tel: 91-80-2229-0061 Fax: 91-80-2229-0062

印度 India - New Delhi Tel: 91-11-5160-8631 Fax: 91-11-5160-8632

印度 India - Pune Tel: 91-20-2566-1512 Fax: 91-20-2566-1513

日本 Japan - Yokohama Tel: 81-45-471- 6166 Fax: 81-45-471-6122

韩国 Korea - Gumi Tel: 82-54-473-4301 Fax: 82-54-473-4302

韩国 Korea - Seoul Tel: 82-2-554-7200 Fax: 82-2-558-5932 或 82-2-558-5934

马来西亚 Malaysia - Penang Tel:604-646-8870 Fax:604-646-5086

菲律宾 Philippines - Manila

Tel: 632-634-9065 Fax: 632-634-9069 新加坡 **Singapore**

Tel: 65-6334-8870 Fax: 65-6334-8850

泰国 Thailand - Bangkok Tel: 66-2-694-1351

Fax: 66-2-694-1350

欧洲

奥地利 Austria - Weis Tel: 43-7242-2244-399 Fax: 43-7242-2244-393

丹麦 Denmark-Copenhagen Tel: 45-4450-2828

Fax: 45-4485-2829 法国 France - Paris

Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 **德国 Germany - Munich**

福国 **Germany - Munich** Tel: 49-89-627-144-0 Fax: 49-89-627-144-44

意大利 Italy - Milan Tel: 39-0331-742611 Fax: 39-0331-466781

荷兰 **Netherlands - Drunen** Tel: 31-416-690399 Fax: 31-416-690340

西班牙 **Spain - Madrid** Tel: 34-91-352-30-52 Fax: 34-91-352-11-47

英国 UK - Wokingham Tel: 44-118-921-5869 Fax: 44-118-921-5820

08/24/05