



RDA5856TE 应用指南-----硬件设计篇

RDA5856TE 集成 MCU、PMU、蓝牙、FM、CODEC 等模块,支持蓝牙 4.2(BR/EDR), FM(65MHz—108MHz), USB OTG 2.0 HS, Micro SD 卡(SPI 接口)耳机单声道输出,MIC 单端输入, LINEIN 单声道输入,支持模拟按键(KEYSENSE)。

1 封装定义





VARIATIONS (ALL DIMENSIONS SHOWN IN MM)

MAKINITURS (ALL DIMENSIONS SHOWN IN MM)			
SYMBOLS	MIN.	NOM.	MAX.
A	-	-	1.20
A1	0.00	-	0.15
A2	0.80	1.00	1.05
b	0.19	-	0.30
D	7.70	7.80	7.90
E1	4.30	4.40	4.50
E	6.40 BSC		
е	0.65 BSC		
L1	1.00 REF		
L	0.45	0.60	0.75
S	0.20	-	-
θ	0,	-	8,

THERMALLY ENHANCED DIMENSIONS(SHOWN IN MM)

PAD SIZE	E2		D1	
	MIN.	MAX.	MIN.	MAX.
74X18*	1.50	2.03	3.70	4.77
112X18*	2.28	3.00	3.70	4.75
126X21*	2.80	3.20	5.00	5.50

NOTES:

NOTES: 1.JEDEC OUTLINE :

STANDARD : MO-153 AD REV.F THERMALLY ENHANCED : MO-153 ADT REV.F


2. DIMENSION "D' DOES NOT INCLUDE MOLD FLASH, PROTRUSIONS OR GATE BURRS, MOLD FLASH, PROTRUSIONS OR GATE BURRS SHALL NOT EXCEED 0.15 PER SIDE.

3. DIMENSION "E1" DOES NOT INCLUDE INTERLEAD FLASH OR RECORDING INTERLEAD FLASH OR DESCRIPTION INTERLEAD


4-DIMENSION 'b' DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.08 MM TOTAL IN EXCESS OF THE 'b' DIMENSION AT MAXIMUM MATERIAL CONDITION. DAMBAR CANNOT BE LOCATE ON THE LOWER RADIUS OF THE FOOT. MINIMUM SPACE BETWEEN PROTRUSION AND ADJACENT LEAD IS 0.07 MM.


PLANE 1 .

2 原理图设计参考



Page 2





2.1 原理图设计注意事项

- 1) GPIO 的接口电平为 3.3V。
- 2) 芯片下载接口为 UART 接口, GPIO4<4>(HST_RXD), GPIO4<5>(HST_TXD)。
- 3) Micro SD card 的接口为 SPI 接口, 供电采用 AVDD_3V3。
- 4) MIC 为单端电路设计,偏置电压采用 AVDDHP。偏置电压的良好虑波,有利于减少 MIC 输入噪声(参考 FAQ 4.2.1 案例)。不同 MIC 的输入信噪比存在差异,采用灵敏度高的 MIC 有利于改善MIC 输入信噪比。
- 5) 26MHz 晶体采用负载电容为 7.3pF~7.5pF。
- 6) 模拟按键的设计,内部有上拉 10K 的电阻,上拉电压 2V 外部电阻参数需要根据具体的按键数重新计算设计。

2.2 PCB Layout 注意事项

- 1) 所有的电源滤波电容须尽可能靠近相应的芯片 pin 脚,并与参考地之间有良好的耦合路径。
- 2) 26MHz 晶体下方或附近不能有高速数据走线,同时 26MHz 时钟走线须有良好屏蔽,晶体位置尽量靠近芯片的Pin23(XTAL1) 和Pin24(XTAL2)。如果26MHz时钟来自系统时钟,需确保26MHz时钟走线屏蔽良好。
- 3) 天线与芯片 Pin21(BT_ANE)之间的 RF 信号走线应走 50 欧姆阻抗线, 尽可能短, 尽可能起表层, 匹配电路尽可能的靠近芯片 pin 脚。
- 4) BT 射频前端走线尽量避开 pin22(KEYSENSE)信号的走线,以达到更好的射频性能。
- 5) 电源走线宽度约 10~15mil。靠近 VBAT (Pin10)放置 100nF 和 10uF 电容。
- 6) FM 信号走线须有良好屏蔽,避开于 Vbat, USB 走线的平行和邻层交叉。
- 7) USB 数据信号走线须良好屏蔽,注意走线 90 欧姆阻抗控制。
- 8) 音频数据信号(DAC_OUT、MIC、LINEIN)走线须良好屏蔽,避免与 VBAT 等走线的平行和邻层交叉。在 PCB 布局时把音频模拟地与电源地分开,使声音信号通过耳机后通过独立的音频模拟地回路,回流到芯片音频模拟地(AVSSHP)。音频模拟地与电源地尽量仅在芯片附近汇合,其他地方尽量避免交汇,这样可以有效地减少从电源引入的噪声(参考 FAQ 4.1.1 和 4.1.2 案例)。
- 9) TF 的 GND 回来尽量远离音频通路,并且 GND 的铺铜面积要大,能够有效的吸收掉噪声(参考 FAQ 4.1.3 案例)。
- 10) KEYSENSE 走线避免与晶体信号线平行,最好中间有地隔离以免引起 ADC 采样值偏差大(参考 FAO 4.3.1 案例)。
- 11) 确保芯片底部大地接地良好。

2.3 26MHz Crystal 指标要求


芯片要求晶体负载电容为**7.3 or 7.5pF**,如果选用特殊晶体,请提供sample给RDA,实验室验证后方可使用。所以在没有调试验证之前Crystal对地电容C7,C6的容值无法确定,需要针对具体晶体优化。已经验证过Sample的晶体有:

品牌	晶体负载电容	型号
TXC	7.5pF	7M26000028 (C7=NC,6=NC)
TST	7.3pF	TZ1689A 3225 (C7,C6 值同上)
HOSONIC	7.3pF	E3SB26.0000F7ES11 (C7,C6 值同上)

3 生产环节注意事项

由于芯片采用电池供电,在生产过程中不可避免使用直流电源给手机主板以及芯片供电,为了加强对 IC 的保护,避免供电或生产线上其它设备的问题对 IC 产生直接或间接的损坏,请在生产环节中注意以下两点:

- 1) 请确保下载程序的电脑主机外壳以及下载线外壳接地良好,同时确保生产线上烙铁的地线也接地良好。确认方法:将万用表拨至交流 200V 或更高档位,表笔一端接大地(生产线上的地线),一端连接需要测量的地方。若存在交流漏电(一般在 6V 到 110V 之间),则需要对其进行接地处理。
- 2) 对于下载程序和测试等环节中用到的直流电源,也请确保电源的地连接到大地,同时在电源正负极并上 2200UF 或以上的电解电容(如下图所示,注意电容正负极标识),电源电压控制在 4.2V 或以内。



4 FAQ

4.1 芯片输出有噪音

- 4.1.1 案例一
- 一. 问题现象

播放蓝牙音乐或拨打电话时,芯片输出有 TDD 噪声,听感上也有点像电流声。

二. 原理分析

蓝牙播放 Mute 音频文件,观察芯片输出波形(图 4.1.1(1))可以看到明显的毛刺。观测其频谱(图 4.1.1(2))成分发现 800Hz 及其各次谐波能量较高。此为 TDD 噪声的主要成分。




图 4.1.1(1) 原始波形

图 4.1.1(2) 原始 FFT 频谱

蓝牙工作时跳频频率为每秒 1600 跳,即每秒收发各 800 次。收发时电流消耗不同,由于收发动作的切换会在电源上引起 800Hz 的电源波动。

查看案例一的基板走线布局(图 4.1.1(3)), 音频地信号直接与电源地相连,而不是通过单独的音频模拟地走线回到芯片模拟地端子。这样的走线布局电源上的波动很容易通过地信号进入耳机从而引起 TDD 噪声。




图 4.1.1(3) 原始 Layout




图 4.1.1(4) 修改后 Layout—Bottom 层




图 4.1.1(5) 修改后 Layout—Top 层

三. 解决方案

芯片模拟声音输出端子为 DAC_OUT,对应的模拟参考地为 AVSSHP。在 PCB 布局时把音频的模拟地与电源地分开,使声音信号通过耳机后回流到芯片模拟地可以有效地减少从电源引入的噪声。

案例一的 PCB Layout 经修改后(图 4.1.1(4)和图 4.1.1(5)), 耳机的参考地(R-)经独立走线连接到芯片 AVSSHP端子,在芯片附近汇入板子地平面。修改后测试输出波形(图 4.1.1(6)),频谱(图 4.1.1(7))上 800Hz 及其各谐波成分明显减小。

PCB Layout 地处理前后 800Hz 和 1600Hz 处 TDD 噪声能量对比:

状态	800Hz(dBu)	1600Hz(dBu)
原始	-106.12	-99.71
改板后	-114.01	-108.55




图 4.1.1(6) 修改 PCB 走线后波形

图 4.1.1(7) 修改 PCB 走线后 FFT 频谱

4.1.2 案例二

一. 问题现象

与案例一类似,播放音乐或打电话时输出端插耳机可听到 TDD 噪声。

二. 原理分析

与案例一类似,噪声成分主要为 800Hz 及其谐波。PCB 上耳机参考地与电源地相邻,噪声从电源地进入声音通路。

三. 解决方案

在问题 PCB(图 4.1.2(1))上耳机参考地与电源地没有分开且距离非常近。对 PCB 进行修改后,如图 4.1.2(2),耳机参考地从下方右侧向左接入到芯片;电源地从上方右侧向左连接到芯片。两个地平面在芯片附件汇合。经分隔后,800Hz 及其谐波噪声明显减小。




图 4.1.2(1) 原始 PCB Layout




图 4.1.2(2) 修改后 PCB Layout

PCB Layout 地处理前后 800Hz 和 1600Hz 处 TDD 噪声能量对比:

状态	800Hz(dBu)	1600Hz(dBu)
原始	-108.55	-100.54
改板后	-122.74	-116.70

地处理前后的波形对比:




图 4.1.2(3)地处理前波形




图 4.1.2(4)地处理后波形

地处理前后的 FFT 频谱对比:




图 4.1.2(5) 地处理前 FFT

图 4.1.2(6) 地处理后 FFT

4.1.3 案例三

一. 问题现象

TF卡播放时听到"哒哒哒"的周期性声音。

二. 原理分析

TF 卡播放 Mute 音频文件,观测芯片音频输出波形发现有间隔 130ms 的周期性脉冲存在,峰峰值达到 5mV,如图 4.1.3(1)所示。该脉冲信号即为耳朵听到的"哒哒哒"的噪声。

示波器观察 TF Clock 信号,发现每次 Burst 读写的时间间隔也是 130ms,如图 4.1.3(2)。音频信号里间隔 130ms 的脉冲噪声是 TF 卡读写时 Clock 的 Burst 波形引起的。




图 4.1.3(1) TF 卡播放 Mute 音时波形

图 4.1.3(2) TF Clock 波形

三. 解决方案

在问题 PCB 上, TF 卡 6 脚 GND 到 PA 的音频通路太近,且铜的面积比较小,没办法吸收掉TDD 噪声,所以把 6 脚和 GND 割开,飞线到 USB 的 7 脚上,这样就形成了 TF-PIN6 到 USB 座子到 TF 座子再到 5856 的 VSS 数字地,有效的增加了 GND 的面积并快速回流到 5856 的数字地和电池供电地。

TF卡的信号线和GND回路应远离音频和射频信号线,并且GND的铺铜面积要大,能够有效的吸收掉噪声。




图 4.1.3(3) PCB Layout

4.2 MIC 输入有噪声

4.2.1 案例一

一. 问题现象

蓝牙通话时,远端手机听到的声音不清晰且带有噪声。

二. 原理分析

把 MIC 输入的声音信号通过芯片内部 Loopback 输出后观察发现, MIC 输入信号噪声很大, 所以输入到芯片内部的声音信噪比差。由于信噪比太差, 芯片内部无法对 MIC 的输入很好地进行噪声消除处理。导致传输给手机的声音仍带有噪声, 甚至有些信噪比非常差的地方说话声也变得不清晰。

三. 解决方案

MIC 的输入噪声主要从 MIC 的偏压电路引入,通过增强 MIC 偏压电路的滤波,噪声幅度减小(见图 4.2.1(3) 噪声对比),通话声音质量改善明显。

另外,采用灵敏度高,输入幅度大的 MIC 能提高 MIC 输入的信噪比,也能有效改善声音质量。 对于 MIC 信噪比要求较高的场景,建议把图 4.2.1(2)改善后 MIC 偏压电路中 C1 的电容从 4.7uF 升级成 10uF,可以进一步降低噪声,改善 SNR 性能。




图 4.2.1(3) 偏压电路滤波改善前(左)后(右)MIC 输入 Loopback 后的噪声对比

4.3 ADC 采样值有偏差

4.3.1 案例一

一. 问题现象

ADC 按键检测偏差大,偏离值有 50-60mV。

二. 原理分析

问题 PCB 走线如图 4.3.1(1), ADC 信号线与 26MHz 时钟信号线平行且没有地进行隔离。时钟信号耦合到 ADC 信号线上导致 ADC 检测到的值偏差大。




图 4.3.1(1) 问题 PCB Layout

三. 解决方案

在有问题的 PCB 上,断开原 ADC 和时钟走线,采用跳线方式使 ADC 信号与时钟信号远离后,ADC 采样值偏差减小到 8mV。

良好的 PCB 走线参考图 4.3.1(2),ADC 采样信号线与 $26 \mathrm{MHz}$ 时钟信号距离较远且有地进行隔离。




图 4.3.1(2) 没有问题的 PCB Layout

5 版本历史

版本	发布日期	说明
1.0	2016/11/04	Initial draft
1.1	2017/01/10	增加FAQ章节

