



## AX2016\_28PIN 应用硬件设计 SPEC

### 1.引脚定义

#### 1.1 引脚分配




图1 AX2016\_28PIN 引脚分配

#### 1.2 引脚描述

PIN #	Name	I/O Type	Drive (mA)	Function	Other Function
1	P07	I/O	8	GPIO	T1CAP: Timer1 Capture Pin WKUP3: Port Interrupt/Wakeup
2	P06	I/O	24	GPIO	T0CAP: Timer0 Capture Pin UART0RX: UART0 Data In WKUP2: Port Interrupt/Wakeup SPW01: Switch power output 1
3	VDDCORE	P	/	Core Power 1.8V	
4	VSSCORE	P	/	Core Ground	
5	VDDIO	P	/	IO Power 3.3V	
6	XOSC1/P41	I/O	8	XHFOSC/X32KOSC oscillator Input	P41
7	XOSCO/P40	I/O	8	XHFOSC/X32KOSC oscillator Output	ISP/ISD DO P40
8	P02	I/O	8	GPIO	T0CKIN: Timer0 Clock In SPI0DOA: SPI0 Data Out(A) ADC2: ADC Channel 2 Input SPW11: Switch power input 1
9	P01	I/O	8	GPIO	T2CAP: Timer2 Capture Pin SPI0CLKA: SPI0 Clock(A) ADC1: ADC Channel 1 Input
10	P00	I/O	8	GPIO	LVD: Low voltage detect input ADC0: ADC Channel 0 Input
11	P37	I/O	24	GPIO	UARTRX1: UART Data In(B) T3PWM: Timer3 PWM Output AUXL0: Analog MUX left channel input 0 SPW00: Switch power output 0



12	VSSDAC	P	/	DAC Ground	
13	DACL	O	/	DAC Left Channel	
14	VCM	O	/	DAC Bandgap voltage reference	
15	DACR	O	/	DAC Right Channel	
16	VDDDAC	P	/	DAC Power 3.3V	
17	P31	I/O	4	GPIO	SDCMD: SD Command
18	P30	I/O	4	GPIO	SDCLK: SD Clock
19	MCLR/VPP	I	/	Master Clear, Low Active	VPP: OTP Programming Power
20	P13/DP	I/O	4	GPIO	DP: Develop Pin
21	USBDM	I/O	/	USB Negative Data	
22	USBDP	I/O	/	USB Positive Data	
23	VSSIO	P	/	IO Ground	
24	VDDLDO	P	/	LDO Power 5V	
25	VDDIO	P	/	IO Power 3.3V	
26	P32	I/O	4	GPIO	SDDATA0: SD Data 0
27	P35	I/O	4	GPIO	UARTTX1: UART Data Out(B) AUXR0: Analog MUX right channel input 0 SPWI0: Switch power input 0
28	P27	I/O	4	GPIO	EMID7: EMI Data 7 SPI0DOB: SPI0 Data Out(B)

说明：1、P----Power Supply    2、I----Input    3、O----Output    4、I/O----Bi-direction

### 1.3 引脚封装




图 2 AX2016 SOP28

## 2. 硬件最小系统原理图

### 2.1 最小系统图




图3 AX2016\_28PIN 最小系统

注意：

- 1、C1, C2, C3, C4, C5, C6, C7, C8, C9, R1, Y1 的值为定值，请不要随意更改其大小。
- 2、C11, C12 可提高 DAC 输出 SNR，若去掉，SNR 将减小 2dB 左右。
- 3、产品设计不需要在线调试和烧写时，复位电路 R1 和 C9 可去掉，MCLR 直接接 VDD33。

## 2.2 固定外设 I/O 连接图




图 4 AX2016 固定外设 I/O 连接图

注意：

- 1、USB POWER 中，PWM，FEEDBACK 为二选一接口，P37 和 P35 为一组合，P06 和 P02 为另一组合，根据设计要求两种组合可任选其一，切勿任意组合。
- 2、当选择 LINE\_IN 功能时，P37 和 P35 作为 AUX0 通道，此时 USB 升压 POWER 中选择 P06 和 P02 控制

## 3. 电气特性

### 3.1 LDO 电气特性

符号	参数	最小	典型	最大	单位	测试条件
VDDLDO	Voltage Input	3.4	4.6	5.5	V	—
$R_L$	Load Regulation	—	0.4	—	R	30mA < $I_O$ < 156mA
$V_{3.3}$	Voltage output	—	3.3	—	V	VDDLDO = 5V, 32mA loading
$V_{1.8}$		—	1.8	—	V	VDDLDO = 5V, 32mA loading
$V_{DAC}$	DAC voltage	—	3.3	—	V	VDDLDO = 5V, 20mA loading
$I_{L1.8}$	Loading current	—	—	50	mA	VDDLDO = 5V
$I_{L3.3}$		—	—	120	mA	VDDLDO = 5V
$I_{DAC}$		—	—	20	mA	VDDLDO = 5V

### 3.2 I/O 输出高低逻辑特性

符号	参数	最小	典型	最大	单位	测试条件
$V_{IL}$	Low-Level Input Voltage	—	—	0.3* VDDIO	V	VDDIO = 3.3V
$V_{IH}$	High-Level Input Voltage	0.7* VDDIO	—	—	V	VDDIO = 3.3V



### 3.3 MCLR 电气特性

符号	参数	最小	典型	最大	单位	测试条件
V <sub>MIL</sub>	MCLR Low-Level Input	—	0.2*VDDIO	—	V	VDDIO = 3.3V
V <sub>MIH</sub>	MCLR High-Level Input	—	0.8*VDDIO	—	V	VDDIO = 3.3V
T <sub>MCLR</sub>	MCLR Low-Level Input width	1	—	—	ms	VDDIO = 3.3V

### 3.4 音频特性

符号	参数	文件格式	最小	典型	最大	单位	测试条件
SNR	Signal to Noise Ratio	MP3	81	82	85	dB	1KHz, SR=44K, CR=320Kbps
		WMA	81	82	85	dB	1KHz, SR=44K, CR=320Kbps
THD+N	Total Harmonic Distortion+Noise	MP3	0.01	0.02	0.03	%	1KHz, SR=44K, CR=320Kbps
		WMA	0.01	0.02	0.03	%	1KHz, SR=44K, CR=320Kbps