
Práctica 11.

Pila de Memoria.

 Implemente la etapa de búsqueda de una instrucción, con base en la arquitectura mostrada en la siguiente imagen.



2. Cargue en la memoria de programa las siguientes instrucciones

1.		Rh	#87
	_	110,	1107

2. LI R8, #90

ADD R8, R2, R3

4. SUB R1, R2, R3

CALL 0x09

6. LI R6, #87

7. LI R8, #90

8. CALL 13

ADD R8, R2, R3

10. SUB R1. R2. R3

11. LI R6, #87

12. RET

13. SUB R1, R2, R3

14. LI R6, #87

15. RET

16. B 18

17. NOP


18. NOP

19. B 17

A continuación, se muestra como se han cargado todas las instrucciones a la memoria de programa.

 Genere en un archivo de texto, los estímulos correspondientes para que el programa se "ejecute" una vez. Entiendase por ejecutar el hecho de hacer fetch a todas las instrucciones del programa.


Se utilizo el siguiente archivo para la simulación del programa, en el se introducen los datos PC_in, UP, DOWN, WPC y CLR en ese orden.



Escriba el resultado en el archivo de texto con el siguiente formato



A continuación, se muestra el archivo de salida, en el se distingue que se ejecutan las instrucciones previamente cargadas en la memoria de programa.



Código de simulación

```
LIBRARY ieee;
LIBRARY STD;
USE STD.TEXTIO.ALL;
USE ieee.std_logic_TEXTIO.ALL; --PERMITE USAR STD_LOGIC
USE ieee.std_logic_1164.ALL;
USE ieee.std logic UNSIGNED.ALL;
USE ieee.std_logic_ARITH.ALL;
ENTITY tb_pila_mem IS
END tb_pila_mem;
ARCHITECTURE behavior OF tb_pila_mem IS
    COMPONENT main
    PORT(
         inst : OUT std logic vector(24 downto 0);
         pc_in : IN std_logic_vector(15 downto 0);
         pc_out : out std_logic_vector(9 downto 0);
         sp_out : out std_logic_vector(2 downto 0);
         clk : IN std_logic;
         clr : IN std_logic;
        up : IN std_logic;
         dw : IN std_logic;
        wpc : IN std_logic
        );
    END COMPONENT;
   signal pc_in : std_logic_vector(15 downto 0) := (others => '0');
   signal clk : std_logic := '0';
   signal clr : std_logic := '0';
   signal up : std_logic := '0';
   signal dw : std_logic := '0';
   signal wpc : std_logic := '0';
   signal inst : std_logic_vector(24 downto 0);
   signal pc_out : std_logic_vector(9 downto 0);
   signal sp_out : std_logic_vector(2 downto 0);
   constant clk period : time := 10 ns;
```

```
BEGIN
   uut: main PORT MAP (
         inst => inst,
          pc_in => pc_in,
          pc_out => pc_out,
          sp_out => sp_out,
          clk => clk,
          clr => clr,
          up => up,
         dw => dw
         wpc => wpc
        );
   clk_process :process
   begin
       clk <= '0';
       wait for clk_period/2;
       clk <= '1';
        wait for clk_period/2;
   end process;
   stim_proc: process
   file ARCH_RES : TEXT;
   variable LINEA_RES : line;
   variable var inst : std logic vector(24 downto 0);
    file ARCH VEC : TEXT;
    variable LINEA_VEC : line;
    variable var_pc : std_logic_vector(15 downto 0);
    variable var_pc_out : std_logic_vector(9 downto 0);
    variable var_clk,var_clr,var_up,var_dw,var_wpc: std_logic;
    variable var_sp_out : std_logic_vector(2 downto 0);
    variable cadena2 : string(1 to 2);
    variable cadena5 : string(1 to 5);
    variable cadena6 : string(1 to 6);
   begin
        file open(ARCH RES, "D:\ESCOM\ARQUITECTURA\Practica11\pilaMem\pil
aMem.srcs\sim_1\new\RESULTADO.TXT", WRITE_MODE);
        file_open(ARCH_VEC, "D:\ESCOM\ARQUITECTURA\Practica11\pilaMem\pil
aMem.srcs\sim_1\new\VECTORES.TXT", READ_MODE);
```

```
cadena2 := "SP";
write(LINEA_RES, cadena2, left, 3);
cadena2 := "PC";
write(LINEA_RES, cadena2, left, 5);
cadena6 := "OPCODE";
write(LINEA_RES, cadena6, left, 7);
cadena2 := "RD";
write(LINEA RES, cadena2, left, 6);
cadena2 := "RT";
write(LINEA_RES, cadena2, left, 6);
cadena2 := "RS";
write(LINEA_RES, cadena2, left, 6);
cadena5 := "Shamt";
write(LINEA_RES, cadena5, left, 6);
cadena5 := "FCODE";
write(LINEA_RES, cadena5, left, 6);
writeline(ARCH_RES,LINEA_RES); -- escribe la linea en el archivo
WAIT FOR 100 NS;
FOR I IN 0 TO 20 LOOP
    readline(ARCH VEC, LINEA VEC); -- lee una linea completa
    Hread(LINEA_VEC, var_pc);
    pc in <= var pc;</pre>
    read(LINEA_VEC, var_up);
    up <= var_up;
    read(LINEA_VEC, var_dw);
    dw <= var_dw;</pre>
    read(LINEA_VEC, var_wpc);
    wpc <= var_wpc;</pre>
    read(LINEA_VEC, var_clr);
    clr <= var clr;</pre>
    WAIT UNTIL RISING_EDGE(CLK); --ESPERO AL FLANCO DE SUBIDA
    var_pc_out := pc_out;
    var_inst := inst;
    var_sp_out := sp_out;
    Hwrite(LINEA_RES, var_sp_out, left, 3);
    Hwrite(LINEA_RES, var_pc_out, left, 5); --
    write(LINEA_RES, var_inst(24 downto 20), left, 7);
    write(LINEA_RES, var_inst(19 downto 16), left, 6);
    write(LINEA_RES, var_inst(15 downto 12), left, 6);
    write(LINEA RES, var inst(11 downto 8), left, 6);
    write(LINEA_RES, var_inst(7 downto 4), left, 6);
    write(LINEA_RES, var_inst(3 downto 0), left, 6);
```

Código de implementación

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity main is
    Port ( inst : out STD_LOGIC_VECTOR (24 downto 0);
           pc_in : in STD_LOGIC_VECTOR (15 downto 0);
           pc_out: out std_logic_vector(9 downto 0);
           sp_out : out std_logic_vector(2 downto 0);
           clk,clr,up,dw,wpc : in STD_LOGIC);
end main;
architecture Behavioral of main is
component pila is
    Port ( d : in STD_LOGIC_VECTOR (15 downto 0);
          q : out STD_LOGIC_VECTOR (9 downto 0);
           sp_out : out std_logic_vector(2 downto 0);
           clk, clr, up, dw, wpc : in STD_LOGIC);
end component;
component mem prog is
    Port ( pc : in STD_LOGIC_VECTOR (9 downto 0);
           inst : out STD_LOGIC_VECTOR (24 downto 0));
end component;
signal pc_out_aux : std_logic_vector (9 downto 0);
begin
pila1 : pila
     port map (
        d => pc in,
        q => pc_out_aux,
        sp_out => sp_out,
       up \Rightarrow up,
```

Forma de onda de la simulación




Diagrama RTL

