ESPECIFICAÇÃO DO PROJETO (Primeira Unidade)

Projeto da ULA

O projeto da ULA precisa ser acoplado a um decodificador binário para display de sete segmentos que também será desenvolvido. Este projeto da primeira unidade deve ser desenvolvido totalmente baseado em portas lógicas.

O projeto deve estar pronto para baixar na placa de prototipação DE2-115, inclusive com as pinagens configuradas. As respectivas pinagens (associação de um sinal entrada/saída com um pino do FPGA) estão especificadas abaixo.

Deverá ser entregue um relatório impresso ao monitor juntamente com o código fonte (pasta completa do projeto compactada), detalhando cada fase desenvolvida, que deve conter:

a) Capa com identificação dos alunos
b) Visão Geral do Projeto (figura ilustrando o sistema completo em blocos). Explicar sucintamente nesta etapa cada módulo desenvolvido.
c) Tabelas da Verdade (sempre que aplicável) e cálculos (reduções e mapas-k) d) Circuito projetado de cada módulo e simulação (waveform)
e) Circuito com todo sistema conectado e simulação (waveform)
f) Conclusão

A unidade lógica e aritmética deverá ser capaz de executar as seguintes operações, que serão selecionadas a partir dos códigos da tabela abaixo:

Seleção			Função
S_2	S_1	S_0	
0	0	0	F = A + B
0	0	1	F = A - B
0	1	0	F = Complemento a 2 de B
0	1	1	F = A = B
1	0	0	F = A > B
1	0	1	F = A < B
1	1	0	F = A AND B
1	1	1	F = A XOR B

Entradas:

1. Dois vetores A e B de 5 bits (1 para o sinal e 4 para a magnitude) representando os operandos. O formato é sempre este na entrada. O usuário não deve ser preocupar com complemento de 2. Se o número for negativo, o bit de sinal deve ser 1 caso contrário 0.
2. Um vetor S de 3 bits representando o seletor da operação segundo a tabela anterior.

Saídas:

1. Um vetor F de 6 bits (5 para magnitude e 1 para o sinal)

representando o resultado da operação (para os casos em que a operação retorna um vetor), como indicado na figura abaixo. Este dado deve ser binário e não complementado a dois. Qualquer complementação necessária deve ser feita internamento na ULA.

2. 1 (LED) representando o status (para as operações que retornam um booleano, ou seja, “**=**” “**>**” e “**<**”).
3. 7 LEDs para replicar a saída F. O resultado da operação aritmética deve ser mostrada nos displays de 7 segmentos e também replicada nesses 6 leds. Nesses leds devem também ser mostrados as operações de AND e XOR bit a bit, assim como complemento 2, soma e subtração.

Decodificador BCD para display de 7 segmentos

Para que seja possível exibir os números no display da placa DE2-115, o projeto da ULA deve estar acoplado a um decodificador. Os leds de cada display acendem quando colocado nível lógico 0.

Entradas:

1. Um número binário de 5 bits onde o quinto bit é o carry. O bit de sinal deve ser tratado separadamente e enviado diretamente para o LED respectivo.

Saídas:

1. Dois vetores de 6 bits representando os 2 displays, segundo a tabela abaixo, um para a dezena e outro para a unidade do número binário de 6 bits gerado (F) a partir da ULA. O display deve mostrar até no máximo 30 (15+15 = 30, máximo possível em 6 bits).

OBS: Os displays devem funcionar apenas nas operações de soma e subtração. Para todas as outras os displays devem ficar apagados.

Diagrama do Projeto



Observações

Os números A e B usados como entrada devem replicar os valores em displays de sete segmentos, assim como a saída F.

Pinagem:

O FPGA Cyclone IV para o qual o projeto será baixado é o EP4CE115F29C7.

Table 4-2 Pin Assignments for Pu

Signal Name	FPGA Pin No.	Description
KEY[0]	PIN_M23	Push-button[0]
KEY[1]	PIN_M21	Push-button[1]
KEY[2]	PIN_N21	Push-button[2]
KEY[3]	PIN_R24	Push-button[3]

HEX4[1]	PIN_AA19	Seven Segment Digit 4[1]	Depending on JP6
HEX4[2]	PIN_AG21	Seven Segment Digit 4[2]	Depending on JP6
HEX4[3]	PIN_AH21	Seven Segment Digit 4[3]	Depending on JP6
HEX4[4]	PIN_AE19	Seven Segment Digit 4[4]	Depending on JP6
HEX4[5]	PIN_AF19	Seven Segment Digit 4[5]	Depending on JP6
HEX4[6]	PIN_AE18	Seven Segment Digit 4[6]	Depending on JP6
HEX5[0]	PIN_AD18	Seven Segment Digit 5[0]	Depending on JP6
HEX5[1]	PIN_AC18	Seven Segment Digit 5[1]	Depending on JP6
HEX5[2]	PIN_AB18	Seven Segment Digit 5[2]	Depending on JP6
HEX5[3]	PIN_AH19	Seven Segment Digit 5[3]	Depending on JP6
HEX5[4]	PIN_AG19	Seven Segment Digit 5[4]	Depending on JP6
HEX5[5]	PIN_AF18	Seven Segment Digit 5[5]	Depending on JP6
HEX5[6]	PIN_AH18	Seven Segment Digit 5[6]	Depending on JP6
HEX6[0]	PIN_AA17	Seven Segment Digit 6[0]	Depending on JP6
HEX6[1]	PIN_AB16	Seven Segment Digit 6[1]	Depending on JP6
HEX6[2]	PIN_AA16	Seven Segment Digit 6[2]	Depending on JP6
HEX6[3]	PIN_AB17	Seven Segment Digit 6[3]	Depending on JP6
HEX6[4]	PIN_AB15	Seven Segment Digit 6[4]	Depending on JP6
HEX6[5]	PIN_AA15	Seven Segment Digit 6[5]	Depending on JP6
HEX6[6]	PIN_AC17	Seven Segment Digit 6[6]	Depending on JP6
HEX7[0]	PIN_AD17	Seven Segment Digit 7[0]	Depending on JP6
HEX7[1]	PIN_AE17	Seven Segment Digit 7[1]	Depending on JP6

Table 4-4 Pin Assignments for 7-segment Displays

Signal Name	FPGA Pin No.	Description	IO Standard
HEX0[0]	PIN_G18	Seven Segment Digit 0[0]	2.5V
HEX0[1]	PIN_F22	Seven Segment Digit 0[1]	2.5V
HEX0[2]	PIN_E17	Seven Segment Digit 0[2]	2.5V
HEX0[3]	PIN_L26	Seven Segment Digit 0[3]	Depending on JP7
HEX0[4]	PIN_L25	Seven Segment Digit 0[4]	Depending on JP7
HEX0[5]	PIN_J22	Seven Segment Digit 0[5]	Depending on JP7
HEX0[6]	PIN_H22	Seven Segment Digit 0[6]	Depending on JP7
HEX1[0]	PIN_M24	Seven Segment Digit 1[0]	Depending on JP7



HEX2[0]	PIN_AA25	Seven Segment Digit 2[0]	Depending on JP7
HEX2[1]	PIN_AA26	Seven Segment Digit 2[1]	Depending on JP7
HEX2[2]	PIN_Y25	Seven Segment Digit 2[2]	Depending on JP7
HEX2[3]	PIN_W26	Seven Segment Digit 2[3]	Depending on JP7
HEX2[4]	PIN_Y26	Seven Segment Digit 2[4]	Depending on JP7
HEX2[5]	PIN_W27	Seven Segment Digit 2[5]	Depending on JP7
HEX2[6]	PIN_W28	Seven Segment Digit 2[6]	Depending on JP7
HEX3[0]	PIN_V21	Seven Segment Digit 3[0]	Depending on JP7
HEX3[1]	PIN_U21	Seven Segment Digit 3[1]	Depending on JP7
HEX3[2]	PIN_AB28	Seven Segment Digit 3[2]	Depending on JP6
HEX3[3]	PIN_AA21	Seven Segment Digit 3[3]	Depending on JP6
HEX3[4]	PIN_AD24	Seven Segment Digit 3[4]	Depending on JP6
HEX3[5]	PIN_AF23	Seven Segment Digit 3[5]	Depending on JP6
HEX3[6]	PIN_Y19	Seven Segment Digit 3[6]	Depending on JP6

HEX1[0]	PIN_M24	Seven Segment Digit 1[0]	Depending on JP7
HEX1[1]	PIN_Y22	Seven Segment Digit 1[1]	Depending on JP7
HEX1[2]	PIN_W21	Seven Segment Digit 1[2]	Depending on JP7
HEX1[3]	PIN_W22	Seven Segment Digit 1[3]	Depending on JP7
HEX1[4]	PIN_W25	Seven Segment Digit 1[4]	Depending on JP7
HEX1[5]	PIN_U23	Seven Segment Digit 1[5]	Depending on JP7
HEX1[6]	PIN_U24	Seven Segment Digit 1[6]	Depending on JP7

Table 4-3 Pin Assignments for LEDs

Signal Name	*FPGA Pin No.*	*Description*	*I/O Standard*
LEDR[0]	PIN_G19	LED Red[0]	2.5V
LEDR[1]	PIN_F19	LED Red[1]	2.5V
LEDR[2]	PIN_E19	LED Red[2]	2.5V
LEDR[3]	PIN_F21	LED Red[3]	2.5V
LEDR[4]	PIN_F18	LED Red[4]	2.5V
LEDR[5]	PIN_E18	LED Red[5]	2.5V
LEDR[6]	PIN_J19	LED Red[6]	2.5V
LEDR[7]	PIN_H19	LED Red[7]	2.5V
LEDR[8]	PIN_J17	LED Red[8]	2.5V
LEDR[9]	PIN_G17	LED Red[9]	2.5V
LEDR[10]	PIN_J15	LED Red[10]	2.5V
LEDR[11]	PIN_H16	LED Red[11]	2.5V
LEDR[12]	PIN_J16	LED Red[12]	2.5V
LEDR[13]	PIN_H17	LED Red[13]	2.5V
LEDR[14]	PIN_F15	LED Red[14]	2.5V
LEDR[15]	PIN_G15	LED Red[15]	2.5V
LEDR[16]	PIN_G16	LED Red[16]	2.5V
LEDR[17]	PIN_H15	LED Red[17]	2.5V

Informações sobre clock (Neste projeto não será necessário)

Table 4-5 Pin Assignments for Clock Inputs

Signal Name	*FPGA Pin No.*	*Description*	*I/O Standard*
CLOCK_50	PIN_Y2	50 MHz clock input	3.3V
CLOCK2_50	PIN_AG14	50 MHz clock input	3.3V
CLOCK3_50	PIN_AG15	50 MHz clock input	Depending on
SMA_CLKOUT	PIN_AE23	External (SMA) clock output	Depending on
SMA_CLKIN	PIN_AH14	External (SMA) clock input	3.3V