# Circuitos Lógicos Digitales

Sitio: Agencia de Aprendizaje a lo largo de la Vida

Curso: Lógica Computacional 1° G Libro: Circuitos Lógicos Digitales Imprimido por: Eduardo Manuel Moreno

Día: viernes, 6 de septiembre de 2024, 21:31

### Tabla de contenidos

#### 1. Introducción

#### 2. Cajas Negras y Puertas

2.1. Reglas para un Circuito Combinacional

#### 3. Tabla de entrada/salida para un circuito

- 3.1. Ejemplo: Determinación de salida para una entrada dada
- 3.2. Ejemplo: Construcción de tabla de entrada/salida para un circuito

#### 4. Expresión booleana correspondiente a un circuito

- 4.1. Ejemplo: Determinación de una expresión booleana para un circuito
- 4.2. Ejemplo 1: Construcción de circuitos de las expresiones booleanas
- 4.3. Ejemplo 2: Construcción de circuitos de las expresiones booleanas
- 4.4. Observación Ejemplo 2
- 4.5. Ejemplo : Diseño de un circuito para una tabla dada de entrada/salida
- 4.6. Simplificación de circuitos combinacionales
- 4.7. Ejemplo: Demuestre que dos circuitos son equivalentes


#### **5. Puertas NAND y NOR**

- 5.1. Ejemplo 1: Reescritura de expresiones usando el trazo de Sheffer
- 5.2. Ejemplo 1: Reescritura de expresiones usando el trazo de Sheffer


#### 1. Introducción

En la década de 1930, un joven estudiante de graduados del Instituto Tecnológico de Massachusetts, llamado Claude Shannon observó una analogía entre el funcionamiento de dispositivos de conmutación, tales como conmutador telefónico: circuitos y las operaciones de conectores lógicos. Utilizó esta analogía con un éxito sorprendente para resolver problemas de diseño de circuitos y lo escribió en su tesis de maestría, que fue publicada en 1938.

El dibujo de la figura 2.4.1a) muestra la presencia de dos posiciones de un interruptor simple. Cuando se cierra el interruptor, la corriente puede fluir de una terminal a la otra, cuando está abierto, la corriente no puede fluir. Imagínese que dicho interruptor es parte del circuito que se muestra en la figura 2.4.1b). El foco se enciende si y sólo si, la corriente fluye a través de él. Y esto ocurre si y sólo si, el interruptor está cerrado.



Ahora consideremos los circuitos más complicados de las figuras 2.4.2a) y 2.4.2b).



En el circuito de la figura 2.4.2a) la corriente fluye y se enciende el foco, si y sólo si, ambos interruptores P y Q están cerrados. Los interruptores de este circuito se dice que están en serie. En el circuito de la figura 2.4.2b) la corriente fluye y el foco se enciende si y sólo si al menos uno de los interruptores P o Q está cerrado. Los interruptores de este circuito se dice que están en paralelo. En la tabla 2.4.1 se describen todos los posibles comportamientos de estos circuitos.

Tabla 2.4.1

a) Interruptores en serie

b) Interruptores en paralelo

| Interruptores |         | Foco      |
|---------------|---------|-----------|
| P             | Q       | Estado    |
| cerrado       | cerrado | encendido |
| cerrado       | abierto | apagado   |
| abierto       | cerrado | apagado   |
| abierto       | abierto | apagado   |

| Interruptores |         | Foco      |
|---------------|---------|-----------|
| P             | Q       | Estado    |
| cerrado       | cerrado | encendido |
| cerrado       | abierto | encendido |
| abierto       | cerrado | encendido |
| abierto       | abierto | apagado   |

Observe que si las palabras cerrado y encendido se sustituyen por V y abierto y cerrado se reemplazan por F, la tabla 2.4.1a) se convierte en la tabla de verdad para y y la tabla 2.4.1b) se convierte en la tabla de verdad para o. En consecuencia, el circuito de interruptores de la figura 2.4.2a) se dice que corresponde a la expresión lógica  $P \land Q$  y el de la figura 2.4.2b) se dice que corresponden a  $P \lor Q$ .

Circuitos más complicados corresponden a expresiones lógicas más complicadas. Esta correspondencia se ha utilizado ampliamente en el diseño y estudio de los circuitos.

En la década de 1940 y 1950, se reemplazaron los interruptores por dispositivos electrónicos, con estados físicos de abierto y cerrado correspondientes con los estados electrónicos, tales como alto y bajo voltajes. La nueva tecnología electrónica condujo al desarrollo de modernos sistemas digitales tales como computadoras electrónicas, sistemas electrónicos de conmutación telefónica, control de semáforos, calculadoras electrónicas y mecanismos de control utilizados en cientos de otros tipos de equipos electrónicos. Los componentes electrónicos básicos de un sistema digital se llaman circuitos lógicos digitales. La palabra lógica indica el importante papel de la lógica en el diseño de estos circuitos y la palabra digital indica que los circuitos de procesan en señales discretas, o por separado, señales opuestas a las continuas.

Los ingenieros eléctricos continúan utilizando el lenguaje de la lógica cuando se refieren a los valores de las señales producidas por un interruptor electrónico como "verdadero" o "falso". Pero por lo general utilizan los símbolos 1 y 0 en lugar de V y F para indicar estos valores. Los símbolos 0 y 1 se llaman bits, abreviatura de dígitos binarios. Esta terminología se introdujo en 1946 por el estadístico John W. Tukey.

### 2. Cajas Negras y Puertas

Las combinaciones de señales de bits (1 y 0) se pueden transformar en otras combinaciones de señales de bits (1 y 0) a través de varios circuitos. Ya que se utilizan en muchas

diferentes tecnologías en la construcción del circuito, los ingenieros informáticos y diseñadores de sistemas digitales encontraron útil pensar en ciertos circuitos básicos como cajas negras. El interior de una caja negra contiene la implementación detallada del circuito que con frecuencia se ignora, mientras la atención se centra en la relación entre las señales de entrada y salida.



El funcionamiento de una caja negra se específica completamente construyendo una tabla de entrada/salida que enumera todas sus posibles señales de entrada junto con sus señales de salida correspondientes. Por ejemplo, la caja negra de la figura anterior tiene tres señales de entrada. Puesto que cada una de estas señales puede tomar el valor 1 o 0, hay ocho posibles combinaciones de las señales de entrada. Una posible correspondencia de las señales de entrada y salida es la siguiente:

Una tabla de entrada/salida

|   | Entrad | Salida |   |
|---|--------|--------|---|
| P | Q      | R      | S |
| 1 | 1      | 1      | 1 |
| 1 | 1      | 0      | 0 |
| 1 | 0      | 1      | 0 |
| 1 | 0      | 0      | 1 |
| 0 | 1      | 1      | 0 |
| 0 | 1      | 0      | 1 |
| 0 | 0      | 1      | 1 |
| 0 | 0      | 0      | 0 |

Por ejemplo, el tercer renglón, indica que para las entradas P=1, Q=0 y R=1, la salida S es 0.

Un método eficiente para el diseño de circuitos más complicados es construir conectando circuitos cajas negras menos complicados. Tres de estos circuitos se conocen como las puertas NOT, AND y OR.

Una puerta NOT (o inversor) es un circuito con una señal de entrada y una señal de salida. Si la señal de entrada es 1, la señal de salida es 0. Por el contrario, si la señal de entrada es 0, entonces, la señal de salida es 1. Una puerta AND es un circuito con dos señales de entrada y una señal de salida. Si las dos señales de entrada son 1, entonces la señal de salida es 1. De lo contrario, la señal de salida es 0. Una puerta OR también cuenta con dos señales de entrada y una señal de salida. Si las dos señales de entrada son 0, entonces la señal de salida es 0. De lo contrario, la señal de salida es 1.

Las acciones de las puertas NOT, AND y OR se resumen en la figura 2.4.3, donde P y Q representan las señales de entrada y R representa la señal de salida. Debe quedar claro en la figura 2.4.3 que las acciones de las puertas NOT, AND y OR en las señales corresponden exactamente con las de los conectores lógicos  $\sim$ ,  $\wedge$  y  $\vee$  de los enunciados, si el símbolo 1 se identifica con V y el símbolo 0 se identifica con F.

Las puertas se pueden combinar en los circuitos de muchas maneras. Si se obedecen las reglas que se muestran en la página siguiente, el resultado es un circuito combinacional, uno cuya salida en cualquier momento se determina completamente por su entrada en ese momento sin considerar a las entradas anteriores.

| Tipo de<br>puerta | Representación<br>simbólica                  | Acc                              | ción                  |
|-------------------|----------------------------------------------|----------------------------------|-----------------------|
| NOT               | P NOT R                                      | Entrada P 1 0                    | Salida  R  0 1        |
| AND               | P AND R                                      | Entrada  P Q  1 1  1 0  0 1  0 0 | Salida  R  1 0 0 0 0  |
| OR                | $P \longrightarrow OR$ $Q \longrightarrow R$ | Entrada   P                      | Salida  R  1  1  1  0 |

Figura 2.4.3

## 2.1. Reglas para un Circuito Combinacional

| Nunca combine dos cables de entrada.                                                                    | 2.4.1 |
|---------------------------------------------------------------------------------------------------------|-------|
| Un único cable de entrada se puede separar en dos y utilizarlo como entrada para dos puertas separadas. | 2.4.2 |
| Un cable de salida se puede utilizar como entrada.                                                      | 2.4.3 |
| La no salida de una puerta puede eventualmente alimentar de nuevo esa puerta.                           | 2.4.4 |

La regla (2.4.4) se viola en circuitos más complejos, llamados circuitos secuenciales, cuya salida en un momento dado depende tanto de la entrada en ese momento como también de las entradas anteriores. Estos circuitos se analizarán más adelante.

## 3. Tabla de entrada/salida para un circuito


Si le dan un conjunto de señales de entrada para un circuito, puede encontrar su salida siguiendo el circuito puerta por puerta.

### 3.1. Ejemplo: Determinación de salida para una entrada dada

Indique la salida de los circuitos que se muestra a continuación para las señales de entrada dadas.


a.

Señales de entrada: P = 0 y Q = 1




b.

Señales de entrada: P = 1, Q = 0 y R = 1




#### Solución

a. Muévase de izquierda a derecha a través del diagrama, siga la acción de cada puerta en las señales de entrada. La puerta NOT cambia de  $P=0\,$  a 1, por lo que ambas entradas a la puerta AND son 1, por lo que la salida de R es 1. Esto se muestra indicado en el diagrama, como se muestra a continuación.




 b. La salida de la puerta OR es 1 ya que una de las señales de entrada, P, es 1. La puerta NOT cambia este 1 en un 0, por lo que las dos entradas a la puerta AND son 0 y R = 1. Por tanto la salida de S es 0. A continuación se muestra el seguimiento.



Para construir la tabla completa de entrada/salida de un circuito, siga el circuito para encontrar las señales de salida correspondientes a cada posible combinación de señales de entrada.

## 3.2. Ejemplo: Construcción de tabla de entrada/salida para un circuito

Construya la tabla de entrada/salida del siguiente circuito.



Solución Enliste las cuatro combinaciones posibles de las señales de entrada y encuentre la salida para cada una siguiendo el circuito.

| Ent | rada | Salida |  |  |
|-----|------|--------|--|--|
| P   | Q    | R      |  |  |
| 1   | 1    | 1      |  |  |
| 1   | 0    | 1      |  |  |
| 0   | 1    | 0      |  |  |
| 0   | 0    | 1      |  |  |

## 4. Expresión booleana correspondiente a un circuito


En lógica, variables tales como p, q y r representan enunciados y un enunciado puede tener uno de los dos valores de verdad: V (verdadero) o F (falso). Una forma de enunciado es una expresión, tal como  $p \wedge (\sim q \vee r)$ , compuesto por variables de enunciado y conectores lógicos.

Como se indicó anteriormente, uno de los fundadores de la lógica simbólica fue el matemático inglés George Boole. En su honor, cualquier variable, tal como un enunciado variable o una señal de entrada, que puede tomar uno de los dos valores, se llama una variable booleana. Una expresión compuesta de variables booleanas y conectores  $\sim$ ,  $\wedge$  y  $\vee$  se denomina una expresión booleana.

Dado un circuito que consiste de la combinación de las puertas NOT, AND y OR, se puede obtener una expresión booleana correspondiente siguiendo las acciones de las puertas de las variables de entrada.


### 4.1. Ejemplo: Determinación de una expresión booleana para un circuito

Encuentre las expresiones booleanas que corresponden a los circuitos que se muestran a continuación. Un punto indica una soldadura de dos alambres, cables que se cruzan sin un punto se supone que no se tocan.




#### Solución

 a. Dé seguimiento a través del circuito de izquierda a derecha, indicando la salida de cada puerta simbólicamente, como se muestra a continuación.



La expresión final obtenida  $(P \lor Q) \land \sim (P \land Q)$ , es la expresión para o exclusivo:  $P \circ Q$ , pero no ambos.

b. La expresión booleana correspondiente al circuito es  $(P \wedge Q) \wedge \sim R$ , como se muestra a continuación.



Observe que la salida del circuito que se muestra en el ejemplo 2.4.3b) es 1 exactamente para una combinación de las entradas (P=1, Q=1 y R=0) y es 0 para todas las entradas de otras combinaciones. Por esta razón, el circuito se puede decir que "reconoce" una combinación particular de entradas. La columna de salida de la tabla de entrada/salida tiene un 1 en exactamente un renglón y 0 en todos los otros renglones.

#### Definición

Un **reconocedor** es un circuito que genera un 1 para exactamente una combinación particular de señales de entrada y salidas 0 para las demás combinaciones.

Tabla de entrada/salida para un reconocedor

| P | $\varrho$ | R | $(P \wedge Q) \wedge \sim R$ |
|---|-----------|---|------------------------------|
| 1 | 1         | 1 | 0                            |
| 1 | 1         | 0 | 1                            |
| 1 | 0         | 1 | 0                            |
| 1 | 0         | 0 | 0                            |
| 0 | 1         | 1 | 0                            |
| 0 | 1         | 0 | 0                            |
| 0 | 0         | 1 | 0                            |
| 0 | 0         | 0 | 0                            |


### 4.2. Ejemplo 1: Construcción de circuitos de las expresiones booleanas

Construya circuitos para la siguiente expresión booleana:

$$(\sim P \land Q) \lor \sim Q$$

Escriba las variables de entrada en una columna en el lado izquierdo del diagrama. Después en el lado derecho del diagrama a la izquierda, trabaje de la parte más externa hacia la más interna. Ya que la última operación ejecutada cuando se evaluó ( $\sim P \land Q$ )  $\lor \sim Q$  es  $\lor$ , ponga una puerta OR en el extremo derecho del diagrama. Una entrada de esta puerta es  $\sim P \land Q$ , por lo que dibuje una puerta AND a la izquierda de la puerta

OR y muestre su salida entrando en la puerta OR. Puesto que una entrada a la puerta AND es  $\sim P$ , dibuje una línea de P a una puerta NOT y de ahí a la puerta AND. Ya que la otra entrada a la puerta AND es Q, dibuje una línea de Q directamente a la puerta AND. La otra entrada a la puerta OR es  $\sim Q$ , por lo que dibuje una línea de Q a la puerta NOT y de la puerta NOT a la puerta OR. Se obtiene el circuito que se muestra a continuación.



## 4.3. Ejemplo 2: Construcción de circuitos de las expresiones booleanas

Construya un circuito para la siguiente expresión booleana:

$$((P \land Q) \land (R \land S)) \land T$$

Para iniciar la construcción de este circuito, ponga una puerta AND en el extremo derecho para la  $\wedge$  entre  $((P \wedge Q) \wedge (R \wedge S))$  y T. A la izquierda de donde puso la puerta AND corresponde al  $\wedge$  entre  $P \wedge Q$  y  $R \wedge S$ . A la izquierda de donde puso la puerta AND corresponde a los  $\wedge$  entre P y Q y entre R y S. En la figura 2.4.4 se muestra el circuito.




Figura 2.4.4

## 4.4. Observación Ejemplo 2

Esto se deduce del Capítulo 3 (del libro anterior) que todas las formas de agregar paréntesis para

 $P \wedge Q \wedge R \wedge S \wedge T$  son lógicamente equivalentes. Así, por ejemplo,

También se deduce del circuito de la figura 2.4.5, que corresponde a  $(P \land (Q \land R)) \land (S \land T)$ , que tiene la misma tabla de entrada/salida que el circuito de la figura 2.4.4, que corresponde a  $((P \land Q) \land (R \land S)) \land T$ .




Figura 2.4.5

Cada uno de los circuitos en las figuras 2.4.4 y 2.4.5 es, por tanto, una implementación de la expresión  $P \wedge Q \wedge R \wedge S \wedge T$ . Este circuito recibe el nombre de **puerta AND** de **entrada múltiple** y se representa por el diagrama que se muestra en la figura 2.4.6. Las **puertas OR** de **entrada múltiple** se construyen de manera similar.




Figura 2.4.6

### 4.5. Ejemplo: Diseño de un circuito para una tabla dada de entrada/salida

Diseñe un circuito para la siguiente tabla de entrada/salida:


| F | intrada | ı | Salida |
|---|---------|---|--------|
| P | Q       | R | S      |
| 1 | 1       | 1 | 1      |
| 1 | 1       | 0 | 0      |
| 1 | 0       | 1 | 1      |
| 1 | 0       | 0 | 1      |
| 0 | 1       | 1 | 0      |
| 0 | 1       | 0 | 0      |
| 0 | 0       | 1 | 0      |
| 0 | 0       | 0 | 0      |

Solución Primero construya una expresión booleana con esta tabla como su tabla de verdad. Para hacer esto identifique cada renglón para el que la salida es 1 —en este caso el primero, tercero y cuarto renglones. Para cada uno de estos renglones construya una expresión y que produzca un 1 (o verdadero) para la combinación exacta de valores de entrada para ese renglón y un 0 (o falso) para todas las otras combinaciones de los valores de entrada. Por ejemplo, la expresión para el primer renglón es  $P \land Q \land R$  porque  $P \land Q \land R$  es 1 si P = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q = 1 y Q =

Ahora, cualquier expresión booleana con la tabla dada como su tabla de verdad tiene el valor 1 en el caso  $P \wedge Q \wedge R = 1$ , o en caso de  $P \wedge \sim Q \wedge R = 1$ , o en caso  $P \wedge \sim Q \wedge \sim R = 1$  y en ningún otro caso. De lo que se deduce que una expresión booleana con la tabla de verdad dada es

$$(P \land Q \land R) \lor (P \land \sim Q \land R) \lor (P \land \sim Q \land \sim R).$$
 2.4.5

El circuito correspondiente a esta expresión tiene el diagrama que se muestra en la figura 2.4.7. Observe que la expresión (2.4.5) es una disyunción de términos en los que ellos mismos son conjunciones en los que una de P o  $\sim P$ , una de Q o  $\sim Q$  y una de R o  $\sim R$  todas aparecen. Se dice que tales expresiones están en forma normal disyuntiva o en forma de suma de productos.



### 4.6. Simplificación de circuitos combinacionales

Considere los dos circuitos combinacionales que se muestran en la figura 2.4.8.




Figura 2.4.8

Si sigue al circuito a), encontrará que su tabla de entrada/salida es

| Ent | rada | Salida |
|-----|------|--------|
| P   | Q    | R      |
| 1   | 1    | 1      |
| 1   | 0    | 0      |
| 0   | 1    | 0      |
| 0   | 0    | 0      |

que es igual que la tabla de entrada/salida para el circuito b). Así, estos dos circuitos hacen el mismo trabajo en el sentido de que se transforman las mismas combinaciones de señales


de entrada en las mismas señales de salida. Sin embargo, el circuito b) es más simple que el circuito a), ya que contiene muchas menos puertas lógicas. Por tanto, como parte de un circuito integrado, ocupan menos espacio y requieren de menos energía.

#### Definición

Dos circuitos lógicos digitales son equivalentes si y sólo si, sus tablas de entrada/ salida son idénticas.

Puesto que las formas de enunciado lógicamente equivalentes tienen tablas de verdad idénticas, se puede determinar que dos circuitos son equivalentes encontrando las expresiones booleanas correspondiente a los circuitos y demostrando que estas expresiones, consideradas como formas de enunciado, son lógicamente equivalentes.

### 4.7. Ejemplo: Demuestre que dos circuitos son equivalentes



Encuentre las expresiones booleanas para cada circuito de la figura. Utilice las propiedades del Capítulo 3 (Semana 2) para demostrar que estas expresiones son lógicamente equivalentes cuando se le considera como formas de enunciado.

Solución Las expresiones booleanas que corresponden a los circuitos a) y b) son  $((P \land \sim Q) \lor (P \land Q)) \land Q$  y  $P \land Q$ , respectivamente. Por el teorema 2.1.1,

$$\begin{split} &((P \land \sim Q) \lor (P \land Q)) \land Q \\ &\equiv (P \land (\sim Q \lor Q)) \land Q \quad \text{por la ley distributiva} \\ &\equiv (P \land (Q \lor \sim Q)) \land Q \quad \text{por la ley conmutativa para} \lor \\ &\equiv (P \land \mathbf{t}) \land Q \quad \text{por la ley de negación} \\ &\equiv P \land Q \quad \text{por la ley de identidad.} \end{split}$$

De lo que se deduce que las tablas de verdad para  $((P \land \sim Q) \lor (P \land Q)) \land Q$  y  $P \land Q$  son iguales: Por lo que las tablas de entrada y salida de los circuitos correspondientes a estas expresiones son iguales y así los circuitos son equivalentes.

En general, se puede simplificar un circuito combinacional determinando la correspondiente expresión booleana, utilizando las propiedades que se listan en del Capítulo 3 (Semana 2) para encontrar una expresión booleana que es más corta y lógicamente equivalente a la misma (cuando ambos son considerados como formas de enunciado) y la construcción del circuito correspondiente a esta corta expresión booleana.

### 5. Puertas NAND y NOR

Otra forma de simplificar un circuito consiste en encontrar un circuito equivalente que utilice el menor número de diferentes tipos de puertas lógicas. Dos puertas que no se presentaron antes pero que son particularmente útiles para esto son: las puertas NAND y NOR. Una puerta NAND es una sola puerta que actúa como una puerta AND seguida de una puerta NOT. Una puerta NOR actúa como una puerta OR seguida de una puerta NOT. Así, la señal de salida de la puerta NAND es 0 cuando y sólo cuando, ambas señales de entrada son 1 y la señal de salida para una puerta NOR es 1 cuando y sólo cuando, ambas señales son 0. Los correspondientes símbolos lógicas de estas puertas son | (para NAND) y \( \psi (para NOR) donde | se llama trazo de Sheffer (en honor de H. M. Sheffer, 1882-1964) y \( \psi se llama una flecha de Peirce (en honor de C. S. Peirce, 1839-1914; consulte la página 101). Así

$$P \mid Q \equiv \sim (P \land Q)$$
 y  $P \downarrow Q \equiv \sim (P \lor Q)$ .

La tabla que se presenta a continuación resume las acciones de las puertas NAND y NOR.

| Tipo de puerta | Representación simbólica                      | Acción                                 |
|----------------|-----------------------------------------------|----------------------------------------|
|                |                                               | Entrada Salida                         |
|                |                                               | $P \qquad Q \qquad R = P \mid Q$       |
| NAND           | P NAND R                                      | 1 1 0                                  |
| NAND           | Q — KAND                                      | 1 0 1                                  |
|                |                                               | 0 1 1                                  |
|                |                                               | 0 0 1                                  |
|                |                                               |                                        |
|                |                                               |                                        |
|                |                                               | Entrada Salida                         |
|                | NOR $P \longrightarrow NOR \longrightarrow R$ | $P \qquad Q \qquad R = P \downarrow Q$ |
| NOP            |                                               | 1 1 0                                  |
| NOR            |                                               | 1 0 0                                  |
|                |                                               | 0 1 0                                  |
|                |                                               | 0 0 1                                  |
|                |                                               |                                        |

## 5.1. Ejemplo 1: Reescritura de expresiones usando el trazo de Sheffer

Utilice las propiedades del Capítulo 3 (Semana 2) y la definición del trazo de Sheffer para mostrar que:

$$\sim P \equiv P \mid P$$

Solución

$$\sim P \equiv \sim (P \land P)$$
 por la ley idempotencia para  $\land$   $\equiv P \mid P$  por definición, de |.

## 5.2. Ejemplo 1: Reescritura de expresiones usando el trazo de Sheffer

Utilice las propiedades del Capítulo 3 (Semana 2) y la definición del trazo de Sheffer para mostrar que:

$$P \vee Q \equiv (P \mid P) \mid (Q \mid Q)$$

Solución

$$\begin{split} P \lor Q &\equiv \sim (\sim (P \lor Q)) & \text{por la ley de doble negación} \\ &\equiv \sim (\sim P \land \sim Q) & \text{por las leyes de De Morgan} \\ &\equiv \sim ((P \mid P) \land (Q \mid Q)) & \text{por el inciso } a) \\ &\equiv (P \mid P) \mid (Q \mid Q) & \text{por la definición de } |. \end{split}$$