# Lista 2 - Soluções

# Arquitetura e Organização de Computadores

Majo 2024

Qual número é armazenado como 0x49179EA0 conforme a norma IEEE 754? 62.1034E4

Quais valores hexadecimais podem representar o número 3.462408E-11 conforme a norma IEEE 754?

```
3.462408E - 11 = 1.18967433003270144 * 2^{-35}
MSb = 0
\exp = 127 - 35 = 92 = 0b010111100
16 * 0.18967433003270144 = 3.03478928052322304 \rightarrow 3
16 * 0.03478928052322304 = 0.55662848837156864 \rightarrow 0
16 * 0.55662848837156864 = 8.90605581394509824 \rightarrow 8
16 * 0.90605581394509824 = 14.49689302312157184 \rightarrow E
16 * 0.49689302312157184 = 7.95028836994514944 \rightarrow 7
16 * 0.95028836994514944 = 15.20461391912239104 \rightarrow F
0x308E7F = 0b001100001000111001111111
concatena(MSb, exp, mantissa) = 0b001011100001100001000111001111111
se descarta o bit menos significativo,
0b00101110000110000100011100111111
0x2E18473F
se arredonda o bit menos significativo,
0b00101110000110000100011101000000
0x2E184740
```

0x2E184740 e 0x2E18473F

Traduza o programa abaixo, em C, para MIPS.

```
int factorial(int n) {
        if (n == 0) return 1;
        return n * factorial(n - 1);
}

void main() {
        int num = 5;
        int fact = factorial(num);
}
```

https://github.com/Eduardo-bat/AOC\_2024/blob/main/factorial.asm

Ao fim da execução do programa abaixo, quais os valores em \$sp e \$s1? Qual o menor valor armazenado, ao longo da execução deste programa, em \$sp?

```
j main
recursive:
lw $t0 , 0 ($sp)
addi \$sp\ , \$sp\ , \ 4
bne $t0, $0, else
addi sp, sp, -4
sw $t0 , 0($sp)
jr $ra
else:
addi $t0, $t0, -1
addi $sp, $sp, -8
sw $t0 , 0($sp)
sw $ra, 4($sp)
jal recursive
lw $t0 , 0 ($sp)
lw ra, 4(sp)
addi $sp, $sp, 8
a\,d\,d\,i~\$t\,0~,~\$t\,0~,~1
addi \$sp, \$sp, -4
sw $t0 , 0($sp)
jr $ra
main:
addi \$s0, \$0, 0xABCD
addi \$sp, \$sp, -4
sw \$s0 , 0(\$sp)
jal recursive
lw \$s1, 0(\$sp)
addi $sp, $sp, 4
```

https://github.com/Eduardo-bat/AOC\_2024/blob/main/recursive.asm

Traduza o programa abaixo, em C, para MIPS.

```
#include <math.h>
float fop(float a, float b) {
   if(b == 0) return NAN;
   return a*b + a/b;
}

void main() {
   float a = 40.1;
   float b = 00.4;
   float c = fop(a, b);
}
```

https://github.com/Eduardo-bat/AOC\_2024/blob/main/float.asm

Como PC é tratado no estágio Fetch? Em quais condições seu valor não pode ser atualizado?

Em cada estágio  $\mathbf{Fetch}$ ,  $\mathbf{PC'}$  é armazenado no registrador de  $\mathbf{PC}$  e transmitido à memória de instruções. Além disso, seu valor é incrementado e o resultado é disponibilizado para o multiplexador que define o próximo  $\mathbf{PC'}$  e para o registrador  $\mathbf{F/D}$ . Quando a necessidade de um stall é detectada no estágio  $\mathbf{Decode}$  de uma instrução, o  $\mathbf{Fetch}$  da próxima deve ser postergado para o próximo ciclo. Neste caso, a escrita no registrador de  $\mathbf{PC}$  é bloqueada. Isto mantém impede que  $\mathbf{PC}$  seja incrementado por um ciclo de clock (o mesmo em que a necessidade de stall é detectada), reabilitando o fluxo normal no próximo.

Em qual estágio a tratativa de data hazards para 1w é feita? Qual condição é verificada nesta tratativa? Quando este tipo de hazard é detectado, como é tratado?

A tratativa de data hazards para lw é feita no estágio **Decode**. Neste, rs e rt são transmitidos à unidade de hazards, que,

- para cada endereço, se este for igual ao endereço de destino da instrução anterior  ${\bf e}$  a instrução anterior for  ${\bf lw}$ , mantém a instrução neste estágio, impedindo a escrita no registrador de PC e no registrador  ${\bf F}/{\bf D}$  e forçando todos os sinais em  ${\bf D}/{\bf E}$  para 0.

Descreva como, no estágio **Execute**, é feita a avaliação e tratativa de hazards.

Os endereços dos registradores usados nesta instrução são transmitidos à unidade de hazards, que,

- para cada endereço, se este for igual ao endereço de destino de alguma das duas instruções anteriores,
- se a última instrução modifica o banco de registradores, seleciona o resultado desta como valor correspondente ao endereço,
- senão, se a penúltima instrução modifica o banco de registradores, seleciona o resultado desta como valor correspondente ao endereço,
- senão, seleciona o valor contido no banco como valor correspondente ao endereço.

O endereço do registrador de destino e os sinais de controle da memória são transmitidos à unidade de hazards, para permitir decisões em instruções posteriores;

Quais sinais, no estágio **Memory**, contribuem para a detecção ou tratativa de hazards? Como estes são avaliados ou utilizados?

Neste estágio, ALUOutM é disponibilizado para ser usado como operando no estágio **Execute** da próxima instrução e para comparação no estágio **Decode** da posterior a esta. Além disso, WriteRegM e RegWriteM são transmitidos à hazard unit para avaliação de hazards no estágio **Execute** da próxima instrução.

Quais sinais, no estágio **WriteBack**, contribuem para a detecção ou tratativa de hazards? Como estes são avaliados ou utilizados?

Neste estágio, ALUOutW é disponibilizado para ser usado como operando no estágio **Execute** da instrução que sucede a próxima. Além disso, WriteRegW e RegWriteW são transmitidos à hazard unit para avaliação de hazards no estágio **Execute** desta.

Em qual estágio de uma instrução beq os hazards pertinentes a ela são detectados? Como estes são avaliados e tratados?

Os hazards pertinentes à instrução beq são detectados no estágio Decode desta:

- se a última instrução for lw e esta atualizar um dos endereços fonte para a comparação, beq é mantida em Decode por dois ciclos de clock, já que a instrução anterior estará em Execute e o valor só estará disponível em WriteBack;
   senão, se a última instrução for de tipo lógica/aritmética e esta atualizar um dos endereços fonte para a comparação ou a penúltima for lw e esta atualizar um dos endereços fonte para a comparação, beq é mantida em Decode por um ciclo de clock;
- senão, se a penúltima instrução for lógica/aritmética e esta atualizar um dos endereços fonte para a comparação, ALUOutM substitui o valor armazenado no endereço coincidente;

Em um processador pipeline, o que significa, "limpar" ou "resetar" um registrador de pipeline? Como isso impede a continuação da instrução a partir do estágio em que ocorre

"Limpar" ou "resetar" um registrador de pipeline corresponde a forçar o valor 0 em todos os sinais armazenados nele. Isso impede a propagação da instrução porque desabilita a escrita em todos os componentes posteriores e acessa, restritamente, o endereço 0 do banco de registradores, habilitado somente para leitura.

No processador pipeline implementado no livro de referência, é possível realizar forwarding do estágio **WriteBack** para o estágio **Memory**? Em qual condição isto é necessário? Qual a justificativa para a decisão tomada na implementação apresentada pelo livro?

Não é possível. Quando uma sw é executada logo após uma instrução lógica/aritmética que escreve no registrador a ser armazenado na memória. Não sei a justificativa.

```
$s0, $0, 10
i00: addi
           $s0,
                0(\$ sp)
i01: sw
i02: addi
           s0,
                $0, 2
i03: addi
           s1,
                $0, 3
i04: add
           \$s2,
                $s1, $s0
i05: sub
                $s2, $s0
           $s1,
           $s3, 0($sp)
i06: lw
i07: add
           $s4, $s3, $s3
i08: beq
           $s4, $s3, one
           $s0, $0, $0
i09: add
i10: add
           $s1, $0, $0
i11: add
           $s2, $0, $0
i12:
           $s3, $0, $0
     add
i 1 3:
     beg
           $0, $0, zero
one:
i14: add
           $s0, $0, 1
i15: add
           $s1, $0, 1
i16: add
           $s2, $0, 1
i17: add
           $s3, $0, 1
zero:
i18: add
           $s6, $s2, $s3
i19: add
           $s5, $s0, $s1
i20: add
           $s7, $s6, $s5
```

Considerando uma arquitetura que detecte hazards, empregue stall e previsão de desvio (assume que não é tomado), mas não empregue forwarding, indique, na tabela abaixo, em qual estágio cada instrução está em cada ciclo de clock.

inst	C0	C1	C2	С3	C4	C5	C6	C7	C8	С9	C10	C11	C12	C13	C14	C15
i0:	F	D	E	M	W											
i1:		F	D	D	D	E	M	W								
i2:					F	D	E	M	W							
i3:						F	D	E	M	W						
i4:							F	D	D	D	E	M	W			
i5:										F	D	D	D	E	M	W
inst	C12	C13	C14	C15	C16	C17	C18	C19	C20	C21	C22	C23	C24	C25	C26	C27
i6:	F	D	E	M	W											
i7:		F	D	D	D	E	M	W								
i8:					F	D	D	D	E	M	W					
i9:								F	D	E	M	W				
i10:									F	D	E	M	W			
i11:										F	D	E	M	W		
i12:											F	D	E	M	W	
inst	C23	C24	C25	C26	C27	C28	C29	C30	C31	C32	C33	C34	C35	C36	C37	C38
i13:	F	D	E	M	W											
i14:		F	_	-	-	_										
i18:			F	D	Е	M	W									
i19:				F	D	E	M	W								
i20:					F	D	D	D	Е	M	W					

Considerando uma arquitetura que detecte hazards e empregue forwarding, stall e previsão de desvio (assume que não é tomado) indique, na tabela abaixo, em qual estágio cada instrução está em cada ciclo de clock. Neste exercício, não se restrinja ao processador implementado no livro. Indique os recursos que achar pertinentes.

No processador que decidi usar, há forwarding WB→MEM para tratar instruções sw antecedidas diretamente por instruções que escrevem no registrador a ser armazenado. Uma seta vertical indica que o estágio é fonte de um forwarding. Uma seta horizontal indica que o estágio recebe forwarding.

inst	C0	C1	C2	С3	C4	C5	C6	C7	C8	С9	C10	C11	C12	C13	C14	C15
i0:	F	D	E	M	↓W											
i1:		F	D	E	$\rightarrow$ M	W										
i2:			F	D	E	M	$\downarrow$ W									
i3:				F	D	E	$\downarrow M$	W								
i4:					F	D	⇒E	$\downarrow M$	W							
i5:						F	D	$\rightarrow$ E	M	W						
i6:							F	D	E	M	↓W					
i7:								F	D	D	$\rightarrow$ E	↓M	W			
i8:										F	D	$\rightarrow$ D	E	M	W	
i9:												F	D	E	M	W
inst	C12	C13	C14	C15	C16	C17	C18	C19	C20	C21	C22	C23	C24	C25	C26	C27
i10:	F	D	E	M	W											
i11:		F	D	E	M	W										
i12:			F	D	E	M	W									
i13:				F	D	E	M	W								
i14:					F	-	-	-	-							
i18:						F	D	Е	M	↓W						
i19:							F	D	E	$\downarrow M$	W					
i20:								F	D	$\rightrightarrows E$	M	W				


Reorganize o programa a seguir a fim de evitar hazards sem alterar seu estado final.

```
$t1,
      $t2,
                  $t0
      $t9, $t8, $t7
nor
addi
     $s2, $s1, 1
      $s2, $s1, $s0
add
\operatorname{sub}
      $s4, $s3, $s2
      $t2, $t1, $t0
xor
      $t2, 0($sp)
sw
      $t9, 4($sp)
lw
      $t0, $t0, 1
subi
and
      $t7, $t8, $t9
```


```
$t9, $t8, $t7
nor
     $t9, 4($sp)
lw
     $s2, $s1, 1
addi
     $s2, $s1, $s0
     $t2, $t1, $t0
οr
     $t2, $t1, $t0
xor
     $t0, $t0, 1
subi
     $t7, $t8, $t9
and
     $s4, $s3, $s2
sub
sw
     $t2, 0($sp)
```

Mostre como as seguintes instruções são executadas em um processador de ciclo único. Para isso, indique quais sinais são transferidos entre quais componentes.


1. sub




2. jr




3. jal




### 4. beq




5. sw



### 6. lw



7. addi



Descreva, temporalmente, como as seguintes instruções são executadas em um processador multiciclo. Para isso, indique quais sinais são transferidos entre quais componentes.

1. sub
$$\frac{P^{Cwrite}}{P^{CSrc}} P^{CEnoR} \xrightarrow{P^{CEnoR}} P^{Creg}$$

$$\frac{P^{CSrc}}{P^{CSrc}} P^{CSrc}_{multiplexer} P^{CEnoR} \xrightarrow{P^{CSrc}} P^{CSrc}_{multiplexer}$$

$$\frac{P^{CSrc}}{P^{CSrc}} P^{CSrc}_{multiplexer} P^{CSrc}_{multiplexer} \xrightarrow{P^{CSrc}} P^{CSrc}_{multiplexer} P^{CSrc} \xrightarrow{P^{CSrc}} P^{CSrc}_{multiplexer} P^{CSrc} \xrightarrow{ALUSrcA} S^{CA}_{multiplexer} S^{CA}_{multiplexer} P^{CSrc}_{p^{CSrc}} P^{CSrc}_{multiplexer} P^{CSrc}_{p^{CSrc}} P^{CSrc}_{p^{CSrc}} P^{CSrc}_{multiplexer} P^{CSrc}_{p^{CSrc}} P^{CSrc}_{multiplexer} P^{CSrc}_{p^{CSrc}} P^{CSrc}_{p^{CSrc}} P^{CSrc}_{multiplexer} P^{CSrc}_{p^{CSrc}} P^{CSrc}_{multiplexer} P^{CSrc}_{p^{CSrc}} P^{CSrc}_{multiplexer} P^{CSrc}_{p^{CSrc}} P^{CSrc}_{multiplexer} P^{CSrc}_{p^{CSrc}} P^{CSrc}_{p^{CSrc}} P^{CSrc}_{multiplexer} P^{CSrc}_{p^{CSrc}} P$$

2. jr

3. 
$$CtrlUnit \rightarrow \{PCSrc\} \rightarrow PCSrcMult;$$

```
 \begin{array}{l} {\it CtrlUnit} \mathrel{->} \{ {\it PCWrite} \} \mathrel{->} {\it PCreg}; \\ {\it RegFileReg} \mathrel{->} \{ {\it A} \} \mathrel{->} {\it PCSrcMult} \mathrel{->} \{ {\it A} \} \mathrel{->} {\it PCReg}; \end{array}
```

3. jal

2.  $\begin{array}{l} \text{CtrlUnit} \rightarrow \{\text{PCSrc}\} \rightarrow \text{PCSrcMult}; \\ \text{CtrlUnit} \rightarrow \{\text{PCWrite}\} \rightarrow \text{PCreg}; \\ \{\text{PC}[31:28] \text{ concat Imm} <<2\} \rightarrow \text{PCSrcMult}; \\ \text{CtrlUnit} \rightarrow \{\text{WriteSrc}\} \rightarrow \text{WD3Mult}; \\ \{31\} \rightarrow \text{WD3Mult} \rightarrow \text{RegFile} \\ \end{array}$ 

4. beq (interessante: o endereço de desvio é computado em Decode e a igualdade verificada no execute)

$$\begin{array}{c} \xrightarrow{PC_{write}} PCEn_{OR} \xrightarrow{PCEn} PC_{reg} \\ \xrightarrow{PCSrc} PCSrc_{multiplexer} \\ \xrightarrow{IR_{write}} InstReg \\ 1 \ PC_{reg} \xrightarrow{PC} Adr_{multiplexer} \xrightarrow{Adr} Mem \xrightarrow{Instr/Data} InstReg, CtrlUnit \xrightarrow{IorD} Adr_{multiplexer} \\ \xrightarrow{ALUSrcA} SrcA_{multiplexer} \\ \xrightarrow{ALUSrcB} SrcB_{multiplexer} \\ \xrightarrow{PCSrc} PCSrc_{multiplexer} \end{array}$$

$$\begin{array}{c} \operatorname{PC}_{\operatorname{reg}} \xrightarrow{\operatorname{PC}} \operatorname{SrcA}_{\operatorname{multiplexer}} \xrightarrow{\operatorname{SrcA}} \operatorname{ALU} \xrightarrow{\operatorname{PC}+4} \operatorname{PCSrc}_{\operatorname{multiplexer}} \xrightarrow{\operatorname{PC}+4} \operatorname{PC}_{\operatorname{reg}} \end{array}$$

$$\begin{array}{c} \xrightarrow{\mathrm{Funct}~\&~\mathrm{Op}} \mathrm{CtrlUnit} \\ 2~\mathrm{InstReg} \xrightarrow{\mathrm{rt}~\&~\mathrm{rs}} \mathrm{RegFile} \xrightarrow{\mathrm{rd1}~\&~\mathrm{rd2}} \mathrm{RegFileData}_{\mathrm{reg}} &,~\mathrm{PC}_{\mathrm{reg}} \xrightarrow{\mathrm{PC}} \mathrm{SrcA}_{\mathrm{multiplexer}} \\ \xrightarrow{\mathrm{Imm}} \mathrm{ImmExt} \xrightarrow{\mathrm{SignImm}} \mathrm{ImmShift} \xrightarrow{\mathrm{ShiftImm}} \mathrm{SrcB}_{\mathrm{multiplexer}} \end{array}$$

$$\underbrace{\frac{\text{ALUCtrl}}{\text{ALUSrcA}}}_{\text{ALUSrcB}} \text{ALU} \underbrace{\text{SrcA}_{\text{multiplexer}}}_{\text{SrcB}_{\text{multiplexer}}} \underbrace{\frac{\text{PC}}{\text{ShiftImm}}}_{\text{ShiftImm}} \text{ALU} \xrightarrow{\text{PCBranch}} \text{PCSrc}_{\text{multiplexer}}$$

$$3 \text{ RegFileData}_{\text{reg}} \xrightarrow{A \atop B} \text{SrcA}_{\text{multiplexer}} \xrightarrow{\text{SrcA}} \text{ALU} \xrightarrow{\text{Zero}} \text{Branch}_{\text{AND}}, \text{CtrlUnit} \xrightarrow{\text{ALUCtrl}} \text{ALU} \xrightarrow{\text{ALUSrcA}} \text{SrcA}_{\text{multiplexer}} \xrightarrow{\text{ALUSrcA}} \text{SrcA}_{\text{multiplexer}} \xrightarrow{\text{ALUSrcB}} \text{SrcA}_{\text{multiplexer}}$$

$$\underset{\mathrm{Branch}_{\mathrm{AND}}}{\operatorname{PCSrc}_{\mathrm{multiplexer}}} \xrightarrow{\underset{\mathrm{PCEn}}{\operatorname{PCBranch}}} \operatorname{PC}_{\mathrm{reg}}$$

5. sw 
$$\frac{\frac{PC_{write}}{PCEn_{OR}} \cdot PCEn_{OR}}{\frac{PCEn_{OR}}{PCSrc}} \cdot PCSrc_{multiplexer}} \cdot PC_{reg}$$

$$\frac{\frac{PC_{write}}{PCSrc}}{\frac{IR_{write}}{IR_{write}}} \cdot InstReg$$
1 PC reg  $\xrightarrow{PC}$  Adr multiplexer  $\xrightarrow{Adr}$  Mem  $\xrightarrow{Instr/Data}$  InstReg, CtrlUnit  $\xrightarrow{IorD}$  Adr multiplexer  $\xrightarrow{ALUSrcA}$  SrcAmultiplexer  $\xrightarrow{ALUSrcB}$  SrcBmultiplexer  $\xrightarrow{PCSrc}$  PCSrcmultiplexer  $\xrightarrow{PCSrc}$  PCSrcmultiplexer

$$\begin{array}{c} \operatorname{PC}_{\operatorname{reg}} \xrightarrow{\operatorname{PC}} \operatorname{SrcA}_{\operatorname{multiplexer}} \xrightarrow{\operatorname{SrcA}} \operatorname{ALU} \xrightarrow{\operatorname{PC}+4} \operatorname{PCSrc}_{\operatorname{multiplexer}} \xrightarrow{\operatorname{PC}+4} \operatorname{PC}_{\operatorname{reg}} \end{array}$$

$$\begin{array}{c} \xrightarrow{\mathrm{Funct}~\&~\mathrm{Op}} \mathrm{CtrlUnit} \\ 2~\mathrm{InstReg} \xrightarrow{\mathrm{rt}~\&~\mathrm{rs}} \mathrm{RegFile} \xrightarrow{\mathrm{rd1}~\&~\mathrm{rd2}} \mathrm{RegFileData_{reg}} \\ \xrightarrow{\mathrm{Imm}} \mathrm{ImmExt} \xrightarrow{\mathrm{SignImm}} \mathrm{SrcB_{multiplexer}} \end{array}$$

$$3 \xrightarrow{\text{RegFileData}_{\text{reg}}} \xrightarrow{\text{A}} \underset{\text{SrcA}_{\text{multiplexer}}}{\text{ALU}} \xrightarrow{\text{SrcA}} \underset{\text{SrcB}_{\text{multiplexer}}}{\text{ALU}} \xrightarrow{\text{ALURes}} \underset{\text{ALUOut}_{\text{reg}}}{\text{ALUOut}_{\text{reg}}}, \underset{\text{CtrlUnit}}{\underbrace{\text{ALUSrcA}}} \xrightarrow{\text{ALUSrcA}} \underset{\text{SrcB}_{\text{multiplexer}}}{\text{SrcA}_{\text{multiplexer}}} \xrightarrow{\text{SrcB}_{\text{multiplexer}}}$$

$$4 \overset{ALU_{reg}}{\xrightarrow{ALU_{Out}}} \overset{Adr_{multiplexer}}{\xrightarrow{RegFileData_{reg}}} \overset{DAdr}{\xrightarrow{B}} Mem, \ CtrlUnit \overset{IorD}{\xrightarrow{MemWrite}} Adr_{multiplexer}$$

6. lw
$$\frac{\overset{PC_{write}}{\longrightarrow} PCEn_{OR} \xrightarrow{PCEn} PC}{\underset{PCSrc}{PCSrc_{multiplexer}}} PC_{reg}$$

$$\frac{\overset{PCSrc}{\longrightarrow} PCSrc_{multiplexer}}{\underset{PCSrc_{multiplexer}}{\longrightarrow} InstReg} InstReg$$

$$1 PC_{reg} \xrightarrow{PC} Adr_{multiplexer} \xrightarrow{Adr} Mem \xrightarrow{Instr/Data} InstReg, CtrlUnit \xrightarrow{IorD} Adr_{multiplexer} ALUSrcA_{SrcA}$$

$$ALUSrcA_{SrcA}$$

$$\begin{array}{c} \operatorname{PC}_{\operatorname{reg}} \xrightarrow{\operatorname{PC}} \operatorname{SrcA}_{\operatorname{multiplexer}} \xrightarrow{\operatorname{SrcA}} \operatorname{ALU} \xrightarrow{\operatorname{PC}+4} \operatorname{PCSrc}_{\operatorname{multiplexer}} \xrightarrow{\operatorname{PC}+4} \operatorname{PC}_{\operatorname{reg}} \end{array}$$

$$\begin{array}{c} \xrightarrow{\mathrm{Funct}~\&~\mathrm{Op}} \mathrm{CtrlUnit} \\ 2~\mathrm{InstReg} \xrightarrow{\mathrm{rt}~\&~\mathrm{rs}} \mathrm{RegFile} \xrightarrow{\mathrm{rd1}~\&~\mathrm{rd2}} \mathrm{RegFileData}_{\mathrm{reg}} \\ \xrightarrow{\mathrm{Imm}} \mathrm{ImmExt} \xrightarrow{\mathrm{SignImm}} \mathrm{SrcB}_{\mathrm{multiplexer}} \end{array}$$

$$3 \xrightarrow{\text{RegFileData}_{\text{reg}}} \xrightarrow{A} \underset{\text{SrcB}_{\text{multiplexer}}}{\text{SrcB}_{\text{multiplexer}}} \xrightarrow{\frac{\text{SrcA}}{\text{SrcB}}} \text{ALU} \xrightarrow{\text{ALURes}} \underset{\text{ALUOut}_{\text{reg}}}{\text{ALUOut}_{\text{reg}}}, \underset{\text{CtrlUnit}}{\underbrace{\frac{\text{ALUSrcA}}{\text{ALUSrcB}}}} \underset{\text{SrcB}_{\text{multiplexer}}}{\text{SrcB}_{\text{multiplexer}}}$$

$$4~\mathrm{ALU_{reg}} \xrightarrow{\mathrm{ALUOut}} \mathrm{Adr_{multiplexer}} \xrightarrow{\mathrm{DAdr}} \mathrm{Mem} \xrightarrow{\mathrm{Data}} \mathrm{DataReg,} ~\mathrm{CtrlUnit} \xrightarrow{\mathrm{MemWrite}} \mathrm{Mem} \xrightarrow{\mathrm{IRWrite}} \mathrm{InstReg}$$

$$5 \xrightarrow[\text{DataReg}]{\text{InstReg}} \xrightarrow[\text{Data}]{\text{InstReg}} \xrightarrow[\text{Data}]{\text{RegDst}} \\ \text{RegDst}_{\text{multiplexer}} \xrightarrow[\text{Data}]{\text{RegFile}} \\ \text{RegFile}, \\ \text{CtrlUnit} \xrightarrow[\text{MemtoReg}]{\text{MemtoReg}} \\ \xrightarrow[\text{RegWrite}]{\text{RegFile}} \\ \text{RegFile}$$

#### 7. addi

- 2. InstReg -> {Imm} -> ImmExt -> {SignExt} -> SrcBMult;
- 3. CtrlUnit -> {ALUSrcB} -> SrcBMult;