Lista 2

Arquitetura e Organização de Computadores

Junho de 2024

1. Traduza o programa abaixo, em C, para MIPS.

```
int add(int a, int b) {
    int sum;
    sum = a + b;
    return sum;
}
int negative (int a) {
    int neg_a;
    neg_a = 0 - a;
    return neg_a;
}
int diff(int a, int b) {
    int neg_b , difference;
    neg_b = negative(b);
    difference = add(a, neg_b);
    return difference;
}
void main() {
    int a, b, c, d;
    c = add(a, b);
    d = diff(a, b);
```

2. Traduza o programa abaixo, em C, para MIPS.

```
int factorial(int n) {
        if (n == 0) return 1;
        return n * factorial(n - 1);
}

void main() {
        int num = 5;
        int fact = factorial(num);
}
```

3. Ao fim da execução do programa abaixo, quais os valores em \$sp e \$s1? Qual o menor valor armazenado, ao longo da execução deste programa, em \$sp?

```
addi $sp, $0, 0x7FFFEFFC
j main
recursive:
lw $t0, 0($sp)
addi $sp, $sp, 4
bne $t0, $0, else
addi sp, sp, -4
sw $t0, 0($sp)
jr $ra
else:
addi t0, t0, -1
addi\protect\operatorname{sp} , \protect\operatorname{sp} , \protect\operatorname{-8}
sw $t0, 0($sp)
sw $ra, 4($sp)
jal recursive
lw $t0, 0($sp)
lw $ra, 4($sp)
addi $sp, $sp, 8
addi $t0, $t0, 1
addi sp, sp, -4
sw $t0, 0($sp)
jr $ra
main:
addi $s0, $0, 0xABCD
addi \$sp, \$sp, -4
sw \$s0, 0(\$sp)
jal recursive
lw \$s1, 0(\$sp)
addi $sp, $sp, 4
```

4. Ao fim da execução do programa abaixo, como está o banco de registradores?

```
addi $2, $0, 0xABCD
addi $3, $0, 0xFEDC
multu $2, $3
mflo $4
mfhi $5
mulu $6, $2, $3
mfhi $7

addi $2, $0, 0xABCDEF00
addi $3, $0, 0x00FECDBA
multu $2, $3
mfhi $9
mulu $10, $2, $3
mfhi $9
```

5. Ao fim da execução do programa abaixo, como está o banco de registradores?

```
addi $2, $0, 0xABCD
addi $3, $0, 0xFEDC
div $2, $3
mflo $4
mfhi $5
divu $2, $3
mflo $6
mfhi $7
addi $2, $0, 0xABCDEF00
addi $3, $0, 0x00FECDBA
\mathrm{div}~\$2\,,~\$3
mflo $8
mfhi $9
divu $2, $3
mflo $10
mfhi $11
```

- 6. Quais valores hexadecimais podem representar o número 3.462408E-11 conforme a norma IEEE 754?
- 7. Qual número é armazenado como 0x49179EAO conforme a norma IEEE 754?

8. Traduza o programa abaixo, em C, para MIPS.

```
#include <math.h>

float fop(float a, float b) {
    if(b == 0) return NAN;
    return a*b + a/b;
}

void main() {
    float a = 40.1;
    float b = 00.4;
    float c = fop(a, b);
}
```

Para as questões que pedem a descrição de instruções, considere os processadores apresentados no livro Digital Design and Computer Architecture. Se necessário expandi-lo, indique as alterações feitas.

9. Descreva, temporalmente, como as seguintes instruções são executadas em um processador de ciclo único. Para isso, indique quais sinais são transferidos entre quais componentes.

Exemplo: ADD

$$PC_{multiplexer} \xrightarrow{PC'} PC_{reg} \xrightarrow{PC} \underbrace{InstMem}_{PC_{adder}} \xrightarrow{PC+4} PC_{multiplexer}$$

$$\begin{array}{c} \xrightarrow{\operatorname{Instr}} \operatorname{CtrlUnit} \text{ (decodifica a instrução)} \xrightarrow{\operatorname{RegDst}} \operatorname{A3_{multiplexer}} \\ \operatorname{InstMem} \xrightarrow{\operatorname{Instr}} \operatorname{RegFile} \text{ (acessa os registradores)} \\ \xrightarrow{\operatorname{rd}} \operatorname{A3_{multiplexer}} \xrightarrow{\operatorname{WriteReg}} \operatorname{RegFile} \\ \end{array}$$

$$CtrlUnit \xrightarrow{ALUSrc} SrcB_{multiplexer}, RegFile \xrightarrow{RegData1/SrcA} ALU \xrightarrow{RegData2} SrcB_{multiplexer} \xrightarrow{SrcB} ALU$$

$$\begin{array}{c} \xrightarrow{\operatorname{MemWrite}} \operatorname{DataMem} \\ \operatorname{CtrlUnit} \xrightarrow{\operatorname{MemtoReg}} \operatorname{Result}_{\operatorname{multiplexer}}, \operatorname{ALU} \xrightarrow{\operatorname{ALUResult}} \operatorname{Result}_{\operatorname{multiplexer}} \xrightarrow{\operatorname{Result}} \operatorname{RegFile} \\ \xrightarrow{\operatorname{RegWrite}} \operatorname{RegFile} \end{array}$$

- (a) sub
- (b) jr
- (c) jal
- (d) beq
- (e) sw
- (f) lw
- (g) addi

10. Descreva, temporalmente, como as seguintes instruções são executadas em um processador multi-ciclo. Para isso, indique quais sinais são transferidos entre quais componentes.

Exemplo: ADD

$$\begin{array}{c} \xrightarrow{PC_{write}} PCEn_{OR} \xrightarrow{PCEn} PC_{reg} \\ \xrightarrow{PCSrc} PCSrc_{multiplexer} \xrightarrow{IR_{write}} InstReg \\ 1 \ PC_{reg} \xrightarrow{PC} Adr_{multiplexer} \xrightarrow{Adr} Mem \xrightarrow{Instr/Data} InstReg, CtrlUnit \xrightarrow{IorD} Adr_{multiplexer} \\ \xrightarrow{ALUSrcA} SrcA_{multiplexer} \\ \xrightarrow{ALUSrcB} SrcB_{multiplexer} \\ \xrightarrow{PCSrc} PCSrc_{multiplexer} \end{array} ,$$

$$\begin{array}{c} \operatorname{PC}_{\operatorname{reg}} \xrightarrow{\operatorname{PC}} \operatorname{SrcA}_{\operatorname{multiplexer}} \xrightarrow{\operatorname{SrcA}} \operatorname{ALU} \xrightarrow{\operatorname{PC+4}} \operatorname{PCSrc}_{\operatorname{multiplexer}} \xrightarrow{\operatorname{PC+4}} \operatorname{PC}_{\operatorname{reg}} \\ 4 \xrightarrow{\operatorname{4}} \operatorname{SrcB}_{\operatorname{multiplexer}} \xrightarrow{\operatorname{SrcA}} \operatorname{ALU} \xrightarrow{\operatorname{PC+4}} \operatorname{PCSrc}_{\operatorname{multiplexer}} \xrightarrow{\operatorname{PC+4}} \operatorname{PC}_{\operatorname{reg}} \end{array}$$

$$2~InstReg \xrightarrow[\text{rt \& rs}]{\text{Funct \& Op}} CtrlUnit \\ \xrightarrow[\text{rt \& rs}]{\text{RegFile}} \xrightarrow[\text{rd1 \& rd2}]{\text{RegFileData}_{reg}}$$

$$3 \operatorname{RegFileData}_{\operatorname{reg}} \xrightarrow{A \operatorname{SrcA}_{\operatorname{multiplexer}}} \xrightarrow{\operatorname{SrcB}_{\operatorname{multiplexer}}} \xrightarrow{\operatorname{SrcB}} \operatorname{ALU} \xrightarrow{\operatorname{ALURes}} \operatorname{ALUOut}_{\operatorname{reg}}, \operatorname{CtrlUnit} \xrightarrow{\operatorname{ALUSrcA}} \operatorname{SrcA}_{\operatorname{multiplexer}} \xrightarrow{\operatorname{ALUSrcB}} \operatorname{SrcB}_{\operatorname{multiplexer}}$$

$$4 \text{ ALUOut}_{\text{reg}} \xrightarrow{\text{ALUOut}} \text{WD3}_{\text{multiplexer}} \xrightarrow{\text{ALUOut}} \text{WD3}_{\text{RegFile}}, \text{CtrlUnit} \xrightarrow{\text{MemtoReg}} \text{WD3}_{\text{multiplexer}} \xrightarrow{\text{RegWrite}} \text{RegFile}$$

- (a) sub
- (b) jr
- (c) jal
- (d) beq
- (e) sw
- (f) lw
- (g) addi

Para as 8 seguintes questões, considere um processador pipeline que implemente todas as tratativas de hazards.

- 11. Em qual estágio o registrador de PC é incrementado? Em qual estágio o novo valor é disponibilizado à memória de instruções? Em quais condições o valor anterior é mantido para a próxima execução?
- 12. Em qual estágio a tratativa de data hazards para lw é feita? Qual condição é verificada nesta tratativa? Quando este tipo de hazard é detectado, como é tratado?
- 13. Descreva como, no estágio **Execute**, é feita a avaliação e tratativa de hazards.
- 14. Quais sinais, no estágio **Memory**, contribuem para a detecção ou tratativa de hazards? Como estes são avaliados ou utilizados?

- 15. Quais sinais, no estágio **WriteBack**, contribuem para a detecção ou tratativa de hazards? Como estes são avaliados ou utilizados?
- 16. Em qual estágio de uma instrução beq os hazards pertinentes a ela são detectados? Como estes são avaliados e tratados?
- 17. Em um processador pipeline, o que significar, "limpar" ou "resetar" um registrador de pipeline? Como isso impede a continuação da instrução a partir do estágio em que ocorre?
- 18. No processador pipeline implementado no livro de referência, é possível realizar forwarding do estágio **WriteBack** para o estágio **Memory**? Em qual condição isto é necessário? Qual a justificativa para a decisão tomada na implementação apresentada pelo livro?

Para as próximas duas questões, considere o programa abaixo.

```
i00:
     addi $s0, $0, 10
i01:
     sw
           \$s0.0(\$sp)
          $s0, $0, 2
i02:
     addi
i03: addi
          $s1, $0, 3
i04: add
           $s2, $s1, $s0
i05: sub
           $s1, $s2, $s0
i06: lw
           \$s3, 0(\$sp)
i07: add
           $s4, $s3, $s3
i08:
           $s4, $s3, one
     beq
i09: add
           $s0, $0, $0
     add
                     $0
i10:
           $s1, $0,
i11:
     add
           $s2, $0, $0
i12:
     add
           $s3, $0,
                     $0
i13: beq
           $0, $0, zero
one:
i14: add
           $s0, $0, 1
           $s1, $0, 1
i15:
     add
i16: add
           $s2, $0, 1
i17: add
           $s3, $0, 1
zero:
i18: add
           $s6, $s2, $s3
i19: add
           \$s5, \$s0, \$s1
i20:
     add
           $s7, $s6,
                      \$s5
```

19. Considerando uma arquitetura que detecte hazards, mas não empregue forwarding, indique, na tabela abaixo, em qual estágio cada instrução está em cada ciclo de clock. Utilize as células da coluna reservada para indicar a instrução executada. Reserve, conforme necessário, linhas para indicar os ciclos de clock.

inst\ciclo C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 C1 i0: i1: IIII IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIII	3 C14	C16
i1:		

20. Considerando uma arquitetura que detecte hazards e empregue forwarding, stall e previsão de desvio (assume que não é tomado) indique, na tabela abaixo, em qual estágio cada instrução está em cada ciclo de clock. Neste exercício, não se restrinja ao processador implementado no livro. Indique os recursos que achar pertinentes. Utilize as células da coluna reservada para indicar a instrução executada. Reserve, conforme necessário, linhas para indicar os ciclos de clock.

inst\ciclo C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 C13 C14 C15 C	C15	C16
		+
	1	
	-	
	+	
	+	
	-	

21. Reorganize o programa a seguir a fim de evitar hazards sem alterar seu estado final.

```
or
      $t2, $t1,
                  $t0
      $t9, $t8, $t7
nor
addi $s2, $s1, 1
      $s2, $s1, $s0
\operatorname{add}
      $s4, $s3, $s2
\operatorname{sub}
      $t2, $t1, $t0
xor
      $t2, 0($sp)
sw
      $t9, 4($sp)
lw
subi $t0, $t0, 1
      $t7, $t8, $t9
and
```