Somador Vetorial Próximo à Memória para SoCs: Projeto, Implementação e Avaliação em RTL e HLS

Eduardo Henrique Basilio de Carvalho Renan Neves da Silva

Universidade Federal de Minas Gerais Departamento de Engenharia Eletrônica

9 de agosto de 2024



Sumário

- 1 Introdução
 - Contexto
 - Limitação
 - Objetivo
- 2 Metodologia
 - Referência
 - RTL
 - HLS
 - Avaliação
- 3 Resultados
- 4 Discussão e trabalho futuro
- 5 Referências



Introdução ●○○○○

Introdução



A Arquitetura de Memória em Sistemas Embarcados




Figura: Exemplo de hierarquia de memória tradicional [1]



A Arquitetura de Memória em Sistemas não Embarcados




Figura: Exemplo de hierarquia de memória baseada em PIM [2]



Sistemas embarcados têm menos recursos

Card/SoC	U55C [3]	Z-7020 [4]
Max on-chip RAM	16 GB	4.9 MB
LUTs	1304 k	53.2 k
FFs	2607 k	106.4 k
DSPs	9024	220



Discussão e trabalho futuro

Objetivo

Implementar um somador em hardware próximo à memória capaz de reduzir a latência e o consumo de energia em soma de vetores.



Metodologia



Referência

Operação tomada como referência




Figura: Diagrama de blocos do sistema, destacando o caminho padrão de dados



Referência

Parâmetros avaliados

- Latência: tempo entre início e fim de uma operação de soma;
- Uso de recursos: Recursos do PL empregados na operação.



RTL

O IP

- AXI4-Lite;
- Envolve, com elementos lógicos, a BRAM sobre a qual opera;
- Opera assincronamente com o processador.



O IP




Figura: Diagrama de blocos do sistema, destacando o IP



Metodologia

O IP




Figura: Esquemático parcial do IP, destacando a BRAM



A descrição em alto nível

Metodologia

```
if (!rst_n) {
     awreadv = false:
     wready = false;
     bvalid = false;
     arready = false:
     rvalid = false;
     compute done = false;
     compute_idx = 0;
 } else {
     if (awvalid && !awready) {
         awreadv = true:
     } else {
         awready = false;
     if (wvalid && !wready) {
         wready = true;
         if (awaddr[ADDR WIDTH-1] == 0) {
             bram a[awaddr.range(ADDR WIDTH-2, 0)] = wdata;
         } else {
             bram b[awaddr.range(ADDR WIDTH-2, 0)] = wdata;
     } else {
         wready = false;
```

Código: Função em C++ a ser sintetizada



A descrição em alto nível

```
if (wready && wvalid && !bvalid) {
    bvalid = true;
} else if (bvalid && bready) {
    bvalid = false;
if (arvalid && !arready) {
    arready = true;
    if (compute done) {
        rdata = bram_res[araddr.range(ADDR_WIDTH-2, 0)];
    } else {
        rdata = 0;
} else {
    arready = false;
if (arready && arvalid && !rvalid) {
    rvalid = true;
} else if (rvalid && rreadv) {
    rvalid = false:
if (!compute done)
    bram_res[compute_idx] = bram_a[compute_idx] + bram_b[compute_idx];
    compute idx++;
    if (compute idx == MEM SIZE) {
        compute_done = true;
```

HLS

O IP

- AXI4-Lite;
- Cria três blocos de BRAM dentro do ip;
- Opera assincronamente com o processador com protocolo de handshaking.



O IP




Figura: Diagrama de blocos do sistema, destacando o IP



Metodologia

O IP




Figura: Esquematico simplificado do sistema



Validação do funcionamento

- N somas de vetores com posição, tamanho e conteúdo aleatórios;
- Resultados comparados com resultados da soma entre os mesmos valores na CPU.



Validação do funcionamento

```
unsigned random tests() {
    for (int i = 0; i < test qtty; <math>i ++) {
        len = rand();
        addra = rand() + offset a:
        addrb = rand() + offset b;
        addrr = rand() + offset r;
        randomize srcs content and write to mem(addra, addrb, srca, srcb, len);
        compute reference (srca, srcb, srcr, len);
        add vectors (addra, addrb, addrr, len);
        for (u32 j = 0; j < len; j += 4) {
            data_read = read_from(addrr + j);
            if (!(data_read == srcr[j])) {
                error count ++;
    return error count;
```

Código: Função executada no host para validar o somador



Avaliação

Latência

Para avaliar a latência do sistema, foram feitas somas de vetores com 2^n palavras : n=2,3,...,10

- Soma em software de vetores armazenados na memória do PS (-O0);
- Soma em software de vetores armazenados na memória do PS (-O3);
- Soma em software de vetores armazenados na memória da PL;
- Soma em hardware de vetores armazenados na memória da PL.



Avaliação

Latência

```
void timing_tests() {
   for (u32 i = 2; i < addr_bits; i ++) {
      len = 2 ** i;

      capture_start_t();
      add_vectors(addra, addrb, addrr, len);
      capture_end_t();

      time_diff = endt - startt;
      print(len, time_diff);
   }
}</pre>
```

Código: Função executada no host para capturar a latência do somador



Disparo do Acelerador

Metodologia

```
void nmp_add_vectors(XNMP nmp, u32 addra, u32 addrb, u32 addrr, u32 len) {
    Xil_Out32(nmp.base_addr + veca_addr_reg, addra);
    Xil Out32(nmp.base addr + vecb addr reg, addrb);
    Xil Out32(nmp.base addr + vecr addr reg. addrr);
    Xil_Out32(nmp.base_addr + vec_len_reg, len);
    Xil Out32 (nmp.base addr + op reg, add op);
    nmp_wait_for_completion(nmp);
    nmp set wait (nmp);
```

Código: Função executada no host para disparar e aquardar o somador



Recursos

Para avaliar o uso de recursos, o relatório de utilização da ferramenta Vivado foi considerado.






Validação do funcionamento

Aprovado em todos os testes de funcionamento.



Latência





Latência

Para todas as curvas, a descrição por y = ax + b tem $R \approx 1$. Tomando esta, temos

Operação	1	2	3
a_i/a_0	26	7.4	6.4

tal que,

- 0: Soma em hardware de vetores armazenados na memória da PL;
- 1: Soma em software de vetores armazenados na memória da PL;
- 2: Soma em software de vetores armazenados na memória do PS (-O0);
- 3: Soma em software de vetores armazenados na memória do PS (-O3).



Metodologia

Recursos

Resources *	Design Total	IP	% used for IP
Slice LUTs	980	318	32
Slice Registers	1192	430	36
Slice	442	147	33
LUT as Logic	974	318	33
LUT as Memory	6	0	0
Block RAM	6	4	67
BUFGCTRL	7	0	0

^{*} O projeto atual do IP exige síntese e implementação altamente orientadas a atender os critérios de temporização, evitando a otimização da área.





Conclusões

Introdução

O design proposto oferece escalabilidade superior às operações tradicionais, tendo aumento na latência por aumento no comprimento dos vetores inferior ao destas. Para vetores curtos, entretanto, as operações de preparação e disparo do acelerador levam a uma latência elevada. A troca entre consumo de recursos e redução de latência deve ser avaliada conforme aplicação, visto que esta não é desprezível nem impeditiva.



Próximos passos

- Aprimorar validação:
 - mais métricas;
 - métricas mais relevantes;
 - foco em consumo de energia.
- Acelerar outras operações:
 - Processamento de grafos;
 - Armazenamento e processamento de matrizes esparsas.



Referências



Introdução



David Money Harris and Sarah L. Harris.

Digital Design and Computer Architecture.

Morgan Kaufmann, 1 edition, 2007.



Juan Gómez-Luna, Izzat El Hajj, Ivan Fernandez, Christina Giannoula, Geraldo F. Oliveira, and Onur Mutlu.

Benchmarking a new paradigm: Experimental analysis and characterization of a real processing-in-memory system.

IEEE Access, 10:52565-52608, 2022.



AMD.

Alveo u55c data center accelerator cards data sheet.

https

//www.amd.com/pt/products/accelerators/alveo/u55c.html, 2021.



Xilinx.

Zynq-7000 soc data sheet.

https://www.xilinx.com/support/documentation/data_sheets/ds190-Zynq-7000-Overview.pdf, 2021.



