Disciplina: CIC 116394 – Organização e Arquitetura de Computadores – Turma A

Prof.: Marcus Vinicius Lamar

	Nome:	Matrícula:
--	-------	------------

Prova 2

1) (2.0) Na ISA do MIPS muitas das funções disponibilizadas são pseudo-instrução que o montador disponibiliza, traduzindo-as para um conjunto de instruções reais no momento da criação do código de máquina. Respeitando a convenção do uso dos registradores, implemente as seguintes pseudo-instruções.

a) (1.0) abs rt, rs # rt =abs(rs)
b) (1.0) addi.s ft, fs, imm # ft = fs+imm (imm número inteiro com sinal de 16 bits)
Dicas: instrução cvt.s.w fd, fs: converte um inteiro em fs em um ponto flutuante (precisão simples) em fd
Instrução mtc1 rs, ft: copia o conteúdo de rs para ft

- 2) (2.0) Defina *overflow*, apresente os requisitos do sistema de detecção (tabela verdade) e implemente o circuito lógico necessário a disponibilização do sinal *overflow* na ULA projetada em aula.
- 3) (2.0) Dado que a ULA do MIPS implementada em aula não possui a função XOR. Redesenhe os diagramas em blocos e defina os controles necessários para uma possível implementação, sem aumentar o número de bits de controle (4). Dica: Não é necessário manter a compatibilidade de código da operação com a instrução real do MIPS;
- 4) (2.0) Apresente as modificações necessárias no bloco operativo e no bloco controlador de modo a implementar a detecção e tratamento da exceção *operação não reconhecida*. Modifique a implementação da Unidade de Controle Multiciclo por Microprogramação de modo a incorporar esse controle de exceção.
- 5) (3.0) Considerando apenas os seguintes tempos de atraso dos blocos operativos de uma CPU MIPS:

Operação Lógica da ULA: 100ps Operação Aritmética da ULA: 150ps Leitura do Banco de Registradores: 50ps Escrita no Banco de Registradores: 70ps

Leitura da memória: 200ps Escrita na memória: 250ps

Considere o seguinte trecho de programa:

lw \$t0, 100(\$t1) lw \$t2, 104(\$t1) add \$t3, \$t0, \$t2 sub \$t4, \$t0, \$t2

beq \$t3, \$t4, LABEL1 #Considere a condição verdadeira

sw \$t3, 100(\$t1)

j LABEL2

LABEL1: sw \$t4, 100(\$t1)

j LABEL2

....


- a) (0.5) Qual o tempo de execução para uma implementação uniciclo do MIPS? Qual a maior frequência de clock utilizável?
- b) (0.5) Qual o tempo de execução para uma implementação multiciclo do MIPS? Qual a maior frequência de clock utilizável?
- c) (1.0) Para as duas implementações, em quais ciclos de clock a operação de adição é efetivamente calculada?
- d) (1.0) Reescreva o código otimizando-o.

BOA SORTE!!!

2006/2

2º frova - Gobarino 2006/2 TURMA A/B

1) a) abs vs, v+ => sit \$at, vt, \$ten #9x=1 v1co beg fat, \$ ZERO, POSITIO SUB Vt, STEND, VT Position OR YS, YX, \$ZERO #MOV VS VX b) addis Ft, Fs, inm => ORi fat, STERD, Imm # Lifat, imm mtc1 bat, Fx CVT.S.W Ft, Ft add. S Ft, Fs, Ft a) neg rx, rs => SUB rx, \$200, rs NOR \$at, 15, 15 addirt, sat, 1 b) muci ft, fg, imm => On; fat, \$ZENO, imm #lifat, imm mtc1 sat, Ft cut, S.W FT, Ft mol. G Ft, Fs, FI 2) over Flow: - (A7,0) + (B7,0) = R(0) (ALO)+(BLO)=R70 Situacol (A70)-(B<0) = R<0 Bin & B CONY SINGE (B70) = R70 Soma N 5013 >32 BIT 5 centy 05 =1 -> OVERFLOW over From 9 (as DG: Cappy so poster 155 1002 BIBIN DUENTION O 1 0 0 X 0 1 X 0 0 X 1 X



4) OVERFLOW & E EXSTANCED NOS REFINIDA ver civro: Fig. 5.39 @ 5.40 Mugance NG Hirstpreed + INCLUIR SINAIS DUERFION NA LANDOR - incluin SIMP. 5 cargaInT, escareGusa, escareSIC Reg cin remo Pornite Exercis Seg SOR SACI Excessão OVER FLOW Causaint -1 Escreve Causa ESCHOLL EPC INSTRUKAI cargaint=0 141 Recog ESCRIPE CAUSE ESCRUE EPC ROURITE ORL Exceal DRIPC=11 Eschele pc RES CTAL ParRice SAC1 SPCZ meno Experca LABRI ALUCTAL 509 PC reap PC ALU AND FETCH DISPATCH 1 EXTSHPT. Read 80 Add EXTENS MyGach 2 AJd MEM 1 ROOD AW seg LW2 WRITEMOR Fetch Fetch unite ALU SWZ REDRY 1 TW cope B 510 909 WRITE AW FeTCh EXECOL OUENFLOW OVERFLOS SUB 4 FETCH PC rainecog. NOTO 1 BERT PC Execcas Fetch 9013 SUB FETCL 13 ACUCOND. FETCH NOT ROPPOPT pispacth 1 - qualque suro experso pere aforian Pana de Proxime estado Artan & Controle Of Hora Overflow orafiou

OUFRF10w3

(ago (spirar: 0 sig se

Vai 10/ DVERLOW 3

5) The substitution of the a) Upiciclo: TiPO-R: 200+50+150+70 = 470ps LW; 200+50+150+200+70=670ps Sw: 700+50+150+250 = 650ps Beg: 200 + 50 + 150 = 400 ps 7 : 200 - 201 / 3 Freq. Clock = 1670ps = 1,492 GHZ Tendo MI executor 7 insmição: 7x670p = 4,69 h 5 b) Freq.clock = 200p = 4GHZ TENP Execuças: TIPO-R: 4 CICUS 9+5+4+4+3+4+3 = 28 CICLOS Lw: 5 cicles Con: 4 ciclos logo: tempo execução: 28x 750p = 765 309: 3 civis JP: 3012105 C) Uniciclo: NO 3ºcido MULTICICLO: NO 5+5+3=130 cicco 4 Buscat perop + exercice, d) LW \$t0,100 (5/1) -LW \$ to 100 (\$11) LW \$77, 104 (\$\$1) Lugtz, 104 (\$11) ADD \$13, 510, \$12 beg \$12, \$7500, LODELZ GW \$13, 510 872 Sw \$13, 100 (\$11) mov \$14,513 # OPENAGE 1 LAGEL2 1 LABEL2