Disciplina: CIC 116394 - Organização e Arquitetura de Computadores - Turma A

2019/1

Prof. Marcus Vinicius Lamar	Prof.	Marcus	Vinicius	Lamar
-----------------------------	-------	--------	----------	-------

d0 d1 /d2 d3 d4 d5 d6 d7 d8

Nome:	GABARITO	Matrícula: 19/001239

## Prova 2

1) (2.4) Mantendo a compatibilidade binária com a ISA RISC-V RV32IMF implemente as instruções abaixo nos processadores Uniciclo, Multiciclo e Pipeline vistos em aula, indicando nas folhas em anexo as modificações necessárias nos Caminhos de Dados e nos Blocos de Controle. Dicas: Se necessitar alteração na ULA explique-a na folha de almaço.

a)(1.2) mul t0, t1, t2

Você dispõe do seguinte módulo de multiplicação: A-

b) (1.2) uret

# PC=UEPC

2) (6.0) A detecção de exceções e interrupções é uma das partes mais complexas na construção de um processador, pois envolve um desvio não previsto no programa a uma rotina de tratamento desses efeitos.

Considere que o processador RISC-V possua um pino de ligação externa que, quando ativado '1', indique que o dispositivo externo (teclado) colocou um dado novo (código ASCII da tecla pressionada) em seu buffer (endereço 0xFF200004). O pino de interrupção fica ativado até que o processador indique ao dispositivo que efetuou a leitura do dado, quando então o dispositivo o desativa '0'.

- a) (1.0) Explique qual é a diferença conceitual entre exceção e interrupção.
- b) (3.0) Modifique adequadamente os Caminhos de Dados e os Blocos de Controle dos processadores Uniciclo, Multiciclo e Pipeline, nas folhas em anexo, de forma que, a cada vez que uma interrupção ocorrer: o endereço PC da instrução que iria ser executada seja salvo no registrador UEPC e a rotina de tratamento, cujo endereço já está no registrador UTVECT, seja chamada.
- c) (1.0) Crie uma rotina de tratamento de interrupção que coloque o valor ASCII da tecla pressionada no registrador a0, indique ao dispositivo que a leitura foi feita através do zeramento do conteúdo do endereço do buffer, e retorne ao programa principal. Dica: Considere que você dispõe da instrução uret (implementada no item 1.b).
- d) (1.0) Faça um programa principal que incremente continuamente um contador no registrador s0 e a cada vez que a tecla 'r' (ASCII 114) for pressionada reinicie esse contador do 0, pause a contagem pelo pressionamento da tecla 'p' (112) e continue a contagem pelo pressionamento da tecla 'c' (99).
- 3) (3.0) Considerando apenas os seguintes tempos dos elementos dos caminhos de dados originais vistos em aula e apresentados nos anexos (sem considerar as suas modificações das questões anteriores):
  - Tempo de acesso à memória de dados ou de instruções para leitura: 500ps
  - Tempo de acesso às memórias de dados para escrita: 250ps
  - $t_{pd}$  de qualquer operação da ULA: 200ps
  - $t_{pd}$  dos somadores de 32 bits: 100ps
  - $t_{co}$  de qualquer registrador (flip-flop): 50ps
  - $t_{su}$  de qualquer registrador (flip-flop): 25ps
  - $t_{pd}$  de qualquer decodificador e multiplexador: 20ps
  - $t_{pd}$  da unidade de geração de imediato: 20ps
  - $t_{pd}$  das unidades de controle/circuitos combinacionais: 20ps
  - $t_{pd}$  das portas AND e OR: 5ps

Dica: Reveja a estrutura interna do Banco de Registradores e do Controle Multiciclo.

PROC: addi a0, a0, 4, 3 600 lw t0,0(a0) 7380/40 sw t0,-4(a0)


Para a ISA reduzida de 9 instruções desenvolvida em aula, calcule: i) qual a máxima frequência de clock utilizável e ii) o tempo de execução do procedimento PROC com os argumentos a0=0x10010000 e a1=0x10010010, para os processadores:

- a) (1.0) Processador Uniciclo;
- b) (1.0) Processador Multiciclo;

c) (1.0) Processador Pipeline; onde todos os hazards são solucionados apenas com inserção de bolhas, o banco de registradores é escrito na borda de subida e o branch previsto como não tomado é avaliado no 2º ciclo.

Dica: Considere addi similar a add, bne similar a beqejalr similar a jal


3 Bolhas!



1) a) Exflicação da ULA 99. b) AUX UEPC, Reg UEPC, CONTROLE (3,9) 2) b) MUX UTVECT, ESCAVE VEPC, (11,0) MINT E MASK


MUL: 30 Precisa mubanga NA ULA.


Instrução	ALU Src	Mem 2Reg	Reg Write	Mem Read	Mem Write	Branch	ALUOp	EPC	ESURIE UEFC	INTER	MASK	BORUE
Tipo-R	0	0	1	0	0	0	10	0	0	0	X	0
lw	1	1	1	1	0	0	00	0	0	0	X	0
sw	1	Х	0	0	1	0	00	0	0	0	X	7)
beq	0	X	0	0	0	1	01	0	0	0	X	0
URET	X	X	0	0	0	×	XX	1	0	0	1	1
11NT=1	X	X	0	0	0	X	XΧ	0	1	1	0	1
	11											
	-											
1,217												



A interrupção é recomheciba na 1º Etapa

MUL; 55 precisa mugança ra ULA





IPT TOATADO PO ESTAGIO ID 498C DO ID & SALVONO DERC,

MULS SS PRECISA MUDANGA MAULA

1) 5) EXP. DA VLA (39)
b) MUX, REGULERC, CONTROLE (39)
2) b) MUX, ESGRUE VERC, CONTROLE (1,0)
MINT & MAGK,

Estásia			IF			ID ID			EX					
Estágio	IF.Flush	PCSrc	JEJE	MASK	MASK	ID.Flush	Ayery.	5-198 3	EX.Flush	ALUSrc	ALUOp		Ī	
Tipo R	0	00	0	×	0	0			0	0	10			
lw	0	00	0	X	0	0			0	1	00			
sw	0	00	0	X	Ð	0			0	1	00			
beq&=	1	01	0	X	0	0			0	х	xx			
beq&≠	0	00	0	X	0	0			0	х	xx			
URET	1	11	0.	1	1	0		1	0	×	××			
MINT=1	1	10	1	0	1	.0	1	- /	0	X	XX			
Aug 1						1007								141

Estágio		MEM	ALL BANK STAN	WB				
	MemRead	MemWrite	RegWrite	Mem2Reg				
Tipo R	0	0	1	0				
lw	1	0	1	1				
sw	0	1	0	х				
beq&=	0	0	0	х				
beq&≠	0	0	0	х				
URET	0	0	0	×				
ULET HINTER	0	0	0	X				

PROVA 2

GABARITO

1)


a) MUL to, 11, 12

to = LOW { tixte} [31:0]

OPCODE: TIPO-12 0x33

FUNCT3:000 FUNCT7:0000001

\*Modificações NA ULA: VARIAS POSSÍVEIS SOLUÇÕES



E

\* INCREMENTAL CONTROLE OF ULA PI recombocon FUNCTA EFUNCIZ do MUL E gener o copiso 1111

ASSIM D MULTICA TRUTOMATICAMENTE IMPLEMENTADO NOS

3 PROCESSAPONOS V NAS MECESSITANDO DE MENHUMA MODIFICAÇÃO

ADICIDMAL NOS CAMITHOS DE PAROS E BLOCOS JE CONTROLE

b) URET # PC = UERC OPCOPE: 273; 1110011 FUNCT3: 000 FUNCT7: 00000000 NGZ: 00010 NAS FO Mas


2) imennuPção Por HARDWARE

PROBLEMA: UMA VEZ ipertitiOADA/Perophecipa a SOCICITA
COI de DISPOSITIVO EXTERNO DEVEMOS IMICIAN A NOTIMA

DE TRATAMENTO DA INTERNUPÇÃO, MASCARANDO O PINO DE INTERDUPÇÃO

PAPA NÃO ENTRAR EM LOOP DO.

EXISTEN DIVERGAS SOLUCIOS.



A ROTIFA DE TRATAMENTO DE INTENDUPÇÃO REVE SE EXECUTADA

(OM MASK-O. AD SAIR DRLA DEVE-SE HOBÍTITAN MASK-T

L) POSSÍVEC SOLUÇÃO

TRETECÇÃO TERSOBILITA MASK-D TURRT THABILITA NOVAMENTE MASK-1

- a) Exce são > Everto lister no ao Processapor interrupção > Everto externo ao (eocessapor
- b) NAS Folhas
- C) INTERNOPCES/EXCECTO NOT DEVEN ALTERAN REJISTRAPANOS

1N7: Oddi SP, SP, -4

Sw to, O(SP)

Lix to, OXFF200004

W QU, O(to)

GW ZERD, O(to)

LW to, O(SP)

Addi SP, SP, 4

URET

d) Major: Lite, 114 # (y)
Lite, 112 # 18'
Lite, 99 # (c)

ZERAR: Li 50,0 LOOP: addi 50,50,1 veg 90, to, ZERAR beg 90, t1, PASSA y LOOP

PAUSA: reg ad, \$2, LOOP

JPAUSA

```
a) Uniciclo: irgipução MAIS Lenia
    T = tco + leiturg + MUX + MUX + tfp + Leiturg + MEMZRE; + EX
PC MEM inst BR DRIE VLA MEM DARDS MEMZRE; + EX
      T-50+500+20+20+20+200+500+20+25 = 1,335ns
      fmax = 749,06MHz/
   Programa: Executes. 4+4+4+1=17 instruções
           texec = IX(PIXT
                                     = 17 x 1 x 1,335 ms = 22,695 ns/
b) MULTICICIO: ETERA mais leita

T = $\frac{1}{CO} + \frac{1}{C} \rightarrow + \frac{1}{C} \righ
                                                                                                                                                                  CISIDITION DOUTYD
        T = 50 + 20 + 20 + 500 + 25
               = 615 05
                                                                                                                                             up Logo saile lo Joud Estavel
      AMAK-1,626 GHZ/
                                                                                                                                         48 cepsis de + 20 ps
         Programa: 4x(4+5+4+3)+3 = 67 Ciclos
                   texec = 67 x 615 ps = 41,20 ns //
  C) PIPELINE: ETAR MAIS LESTA
     T= FC + MEM + TEZO - 50+500+25=575 ps
fm4x - 1,739 GHZ / (0,00050).

Still (a) g sw bool g on gold g

Programa = 4x(1+3+1+3+1+1+1)-1+1+1 = 45 ciclos
```