


Universidade de Brasília

Departamento de Ciência da Computação

Aula 4 Arquiteturas de Processadores







Arquiteturas de Processadores

Principais arquiteturas hoje

ARMv7 (32 bits) e ARMv8 (64 bits)

x86 (32 bits) e EM64T (64 bits)

Vamos usar a arquitetura do processador RISC-V como exemplo de aplicação dos conceitos básicos em um projeto completo.

http://www.riscv.org



ISA não proprietária desenvolvida por uma comunidade.

Projeto iniciado em 2010 pela Universidade Califórnia - Berkeley. RISC-V Foundation fundada em 2015.

O RISC-V:

- Arquitetura nova, projetada para eficiência em desempenho e consumo
- Open ISA, não necessita de licenciamento (ARM, x86, EM64T,...)
- □ ISA básica RV32, RV64, RV128 e diversas extensões
- ☐ Ferramentas open source em desenvolvimento (gcc, simuladores, etc.)
- ☐ Chips e placas de desenvolvimento já disponíveis no mercado
- □ Apoiado por mais de 200 empresas. Excluindo Intel e ARM.







Arquiteturas RISC-V

RV32 – registradores de 32 bits

RV64 – registradores de 64 bits

RV128 – registradores de 128 bits

Tipo de instruções	Sufixo
ISA de inteiros	I
Instruções de Multiplicação e Divisão	M
Instruções atômicas (sincronização de memória)	A
Instruções de ponto flutuante (precisão simples)	F
Instruções de ponto flutuante (precisão dupla)	D
ISA Geral	IMAFD = G
Conjunto reduzido para sistemas embarcados	Е

Modo normal: Instruções com 32 bits de tamanho

Modo condensado: Instruções com 16 bits de tamanho

Modo expandido: Instruções com n×16 bits de tamanho (48,64,96,...)



Arquitetura RISC-V: Operandos

Local do operando	Exemplo	Com entários
Banco de 32 Registradores	x0, x1, x2,, x31	Local de acesso mais rápido a variáveis
Memória RAM	M[0], M[8], M[16],, M[2 ^N -8] M[0], M[4], M[8] ,, M[2 ^N -4] M[0], M[2], M[4] ,, M[2 ^N -2] M[0], M[1], M[2] ,, M[2 ^N -1]	double word (RV64) word, half-word byte
Acesso imediato	addi x5, x5, 123	Local de acesso mais rápido a constantes



Category	Instruction	Example	Mooning	Comments
Category		•	Meaning	
	Add	add x5, x6, x7	x5 = x6 + x7	Three register operands; add
		sub x5, x6, x7	x5 = x6 - x7	Three register operands; subtract
	Add immediate	addi x5, x6, 20	x5 = x6 + 20	Used to add constants
Sto Loa Loa Sto	Load doubleword	1d x5, 40(x6)	x5 = Memory[x6 + 40]	Doubleword from memory to register
	Store doubleword	sd x5, 40(x6)	Memory[x6 + 40] = x5	Doubleword from register to memory
	Load word	lw x5, 40(x6)	x5 = Memory[x6 + 40]	Word from memory to register
	Load word, unsigned	1wu x5, 40(x6)	x5 = Memory[x6 + 40]	Unsigned word from memory to registe
	Store word	sw x5, 40(x6)	Memory[x6 + 40] = x5	Word from register to memory
	Load halfword	1h x5, 40(x6)	x5 = Memory[x6 + 40]	Halfword from memory to register
Data transfer	Load halfword, unsigned	1hu x5, 40(x6)	x5 = Memory[x6 + 40]	Unsigned halfword from memory to register
	Store halfword	sh x5, 40(x6)	Memory[x6 + 40] = x5	Halfword from register to memory
	Load byte	1b x5, 40(x6)	x5 = Memory[x6 + 40]	Byte from memory to register
	Load byte, unsigned	1bu x5, 40(x6)	x5 = Memory[x6 + 40]	Byte unsigned from memory to register
	Store byte	sb x5, 40(x6)	Memory[x6 + 40] = x5	Byte from register to memory
	Load reserved	1r.d x5, (x6)	x5 = Memory[x6]	Load; 1st half of atomic swap
	Store conditional	sc.d x7, x5, (x6)	Memory[x6] = x5; $x7 = 0/1$	Store; 2nd half of atomic swap
I	Load upper immediate	lui x5, 0x12345	x5 = 0x12345000	Loads 20-bit constant shifted left 12 bits
	And	and x5, x6, x7	x5 = x6 & x7	Three reg. operands; bit-by-bit AND
	Inclusive or	or x5, x6, x8	$x5 = x6 \mid x8$	Three reg. operands; bit-by-bit OR
	Exclusive or	xor x5, x6, x9	$x5 = x6 ^ x9$	Three reg. operands; bit-by-bit XOR
Logical	And immediate	andi x5, x6, 20	x5 = x6 & 20	Bit-by-bit AND reg. with constant
	Inclusive or immediate	ori x5, x6, 20	x5 = x6 20	Bit-by-bit OR reg. with constant
	Exclusive or immediate	xori x5, x6, 20	$x5 = x6 ^ 20$	Bit-by-bit XOR reg. with constant
_	Shift left logical	s11 x5, x6, x7	x5 = x6 << x7	Shift left by register
	Shift right logical	srl x5, x6, x7	$x5 = x6 \gg x7$	Shift right by register
	Shift right arithmetic	sra x5, x6, x7	$x5 = x6 \gg x7$	Arithmetic shift right by register
Shift	Shift left logical immediate	slli x5, x6, 3	x5 = x6 << 3	Shift left by immediate
	Shift right logical immediate	srli x5, x6, 3	x5 = x6 >> 3	Shift right by immediate
	Shift right arithmetic immediate	srai x5, x6, 3	x5 = x6 >> 3	Arithmetic shift right by immediate
Branch Branch Branch Branch Branch Branch Branch	Branch if equal	beq x5, x6, 100	if (x5 == x6) go to PC+100	PC-relative branch if registers equal
	Branch if not equal	bne x5, x6, 100	if (x5 != x6) go to PC+100	PC-relative branch if registers not equa
	Branch if less than	blt x5, x6, 100	if (x5 < x6) go to PC+100	PC-relative branch if registers less
	Branch if greater or equal	bge x5, x6, 100	if (x5 >= x6) go to PC+100	PC-relative branch if registers greater or equal
	Branch if less, unsigned	bltu x5, x6, 100	if (x5 < x6) go to PC+100	PC-relative branch if registers less, unsigned
	Branch if greater or equal, unsigned	bgeu x5, x6, 100	if (x5 \geq = x6) go to PC+100	PC-relative branch if registers greater or equal, unsigned
Unconditional	Jump and link	jal x1, 100	x1 = PC+4; go to PC+100	PC-relative procedure call
branch	Jump and link register	jalr x1, 100(x5)	x1 = PC+4; go to $x5+100$	Procedure return; indirect call

Cuidar pois o Patterson usa a RV64 na 1ª Edição do livro e RV32 na 2ª Edição

O Rars14 é RV32

O Rars15 pode executar RV32 ou RV64




Banco com 32 registradores RV32: 32 bits cada um RV64: 64 bits cada um Todos os registradores são fisicamente iguais (exceção x0). Logo: Convenção é o uso sugerido para fins de padronização

- x0 (zero): valor constante 0
- x1 (ra): endereço de retorno (return address)
- x2 (sp): ponteiro da pilha (stack pointer)
- x3 (gp): ponteiro global (global pointer)
- x4 (tp): ponteiro de thread (thread pointer)
- x5~x7 (t0~t2): registradores temporários
- x8 (s0/fp): registrador salvo ou ponteiro de frame (frame pointer)
- x9 (s1): registrador salvo
- x10~x11 (a0~a1): argumentos/resultados de funções
- x12~x17(a2~a7): argumentos de funções
- x18~x27(s2~s11): registradores salvos
- x28~x31(t3~t6): registradores temporários



Chamada de Procedimentos

...Convenção do uso dos Registradores




Registradores não-preservados: a0~a7, t0~t6

Registradores preservados: ra, sp, gp, tp, s0~s11



Dado
8 bits
8 bits

- Grande array unidimensional
- "Byte addressing" significa que um endereço aponta para um byte na memória
 - □ Double Word: 64 bits → 8 endereços
 - □ Word: 32 bits \rightarrow 4 endereços
 - □ Half Word: 16 bits → 2 endereços
 - □ Byte: 8 bits → 1 endereço.



Processador:

□ 32 bits: N=32

□ 64 bits: N=36, 40, 48, ..., 64



Ordenamento de Bytes (Byte Order- Endianness)

Número de 32 bits: 0x12345678

como é armazenado na memória no endereço 0 ?

Big-Endian MSB primeiro

Endereço	Dado
0	0x12
1	0x34
2	0x56
3	0x78
4	

Ex.: IBM 360/370, Motorola 68000, AVR 32, HP PA, MIPS32, MIPS64

Little-Endian LSB primeiro

Endereço	Dado
0	0x78
1	0x56
2	0x34
3	0x12
4	

Ex.: x86, EM64T, Z80, 8051, Vax, DEC Alpha, Atmel AVR, RISC-V(preferencial)



Arquitetura Load / Store

- Processadores RISC
- Apenas as instruções *load* e *store* têm acesso à memória.
- As outras instruções operam apenas com registradores.
- Modo básico de definição de um endereço da memória:

offset (**register**) endereço = registrador + offset

Outras formas podem ser permitidas pelo programa montador (Assembler) ou pelo próprio processador (ISA). Ex.: ISA ARM



Princípios básicos de projeto de uma ISA

Utilizado no projeto das ISAs MIPS e RISC-V:

- Simplicidade favorece regularidade.
- Menor significa mais rápido.
- Bons projetos exigem bons compromissos.

Objetivos de projeto de uma ISA:

maximizar o desempenho, minimizar o custo, reduzir o tempo de projeto.



Arquitetura RISC-V

Instruções aritméticas

- Instruções tipo-R: 3 operandos regulares
- A ordem dos operandos é fixa: Destino, Origem 1, Origem 2

Exemplos:

Código C: int a,b,c;

a = b + c;

Código RISC-V: add s0, s1, s2

Registradores são associados às variáveis pelo compilador

Código C: int f,g,h,i,j;

f=(g+h) - (i+j);

Código RISC-V: add t0,s1,s2

add t1, s3, s4

sub s0, t0, t1



Arquitetura RV32I

Instruções de acesso à memória

Instruções: LOAD STORE

Exemplos:

word: lw s0,16(t0) sw s0,16(t0)

half-word: lh s0,16(t0) sh s0,16(t0)

byte: lb s0,16(t0) sb s0,16(t0)

- Variáveis em C são armazenadas na memória RAM!
- Exemplo:

Código C: int h, A[100];

A[12] = h + A[8];

Código RV32I: lw t0,32(s1)

add t0, s0, t0

sw t0,48(s1)



Arquiteturas RISC-V

Instruções com operando Imediato

- Instruções tipo-I: Imediato
- É comum a operação com constantes, logo agilize!
- Exemplo:

Código C: int a,b;

b++;

a=b-37;

Código RISC-V: addi s1,s1,1

addi s0, s1, -37

Obs.: Nesta arquitetura não existe subi!



Exemplo de procedimento – RV32I

Compilar o código:

```
swap(int v[], int k)
      int temp;
      temp = v[k];
     v[k] = v[k+1];
     v[k+1] = temp;
swap:
   slli t0,a1,2 # calcula o offset em bytes
   add t0, t0, a0
                    # calcula o endereço em bytes
   lw t1,0(t0) # lê o valor v[k]
   1 \text{w} + 1 \text{e} + 2 \text{v} + 4 \text{v} + 1 \text{e}
   sw t2,0(t0) # escreve em v[k]
   sw t1,4(t0) \# escreve em v[k+1]
   jalr zero, ra, 0 # retorna da função
```