

Ministério da Educação UNIVERSIDADE DE BRASÍLIA Instituto de Ciências Exatas Dep. Ciências da Computação

Disciplina: CIC 116394 – Organização e Arquitetura de Computadores – Turma A

2008/1

Prof. Marcus Vinicius Lamar

d0 d1 / d2 d3 d4 d5 d6

	0	. 1	
Nome:	VABA	MIN	

Matrícula:

Prova 2

1) (6.0) Na implementação MIPS uniciclo simplificada desenvolvida durante o curso várias instruções bastante úteis estão ausentes. Mantendo a compatibilidade do código em linguagem de máquina à ISA MIPS para cada instrução abaixo:

1.1) modifique adequadamente o caminho de dados no verso desta folha;

1.2) modifique adequadamente a unidade de controle.

a)(1,0) div \$rs,\$rt

Lo=R[rs]/R[rt] Hi=R[rs]%R[rt]

b)(1,0) mfhi \$rd

R[rd]=Hi

c)(2,0) bgezal \$rs, LABEL

se R[rs]>=0 então vai para LABEL e armazena endereço de retorno em \$ra considere opcode=0x15 e rt=0x00

d)(2,0) pop \$rd

Retira valor da pilha e coloca em \$rd, e atualiza o topo (\$sp) considere opcode=0x00 funct=0x1d rs=0x00 e rt=0x00

2) (5.0) Considerando apenas os seguintes tempos de atraso do bloco operativo de uma CPU MIPS:

Operação Lógica com a ULA (and,or): 200ps

Operação Aritmética com a ULA (add, sub, slt): 250ps

Leitura do Banco de Registradores: 100ps Escrita no Banco de Registradores: 150ps

Leitura da memória: 400ps Escrita na memória: 600ps

Com relação ao seguinte procedimento (PROC) em assembly MIPS, chamado com argumento \$a0=d2+d3:

```
1
         PROC: and $t0,$zero,$zero
                  IN $t4,100($fp) #$t4 = 1 } HARAD DADOS : FORWARD +1 ROTHA

sub $t1,$a0,$t4
beq $t1,$t4, OUT
div $a0,$t1

The RAMP CONTROLE, EVENSA, & Bolhas
2
3
         LOOP:
4
5
                  mfhi $t2
bne $t2,$zero, OUT2 } Hazero vertvoil, Previou 250 Mas
6
7
                  add $t0,$t0,$t4
8
9
         OUT2: sub $t1,$t1,$t4
                                   7 Hatens corrore I Bolla
10
                  ILOOP
         OUT:
                  slt $v0,$t0,$t4
                                    + Hazaro Currore, 1 Botha
11
12
                  sub $t0,$t0,$t4
13
                  add $t2,$t1,$t3
14
```

Responda as questões abaixo especificando como as instruções não implementadas em aula foram consideradas em cada caso: a)(0,5)Para uma implementação uniciclo, qual será a maior frequência de clock utilizável? Qual o tempo de execução deste procedimento neste caso?

b)(0,5)Para uma implementação multiciclo, qual será a maior frequência de clock utilizável? Qual o tempo de execução deste procedimento neste caso?


c)(0,5)Para uma implementação com pipeline ideal, isto é, ignorando hazards, stalls e latência, qual será a maior frequência de clock utilizável? Qual o tempo de execução deste procedimento neste caso?

d)(1,0)Considerando o pipeline de 5 estágios visto em aula, onde o beq sem previsão é avaliado no 3º ciclo e o jump necessita 2 ciclos. Identifique e classifique os hazards que ocorrem neste procedimento. Como eles podem ser resolvidos sem alteração no programa? (Resposta nesta folha!)

e)(1,0)Qual o tempo de execução, se os hazards forem tratados eficientemente com forwarding e/ou bolhas? Defina o tipo de previsão mais adequado ao beq e ao bne neste programa. Considere que os registradores a serem escritos podem ser lidos no mesmo ciclo que serão escritos e os branches avaliados no 2º ciclo.

f)(1,5)Para os tempos dos elementos funcionais do caminho de dados definidos acima projete um workload (com instruções lógicas, aritméticas, loads, stores, branches e jumps) para o qual as implementações uniciclo e multiciclo tenham o mesmo desempenho. Que conclusões você tira?

Boa Sorte!!!



C) BGEZAC GMS, LARE C

SIMILES MENTE AVACIA D BIT [31] DO NS

LYSE FOR DE PONGUE P 30

CSCIONE (C+Y -> GYCA (31)) OSCIUNE BGEZAC

ANDM EGENEME (P) - D

ECOND NES

4.000.000.000				
	d) POP grd: 7 les \$9P	7- 240 - 5		
	-> Ler Rd = MEM (ASP)			
	Haculan JSP+4 > \$5P			
	1030 precisa un \$58, e apparent en \$58 e en			
	RX NO MESMO CICIO de CROCK.			
	Arthon & Bonso el reg 1/ esalver em 2 regs			
	NO MOGNO CICIO			
	es alve rog 1 rescreve reg 2			
	Lescrese (e)			
100	g wing 1	per leimal		
	poeitina 2	92		
	rd & ESCNITA 1	to Daso reinhor		
	maskg 00 32 000 escrita1	32		
1	29 7 EGONA 2			
	94109 1 2000 EGATOR 2			
1000				
	is a the report of the second			
	0650130			
	Opsi. Azerando da instruca of the	Frs=29 Facicionia tree		
	como mas é o case frecisari	08 ALU		
	LE \$58	000		
	and a contract	il pa penintsp		
	(25:21) - 3 ROYUTAGS	- o Franco		
_	L Pof1 Depo-	1 MEM		
		L-P0/2		
Sm3 Control				
_				
	2 Earl 189 245 8-9 (2)			
-	SIND COURTE BURELLA O PORT CALL BUILD ON			
_	The second of th			

