

2. Prova - Gabellini 2006/2
TUMMA A/B

1) a) abs rs, rt \Rightarrow `slt $at, rt, $zero` #qt=1 r/c0
`beq $at, $zero, positivo`
`sub rt, $zero, rt`
 Positivo: `or rs, rt, $zero` #mov rs, rt

b) addi.s Ft, Fs, imm \Rightarrow `ori $at, $zero, imm` #Li \$at, imm
`mtcl $at, Ft`
`cvt.s.w Ft, Ft`
`add.s Ft, Fs, Ft`

a) neg rt, rs \Rightarrow `sub rt, $zero, rs` | `nor $at, rs, rs`
`addi rt, $at, 1`

b) multl Ft, Fs, imm \Rightarrow `ori $at, $zero, imm` #Li \$at, imm
`mtcl $at, Ft`
`cvt.s.w Ft, Ft`
`mul.s Ft, Fs, Ft`

2) overflow: -
 (A > 0) + (B > 0) = R < 0 (1)
 (A < 0) + (B < 0) = R > 0 (2)
 (A > 0) - (B < 0) = R < 0 (3)
 (A < 0) - (B > 0) = R > 0 (4)

Binu ^{sign} a ^{sign} b ^{carry} ^{sign} result

↓ ↓ ↓ ↓ ↓
 overflow → overflow


(5) soma ou sub > 32 bits
 carry out = 1

5 cases:


sign a	sign b	Binu	carry	sign result	overflow
0	0	0	X	1	1
1	1	0	X	0	1
0	1	1	X	1	1
1	0	1	X	0	1
X	X	X	1	X	1

Projeto

$$\text{OVERFLOW} = \text{CARRY} + \bar{S}_A \cdot \bar{S}_B \cdot \bar{B}_i \cdot S_R + S_A \cdot S_B \cdot \bar{B}_i \cdot \bar{S}_R + \\ + \bar{S}_A \cdot S_B \cdot B_i \cdot S_R + S_A \cdot \bar{S}_B \cdot B_i \cdot \bar{S}_R$$



3)



operações implementadas

AND 0000

OR 0001

SOMA 0010

SUB 0110

SLT 0111

NOR 1100

VARIAS POSSIVEIS
SOLUÇÕES

→ Bloqueio do CARRYIN

escolho 1111 → XOR

Logo BIT AIN → SELECIONA

Saída 3

4) OVERFLOW: é instrução não definida
 no livro: Fig. 5.39 e 5.40

mudança na instrução


- incluir sinais OVERFLOW na LINHA
- incluir S.M.P.3 causaint, escreve causa, escreve EPC

alu con	SAC1	SRC2	reg con	MEMO	PC write	EXECÃO	seq
---------	------	------	---------	------	----------	--------	-----

EXRESSÃO	OVERFLOW	causaint = 1 Escreve causa Escreve EPC					
	instrução não recon.	causaint = 0 Escreve causa Escreve EPC					
PC write ou	EXECÃO	ori PC = 11 Escreve PC					

LABEL	ALU CON	SAC1	SRC2	REG CON	MEMO	PC write	EXECÃO	seq
FETCH	ADD	PC	4		read PC	ALU		seq
	ADD	PC	EXTENT	Read				Dispatch 1
MEM1	ADD	A	EXTENT					Dispatch 2
LW2					read ALU			seq
				WRITE MR				Fetch
SW2					write ALU			Fetch
REFORM1	FUNCODE	A	B	WRITE ALU				seq
								FETCH
OVERFLOW3	SUB	PC	4			EXECÃO	OVERFLOW	FETCH
NOT RECOG1	SUB	PC	4			EXECÃO	instrução não recon.	Fetch
BEQ1	SUB	A	B				ALU COND.	Fetch
JUMP1							JUMP APP	Fetch

DISPATCH 1 → qualquer outro endereço deve apontar para "NOT RECOG1"
 Atenção a CONTROLE DE PRÓXIMO ESTADO



5)

a) uniciclo:

$$\text{tipo-r: } 200 + 50 + 150 + 70 = 470 \text{ ps}$$

$$\text{lw: } 200 + 50 + 150 + 200 + 70 = 670 \text{ ps}$$

$$\text{sw: } 200 + 50 + 150 + 250 = 650 \text{ ps}$$

$$\text{beq: } 200 + 50 + 150 = 400 \text{ ps}$$

$$\text{j: } 200 = 200 \text{ ps}$$

$$\text{freq. clock} = \frac{1}{670 \text{ ps}} = 1,492 \text{ GHz}$$

$$\text{tempo de execucao 7 instrucoes: } 7 \times 670 \text{ p} = 4,69 \text{ ns}$$

b) $\text{freq. clock} = \frac{1}{250 \text{ p}} = 4 \text{ GHz}$

tempo execucao:

total:

tipo-r: 4 ciclos

$$5 + 5 + 4 + 4 + 3 + 4 + 3 = 28 \text{ ciclos}$$

lw: 5 ciclos

sw: 4 ciclos

loop: tempo execucao:

beq: 3 ciclos

$$28 \times 250 \text{ p} = 7 \text{ ns}$$

jp: 3 ciclos

c) uniciclo: NO 3º ciclo

MULTI ciclo: NO $5 + 5 + 3 = 13^\circ$ ciclo

↳ Busca + decod + execucao

d) lw \$t0, 100(\$t1)

lw \$t2, 104(\$t1)

add \$t3, \$t0, \$t2

sw \$t3, 100(\$t1)

mov \$t4, \$t3 #opcional

j LABEL2

lw \$t0, 100(\$t1)

lw \$t2, 104(\$t1)

beq \$t2, \$zero, LABEL2

add \$t3, \$t0, \$t2

sw \$t3, 100(\$t1)

j LABEL2