



OAC-B
 Prova 2
 Gabarito

①

② jal LABEL




Caminho de dados:



Registrador de escrita pode receber também o valor 31 (\$ra).
 Os dados de escrita no banco de registradores podem vir
 também do PC. Reg Dst e MemparaReg possuem 2 bits.

Maquina 4 estados:



O conteúdo do PC é escrito em \$31 (\$ra). O PC recebe
 o endereço de jump.

⑥ jr \$rs


00	rs	0	8
opcode	5	15	funct

Operações tipo-R. Devemos modificar o controle da ULA para responder ao campo funct=8. Desta maneira, adicionamos a seguinte linha à tabela verdade do controle da ULA

OpALU	funct	AluOp	✓
1 0	0 0 1 0 0 0	0 1 1	

onde 011 é um código arbitrário que fará a ULA dar como saída o primeiro operando (A).

Máquina de estados:



Na finalização de operação tipo-R, o resultado deve ser escrito no PC, não no banco de registradores. É necessário que a unidade de controle reconheça o campo funct.

⑦ sll \$rd, \$rt, shamt
srl \$rd, \$rt, shamt

0x0	rs	rt	rd	shamt	0
0x0	rs	rt	rd	shamt	4
opcode	5	5	5	5	funct

Operações tipo-R. Devemos modificar o controle da ULA para realizar a operação correta para funct=0 e funct=4. Desta maneira, adicionamos as seguintes linhas à tabela verdade da ULA.


OpALU	funct	AluOp	✓
1 0	0 0 0 0 0 0	1 0 0	
1 0	0 0 0 1 0 0	1 0 1	

Onde 100 e 101 são códigos arbitrários para que a ULA realize, respectivamente, shift à esquerda e à direita no seu segundo operando (B), baseado no campo shamt da instrução, que deve ser uma entrada da ULA. Não há mudança na máquina de estados. ✓✓

③ bne \$rs, \$rt, label

5	rs	rt	offset
opale 5	5		16

Caminho de dados



Um novo sinal de controle, InverteCond, é usado para negar o sinal zero da UCLA neste processo

Máquina de estados

② → ① (Op = BNE)

Orig ALU = 1
Orig BALU = 00
Op ALU = 01
Enviar PC Cond
Orig PC = 01
InverteCond = 1

Na etapa de conclusão do desvio, basta ativar o sinal de inverter condição


② addi \$rt, \$rs, imm
andi \$rt, \$rs, imm
ori \$rt, \$rs, imm

0x8	rs	rt	imm
0xc	rs	rt	imm
0xd	rs	rt	imm


Devemos modificar o controle da UCLA, adicionando 1 bit ao sinal OpALU e adicionando os seguintes bits a uma Tabela Verdade

	OpALU			func	AltdOp
addi	1	0	0	x	000
andi	1	0	1	x	000
ori	1	1	0	x	001

Máquina de Estados



Cada operação tem um estado diferente para o terceiro estado, mas todos gravam igualmente no banco de registradores no final.



(2) 1 Lw \$s0, 10(\$fp) #s0=13	5	5	5	
2 Lw \$s1, 14(\$fp) #s1=8	5	1	1	
3 add \$t0, \$s0, \$s1 #t0=21	4	L+2	1+1	
4 Lw \$s2, 18(\$fp) #s2=3	5	L	L	
5 sub \$t0, \$t0, \$s2 #t0=18	4	1+2	1+L	
6 slt \$t1, \$t0, \$zero #t1=0	4	L+2	L	
7 beg \$t1, \$zero, Loop # V	3	2+1+3	L+1	
8 sub \$t0, \$t0, \$s2 t0=15	4	1	1	
9 slt \$t1, \$t0, \$zero t1=0	4	1+2	L	
10 beg V	3	2+1+3	L+1	
11 sub t0=12	4	1	1	
12 slt t1=0	4	1+2	1	
13 beg V	3	2+1+3	1+1	
14 sub t0=9	4	1	1	
15 slt t1=0	4	1+2	1	
16 beg V	3	2+1+3	1+1	
17 sub t0=6	4	1	1	
18 slt t1=0	4	1+2	1	
19 beg V	3	2+1+3	1+1	
20 sub t0=3	4	1	1	
21 slt t1=0	4	1+2	1	
22 beg V	3	2+1+3	1+1	
23 sub t0=0	4	1	1	
24 slt t1=0	4	1+2	1	
25 beg V	3	2+1+3	1+1	
26 sub t=-3	4	1	1	
27 slt \$t1, \$t0, \$zero t1=1	4	1+2	1	
28 beg F	3	2+1+3	1 - Register corrupt!	
29 j MAIS	3	1+L	1+1	
30 or \$t1, \$s3, \$s5 ?	4	1	1	

a) Unificado:

$$IF + ID + EX + MEM + WB$$

$$lw: 210 + 30 + 120 + 210 + 70 = 640ps$$

$$sw: 210 + 30 + 120 + 240 + 0 = 600ps$$

$$R: 210 + 30 + 120 + 0 + 70 = 430ps$$

Como todas as instruções levam o mesmo tempo para ser executadas, temos que o ciclo de clock é 640p

$$t_{ex} = 30 \cdot 640 = 19200ps = 19,2ms$$

b) Maior etapa: escreve na memória com 240ps

Portanto, este é o novo ciclo de clock

Todas as etapas levam 1 ciclo de clock para ser executadas.

Portanto

$$T_{ex} = 14 \cdot 240ps = 2760ps = 2,76ms$$

c) Maior etapa: escreve na memória com 240ps

Portanto, este é o novo ciclo de clock

Idealmente, temos a noção de 1 instrução por ciclo, mas a latência. Portanto:

$$t_{ex} = (30 + 4) \cdot 240ps = 8160ps = 8,16ms$$

d) linha 3: hazard de dados, leitura de \$S1. Resolvido com 1 bolha e forwarding da etapa MEM de lw para EX de add

linha 5: hazard de dados, leitura de \$2 na linha 4. Resolvido com 1 bolha e forwarding da etapa MEM de lw para EX de sub. Só ocorre na primeira execução da linha

linha 6: hazard de dados, cálculo de \$t0 na linha 5. Resolvido com forwarding da etapa MEM de sub

linha 7: hazard de dados, cálculo de \$t1 na linha 6. Resolvido com forwarding da etapa MEM de slt

hazard de controle: desvio. Resolvido com previsão de desvio, e inserção de uma bolha, com a previsão este erro é calculado do desvio realizado na segunda etapa

linha 8: jump: insere 1 bolha

e) Com inserção de bolhas, leva 34 ciclos para executar como o c. b. dura 240 ps:

$$t_{ex1} = 34 \cdot 240 = 8160 \text{ ps} = 8,16 \text{ ns} \quad \checkmark \checkmark$$

Com redução de hazards, leva 44 ciclos

$$t_{ex2} = 44 \cdot 240 = 10560 \text{ ps} = 10,56 \text{ ns} \quad \checkmark \checkmark$$

B) Sim é possível da seguinte maneira, por exemplo

lw s0, 10(fp)

lw s1, 14(fp)

lw s2, 18(fp) ✓

add t0, s0, s1

Loop: sub t0, t0, s2

slt t1, t0, zero

beq t1, zero ✓

or t1, s3, s5

Por isso devido ao lw não eliminado, além da economia de um jump. Portanto, o código executado em 44 ciclos, ou ✓✓


$$t_{ex} = 44 \cdot 240 = 10560 \text{ ps} = 10,56 \text{ ns}$$

g) Uniciclo: 640 ps

Multiciclo: entre 720 ps e 1200 ps ✓

Pipeline: 1200 ps

Porque o pipeline executa instruções paralelamente, tendo uma razão de 1 instrução por ciclo, idealmente. Como o ciclo do pipeline dura menos de metade do tempo do ciclo da arq. uniciclo, o tempo de execução tende a ser menor, apesar da aparente contradição ✓



O endereço de jump para a ser uma das entradas próximas do PC junto com o endereço de destino e PC+4. A unidade de controle gera um sinal extra para apagar a instrução que foi estava no pipeline, da mesma maneira que a unidade de detecção de hazards faz.