



Nome: _____ Matrícula: _____

Prova 2

1) (2.0) Na ISA do MIPS muitas das funções disponibilizadas são pseudo-instrução que o montador disponibiliza, traduzindo-as para um conjunto de instruções reais no momento da criação do código de máquina. Respeitando a convenção do uso dos registradores, implemente as seguintes pseudo-instruções.

a) (1.0) `abs rt, rs` `# rt = abs(rs)`

b) (1.0) `addi.s ft, fs, imm` `# ft = fs+imm` (imm número inteiro com sinal de 16 bits)

Dicas: instrução `cvt.s.w fd, fs` : converte um inteiro em fs em um ponto flutuante (precisão simples) em fd

Instrução `mtc1 rs, ft` : copia o conteúdo de rs para ft

2) (2.0) Defina *overflow*, apresente os requisitos do sistema de detecção (tabela verdade) e implemente o circuito lógico necessário a disponibilização do sinal *overflow* na ULA projetada em aula.

3) (2.0) Dado que a ULA do MIPS implementada em aula não possui a função XOR. Redesenhe os diagramas em blocos e defina os controles necessários para uma possível implementação, sem aumentar o número de bits de controle (4).

Dica: Não é necessário manter a compatibilidade de código da operação com a instrução real do MIPS;

4) (2.0) Apresente as modificações necessárias no bloco operativo e no bloco controlador de modo a implementar a detecção e tratamento da exceção *operação não reconhecida*. Modifique a implementação da Unidade de Controle Multiciclo por Microprogramação de modo a incorporar esse controle de exceção.

5) (3.0) Considerando apenas os seguintes tempos de atraso dos blocos operativos de uma CPU MIPS:

Operação Lógica da ULA: 100ps

Operação Aritmética da ULA: 150ps

Leitura do Banco de Registradores: 50ps

Escrita no Banco de Registradores: 70ps

Leitura da memória: 200ps

Escrita na memória: 250ps

Considere o seguinte trecho de programa:

```
...  
lw $t0, 100($t1)  
lw $t2, 104($t1)  
add $t3, $t0, $t2  
sub $t4, $t0, $t2  
beq $t3, $t4, LABEL1    #Considere a condição verdadeira  
sw $t3, 100($t1)  
j LABEL2  
LABEL1:    sw $t4, 100($t1)  
          j LABEL2  
....
```

- a) (0.5) Qual o tempo de execução para uma implementação uniciclo do MIPS? Qual a maior frequência de clock utilizável?
- b) (0.5) Qual o tempo de execução para uma implementação multiciclo do MIPS? Qual a maior frequência de clock utilizável?
- c) (1.0) Para as duas implementações, em quais ciclos de clock a operação de adição é efetivamente calculada?
- d) (1.0) Reescreva o código otimizando-o.

BOA SORTE!!!

2. Prova - Gabellini 2006/2
TUMMA A/B

1) a) abs vs, vt \Rightarrow `slt $at, vt, $zero` #qt=1 vlt0
`beg $at, $zero, positivo`
`sub vt, $zero, vt`
 Positivo: `or vs, vt, $zero` #mov vs, vt

b) addi.s Ft, Fs, imm \Rightarrow `ori $at, $zero, imm` #Li \$at, imm
`mtcl $at, Ft`
`cvt.s.w Ft, Ft`
`add.s Ft, Fs, Ft`

a) neg vt, rs \Rightarrow `sub vt, $zero, rs` | `nor $at, rs, rs`
`addi vt, $at, 1`

b) mult; Ft, Fs, imm \Rightarrow `ori $at, $zero, imm` #Li \$at, imm
`mtcl $at, Ft`
`cvt.s.w Ft, Ft`
`mul.s Ft, Fs, Ft`

2) overflow: -
 (A > 0) + (B > 0) = R < 0 (1)
 (A < 0) + (B < 0) = R > 0 (2)
 (A > 0) - (B < 0) = R < 0 (3)
 (A < 0) - (B > 0) = R > 0 (4)

Binu ^{sign} a ^{sign} b ^{carry} ^{sign} result

↓ ↓ ↓ ↓ ↓
 overflow → overflow


(5) soma ou sub > 32 bits
 carry out = 1

5 casos:


sign a	sign b	Binu	carry	sign result	overflow
0	0	0	X	1	1
1	1	0	X	0	1
0	1	1	X	1	1
1	0	1	X	0	1
X	X	X	1	X	1

Projeto

$$\text{OVERFLOW} = \text{CARRY} + \bar{S}_A \cdot \bar{S}_B \cdot \bar{B}_i \cdot S_R + S_A \cdot S_B \cdot \bar{B}_i \cdot \bar{S}_R + \\ + \bar{S}_A \cdot S_B \cdot B_i \cdot S_R + S_A \cdot \bar{S}_B \cdot B_i \cdot \bar{S}_R$$



3)



operações implementadas

AND 0000

OR 0001

SOMA 0010

SUB 0110

SLT 0111

NOR 1100

VARIAS POSSIVEIS
SOLUÇÕES

→ Bloqueio do CARRYin

escolho 1111 → XOR

Logo BIT AIN → SELECIONA

Saída 3

4) OVERFLOW: é instrução não definida
 no livro: Fig. 5.39 e 5.40

mudança na instrução


- incluir sinais OVERFLOW na LINHA
- incluir S.M.P.3 causaint, escreve causa, escreve EPC

alu con	SAC1	SRC2	reg con	MEMO	PC write	EXECÃO	seq
---------	------	------	---------	------	----------	--------	-----

EXRESSÃO	OVERFLOW	causaint = 1 escreve causa escreve EPC					
	instrução não recon.	causaint = 0 escreve causa escreve EPC					
PC write ou	EXECÃO	ori PC = 11 escreve PC					

LABEL	ALU CON	SAC1	SRC2	REG CON	MEMO	PC write	EXECÃO	seq
FETCH	ADD	PC	4		read PC	ALU		seq
	ADD	PC	EXTENT	Read				dispatch 1
MEM1	ADD	A	EXTENT					dispatch 2
LW2					read ALU			seq
				WRITE MR				Fetch
SW2					write ALU			Fetch
REFORM1	FUNCODE	A	B	WRITE ALU				seq
								Fetch
OVERFLOW3	SUB	PC	4			EXECÃO	OVERFLOW	Fetch
NOT RECOG1	SUB	PC	4			EXECÃO	instrução não recon.	Fetch
BEQ1	SUB	A	B				ALU COND.	Fetch
JUMP1							JUMP APP	Fetch

DISPATCH 1 → qualquer outro endereço deve apontar para "NOT RECOG1"
 Atenção a controle de próximo estado



5)

a) uniciclo:

$$\text{tipo-r: } 200 + 50 + 150 + 70 = 470 \text{ ps}$$

$$\text{lw: } 200 + 50 + 150 + 200 + 70 = 670 \text{ ps}$$

$$\text{sw: } 200 + 50 + 150 + 250 = 650 \text{ ps}$$

$$\text{beq: } 200 + 50 + 150 = 400 \text{ ps}$$

$$\text{j: } 200 = 200 \text{ ps}$$

$$\text{freq. clock} = \frac{1}{670 \text{ ps}} = 1,492 \text{ GHz}$$

$$\text{tempo de execucao 7 instrucoes: } 7 \times 670 \text{ p} = 4,69 \text{ ns}$$

b) $\text{freq. clock} = \frac{1}{250 \text{ p}} = 4 \text{ GHz}$

tempo execucao:

total:

tipo-r: 4 ciclos

$$5 + 5 + 4 + 4 + 3 + 4 + 3 = 28 \text{ ciclos}$$

lw: 5 ciclos

sw: 4 ciclos

loop: tempo execucao:

beq: 3 ciclos

$$28 \times 250 \text{ p} = 7 \text{ ns}$$

jp: 3 ciclos

c) uniciclo: NO 3º ciclo

MULTI ciclo: NO $5 + 5 + 3 = 13^\circ \text{ ciclo}$

↳ Busca + decod + execucao

d) lw \$t0, 100(\$t1)

lw \$t2, 104(\$t1)

add \$t3, \$t0, \$t2

sw \$t3, 100(\$t1)

mov \$t4, \$t3 #opcional

j LABEL2

lw \$t0, 100(\$t1)

lw \$t2, 104(\$t1)

beq \$t2, \$zero, LABEL2

add \$t3, \$t0, \$t2

sw \$t3, 100(\$t1)

j LABEL2