Disciplina: CIC 116394 - Organização e Arquitetura de Computadores - Turma A

Prof. Marcus Vinicius Lamar

2019/2

d0 d1 / d2 d3 d4 d5 d6 d7 d8

GABARITO Nome:

Matrícula: 17/0012345

Prova 2

1) (6.0) A ISA RISC-V define 6 registradores do banco de registradores CSR para as funções de contagem de ciclos, contagem de instruções e um contador de tempo de 1ms de resolução. Nos processadores vistos em aula o banco CSR não é

implementado. Se deseja implementar funcionalidades similares desses registradores usando apenas 3 registradores incrementadores, somente de leitura, de 32 bits, acionados

pela borda de subida do controle, conforme o diagrama ao lado.

Reg 32 bits

Implemente 3 novas instruções na ISA vista em aula modificando os caminhos de dados e controles dos processadores UNICICLO, MULTICICLO e PIPELINE nas folhas em anexo.

- a) (1.8) rdcycle t0
- # t0=contador de ciclos
- b) (1.8) rdinstr t0
- # t0=contador de instruções
- c) (1.8) rdtimer t0
- # t0=contador de tempo
- (0.6) Defina o tipo (R, I, S, J, B ou U) e seus parâmetros (opcode, funct3, funct7, etc.) que você usaria para cada instrução.

Dica: Use um bloco fdiv para fazer um divisor de frequência, definindo apenas a frequência de entrada e a frequência de saída.

- 2) (3.0) Considerando apenas os seguintes tempos dos elementos dos caminhos de dados originais vistos em aula e apresentados nos anexos (sem considerar as suas modificações da questão anterior):
 - Tempo de acesso à memória de dados ou de instruções para leitura: 500ps
 - Tempo de acesso às memórias de dados para escrita: 250ps
 - t_{pd} de qualquer operação da ULA: 200ps
 - t_{pd} dos somadores de 32 bits: 100ps
 - t_{co} de qualquer registrador (flip-flop): 50ps
 - t_{su} de qualquer registrador (flip-flop): 25ps
 - t_{pd} de qualquer decodificador e multiplexador: 20ps
 - t_{pd} da unidade de geração de imediato: 20ps
 - t_{pd} das unidades de controle/circuitos combinacionais: 20ps
 - t_{pd} das portas AND e OR: 5ps

Dica: Reveja a estrutura interna do Banco de Registradores e do Controle Multiciclo.

lw t4,8(fp) add t5, t1, t4 sw t5,16(fp)


lw t1,0(fp)

lw t2,4(fp)

add t3, t1, t2 sw t3,12(fp)


Para a ISA reduzida de 9 instruções desenvolvida em aula, calcule: i) a máxima frequência de clock utilizável e ii) o tempo de execução do trecho de código dado, para os processadores:


- a) (1.0) Processador Uniciclo;
- b) (1.0) Processador Multiciclo;
- c) (1.0) Processador Pipeline; onde todos os hazards são solucionados com forwards e reordenamento de instruções, o banco de registradores é escrito na borda de descida e o branch previsto como não tomado é avaliado no 2º ciclo.
- 3) (2.0) Suponha que tenhamos um processador com CPI básico de 2, considerando que todas as referências a dados acertem na cache primária e uma frequência de clock de 1.5GHz. Considere ainda um tempo de acesso à memória principal de 1000ns, incluindo todo tratamento de falhas. Suponha que a taxa de falhas por instrução da cache primária seja de 2%. Qual será o fator de desempenho de um novo sistema computacional frente ao anterior se aumentarmos a frequência de clock do processador para 2.0GHz, reduzirmos a CPI para 1 e acrescentarmos uma cache secundária que tenha um tempo de acesso de 10ns para um acerto ou uma falha, e que seja grande o suficiente para reduzir a taxa de falhas para a memória principal para 1%?



OPLODE

Instrução	ALU Src	Mem 2Reg	Reg Write	Mem Read	Mem Write	Branch	ALUOp	REJE		
Tipo-R	0	0	1	0	0	0	10	0		
lw	1	1	1	1	0	0	00	0		
sw	1	Х	0	0	1	0	00	D		
beq	0	Х	0	0	0	1	01	Ø		
0x43	X	X	1	0	0	0	XX	1		
								*		
2007					*					





1) d) como as instrucões Pedidas Mão Possuem número imboiato, o mais simples é usan presnucões do Tipo-R con oprade Proprio

então Desino Oscope = 0x43 = 1000017 bra utilizado ainda

FUNCT 7 = DXJD = 0000000 V51 = 00000 V52 = 00000

FUNCT 3 = RDCYCLE = 001;

RDINGTR = 010;

RDTIMER = 011; para ser usaro nos capiros

DE PARS

- a) Uricicio: Reg Cycle -> cortrole = clock Regirstr -> cortrole = clock Reg Timen -> controle = Timen
- b) MULTICICIO: REGCYCLE -> CANTYPLE = CLOCK

 POZINFIR -> CANTYPLE = ESTAPO = O ESCAVETR

 REGTIMER -> CONTYPLE = TIMER
- C) Pipe LIME: RECTOR -> CONTYDE = CLOCK BIRST VALIDA

 REGINST -> CONTYDE = CLOCK BIRST VALIDA

 REGINDA -> CONTYDE = TIMER

a) Uniciclo: instrução mais lenta -> LW

T = tco + Leitura + tpo + tpo + tpo + Leitura + tpo + tsu

pc MEM inst mux mux ula mem menses Banco regs

ULA

DAGS MENSES BANCO POS ULA

DAGS

Programa Executa I = 7 instruções Logo: texec = IXCPIXT = 7x1x1,335n = 9,345n5/

b) MULTICICLD: Etapa Mais Leita: Busca sa Insinução T = tco + tpp + tpp + Leitura + tsu PC MUX COMITAGE MEM JO MO

T = 50 + 20 + 20 + 500 + 25 = 615 ps64x = 1,626 GHz

Programa: Nº ciclos = 5+5+4+4+5+4+4=31 ciclos Logo: Lexec = CxT = 31x615p=19,065 ns/

c) PiPELINE etafa mais lenta: IF ou MEMisas Iguais
T = tco + Leinna + tsu
PC MEMINST IFID

T = 50 + 500 + 25 = 575 ps fmx = 1,739 (-Hz)

Programa mais of misson to peixon cano Exercicio AULA 16 slipe 15 N° ciclos (sen l'Atència) = 7 suive 20 $texec = C \times T = 7 \times 575 p = 4,025 nS$

3) buestão isentica à buestão 3 pa 82 de 2015-2

memoria de papos sempre acerta.

Peralisable de talha = 1000 ns - 1500 ciclos

1,56+2

CPI TOTAL = 2+0,02 x 1500 = 32

Processaron Mova

Penalisase de falha = 1000ns = 2000 ciclos MEM. Principal 1/26Hz

Peralipore de Falhas - 10ns - 20 ciclos
Na cache de zerivel 1/26+12

LOGO: CPI_toral = 1 + 0,01x 2000 + 0,02x20 = 21,4

ASSIM:

7 = IxCRI, XT1 = 32 × 1,5G = 1,99376 //

IXCRI2 × T2 21,4 × 1/26