

Universidade de Brasília

Departamento de Ciência da Computação

Disciplina: CIC 116394 – Organização e Arquitetura de Computadores – Turma A Prof. Marcus Vinicius Lamar

2014/2

d0 d1 /d2 d3 d4 d5 d6 d7 d8


Nome: GABARITO Matrícula: D/DDDDDD

Prova 2

1)(3.0) A comunicação entre máquinas abriu o caminho para o desenvolvimento da rede mundial de computadores – a internet. No entanto, tudo se iniciou com formas de comunicação serial bastante simples. A UART (*Universal Asyncronous Receiver/Transmitter*) foi uma das primeiras e continua sendo bastante popular. Considere uma interface serial assíncrona direta (*bit-banging*) em níveis lógicos (0 e +3.3V) composta dos terminais RX, TX e GND, diretamente ligada à interface do PC. O protocolo definido é composto por 1 bit de start, 32 bits de dados, 2 bits de stop, sem bit

de paridade, e uma taxa de transmissão fixa de 200

kbauds de acordo com a figura ao lado.



Suponha que o PC (Processador Core i7, 4GHz, com 32KiB L1, 512KiB L2, 8MiB L3, 8GiB RAM, 1TB de HD) já possua em sua *South Bridge*, todo o hardware necessário para a comunicação com esta interface. No entanto, o processador MIPS UNICICLO possui apenas os terminais RX e TX diretamente ligados aos bits 0 e 1, respectivamente, de um registrador mapeado (MMIO) no endereço 0xFFFF0200, que é atualizado a cada borda de subida do sinal de clock de 50MHz. Considere que quando não há transmissão os terminais permanecem em nível lógico 1, e a comunicação se inicia pelo start bit seguido do bit menos significativo da word.

- a)(1.5) Escreva uma rotina syscall UART_RX que, ao ser chamada, monitore o sinal RX e retorne no registrador \$v0, a word recebida pela interface serial.
 - b)(1.5) Escreva uma rotina syscall UART_TX que transmita serialmente a word presente no registrador \$a0.
- 2) (3.0) Dado o processador MIPS UNICICLO em anexo, <u>acrescente mais um módulo</u> de memória RAM dedicado ao código do sistema (.ktext 0x8000000) (1.0). Modifique adequadamente o Caminho de Dados e o Bloco Controlador de modo a implementar as instruções privilegiadas do Modo Kernel Iwu e swu, capazes de ler e escrever na memória de código do usuário (.text 0x00400000).

Dica: O Modo Kernel pode ser automaticamente setado ao executar instruções lidas do segmento .ktext.

a)(1.0) lwu \$rt, lmm(\$rs) #Instrução tipo-I Opcode=0x44 \$rt=MemCodeUser[\$rs+SignExtImm]

b)(1.0) swu \$rt,lmm(\$rs) #Instrução tipo-I Opcode=0x45 MemCodeUser[\$rs+SignExtImm]=\$rt

Obs.: Caso o processador não esteja em Modo Kernel, as instruções devem ser tratadas como nop.

3) (5.0) Seja o Caminho de Dados e o Bloco Controlador do MIPS PIPELINE fornecidos em anexo, <u>modifique-os</u> <u>adequadamente</u> E <u>determine as condições</u> dos blocos Forward e Hazard de modo a detectar possíveis hazards e acelerar (caso seja possível) a execução das seguintes sequências de instruções MIPS:


a)(1.0) b)(1.5) c)(1.5) d)(1.0)

...
sw \$t0,0(\$t1)
lw \$t2,0(\$t1)
...
sw \$t0,0(\$t1)
...
addi \$t0,\$t0,0x1234
ori \$t1,\$t0,0x5678
...
...
lui \$t0,0xFFFF
addi \$t0,\$t0,0x1234
...
beq \$t0,\$t2,LABEL
...


4) (1.0) Supondo que você dispõe de 300Kibits para construir uma memória cache diretamente mapeada. Qual o percentual máximo dessa memória poderá ser usada para dados, caso se use blocos de 8 words e endereçamento a byte de 36 bits?

```
1:
 2: .ktext
 3.
 4: ########## RX
 5 .
 6: UART RX: la $t0,0xFFFF0200 # endereco da UART
 7: li $a0,0  # onde deve estar o resultado
 8:
 9: LOOP1: lw $t1,0($t0)
                                  # carrega os bits RX e TX
 10: andi $t1,$t1,0x0001 # seleciona apenas o bit 0 (RX)
       bne $t1,$zero,LOOP1  # espera ate bit0==0 bit de start
 11:
 12:
 13: ### MIPS Uniciclo com 50MHz, necessário esperar inicialmente 7.5us apos o start bit pa
. ra capturar o meio do primeiro bit de dados
 14: ### logo necessita aguardar 7.5*50 = 375 ciclos, porem cada iteracao do laco correspon
 te a 2 instrucoes
 15: li $t2,187  # 1+2*$t2 = 375 logo $t2 = 187
 16: LOOP2: addi $t2,$t2,-1
 17: bne $t2,$zero,LOOP2
 18:
 19:
       li $t3,0
                   ### posicao do bits a receber
 20: RXBIT: lw $t1,0($t0)
                              # <<<<<< le um bit
                             #seleciona o bit 0
 21: andi $t1,$t1,0x0001
       sllv $t1,$t1,$t3 ### desloca o bit recebido para a posicao correta
 22:
 23:
                          ### coloca bit deslocado em $a0
       or $a0,$a0,$t1
 24:
       addi $t3,$t3,1
                          # proxima localização do bit
 25:
       slti $t5,$t3,32
                          ## eh o ultimo bit ?
       beq $t5,$zero, FIM # sim: Leu os 32 bits vai para FIM, nao: continua
 27: ###### Necessita esperar 5 us depois da cada bit lido, 5 * 50 = 250 ciclos
 28:
                       ### so para ficar exata a divisao :)
        nop
 29:
        li $t2,121
                          \# 6+2+2*\$t2 = 250 logo \$t2 = 121
 30: LOOP3: addi $t2,$t2,-1
       bne $t2,$zero,LOOP3
        j RXBIT
 32:
                   # volta a ler outro bit
 33:
 34: FIM: eret
                          # FIM retorna do Syscall !!!!
 35:
 36:
 37:
 38:
 39:
 40:
 41:
 42:
 43:
 44:
 45:
 46:
 47:
 48:
 49:
```

```
50: ########## TX
51:
52: UART TX: la $t0,0xFFFF0200 ## endereco da UART
                        ##### TX eh o segundo bit
53: li $t1,2
54:
55: li $t2,50  ### Gera 5us = 250 ciclos de startbit 5*$t2=250 logo $t2=50
56: ##### Cria start bit
                         # coloca bit1 = 1
57: START: sw $t1,0($t0)
       addi $t2,$t2,-1
58:
                     ### So para fazer a divisao exata
59:
      nop
60:
      nop
      bne $t2,$zero,START #Loop do bit de start
61:
62:
     nop
                     ### para que fique um loop com 8 instrucoes abaixo
63:
64:
      nop
65:
      nop
                     ### posicao do bit a enviar
     li $t3,0
67: TXBIT: andi $t1,$a0,0x0001 ## seleciona o bit menos significativo bit0
68: sll $t1,$t1,1 ## coloca na 2a posicao
69:
70: li $t2,81  # envia por 5us=250 ciclos   7+3*$t2 = 250 logo  $t2=81
71: LOOP4: sw $t1,0($t0) ## envia bit1
72: addi $t2,$t2,-1
       bne $t2,$zero,LOOP4 # loop de transmissao do bit
73:
74:
75: addi $t3,$t3,1 #proxima
                        # eh o ultimo bit ?
76:
      slti $t5,$t3,32
                        #Coloca proximo bit a transmitir no bit0
77:
      srl $a0,$a0,1
     bne $t5,$zero,TXBIT # Nao: volta para o loop de transmissao sim: continua
78:
79:
                          ##### TX eh o segundo bit
80:
      li $t1,2
                    ### Aguarda 10us = 500 ciclos de stop bits 5*$t2=500 logo $t2 =
       li $t2,100
81:
100
82: ##### Cria os dois stop bits
83: STOP: sw $t1,0($t0) ### coloca TX em alto para os stops bits
       addi $t2,$t2,-1
                     ### So para fazer a divisao exata
85:
       nop
86:
       nop
       bne $t2,$zero,STOP ## fim da transmissao dos stops bits?
87:
88:
                     # retorna do Syscall!!!
89: eret
```



SUMBEN X X O



Instrução	Línhas de controle do estágio de cálculo de endereço/execução						
	RegDst	OpALU1	OpALU0	OrigALU			
Formato R	1	1	0	00			
1w	0	0	0	0 1			
SW	Х	0	0	0 1			
beq	Х	0	1	0.0			
addi	٥	1	1	07			
ORI	۵	1	1	10			
LUA	D	1	1	11			

	1			7/17	9-4 4-10	SPRUETE
Instrução	Linhas de controle do estágio de acesso à memória					
	Branch	LeMem	Escreve Mem			
Formato R	0	0	0			
1w	0	1	0			
SW	0	0	1			
beq	1	0	0			
addi	0	0	O			
ORi	٥	0	Ð			
20 i	0	0	٥			

SpirA = 3 B[1570], 18 50	
1/ OPCODE NO LUI	
pag 3	
7 OT FORWARDC	
	0,5)
TEDRUCKOP	1
9	
READZ ()	

0-)
06)	05)
21/	1//

	Linhas de controle do estágio de escrita do resultado					
Instrução	Escreve Reg	Mem para Reg				
Formato R	1	0				
1w	1	1				
SW	0	Х	M			
beq	0	Х				
addi	1	0				
oli	1	0				
LUA	1	٥				

a) 56 \$t0,0 (8t1) LW \$\$2,0(\$t1)

- Possibilipad De Hazarp Na escrita of seitura Do Mes MO Enperela pa Memoris NÃO HÁ! 1,0)

b) addi \$\$\$, \$\$\$, 0x 1234 ORi \$51, 9t0, 0x5678 CONDICAD PO FORWARD ; 10 tem OS MUKE MERCHARIDO

+ KAZAND DOWS ON \$to IF (DESTIND. FXMEM = 0 E ESCUVEREN EXMEM == 1) FORWARDA = 10

c) Lui \$to, DXFFFF - i GUAL GO ONTENION (0,5)

d) LW \$to,0 (5/1) beg \$10, \$t2, (ABEL

Precise AddIONAR 09 MUXGCOD

> HARAND DORDS ESTO ESTRIGIO MEM PORG COTAGIN ID entraca a congaradal - 2 Bolhas. IF (positivo. MENWB == Rs. ID)

FREWARDC = 7 ELSE = 0

IF (DOSKIND: MEMUR =- P.I. IO) FORMARDD=1 elx=0 4) Men TOTAL = 300 KIDITS

BLOCO = 8x32 = 256 BITS

Eraneco = 36 VITS

