Grupo 12 - OAC - 2021.2

Laboratório 4

Eduardo Ferreira Marques Cavalcante - 202006368 Gabriel Mendes Ciriatico Guimarães - 202033202 Gustavo Lopes Dezan - 202033463

CPU µRISC-V MULTICICLO

1.1) Construa o caminho de dados completo e identifique os sinais de controle. Defina o Diagrama de Estados do Bloco de Controle e projete um circuito que o implemente;

Para montar o processador multiciclo, foi utilizado os componentes do processador uniciclo com pequenas alterações. A primeira coisa feita para a construção do caminho de dados foi adicionar registradores responsáveis por armazenar os dados de cada operação que pode mudar com mudança de ciclo.

Foram adicionados os registradores: R_A, que armazena o dado do registrador A do banco de registradores; R_B, do registrador B do banco de registradores; SaidaULA, registrador ligado à saída da ULA; PC_Back, que armazena o valor inicial de PC no estado 0; SaidaShifter, que armazena o valor de saída do shifter; e SaidaComp, ligado à saída do comparador.

A memória também precisou ser alterada, já que agora foi utilizado um bloco único de memória, tanto para a memória de instruções quanto para a de dados, como na Arquitetura de von Neumann. Dentro do bloco, no entanto, ainda foi utilizada uma memória ROM para a memória de instruções e uma memória RAM para a memória de dados. A saída desse bloco foi definida através de um MUX ligado a um comparador que checa se o endereço requisitado está no intervalo da memória de dados ou de instrução.

Na saída da memória, também foram ligados 2 registradores: R_Inst, que guarda a instrução; e R Dados, que guarda o dado da memória de dados.

Outra mudança significativa no processador foi a eliminação do somador, sendo agora todas as operações feitas pela ULA, inclusive operações como PC + 4 e PC + Imm. Para lidar com isso, foi necessário adicionar um novo sinal de controle à unidade de controle, OP_ULA, que faz com que a ULA faça uma soma independente da entrada.

Novos MUX também foram adicionados ao processador para lidar com essas questões. A entrada A e B da ULA, por exemplo, passou a ser definida por MUX, o que também aumentou o tamanho da unidade de controle.

No fim, foram definidos 25 sinais de controle saindo da controladora geral. A tabela detalhada pode ser vista abaixo:

Tabela	a I. Sinais d	e controle	do processac	lor multic	ciclo

Sinal	Valor	Explicação	Controla
E_PC	0	Não habilita a escrita em PC	Permite que PC seja alterado ou permaneça no

	1	Habilita a escrita em PC	mesmo valor	
E_PC_Back	0	Não habilita a escrita no registrador PC_Back	Controla a escrita no registrador PC_Back, que	
	1	Habilita a escrita no registrador PC_Back	guarda o valor de PC	
E_R_Inst	0	Não habilita a escrita no registrador R_Inst	Controla a escrita no registrador R_Inst, que guarda a	
	1	Habilita a escrita no registrador R_Inst	instrução	
E_R_Dados	0	Não habilita a escrita no registrador R_Dados	Controla a escrita no registrador R_Dados, que	
	1	Habilita a escrita no registrador R_Dados	guarda o dado lido da memória	
E_R_A	0	Não habilita a escrita no registrador R_A	Controla a escrita no registrador R_A, que guarda o valor RA	
	1	Habilita a escrita no registrador R_A	do banco de registradores	
E_R_B	0	Não habilita a escrita no registrador R_B	Controla a escrita no registrador R_A, que guarda o valor RB	
	1	Habilita a escrita no registrador R_B	do banco de registradores	
E_SaidaULA	0	Não habilita a escrita no registrador SaidaULA	Controla a escrita no registrador SaidaULA, que guarda o valor da	
	1	Habilita a escrita no registrador SaidaULA	operação feita na ULA	
escrita i registra		Não habilita a escrita no registrador SaidaShifter	Controla a escrita no registrador SaidaULA, que guarda o valor da operação feita no	

	1	Habilita a escrita no registrador SaidaShifter	shifter
E_SaidaComp	0	Não habilita a escrita no registrador SaidaComp	Controla a escrita no registrador SaidaComp, que guarda o resultado
	1	Habilita a escrita no registrador SaidaComp	da comparação feita
OP_ULA	0	Operação da ULA definida por OPCode, Funct3 e Funct7	Permite forçar a ULA a fazer soma, independente da instrução dada
	1	Força ULA a fazer operação de soma	
OP_Brench	0	Operação dada não é de brench, não sendo possível fazer PC = PC + Imm	Define se operação de brench é permitida, podendo levar a PC = PC +
	1	Operação é de brench, podendo ocorrer PC = PC + Imm (dependendo de outros fatores junto)	Imm
WM	0	Não habilita a escrita na memória de dados	Controla a escrita na memória de dados
	1	Habilita a escrita na memória de dados	
RM	0	Não habilita a leitura da memória de dados	Controla a leitura da memória de dados
	1	Habilita a leitura da memória de dados	
WE	0	Não habilita a escrita em RD no banco de registradores Controla a banco de registrado	

	1	Habilita a escrita em RD no banco de registradores		
MUX_PC	0	PC = ULA	Define se PC é o que	
	1	PC = SaidaULA	vem da ULA ou do registrador SaidaULA	
MUX_Shifter	0	$B = R_B$	Define o valor B a	
	1	B = Imm	ser usado no shifter	
MUX_Comp	0	$B = R_B$	Define o valor B a	
	1	B = Imm	ser comparado no comparador	
MUX_MEM	0	Busca endereço na memória dado por PC	Memória de instruções é buscada pelo endereço dado na SaidaULA, enquanto a de instruções é dada por PC	
	1	Busca endereço na memória dado por SaidaULA		
MUX_ULA_A	00	A = R_A	Define a entrada A da ULA	
	10	A = PC_Back		
	01	A = PC		
MUX_ULA_B	00	$B = R_B$	Define a entrada B	
	10	B = Imm	da ULA	
	01	B = 4		
MUX_D	000	RD = SaidaULA	Define o que é	
	100	RD = SaidaShifter	escrito no banco de registradores em RD	
	010	RD = SaidaComp		
	110	RD = Imm		
	001	RD = PC		
	101	RD = MDR		

Com todos esses sinais definidos em mão, passou-se então para a elaboração do diagrama da máquina de estados. O processador multiciclo implementado tem 5 etapas: busca da instrução, decodificação e leitura dos registradores, execução e cálculo do endereço,

acesso à memória e conclusão do tipo-R, e conclusão lw. A primeira e segunda etapas são iguais para todos os comandos implementados, sendo representadas pelos estados 0 e 1.

O diagrama da máquina de estados pode ser visto detalhadamente no PDF e no arquivo de flowchart compactados junto ao projeto. Abaixo também é possível ter uma visão geral do diagrama:




Figura 1. Visão geral do diagrama da máquina de estados implementada (visão detalhada pode ser encontrada nos arquivos compactados do projeto).

A tabela abaixo também permite compreender de uma forma mais simples cada estado de cada operação implementada. Observe que há um total de 21 estados na máquina feita:

Tabela 2. Estados por instrução da máquina de estados implementada.

Número do estado	Tipo	Comandos	Controle	Controle (simplificado)	Estado (detalhado)
			E_R_Inst = 1 E_PC_Back =		
			1 E PC = 1	ERI = 1	
				EPB = 1 $EPC = 1$	IR =
	Busca da		A = 01 MUX ULA	OPU = 1 MA1 = 1	Mem[PC] PCback = PC
0	instrução	Todos	B = 01		PC = PC + 4

	1		1	1	
			$E_R_A = 1$		
			$E_R_B = 1$		
			E_SaidaULA		
			= 1	ERA = 1	
			OP ULA = 1	ERB = 1	A = Reg[IR]
			MUX ULA	ESU = 1	B = Reg[IR]
	Decodificação		A = 10	OPU = 1	SaidaULA =
	, Leitura dos			MA0 = 1	PCBack +
1	registradores	Todos	B = 10	MB0 = 1	Imm
		10405			
	Execução,		WE = 1	WE = 1	n
	cálculo do		MUX_D =	MD0 = 1	Reg[IR] =
2	endereço	lui	110	MD1 = 1	Imm
			E_SaidaULA		
			= 1		
			MUX_ULA_		
	Execução,		A = 00		
	cálculo do	add, and, or,	MUX ULA		SaidaULA =
3	endereço	sub, xor	B = 00	ESU = 1	A op B
		<u> </u>	E SaidaULA		1
			= 1		
	Ewaguaãa		$MUX_ULA_$ $A = 00$		
	Execução, cálculo do	نما الما الما		EGII — 1	CaidaIII A —
4		addi, andi, ori,		ESU = 1	SaidaULA =
4	endereço	xori	B = 10	MB0 = 1	A op Imm
			E_SaidaComp		
	Execução,	slt, sltu, beq,	= 1		
	cálculo do	bge, bgeu, blt,	MUX_Comp		SaidaComp =
5	endereço	bltu, bne	= 0	ESC = 1	A c B
			E SaidaComp		
	Execução,		= 1		
	cálculo do		MUX Comp	ESC = 1	SaidaComp =
6	endereço	slti, sltiu	= 1	MC = 1	A c Imm
	~		E_SaidaShifte		
	Execução,		r = 1		G : 1 G1:6
	cálculo do	11	MUX_Shifter	Egg 1	SaidaShifter =
7	endereço	sll	= 0	ESS = 1	A s B
			E_SaidaShifte		
	Execução,		r = 1		
	cálculo do		MUX_Shifter	ESS = 1	SaidaShifter =
8	endereço	slli	= 1	MS = 1	A s Imm
	<u>'</u>			l	l

	Evacueão	1	WE = 1		
	Execução, cálculo do		WE = I MUX D =	WE = 1	
9	endereço	 jal	MUX_D = 001	MD2 = 1	Reg[IR] = PC
/	CHUCIEÇU	Jai		111111111111111111111111111111111111111	Keginej – PC
			E_SaidaULA		
			= 1 WE = 1		
			WE = 1		
			MUX_D = 001		
				ESU = 1	
	Execução,		$MUX_ULA_$ $A = 00$	WE = 1	 SaidaULA =
	cálculo do			MD2 = 1	A + Imm
10	endereço	 jalr	B = 10	MB0 = 1	Reg[IR] = PC
10	<u> </u>	Jan		WID0 - 1	Keg[IK] - I C
	Execução,		WE = 1		D IM
	cálculo do		MUX_D =	W. 1	Reg[IR] =
11	endereço	auipc	000	WE = 1	SaidaULA
			E_SaidaULA		
			= 1		
			MUX_ULA_		
	Execução,		A = 00		
	cálculo do			ESU = 1	SaidaULA =
12	endereço	lw, sw	B = 10	MB0 = 1	A + Imm
	Acesso à				
	memória,	add, and, or,	WE = 1		
	conclsuão	sub, xor, addi,	MUX_D =		Reg[IR] =
13	tipo-R	andi, ori, xori	000	WE = 1	SaidaULA
	Acesso à				
	memória,		WE = 1		
	conclsuão	slt, sltu, slti,	MUX_D =	WE = 1	Reg[IR] =
14	tipo-R	sltiu	010	MD1 = 1	SaidaComp
	Acesso à				
	memória,		WE = 1		
	conclsuão		MUX_D =	WE = 1	Reg[IR] =
15	tipo-R	sll, slli	100	MD0 = 1	SaidaShifter
				E PC = 1	
			E PC = 1	OP Brench =	
			OP Brench =	1	
			1	$OP_ULA = 1$	EPC = 1
	Acesso à		MUX_ULA_	MUX_ULA_	OPB = 1
	memória,	beq, bge,	A = 10	A = 10	OPU = 1
	conclsuão	bgeu, blt, bltu,	MUX_ULA_	MUX_ULA_	MA0 = 1
16	tipo-R	bne	$B = 0\overline{1}$	B = 01	MB1 = 1
16		_			

17	Acesso à memória, conclsuão tipo-R	jal, jalr	E_PC = 1 OP_Brench = 1 OP_Comp = 1	OPB = 1	PC = SaidaULA
18	Acesso à memória, conclsuão tipo-R	lw	E_R_Dados = 1 RM = 1 MUX_MEM = 1	ERD = 1 RM = 1 MM = 1	R_Dados = Mem[SaidaU LA]
19	Acesso à memória, conclsuão tipo-R	sw	WM = 1 MUX_MEM = 1	WM = 1 $MM = 1$	Mem[SaidaU LA] = B
20	Conclusão lw	lw	WE = 1 MUX_D = 101	WE = 1 $MD0 = 1$ $MD2 = 1$	Reg[IR] = R_Dados

Para implementar essa máquina de estados, foi utilizada a PLA (*Programmable Logic Array*). Para isso, cada um dos 21 estados da máquina foi identificado através de portas AND, permitindo verificar a condição para passar ao próximo estado levando em conta o estado atual.

Como é uma Máquina de Mealy, apenas o estado atual não permite definir o próximo estado - é necessário levar em conta a entrada, que no caso é o OPCode, Funct3 e Funct7, dados pela instrução sendo executada. Perceba que é implementado um processador que não segue o modelo hierárquico, já que usa também os valores de Funct3 e Funct7 para definir os sinais de controle.

Os valores das entradas que definem, junto aos estados atuais, os próximos estados são:

```
tipo_b = beq, bge, bgeu, blt, bltu, bne = O2'*O3'*O4'*O5*O6
lui = O2*O5*O6'
jal = jal = O3*O4'*O5*O6
jalr = jalr = O2*O3'*O4'*O5*O6
auipc = auipc = O2*O3'*O4*O5'
sw = sw = O4'*O5*O6'
lw = lw = O4'*O5'*O6'
```

Além desses, foi também preciso diferenciar instruções do tipo-R que não fossemslt, sltu ou sll, bem como diferenciar instruções do tipo-I que não fossem sltiu, slti e slli, já que esses comandos vão para estados diferentes entre si.

Com isso, foram elaborados os seguintes circuitos combinacionais:

```
r = (O2'*O4*O5*O6')

r_minus_1 (slt + sltu) = T0'*T1*T2' + T0*T1*T2' = T1*T2'

r_minus_2 (sll) = T0*T1'*T2'

r_minus = r_minus_1 + r_minus_2

i (- sw e lw) = (O2'*O3'*O4*O5')

i_minus_1 (sltiu, slti) = T0*T1*T2' + T0'*T1*T2' = T1*T2' = r_minus_1

i_minus_2 (slli) = T0*T1'*T2' = r_minus_2

i_minus = i_minus_1 + i_minus_2 = r_minus
```

Veja que r_minus_1 = i_minus_1 e r_minus_2 = i_minus2. Com esses circuitos, podemos agora separar essas diferentes instruções:

```
r_b = add, and, or, sub, xor = r*r_minus'

i_r = addi, andi, ori, xori = i*r_minus'

set_b = slt, sltu = r*r_minus_1

set_i = slti, sltiu = i*r_minus_1

shift_b = sll = r*r_minus_2

shift i = slli = i*r_minus_2
```

Com todos esses circuitos combinacionais implementados, foi possível passar para o mapeamento dos bits de estado. Como são 21 estados na máquina, foi necessário usar 5 bits, S0...S4. A primeira coisa feita foi mapear qual desses bits estava ativo em cada estado:

```
0 = 00000
1 = 10000 (S0)
2 = 01000 (S1)
3 = 11000 (S0, S1)
4 = 00100 (S2)
5 = 10100 (S0, S2)
6 = 01100 (S1, S2)
7 = 11100 (S0, S1, S2)
8 = 00010 (S3)
9 = 10010 (S0, S3)
10 = 01010 (S1, S3)
11 = 11010 (S0, S1, S3)
12 = 00110 (S2, S3)
13 = 10110 (S0, S2, S3)
14 = 01110 (S1, S2, S3)
15 = 11110 (S0, S1, S2, S3)
16 = 00001 \text{ (S4)}
17 = 10001 (S0, S4)
18 = 01001 (S1, S4)
```

```
19 = 11001 (S0, S1, S4)
20 = 00101 (S2, S4)
```

Com essa informação, foi possível definir a passagem de cada estado:

```
0 -> 1: todos - lui (S0)
1 -> 2: todos (S1)
1 \rightarrow 3: r b (S0, S1)
1 -> 4: i r (S2)
1 -> 5: set b + tipo b (S0, S2)
1 -> 6: set i (S1, S2)
1 -> 7: shift b (S0, S1, S2)
1 -> 8: shift i (S3)
1 -> 9: jal (S0, S3)
1 \rightarrow 10: jalr (S1, S3)
1 -> 11: auipc (S0, S1, S3)
1 \rightarrow 12: lw + sw (S2, S3)
3 -> 13: 3 (S0, S2, S3)
4 -> 13: 4 (S0, S2, S3)
5 -> 14: set b (S1, S2, S3)
5 -> 16: tipo b (S4)
6 -> 14: 6 (S1, S2, S3)
7 -> 15: 7 (S0, S1, S2, S3)
8 -> 15: 8 (S0, S1, S2, S3)
9 -> 17: 9 (S0, S4)
10 -> 17: 10 (S0, S4)
12 \rightarrow 18: lw (S1, S4)
12 \rightarrow 19: sw (S0, S1, S4)
19 -> 20: 19
```

Com essas informações, bastou ligar toda a PLA para definir os sinais de estado. Daí, cada sinal de estado S0...S4 pôde ser encontrado como:

- S0 vai para 1 quando: 0 ou (1 e r_b) ou (1 e (set_b + tipo_b)) ou (1 e shift_b) ou (1 e jal) ou (1 e auipc) ou (12 e sw) ou 4 ou 7 ou 8 ou 9 ou 10 ou 3;
- S1 vai para 1 quando: (1 e lui) ou (1 e r_b) ou (1 e set_i) ou (1 e shift_b) ou (1 e jalr) ou (1 e auipc) ou (5 e set_b) ou 6 ou 7 ou 8 ou 12;
- S2 vai para 1 quando: (1 e i_r) ou (1 e (set_b + tipo_b)) ou (1 e set_i) ou (1 e shift_b) ou (1 e (lw + sw)) ou (5 e set_b) ou 3 ou 4 ou 6 ou 7 ou 8 ou 18;
- S3 vai para 1 quando: (1 e shift_i) ou (1 e jal) ou (1 e auipc) ou (1 e (lw + sw)) ou (5 e set b) ou 3 ou 4 ou 6 ou 7 ou 8 ou (1 e jalr);


• S4 vai para 1 quando: (5 e tipo_b) ou 9 ou 10 ou 12 ou 18.

Com cada estado definido, foi possível identificar os sinais de controle, que são definidos justamente pelo estado atual da máquina. Daí, foi possível identificar os circuitos que definem cada sinal de saída:

```
E R Inst = 0 (ERI)
E PC Back = 0 (EPB)
E R A = 1 (ERA)
E R B = 1 (ERB)
E PC = 0 | 16 | 17 (EPC)
E SaidaULA = 1 | 3 | 4 | 10 | 12 (ESU)
E SaidaComp = 5 \mid 6 (ESC)
E SaidaShifter = 7 \mid 8 (ESS)
E R Dados = 18 (ERD)
OP Brench = 16 | 17 (OPB)
OP ULA = 0 | 1 | 16 (OPU)
OP Comp = 17 (OPC)
WE = 2 | 9 | 10 | 11 | 13 | 14 | 15 | 20
WM = 19
RM = 18
MUX Comp = 6 (MC)
MUX Shifter = 8 (MS)
MUX MEM = 18 | 19 (MM)
MUX D[0] = 2 \mid 15 \mid 20 \text{ (MD0)}
MUX D[1] = 2 | 14 (MD1)
MUX_D[2] = 9 | 10 | 20 (MD2)
MUX ULA A[0] = 1 \mid 16 \text{ (MA0)}
MUX ULA A[1] = 0 (MA1)
MUX ULA B[0] = 1 | 4 | 10 | 12 (MB0)
MUX ULA B[1] = 0 \mid 16 \text{ (MB1)}
```

Abaixo, é possível ter uma visão geral da controladora geral implementada.

Figura 2. Visão geral da controladora implementada.



1.2) Além dos sinais monitorados na CPU Uniciclo, acrescente um display de 7 segmentos que monitore o estado atual do bloco de controle;

O display foi facilmente implementado, bastando colocar na saída da controladora geral os sinais S0...S4, que mostram o estado atual da máquina.

1.3) Construa o processador μ RISC-V, incluindo uma entrada de clock e um sinal de reset que deve resetar os valores dos registrados do BR e auxiliares, PC=0x00400000 e voltar ao Estado 0 do bloco de controle. Qual a máxima frequência utilizável no seu processador?

A frequência máxima do processador implementado é de 8.33 MHz vendo o testBench e 6.25 MHz no teste2. Como o teste2.s tem mais uso do comando lw, que tem a etapa mais demorada do processador, é normal essa diferença. Assim, a frequência máxima geral do processador é de 6.25 MHz.

Com isso, foi possível aumentar a frequência máxima do processador do laboratório 3, que era uniciclo e de frequência máxima de 4.0 MHz. Também observe que a frequência máxima permitida na simulação temporal é bastante superior à frequência máxima possível na interface visual normal do Deeds, onde não é possível chegar nem a 100 Hz.

1.4) Execute o seu programa TestBench.s feito no Laboratório 3 que verifique se todas as instruções foram implementadas corretamente, e filme a sua execução.

O vídeo rodando o programa TestBench pode ser visto aqui: https://youtu.be/9-x898EK-UI.

1.5) Faça a simulação e forma de onda na maior frequência possível e filme a execução do programa Teste.s no seu processador. Qual a CPI média deste programa? Qual o tempo necessário à sua execução? Verifique se texec = $I \times CPI \times T$. Justifique.

Para calcular a CPI média do programa teste2.s, podemos primeiro utilizar o contador de instruções do RARS para ver os diferentes tipos de instruções usadas nesse worbench. A partir dessa informação, é possível utilizar a máquina de estados e ver quantos ciclos cada instrução precisa para ser executada.

Instruction Counter, Version 1.0 (Felipe Lessa)						
Counting the number of instructions executed						
Instructions so far:	4518					
R-type:	1371	30%				
R4-type:	0	0%				
I-type:	1604	35%				
S-type:	451	9%				
B-type:	573	12%				
U-type:	4	0%				
J-type:	515	11%				
Tool Control						
Disconnect from Program Reset Close						

Primeiro, observe que o número de instruções executadas pelo processador, obviamente, bate com o número de instruções desse quadro do RARS. Ora, de cada um desses grupos, foram utilizados os seguintes comandos (entre parênteses, o número de ciclos para a instrução ser executada:

- Tipo-R: add (4);
- Tipo-I: addi (4), jalr (4), lw (5), slli (4);
- Tipo-S: sw (4);
- Tipo-B: beq (4), bge (4), blt (4);
- Tipo-U: auipc (3), lui (3);
- Tipo-J: jal (4).

Observe que no tipo-I temos um problema, já que lw precisa de 5 ciclos para ser executada e o restante, apenas 4. Como temos apenas a informação para o tipo-I,

aproximemos para o tipo-I para 4.5 ciclos necessário por comando. Com isso, temos que cada tipo utilizado no programa precisa de:

- Tipo-R: 4 ciclos;
- Tipo-I: 4.5 ciclos;
- Tipo-S: 4 ciclos;
- Tipo-B: 4 ciclos;
- Tipo-U: 3 ciclos;
- Tipo-J: 4 ciclos.

Para calcular a CPI média, basta fazer o cálculo:

```
CPI Média = Tipo-R*0.3 + tipo-I*0.35 + tipo-U*0 + tipo-S*0.09 + tipo-B*0.12 + tipo-J*0.11 = 4*0.3 + 4.5*0.35 + 3*0 + 4*0.09 + 4*0.12 + 4*0.11 = 4.055
```

Utilizando CPI = CPI Média e T = $1/(6.25*10^6)$, temos:


```
t_{exec_esperado} = 4518*4.055*1/(6.25*10^6) = 0.0029312784 = 2,9 \text{ milissegundos}
```

Como o grupo não conseguiu implementar o timer, não foi possível observar através do CSR o tempo exato de execução do programa. No entanto, utilizando a própria ferramenta do Deeds de simulação temporal, é possível observar que o tempo de execução é de cerca de 3,05 milissegundos, um valor bem próximo dos 2,9 previstos.

Essa diferença pode ser explicada principalmente pela imprecisão no cálculo do CPI média graças ao tipo-I, onde lw precisa de 5 ciclos para ser executado e os outros comandos precisam de apenas 4.

Na figura abaixo, é possível ver uma captura de tela mostrando a execução do teste2.s no processador:

Figura 2. Simulação temporal do teste2.s no processador, utilizando a frequência máxima de 6.25 MHz.



O vídeo mostrando a execução do teste2.s no processador pode ser visto em: https://youtu.be/PCjOOH8yHeI.