

WENZHOU UNIVERSITY

本科毕业设计(论文)

基于 RISC-V 的处理器仿真设计

教学单位: 计算机与人工智能学院

专业名称: 网络工程

学 号: 21211835111

学生姓名: 卢宇鑫

指导教师: 金可仲

指导单位: 计算机与人工智能学院

完成时间: 2025年4月15日

摘要

本文提出了一种基于 RISC-V 架构的处理器仿真设计方法,专注于 RV32E 指令集的高效实现。研究从处理器核心的内部结构出发,系统地介绍了取指单元、译码单元、计算单元、访存单元和写回单元的设计细节。通过合理连接这些关键单元,构建了一个简单的单周期处理器架构。在此基础上,引入握手信号以优化时序逻辑,进一步将单周期处理器升级为多周期处理器,显著提升了处理器的时序灵活性与性能表现。

进一步地,本文采用 ARM 的 AXI4 总线协议,实现了处理器与外部设备的高效连接,并成功将其集成到片上系统(SoC)中。为了进一步优化处理器性能,处理器引入了流水线技术和高速缓存技术,显著提升了处理器的并行处理能力和内存访问速度,使其能够更好地满足现代计算任务的需求。

在验证环节,本文详细探讨了处理器的模拟仿真过程。通过使用开源工具 Verilator 将RTL 代码编译为 C++ 程序并进行仿真运行,确保了仿真的高效性和灵活性。同时,研究使用一种高效的差分测试方法(Differential testing),通过与行为模拟器的状态比对,实现了测试的高效性和准确性,从而确保了设计的高效性和可靠性。

综上所述,本文的研究为 RISC-V 架构处理器的设计与验证提供了一种系统化、高效化的方法,具有重要的理论意义和实践价值,为后续的处理器设计与优化工作奠定了坚实的基础。

关键词: RISC-V; 体系结构; 性能优化; 设计方法

Abstract

This paper presents a processor simulation design method based on the RISC-V architecture, focusing on the efficient implementation of the RV32E instruction set. Starting from the internal structure of the processor core, the study systematically introduces the design details of the fetch unit, decode unit, execution unit, memory access unit, and write-back unit. By properly connecting these key units, a simple single-cycle processor architecture is constructed. On this basis, handshake signals are introduced to optimize timing logic, further upgrading the single-cycle processor to a multi-cycle processor, which significantly enhances the processor's timing flexibility and performance.

Furthermore, this paper employs ARM's AXI4 bus protocol to achieve efficient connections between the processor and external devices, successfully integrating it into a System on Chip (SoC). To further optimize the processor's performance, pipeline and high-speed cache technologies are introduced, which significantly improve the processor's parallel processing capabilities and memory access speed, enabling it to better meet the needs of modern computing tasks.

In the verification section, this paper thoroughly explores the simulation process of the processor. By using the open-source tool Verilator to compile RTL code into C++ programs and run simulations, the efficiency and flexibility of the simulation are ensured. Additionally, an efficient differential testing method is employed, comparing the states with those of a behavioral simulator to achieve high efficiency and accuracy in testing, thereby ensuring the efficiency and reliability of the design. In summary, this study provides a systematic and efficient method for the design and verification of RISC-V architecture processors, which holds significant theoretical and practical value and lays a solid foundation for subsequent processor design and optimization work.

Key Words: RISC-V; Architecture; Performance Optimization; Design Approach

目录

第1章 绪论	1
1.1 研究背景	1
1.2 国内外研究现状	2
1.3 技术对比	3
1.4 本章小结	4
第 2 章 RISC-V 处理器介绍····································	6
2.1 RISC-V 处理器指令集······	6
2.1.1 指令集格式	6
2.1.2 通用寄存器	6
2.1.3 指令集扩展	7
2.1.4 特权指令集	8
2.2 RISC-V 汇编 ······	9
2.2.1 编译器	9
2.2.2 汇编器	11
2.2.3 链接器	12
2.2.4 加载器	13
2.3 本章小结	13
第 3 章 RISC-V 处理器设计······	14
3.1 取指单元 (IFU) ····································	15
3.2 译码单元 (IDU) ····································	16
3.2.1 译码器	16
3.2.2 译码器	16
3.3 执行单元 (EXU) ····································	18
3.3.1 加法器	18
3.3.2 比较器	19
3.3.3 移位器	19
3.4 访存单元 (LSU) ····································	20
3.5 写回单元 (WBU) ·······	21
3.6 本章小结	22
第4章 处理器相关技术设计	23
4.1 总线	23
4.1.1 内部总线	23
4.1.2 系统总线	23
	23
4.3 系统优化	23

4.3.1 存储优化——高速缓存	
4.3.2 并行优化——流水线	23
第 5 章 仿真测试	
5.1 verilator 仿真······	
5.2 软硬件差分测试	24
第6章 总结和展望	
6.1 本文总结	
6.2 未来展望	25
参考文献	26
致谢	27

第1章 绪论

1.1 研究背景

芯片被誉为现代工业的掌上明珠,是信息时代的基石。自 1959 年世界上第一颗芯片诞生以来^[1],芯片技术以惊人的速度发展,推动了从个人计算机到智能手机、从数据中心到物联网设备的全面革新。半导体行业也因此成为当今世界最具战略意义和经济价值的行业之一。经过半个多世纪的发展,全球处理器架构市场逐渐形成了两大主流阵营:面向高性能计算的 X86 架构和面向嵌入式系统的 ARM 架构。然而,随着技术的不断演进和应用场景的多样化,现有的体系结构逐渐暴露出诸多问题:

- 1) **复杂指令集架构(CISC)的效率问题**:以 X86 为代表的复杂指令集架构虽然功能强大,但其指令集冗长且复杂,导致指令执行效率较低。为了实现复杂的指令功能,处理器需要集成更多的晶体管和电路,这不仅增加了芯片的设计难度和制造成本,还显著提高了功耗和发热量,限制了其在低功耗场景中的应用。
- 2) **闭源与授权限制**: X86 和 ARM 架构均属于闭源架构, 其核心技术和指令集受到严格的版权保护。使用这些架构需要获得相应公司的授权许可, 这不仅增加了研发成本, 还限制了中小企业和新兴市场的准入, 阻碍了技术的普及和创新。
- 3) **市场垄断与供应商锁定**:由于 X86 和 ARM 架构在各自领域的主导地位,相关技术的使用高度依赖于特定供应商的支持。这种市场垄断和供应商锁定的局面导致技术更新缓慢,用户选择受限,进一步抑制了行业的发展活力。

为了解决现有体系结构存在的问题,并顺应现代计算机体系结构设计的发展趋势,RISC-V(开源精简指令集架构)应运而生。RISC-V以其开源、免费、开放和自由的特性,迅速成为全球学术界和工业界关注的焦点。任何个人或组织都可以自由使用、修改和分发RISC-V的设计,这为处理器架构的创新和普及提供了前所未有的机会。

RISC-V 的起源可以追溯到 20 世纪 80 年代初,当时加州大学伯克利分校的 David Patterson 教授和斯坦福大学的 John Hennessy 教授分别提出了精简指令集计算(RISC)理念^[2]。RISC 的核心思想是通过简化指令集,使处理器设计更加高效、易于实现和优化。基于这一理念,伯克利分校开发了 RISC-I 和 RISC-II 原型机,成功验证了 RISC 架构的可行性和优越性。2010年,加州大学伯克利分校的 Krste Asanović 教授及其团队启动了 RISC-V项目,旨在设计一种全新的、开放的指令集架构,以满足现代计算的多样化需求^[3]。2014年,伯克利团队发布了 RISC-V 的初始规范,包括 32 位和 64 位的基本指令集^[4],这一规范的发布标志着 RISC-V 正式进入公众视野。

2015年, RISC-V 基金会 (RISC-V Foundation) 正式成立, 吸引了包括谷歌、英特尔、英伟达等全球顶尖科技公司以及众多学术机构和研究组织的加入。2017年, 首批基于 RISC-V 的商用芯片发布, 展现了 RISC-V 在实际应用中的巨大潜力。2020年, 为了避免潜在的政治和法律风险, RISC-V 基金会迁至瑞士, 并更名为 RISC-V International, 进一步提升了 RISC-V 的国际化水平和开放性。

如今, RISC-V 已成为全球范围内最具活力的开源指令集架构之一, 其应用领域涵盖

嵌入式系统、物联网、高性能计算、人工智能、数据中心等多个领域。RISC-V的崛起不仅为处理器架构的设计和实现提供了新的思路,也为全球半导体行业注入了新的活力,推动了技术的民主化和创新生态的繁荣发展。

更重要的是,在中国的芯片产业中,主流 CPU 架构一直受西方国家的制约,整体的处理器行业生态与国际先进水平依旧存在不小的差距,RISC-V 架构的出现为中国开源芯片的发展提供了新的机遇。2021 年,开源首次被写入《中华人民共和国国民经济和社会发展第十四个五年规划和 2035 年远景目标纲要》^[5],全国各界都投入到对 RISC-V 开源生态的建设,对 RISC-V 的支持大幅度上升。例如,由多家 RISC-V 领域重点企业、研究机构、行业协会发起成立的"中国 RISC-V 产业联盟";由网信办、中科院等多个国家部委支持成立的"中国开放指令生态 RISC-V 联盟";由加州伯克利大学和清华大学合作发起成立的"RISC-V 国际开源实验室";由中科院、多家行业龙头企业和顶尖科研单位发起成立的"北京开源芯片研究院"等。以上例子说明在国家的政策支持下,各行各业的积极参与下,中国的 RISC-V 开源生态环境正在以不可阻挡的速度发展。

1.2 国内外研究现状

近年来,RISC-V 技术以其开源、模块化和可扩展的特性,在全球范围内引发了广泛 关注,并取得了令人瞩目的研究成果。从高性能计算到嵌入式系统,从学术研究到商业应 用,RISC-V 正在迅速崛起,成为处理器架构领域的重要力量。

2019 年,西部数据公司(Western Digital)推出了 SweRV 核心,这是一款高性能的 RISC-V 处理器核心,专为数据中心和存储应用设计,SweRV 的发布不仅展示了 RISC-V 在 高性能计算领域的潜力,还标志着 RISC-V 从学术研究向工业应用的重大跨越^[6]。2021 年,阿里巴巴旗下的平头哥半导体发布了玄铁 907 处理器,这是一款基于 RISC-V 架构的高性能处理器,已成功授权给多家企业使用,进一步推动了 RISC-V 的商业化进程^[7]。2024 年,中国科学院计算技术研究所推出了"香山"昆明湖架构 V2,这是一款开源的高性能 RISC-V 处理器,其卓越的性能和创新的设计再次证明了 RISC-V 在技术创新上的巨大潜力^[8]。

在系统级集成方面,Vedran Dakić等人提出了一种异构 RISC-V SoC 设计,该设计集成了高性能的乱序核心、高能效的顺序核心以及专用加速器,充分展现了 RISC-V 在灵活性和可扩展性方面的优势^[9]。此外,Koch 等人开发了针对 RISC-V 的 FPGA 框架 FABulous,为 RISC-V 处理器的快速原型设计和验证提供了高效的工具支持^[10]。在低功耗设计方面,邓等人设计了一款超低功耗 RISC-V 流水线结构处理器,适用于物联网等低功耗场景^[11]。在设计方法学方面,钟等人提出了一种软硬件联合验证的设计方法,通过结合 Verilator 软件仿真和 FPGA 硬件验证,显著提高了 RISC-V 处理器的开发效率和可靠性^[12]。在总线设计方面,郝等人采用 ARM 公司提出的 AHB 总线协议,成功实现了系统总线的设计,不仅保持了处理器的高性能,还显著减小了芯片的流片面积^[13]。针对浮点数运算的挑战,潘等人提出了一种优化的浮点运算单元(FPU)设计,通过改进算法和硬件结构,显著提升了浮点数运算的效率和精度^[14]。

1.3 技术对比

在现代处理器架构中, RISC (精简指令集计算)和 CISC (复杂指令集计算)是两种主要的设计理念。以 RISC-V、X86 和 ARM 为例, RISC-V 作为 RISC 架构的代表, 展现出显著的优势, 尤其是在开源性、模块化设计、可扩展性、功耗和性能等方面。

- 1) 在开源性方面, RISC-V 的完全开源特性使其在灵活性和可扩展性方面远超 X86 和 ARM。这种开源性不仅降低了开发成本, 还允许开发者根据具体需求进行定制和优化, 从 而推动了创新和多样化应用的开发。相比之下, X86 和 ARM 均为非开源架构, 需要授权 才能使用, 这在一定程度上限制了其在特定领域的应用。
- 2) 在处理器设计方面, RISC-V 的模块化设计和高可扩展性是其显著优势。它允许开发者根据不同的应用场景灵活选择和扩展指令集,从而更好地适应从嵌入式系统到高性能计算的多样化需求。而 X86 架构由于其复杂指令集和非模块化设计,在可扩展性方面表现较差,难以满足新兴应用的快速变化需求。
- 3) 在功耗方面, RISC-V 的设计理念使其在低功耗场景中表现出色。其简洁的指令集和高效的执行效率使得处理器能够在较低的功耗下运行,这对于移动设备和物联网应用尤为重要。相比之下,X86 架构由于其复杂的设计和较高的功耗,在移动和嵌入式领域存在明显劣势,尽管其在高性能计算中仍具有一定的优势。
- 4) 在性能方面, RISC-V 通过高效的指令执行和流水线设计,能够实现高性能处理。 虽然 X86 和 ARM 在某些应用场景中也能提供高性能,但 RISC-V 的高效设计使其在功耗 和性能的平衡上更具优势。此外, RISC-V 的开源性和模块化设计进一步增强了其在性能 优化方面的潜力。
- 5) 在指令数量方面,与 X86 架构的指令集相比,RISC-V 的指令集格式更为简洁且高效。RISC-V 仅定义了六种指令格式,且每条指令长度固定为 32 位或 64 位,这极大地降低了指令译码时的复杂度和开销。相比之下,X86 架构由于其 CISC 的特性,指令长度不定,每次取指需按照最大指令字长读取,并在译码阶段进行分割,这无疑增加了指令处理的复杂度。此外,RV32I 的基础指令数量仅为 47 条,即使加上乘除法扩展(RV32M),指令总数也不超过 60 条。如图1-1所示,X86 架构在发布初期有 80 条指令,到 2015 年,其指令数量已增长至 1338 条,增加了 16 倍。

综上所述, RISC-V 作为 RISC 架构的代表, 在开源性、模块化设计、可扩展性、功耗和性能等方面展现出显著的优势, 使其在现代处理器架构中具有广阔的应用前景。




图 1-1 x86 指令集发展历程(1978-2014)

特性	RISC-V	X86	ARM
类型	RISC	CISC	RISC
开源性	开源	闭源	闭源
模块化	支持	不支持	不支持
扩展性	盲	低	低
功耗	低	声	低
性能	声	声	声

表 1-1 指令集对比

1.4 本章小结

本章从研究背景、国内外研究现状以及技术对比三个方面对 RISC-V 架构进行了全面介绍。首先,通过对现有处理器架构(如 X86 和 ARM)的分析,指出了复杂指令集架构(CISC)的效率问题、闭源与授权限制以及市场垄断与供应商锁定等问题。这些问题的存在促使了开源精简指令集架构(RISC-V)的诞生。RISC-V 以其开源、免费、开放和自由的特性,迅速成为全球学术界和工业界关注的焦点,为处理器架构的创新和普及提供了前所未有的机会。

在国内外研究现状方面,近年来 RISC-V 技术取得了显著的进展。从嵌入式系统到高性能计算,从学术研究到商业应用,RISC-V 正在迅速崛起,成为处理器架构领域的重要力量。众多企业和研究机构纷纷推出了基于 RISC-V 的处理器和相关技术,进一步推动了 RISC-V 的商业化进程和技术创新。

在技术对比部分,通过对 RISC-V、X86 和 ARM 三种架构的详细对比,展示了 RISC-V 在开源性、模块化设计、可扩展性、功耗和性能等方面的优势。RISC-V 的完全开源特性降低了开发成本,其模块化设计和高可扩展性使其能够灵活适应多样化的应用场景。在功耗

方面,RISC-V 的设计理念使其在低功耗场景中表现出色,而其高效的指令执行和流水线设计则使其在性能上具有显著优势。

总的来说, RISC-V 具有极高的发展潜力, 且逐渐成为 X86 和 ARM 双足鼎立之后的 "第三极"。

第2章 RISC-V 处理器介绍

2.1 RISC-V 处理器指令集

2.1.1 指令集格式

RISC-V 基础指令集(Base ISA)作为RISC-V 架构的核心,为处理器提供了基本的指令集框架。如表2-1和图2-1所示,RV32I包含了六种基本指令类型:

- 1) **R型**: 两个操作数来自寄存器,用于寄存器间操作;
- 2) 1型: 两个操作数来自立即数和寄存器,用于实现立即数和取数操作;
- 3) S型: 两个操作数来自寄存器,一个操作数来自立即数,用于实现访存操作;
- 4) **B型**: 两个操作数来自寄存器,一个操作数来自立即数,用于实现条件分支操作;
- 5) U型:一个操作数来自立即数,用于实现长立即数操作;
- 6) **J型**:一个操作数来自立即数,用于实现无条件跳转操作。


从指令格式就可以看出 RISC-V 指令集最大的优点——精简。首先,指令的长度都为 32 位,同一种类型的指令格式单一,大幅度减小了译码器的开销以及实现难度。其次,R 型指令提供了三个寄存器,这对于需要三个操作数的指令不需要额外的访存,避免了访存带来的开销。然后,寄存器的编码都在指令的固定位置 (rs1 和 rs2),在译码之前就可以先读取寄存器的值读。最后,立即数的符号位被编码至指令的最高位,所以,立即数的符号扩展操作可以与译码操作并行处理。

类型 用涂 示例指令 R型(寄存器-寄存器操作) 算术和逻辑运算 add x1, x2, x3 I型(立即数操作) 加载、立即数操作和跳转 addi x1, x2, 10 S型(存储操作) 数据从寄存器存储到内存 sw x1, 12(x2)B型(条件分支) 条件分支跳转 beq x1, x2, label U型(高位立即数操作) 加载高位立即数 lui x1, 0x12345 J型(无条件跳转) 函数调用或长跳转 jal x1, label

表 2-1 RISC-V 指令格式介绍

2.1.2 通用寄存器

如图2-2表示, RISC-V 有 32 个寄存器, 特殊的是, x0 寄存器硬连线为 0, 可替代约 15% 的指令操作, 而 X86 需要显式 XOR 清零。为了提升处理器的性能, 数据应该尽量存储在 寄存器中, 但是频繁的恢复和保存寄存器需要不断地访问内存, 会带来不小的开销。为了避免这种情况, RISC-V 的处理方案是设置临时寄存器(t0-6)和保存寄存器(s0-11)。临时寄存器的值不需要保存至内存, 而保存寄存器的值需要保存至内存。



J-type (Jump)

图 2-1 RV32I 指今集格式

相比 X86 的 16 个寄存器, RISC-V 架构的寄存器数量多一倍,适当地提升寄存器的数量,处理器可以充分地调度更多的寄存器,以至于加快程序编译和运行的速度。但是,寄存器并不是越多越好,由于其制造工艺和其特殊性导致了寄存器的成本昂贵,所以更多的寄存器会导致更高的成本和硬件复杂度,指令集也需要更多的比特位来对寄存器进行编码,一定程度上压缩了其余字段的编码空间,会提升编码和译码的复杂度。

2.1.3 指令集扩展

RISC-V 指令集的另一个显著特点是模块化设计。RV32I 作为基础 ISA,虽然只定义了47 条指令,但是足以支持运行基本的软件,其稳定性为开发者提供了可靠的指令集基础。模块化设计允许开发者根据具体需求选择特定的扩展,例如:

- 1) **RV32M**: 支持乘除法扩展,从基本指令集分离出来的一个单独标准,需要设计对应的乘除法单元,适用于嵌入式系统、低功耗微控制器、高效处理整数运算的场景;
- 2) **RV32A**: 支持原子指令扩展,对共享内存的数据进行操作的一种方式,能够保证多 线程并发执行的一致性,适用于多核处理器、操作系统内核、实时系统的场景;
- 3) **RV32F**: 支持单精度浮点扩展,新增了浮点寄存器,支持单精度浮点的传输、比较、转换、分类,适用于图形处理、传感器数据处理、轻量级机器学习推理的场景;
- 4) **RV32D**: 支持双精度浮点扩展,将浮点寄存器扩展至 64 位,新增了支持双精度浮点数相关的运算,适用于科学计算、高精度工程仿真、复杂模型训练的场景;

表 2-2 RISC-V 寄存器介绍

寄存器	名称	功能
x0	zero	始终为 0
x1	ra	返回地址
x2	sp	栈指针
x3	gp	全局指针
x4	tp	线程指针
x5	t0	临时寄存器/链接寄存器
x6-7	t1-2	临时寄存器
x8	fp / s0	帧指针/保存寄存器
x9	s1	保存寄存器
x10-11	a0-1	函数参数/返回值
x12-17	a2-7	函数参数
x18-27	s2-11	保存寄存器
x28-31	t3-6	临时寄存器

5) **RV32V**: 支持向量扩展,用于数据并行执行功能,该扩展引入了新的向量寄存器和操作指令,该扩展使 RISC-V 对于数据处理产生了质的提升,同时也保持了指令的简洁度。

这种灵活的扩展机制使得 RISC-V 能够适应从嵌入式系统到高性能计算的多样化应用场景,如:物联网设备只需 RV32M + RV32F,而科学计算需要 RV32F + RV32D。这种设计理念为芯片设计者、软件开发者和终端用户带来了多方面的好处。

2.1.4 特权指令集

RISC-V 特权指令集(Privileged Instruction Set)定义了处理器在系统级操作中的行为规范,包括中断处理、内存管理、特权模式切换等核心功能。它是操作系统、监控程序(Hypervisor)和底层固件开发的基础。如2-3所示,RISC-V 目前有以下 4 种特权模式: U 模式(User,用户模式),S 模式(Supervisor,管理模式),H 模式(Hypervisor,监视模式),M模式(Machine,M 模式)。RISC-V 通过 CSR(控制状态寄存器)来更改权限模式。


表 2-3 RISC-V 特权模式

等级	CSR 编码	模式
0	00	U
1	01	S
2	10	Н
3	11	M

- 1) **U 模式**:用户模式是最低级的特权模式,只支持最低级别的权限操作,运行应用程序,禁止直接访问硬件或特权指令;
- 2) **S 模式**:管理模式拥有次高特权级,可以操作计算机中的敏感资源,用于管理虚拟内存、进程调度和系统调用;
- 3) **H 模式**: 监视模式拥有比 S 模式更高的特权级,可以用于管理跨机器的资源,如管理多个虚拟机;
- 4) **M 模式**: 机器模式拥有最高的特权级,可以执行任何机器操作,能访问所有物理资源(如定时器、中断控制器、PMP)的模式。

2.2 RISC-V 汇编

由于 C 程序无法直接运行在计算机上,所以需要将源代码翻译成为机器语言,才能在计算机上运行,该过程涉及编译、汇编、链接、载入,图2-2展示了整个翻译过程。



2.2.1 编译器

编译器是一类程序,用于将高级语言转换为机器语言指令集。如表2-4所示,RISC-V编译器支持多种 ABI(应用程序二进制接口),具体使用的接口取决于处理器所支持的扩展(例如 F、D 扩展)。其中,ilp32 表示在 C 语言中 int、long 和 pointer 均为 32 位。后缀则表示浮点参数的传递方式: ilp32 表示浮点参数通过整数寄存器传递; ilp32f 表示单精度浮点参数通过浮点寄存器传递; ilp32d 表示双精度浮点参数通过浮点寄存器传递。

因此,编译 RV32I 指令集的代码时,ABI 选项必须为 ilp32 (GCC 参数为: -march=rv32i -mabi=ilp32)。然而,在 RISC-V 的约定中,浮点指令的函数调用不一定需要使用浮点寄存器。这意味着,当编译支持 RV32IFD 指令集的代码时,ABI 选项可以是 ilp32、ilp32f 或 ilp32d 中的任意一种。这种灵活性使得开发者能够根据具体的应用场景和性能需求选择最合适的 ABI 配置。

表 2-4 ABI 常见名称

ABI 名称	数据类型	参数传递
ilp32	整型 (32 位)	浮点参数在整数寄存器中传递
ilp32f	单精度浮点 (32位)	单精度浮点参数在浮点寄存器中传递
ilp32d	双精度浮点(64位)	双精度浮点参数在浮点寄存器中传递

在经典的 C 语言 Hello Word 程序编译中, C 程序2-3通过编译器编译后得到汇编程序2-4。

```
#include <stdio.h>
int main() {
    printf ("Hello World\n");
    return 0;
}
```

图 2-3 C 语言 Hello World 源代码 (hello.c)

```
#指示符:进入代码节
. text
. align 2
                     # 指示符: 将代码按 2^2 字节对齐
. globl main
                     # 指示符: 声明全局符号 main
                     # main 的开始符号
main:
                     # 分配栈帧
   addi sp, sp,-16
  sw ra,12(sp)
                     # 保存返回地址
   lui a0,%hi(string1)
                     # 计算 string1 的地址
   addi a0,a0,%lo(string1)
   call printf
                     #调用 printf 函数
      ra,12(sp)
                     #恢复返回地址
                     #释放栈帧
   addi sp, sp, 16
      a0,0
                     #装入返回值0
   li
                     #返回
                     #指示符:进入只读数据节
   . section . rodata
   . balign 4
                     #指示符:将数据按4字节对齐
                     #第一个字符串符号
string1:
   . string "Hello World\n" # 指示符: 以空字符结尾的字符串
```

图 2-4 Hello world 汇编程序 (hello.s)

2.2.2 汇编器

汇编器是将汇编程序翻译成为计算机能够运行的机器语言的一类程序。其在生成目标代码的过程中会替换一些"伪指令","伪指令"是基于配置常规指令实现的,"伪指令"编译器开发者和汇编程序员十分有用。为了简化汇编代码,RISC-V 的汇编器有 60 种伪指令。比如: ret 是 RISC-V 中最常见的伪指令,实现从子过程返回的功能,但实际的指令是 jalr x0, x1, 0。当出现伪指令时,汇编器会将其替换为实际的指令。x0 寄存器的存在为许多伪指令提供了方便的操作,如 j、ret、beqz 等指令,这在很大程度上化简了 RISC-V 指令集,表2.2.2提供了依赖 x0 的伪指令和与其对应的实际指令。

表 2-5 与零寄存器相关的 RISC-V 伪指令(续)

伪指令	实际指令	含义
nop	addi x0, x0, 0	空操作
neg rd, rs	sub rd, x0, rs	取负
negw rd, rs	subw rd, x0, rs	取负字
snez rd, rs	sltu rd, x0, rs	不等于零时置位
sltz rd, rs	slt rd, rs, x0	小于零时置位
sgtz rd, rs	slt rd, x0, rs	大于零时置位
beqz rs, offset	beq rs, x0, offset	等于零时分支
bnez rs, offset	bne rs, x0, offset	不等于零时分支
blez rs, offset	bge x0, rs, offset	小于等于零时分支
bgez rs, offset	bge rs, x0, offset	大于等于零时分支
bltz rs, offset	blt rs, x0, offset	小于零时分支
bgtz rs, offset	blt x0, rs, offset	大于零时分支
j offset	jal x0, offset	 跳转
jr rs	jalr x0, rs, 0	寄存器跳转
ret	jalr x0, x1, 0	从子过程返回
tail offset	auipc x6, offset[31:12]	日油田
tan onset	jalr x0, x6, offset[11:0]	尾调用
rdinstret[h] rd	csrrs rd, instret[h], x0	读指令计数器
rdcycle[h] rd	csrrs rd, cycle[h], x0	读周期计数器
rdtime[h] rd	csrrs rd, time[h], x0	读实时时钟
csrr rd, csr	csrrs rd, csr, x0	CSR 读
csrw csr, rs	csrrw x0, csr, rs	CSR 写
csrs csr, rs	csrrs x0, csr, rs	CSR 置位

续下页

伪指令	实际指令	含义
csrc csr, rs	csrrc x0, csr, rs	CSR 清位
csrwi csr, imm	csrrwi x0, csr, imm	CSR 写立即数
csrsi csr, imm	csrrsi x0, csr, imm	CSR 置位立即数
csrci csr, imm	csrrci x0, csr, imm	CSR 清位立即数
fresr rd	csrrs rd, fcsr, x0	读浮点 CSR
fsesr rs	csrrw x0, fcsr, rs	写浮点 CSR
frrm rd	csrrs rd, frm, x0	读舍人模式
fsrm rs	csrrw x0, frm, rs	写舍人模式
frflags rd fsflags rs	csrrs rd, fflags, x0 csrrw x0, fflags, rs	读异常标志 写异常标志

表 2-5 与零寄存器相关的 RISC-V 伪指令(续)

将 Hello Word 汇编程序通过汇编器译器翻译后, 得到机器语言的 Hello World 程序2-5。

00000000 <main>:</main>		
0: ff010113 addi	sp, sp,-16	
4: 00112623 sw	ra,12(sp)	
8: 00000537 lui	a0,0x0	
c: 00050513 mv	a0,a0	
10: 00000097 auipc	ra,0x0	
14: 000080e7 jalr	ra	
18: 00c12083 lw	ra,12(sp)	
1c: 01010113 addi	sp,sp,16	
20: 00000513 li	a0,0	
24: 00008067 ret		

图 2-5 机器语言的 Hello world 程序 (hello.o)

2.2.3 链接器

链接器是一种程序,它将一个或多个目标文件或库函数链接成一个可执行目标文件。这种机制的优势在于,如果只修改了一个文件,就无需重新编译所有源代码,从而提高了开发效率。在 Unix 系统中,链接器通常处理后缀为.o 的目标文件,并生成后缀为.a 的库文件;而在 MS-DOS 系统中,链接器的输入文件后缀为.OBJ 或.LIB,输出文件后缀为.EXE。

每个目标文件除了包含指令外,还包含一张符号表。这张符号表记录了程序中所有需要在链接过程中确定地址的符号,包括数据符号和代码符号。由于 32 位指令的长度限制,一个 32 位地址无法直接嵌入到指令中,因此链接器通常需要为每个符号调整两条 RV32I 指令以容纳完整的地址信息。图2-6展示了图2-5中的目标文件经过链接后生成的 a.out 文件。

链接器在工作时还会检查程序的 ABI 是否与所有链接库匹配。尽管编译器支持多种 ABI 和 ISA 扩展的组合,但实际在机器上可能只安装了特定组合的库。因此,一个常见问题是在未安装兼容库的情况下尝试链接程序。在这种情况下,链接器通常不会输出详细的诊断信息,而是简单地尝试进行链接,随后提示不兼容。这种情况通常发生在交叉编译环境中,即在一台计算机上为另一台计算机编译程序时。为了避免这种问题,确保所有参与链接的库与目标平台的 ABI 兼容是非常重要的。

```
000101b0 <main>:
    101b0: ff010113 addi
                            sp, sp, -16
    101b4: 00112623 sw
                             ra,12(sp)
    101b8: 00021537 lui
                            a0,0x21
    101bc: a1050513 addi
                            a0,a0,-1520 # 20a10 < string1>
    101c0: 288000ef jal
                            ra,10450 < printf >
    101c4: 00c12083 lw
                            ra,12(sp)
    101c8: 01010113 addi
                            sp, sp, 16
    101cc: 00000513 li
                            a0,0
    101d0: 00008067 ret
```

图 2-6 链接后的 Hello world 程序(在 Unix 系统中改名为 a.out)

2.2.4 加载器

图2-6展示了一个典型的可执行文件,该文件存储在计算机的存储设备中,由操作系统加载并执行。当运行一个程序时,加载器会将其加载到内存中,并跳转到程序的起始地址。在现代操作系统中,加载器负责将程序从存储设备加载到内存,并启动程序的执行。

动态链接程序的加载过程较为复杂,对于动态链接程序,操作系统并不会直接启动程序,而是先启动动态链接器。动态链接器负责加载程序及其所需的动态链接库,处理所有的首次外部函数调用,将函数加载到内存,并修改程序,使其指向正确的函数地址。这种机制使得程序可以共享库函数,减少了内存占用,并提高了系统的灵活性和效率。

2.3 本章小结

本章全面介绍了 RISC-V ISA 的基础内容。首先,深入探讨了指令集的基本格式,阐述 了其精简和高效的设计理念。接着,详细讲解了通用寄存器的架构和功能,强调了其在数 据存储和运算中的关键作用。此外,对指令扩展进行了深入的介绍,展示了几种经典的扩 展指令集,通过模块化设计增强了处理器的功能。特权指令集作为系统级操作的核心,也 在本章中得到了详细的阐述,包括了四种特权模式和其对于处理器的管理功能。

在编译过程方面,本章系统地介绍了从源代码到可执行程序的整个流程。首先,编译器将高级语言转换为汇编语言,这一过程涉及到语法分析、语义检查和代码优化。随后,汇编器将汇编代码转换为机器语言,生成目标文件。链接器则负责将多个目标文件和库函数整合成一个可执行目标文件,解决了符号引用和地址分配的问题。最后,加载器在程序运行时将其加载到内存中,并确保其正确执行。

第3章 RISC-V 处理器设计

本章将深入探讨微架构和指令集架构(ISA)对处理器性能的影响,并结合计算机科学与电子信息领域的知识,采用 RISC-V 开源指令集架构,设计一款单周期微处理器。该设计基于 RV32I 基础指令集,旨在提供一个高效且灵活的处理器架构。




图 3-1 处理器整体架构图

微处理器的整体架构如图3-1所示,主要由五个关键单元组成:IFU(取指单元)、IDU(译码单元)、EXU(执行单元)、LSU(访存单元)和WBU(写回单元)。以下是各单元的详细数据通路过程:

- 1) **取指阶段**: 取指单元根据 PC 从内存中读取指令,并将指令传递给 IDU。这一过程确保了指令流的连续性,为后续的处理步骤提供了基础。
- 2) **译码阶段**: IDU 负责将指令译码为多条控制信号。在这一阶段,寄存器的值被读取,同时进行立即数的符号扩展。译码后的控制信号被发送到 EXU、LSU 和 WBU,以协调后续的执行和数据处理。
- 3) 执行阶段: EXU 包含三个主要单元:加法器、移位器和比较器。这些单元根据来自 IDU 的控制信号执行算术和逻辑运算。运算结果随后被传递到 EXU 和 WBU,以支持进一步的数据处理和存储。
- 4) **访存阶段**: LSU 根据来自 IDU 的控制信号和来自 EXU 的运算结果, 执行存储器的 读写操作。读取的数据被发送到 WBU, 以便后续的存储。

5) **写回阶段**: WBU 根据前面单元的信号,将处理结果写回到相应的寄存器中。这一阶段确保了数据的最终存储和状态的更新。

通过这种模块化设计,微处理器能够高效地处理指令流,实现数据的快速通路。这种设计不仅展示了 RISC-V 架构的灵活性和高效性,还提供了一个深入了解计算机系统设计的机会。这种基于单周期设计的微处理器,为后续的多周期、流水线优化提供了十分便捷的基础。

3.1 取指单元 (IFU)

取指单元(Instruction Fetch Unit)是单周期 RISC-V 处理器数据通路的起始单元,其核心功能是在每个时钟周期内从指令存储器中读取当前指令并计算下一条指令地址。该单元由程序计数器(PC)、指令存储器(IMEM)和地址计算逻辑构成:PC 寄存器在每个时钟上升沿输出指令地址至 IMEM,IMEM 返回对应的 32 位机器指令;同时,地址计算逻辑通过专用加法器生成 PC+4 地址(默认顺序执行)或分支目标地址(需与后续写回单元配合),并通过多路选择器确定下一周期 PC 值。由于单周期架构在一个时钟周期内完成全部指令操作,取指单元不包含流水线缓冲机制,其指令存储器的访问时间直接决定了处理器最高工作频率。该单元的输出端与译码单元直接相连,形成"取指-译码-执行"的完整单周期数据通路。




图 3-2 取指单元设计图

如图3-2所示,程序计数器的选择有以下四种情况:

- 1) **ALU+RE**: 这种选择用于实现寄存器跳转,将程序计数器设置为加法器运算结果 所在的地址。这种机制允许程序根据寄存器中的值动态调整执行流程,从而实现复杂的控 制结构;
- 2) **PC+IMM**: 这种选择用于实现 PC 相对跳转,将程序计数器设置为当前程序计数器与立即数的和所在的地址。这种机制允许程序在代码中进行相对位置的跳转,常用于条件分支和循环结构;

- 3) **CSR_DATA**: 这种选择用于实现异常中断跳转,将程序计数器设置为控制状态寄存器值所在的地址。这种机制在处理异常和中断时非常关键,它允许程序发生异常和中断时跳转到预定义的处理程序,以及中断处理结束时返回程序;
- 4) **PC+4**: 这种选择用于实现静态跳转,将程序计数器设置为当前程序计数器与 4 的和所在的地址。这是程序正常执行时的默认行为,用于顺序执行下一条指令。

这些 PC 选择机制共同确保了程序的灵活执行和高效控制流管理,为处理器在各种复杂场景下的稳定运行提供了基础。

3.2 译码单元 (IDU)

译码单元(Instruction Decode Unit)负责将指令中携带的信息提取出来,这些信息被称为控制信号,后续将被传递给执行单元、访存单元和写回单元,用于进行结果选择。译码器的实现相对简单,如图3-3所示,主要由译码器(Decoder)和控制信号单元(CSU)组成。




图 3-3 译码单元设计图

3.2.1 译码器

译码器(Decoder)的任务是对接收到的指令进行初始译码,生成操作码(op)、功能码(func3 和 func7)、源寄存器(rs1 和 rs2)、目标寄存器(rd)以及立即数(imm)等关键信息。这些信息是后续处理的基础,其接口描述如表3-1所示。

3.2.2 译码器

控制信号单元(CSU)则负责将操作码(op)、功能码(func3 和 func7)转换为具体的控制信号。这些控制信号将指导处理器的各个模块如何协作以正确执行指令。CSU 生成的控制信号包括 ALU 操作类型、数据通路选择信号等,其接口描述如表3-2所示。

表 3-1 译码器接口描述表

信号	位宽	描述
op	7	标识指令类型
func3	3	进一步细化指令具体操作
func7	7	扩展指令的功能
rs1	5	读寄存器 1
rs2	5	读寄存器 2
rd	5	写寄存器

表 3-2 控制信号单元接口描述表

信号	位宽	描述	下游
REG_WRITE	1	是否将写入寄存器	IDU
IMM_OPT	6	立即数的扩展方式	IDU
CSR_OPT	2	选择 CSR 的值。	IDU
ALU_B	1	选择操作数 B	EXU
ALU_A	1	选择操作数 A	EXU
ALU_OPT	3	加法器的运算类型	EXU
CMP_OPT	4	比较器的运算类型	EXU
SHIFTER_OPT	3	移位器的运算类型	EXU
MEM_OPT	2	存储器的读写类型	LSU
REG_OPT	5	写入寄存器堆的值	WBU
PC_OPT	4	PC 的更新方式	WBU

3.3 执行单元 (EXU)

执行单元 (Execution Unit) 是处理器的核心组件之一,负责对操作数 A 和操作数 B 进行算术和逻辑运算,并将计算结果传递给访存单元和写回单元,以支持对存储器、寄存器和程序计数器的写操作。如图3-4所示,执行单元主要由加法器 (ALU)、比较器 (CMP) 和移位器 (Shifter) 组成。




图 3-4 执行单元设计图

3.3.1 加法器

加法器(ALU)是处理器执行单元的核心组件,用于执行基本的算术和逻辑运算。它能够高效地处理加法、减法,以及逻辑运算(如与、或、非等),确保数据的快速处理和准确计算。如图3-5所示,该加法器设计采用经典的架构。输入信号有:两个32位的补码操作数,支持有符号数的运算;一个1位控制信号,用于决定执行加法或减法运算(控制信号为1,执行减法运算)。输出信号有:一个32位的运算结果,表示算术或逻辑运算的输出;一个1位的零标志符(ZF),用于指示运算结果是否为零;一个1位的进位标志符(CF),用于指示运算过程中是否发生进位;一个1位的溢出标志符(OF),用于检测有符号数运算中的溢出情况。




图 3-5 加法器设计图

标志符在计算机系统中起着至关重要的作用,它们是处理器在执行指令后生成的信号,用于指示运算结果的特定状态。此外标志符还是比较器的输入,对于比较运算的判断十分重要。

1) **零标志符(ZF**):指示运算结果是否为零。如果 ZF 为 1,处理器可以判断某个操作的结果为零。ZF 的运算参考公式3-1,其中 Res_i 表示运算结果的第 i 位。

$$ZF = \neg (Res_{31} \lor Res_{30} \lor \cdots \lor Res_{0}) \tag{3-1}$$

2) **进位标志符 (CF)**: 指示无符号数加法中的溢出或减法中的借位。如果 CF 为 1, 说明无符号运算发生溢出。CF 的运算参考公式3-2, 其中 C_i 表示第 i 位的进位信息。

$$CF = C_{32} \oplus C_0 \tag{3-2}$$

3) **溢出标志符 (OF)**: 指示有符号数运算中的溢出。如果 OF 为 1, 说明有符号运算 发生溢出。OF 的运算参考公式3-3。

$$OF = C_{32} \oplus C_{31}$$
 (3-3)

除了最基本的加减法运算之外,加法器还应该支持逻辑运算和移位。将 ALU_OPT 扩充至 3 位,从而能够支持更多的运算类型,扩充后的接口描述如表3-3所示。

ALU_OPT	功能	操作
000	加法	A + B
001	减法	A - B
010	取反	$\neg A$
011	与	$A \wedge B$
100	或	$A \vee B$
101	异或	$A \oplus B$

表 3-3 ALU_OPT 接口描述表

3.3.2 比较器

比较器(CMP)是处理器执行单元中的关键器件,用于执行条件比较操作。它能够高效地判断两个操作数之间的关系,为条件分支指令提供依据。输入信号包括来自加法器的四个标志位(SF、ZF、CF和OF),这些标志位用于计算比较结果。此外,比较器还接收一个4位的控制信号(CMP_OPT),用于决定执行何种比较运算。CMP_OPT的接口描述如表3-4所示。

3.3.3 移位器

移位器(Shifter)是处理器执行单元中的重要模块,用于执行数据的移位操作。它能够高效地处理多种类型的移位运算,包括逻辑左移、逻辑右移和算术右移,这些操作在数

CMP_OPT	功能	逻辑
0001 或 1001	==	ZF = 1
0010 或 1010	!=	ZF = 0
0011	< (有符号)	$SF \oplus OF$
0100	<= (有符号)	$(SF \oplus OF) \vee (ZF = 1)$
0101	> (有符号)	$\neg (SF \oplus OF)$
0110	>= (有符号)	$\neg (SF \oplus OF) \lor (ZF = 1)$
1011	< (无符号)	$\neg CF$
1100	<= (无符号)	$\neg CF \lor (ZF = 1)$
1101	>(无符号)	$CF \wedge (ZF = 0)$
1110	>= (无符号)	CF

表 3-4 CMP_OPT 接口描述表

据处理和数值计算中非常常见。输入信号包括一个 32 位的被移数与 32 位的移数,这两个操作数用于计算移位结果。此外,移位器还会接收一个 2 位的控制信号(SHIFTER_OPT),用于决定执行何种移位运算。SHIFTER_OPT 的接口描述表如3-5所示。

- 1) 逻辑左移 (ZF): 将操作数的各位向左移动指定的位数, 空出的低位填充零。
- 2) 进位标志符 (CF): 将操作数的各位向右移动指定的位数, 空出的高位填充零。
- 3) **溢出标志符 (OF)**: 将操作数的各位向右移动指定的位数,空出的高位填充操作数的符号位 (最高位),以保持有符号数的符号不变。

SHIFTER_OPT	功能
00 或 01	逻辑左移
10	逻辑右移
11	算术右移

表 3-5 SHIFTER_OPT 接口描述表

3.4 访存单元(LSU)

访存单元(Load Store Unit)是处理器与存储器交互的关键模块,其设计严格遵循加载-存储(Load-Store)架构原则,负责对存储器进行读写操作。如图3-6所示,写操作的数据来源于寄存器,写地址来源于执行单元,而读取的数据则被发送到写回单元。

为了降低访问延迟并提高性能,现代处理器中的LSU通常采用多种优化技术,如高速缓存(Cache)、预取(Prefetching)和多端口存储器。这些技术能够显著减少存储器访问延迟,提高数据传输效率,从而提升处理器的主频和IPC(每周期指令数)。然而,在本章中,仅探讨单周期处理器的设计,因此访存单元采用最简单的存取方案。关于高速缓存优

化的详细讨论将在第4章中进行,届时将介绍如何通过缓存技术进一步提升访存单元的性能。




图 3-6 访存单元设计图

3.5 写回单元 (WBU)

写回单元(Write Back Unit, WBU)是微处理器五个核心单元中的最后一个单元,其主要职责是将处理结果写入寄存器堆,并更新程序计数器。WBU 确保了运算结果的最终存储和程序流程的正确推进,其设计的高效性和可靠性直接影响处理器的整体性能和稳定性。

写回寄存器的值由控制信号 REG_OPT 确定,该控制信号的位宽为 5 位,由译码单元输出。更新程序计数器的值由控制信号 PC_OPT 确定,该控制信号的位宽为 4 位,由译码单元和执行单元共同输出。表3-6和表3-7是控制信号 REG_OPT 和 PC_OPT 的详细描述。

REG_OPT	写人寄存器堆的值
00000	加法器结果
00001	PC+4
00010	CSR 的值
00100	比较器结果
01000	访存数据
10000	移位器结果

表 3-6 REG_OPT 接口描述表

表 3-7 PC_OPT 接口描述表

PC_OPT	更新 PC 的值
0000	PC+4
0001	PC+IMM
0010	CSR 的值(MRET)
0100	CSR 的值(ECALL)
1000	加法器结果

3.6 本章小结

本章着重阐述了 RISC-V 单周期处理器的设计方法,采用 RV32I 指令集,该指令集支持 RISC-V 架构的基本功能。文中依次详细介绍了处理器五个核心单元的设计,分别为指令取指单元(IFU)、指令译码单元(IDU)、执行单元(EXU)、访存单元(LSU)和写回单元(WBU)。IFU 负责依据程序计数器(PC)从存储器中读取指令,并将其传递至 IDU;IDU 承担将指令译码为多种控制信号的任务,为后续处理单元提供必要的支持;EXU 包含加法器、比较器和移位器,用于执行算术和逻辑运算,并将结果传递给后续单元;LSU 实现存储器的读写操作;WBU 则负责更新寄存器堆和程序计数器(PC)。这种模块化设计明确划分了各单元的职责,不仅降低了设计的复杂度,还便于后续的技术优化,例如总线架构、高速缓存策略和片上系统集成等。

第4章 处理器相关技术设计

- 4.1 总线
- 4.1.1 内部总线
- 4.1.2 系统总线
- 4.2 片上系统 (SoC)
- 4.3 系统优化
- 4.3.1 存储优化——高速缓存
- 4.3.2 并行优化——流水线

第5章 仿真测试

- 5.1 verilator 仿真
- 5.2 软硬件差分测试

第6章 总结和展望

- 6.1 本文总结
- 6.2 未来展望

参考文献

- [1] Faggin F, Hoff M E, Mazor S, et al. The history of the 4004[J]. Ieee Micro, 1996, 16(6):10-20.
- [2] Cocke J, Markstein V. The evolution of risc technology at ibm[J]. IBM Journal of research and development, 1990, 34(1):4-11.
- [3] Waterman A, Lee Y, Patterson D A, et al. The risc-v instruction set manual, volume i: Base user-level isa [J]. EECS Department, UC Berkeley, Tech. Rep. UCB/EECS-2011-62, 2011, 116:1-32.
- [4] Asanović K, Patterson D A. Instruction sets should be free: The case for risc-v[J]. EECS Department, University of California, Berkeley, Tech. Rep. UCB/EECS-2014-146, 2014.
- [5] 黄鑫. "十四五"软件业开源生态加快构建[R]. 经济日报, 2021.
- [6] Marena T. Risc-v: high performance embedded swervTM core microarchitecture, performance and chips alliance[J]. Western Digital Corporation, 2019.
- [7] 平头哥发布全新 RISC-V 处理器[J]. 中国集成电路, 2021, 30(06):21.
- [8] 王凯帆,徐易难,余子濠,等. 香山开源高性能 RISC-V 处理器设计与实现[J]. 计算机研究与发展, 2023,60(03):476-493.
- [9] Dakið107 V, Mrð161ið107 L, Kunið107 Z, et al. Evaluating arm and risc-v architectures for high-performance computing with docker and kubernetes[J/OL]. Electronics, 2024, 13(17). https://www.mdpi.com/2079-9292/13/17/3494. DOI: 10.3390/electronics13173494.
- [10] Fpga '21: The 2021 acm/sigda international symposium on field-programmable gate arrays[C]. New York, NY, USA: Association for Computing Machinery, 2021.
- [11] 邓天传, 胡振波. 一种超低功耗的 RISC-V 处理器流水线结构[J/OL]. 电子技术应用, 2019, 45(06): 50-53. DOI: 10.16157/j.issn.0258-7998.182563.
- [12] 钟戴元, 曾庆立, 周佳凯, 等. 基于 RISC-V 处理器的软硬件联合验证平台设计与实现[J]. 信息技术与信息化, 2024(11):23-26.
- [13] 郝振和, 焦继业, 李雨倩. 基于 AHB 总线的 RISC-V 微处理器设计与实现[J]. 计算机工程与应用, 2020, 56(20):52-58.
- [14] 潘树朋, 刘有耀, 焦继业, 等. 基于 RISC-V 浮点指令集 FPU 的研究与设计[J]. 计算机工程与应用, 2021, 57(03):80-86.

致谢

谢谢!