

基于高云 FPGA 的 DDR2&DDR3 硬件设计参考手册

TN662-1.1, 2021-01-29

版权所有©2021 广东高云半导体科技股份有限公司

未经本公司书面许可,任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部,并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可,并未以明示或暗示,或以禁止发言或其它方式授予任何知识产权许可。除高云半导体在其产品的销售条款和条件中声明的责任之外,高云半导体概不承担任何法律或非法律责任。高云半导体对高云半导体产品的销售和/或使用不作任何明示或暗示的担保,包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等,均不作担保。高云半导体对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任,高云半导体保留修改文档中任何内容的权利,恕不另行通知。高云半导体不承诺对这些文档进行适时的更新。

版本信息

日期	版本	说明
2019/02/11	1.0	初始版本。
2021/01/29	1.1	增加 DDR3 相关内容。

i

目录

目	录	i
图	目录	iii
表	目录	iv
	,,,,,, 关于本手册	
	1.1 手册内容	
	1.2 相关文档	
	1.3 术语、缩略语	
•		
2	FPGA I/O 分配	. 3
	2.1 FPGA I/O 分布	
	2.2 DDR3 I/O 需求	
	2.3 I/O 分配规则 2.4 FPGA I/O 模式选择	
	2.5 I/O 分配	
2	原理图设计	
J		
	3.1 电源模块	
	3.1.1 VDD、VDDQ 电源模块	
	3.2 FPGA 模块	
	3.2.1 Bank 电压分配	
	3.2.2 Bank I/O 分配	9
	3.3 DDR3 模块设计	11
4	PCB 设计 [.]	13
	4.1 点到点拓扑结构	13
	4.1.1 器件放置	13
	4.1.2 点到点拓扑	14
	4.2 叠层结构	
	4.2.1 8 层堆叠结构	
	4.2.2 6 层堆叠结构	
	4.3 电源供给网络(PDN)	10

5	注意事项	29
	4.7 结论	28
	4.6.2 时序预算设计	
	4.6.1 仿真	
	4.6 仿真	
	4.5.3 信号返回路径	
	4.5.2 参考平面缝合	24
	4.5.1 连续的参考平面	
	4.5 参考平面	
	4.4.7 阻抗匹配	21
	4.4.6 等长	20
	4.4.5 走线长度	
	4.4.4 线距	19
	4.4.3 线宽	19
	4.4.2 同层走线	19
	4.4.1 信号分组	18
	4.4 信号走线	18
	4.3.3 电源走线	17
	4.3.2 去耦电容	16
	4.3.1 PDN	16

图目录

图 1-1 Gowin FPGA 与 DDR3 连接示意图	1
图 2-1 FPGA Bank 分布示意图	3
图 2-2 GW2A-18 器件 PG256 封装管脚分布示意图	4
图 3-1 VDD/VDDQ 电源模块原理图	7
图 3-2 VREFCA/VREFDQ 电源模块原理图	8
图 3-3 GW2A18 FPGA Bank 电压分配原理图	9
图 3-4 Bank4 I/O 分配原理图	10
图 3-5 Bank5 I/O 分配原理图	10
图 3-6 Bank6 I/O 分配原理图	11
图 3-7 DDR3 模块原理图	12
图 4-1 Gowin FPGA 与 DDR3 器件放置示意图	14
图 4-2 Gowin FPGA 与 DDR3 点到点连接拓扑图	14
图 4-3 8 层板堆叠结构定义	15
图 4-4 6 层板堆叠结构定义	16
图 4-5 VTT 端接电阻间隔去耦电容放置参考图	17
图 4-6 电源和地铺铜设计参考图	18
图 4-7 走线宽度建议	19
图 4-8 组内信号和组间信号示意图	20
图 4-9 数据总线端接方案	22
图 4-10 走线跨分割	23
图 4-11 走线与挖空区域边距	23
图 4-12 在引脚区域走线	24
图 4-13 地平面缝合	25
图 4-14 拥挤区域添加地过孔(绿色为地,红色为电源)	25
图 4-15 命令/地址/控制线路的仿真对比	26
图 4-16 跨接电容	27

表目录

表 1-1 术语、缩略语	2
表 2-1 GW2A-18 器件 PG256 封装管脚数目列表	4
表 2-2 DDR3 信号列表	5
表 2-3 DDR3 所需资源列表	6
表 4-1 DDR3 器件信号分组	18
表 4-2 地址时序预算示例	28

TN662-1.1 iv

1 关于本手册 1.1 手册内容

1 关于本手册


1.1 手册内容

本手册以 DDR3 器件为例讲解硬件设计方法,包括 FPGA I/O 分配、原理图设计、电源网络设计、PCB 走线、参考平面设计、仿真等,旨在协助用户快速完成信号完整性好、低功耗、低噪声的高速存储方案的硬件设计。

DDR2 器件设计方法参考 DDR3 即可。两者在体系结构上差别很小,主要区别 DDR3 器件的总线速度更快, DDR3 器件供电电压为 1.5V, 而 DDR2 器件供电电压为 1.8V。

本手册以一个经过验证的可稳定工作的设计为例,来系统介绍高云 FPGA 连接 DDR3 的硬件设计方法,FPGA 芯片型号采用 GW2A-LV18PG256,存储芯片采用镁光(Micron)公司生产的单晶粒封装的 DDR3 SDRAM 器件,型号为 MT41J128M16JT-125:K,两者连接方式为点到点连接。连接示意图如下:

图 1-1 Gowin FPGA 与 DDR3 连接示意图



TN662-1.1 1(29)

1 关于本手册 1.2 相关文档

1.2 相关文档

通过登录高云半导体网站 <u>www.gowinsemi.com.cn</u> 可以下载、查看以下相关文档:

- DS102, GW2A 系列 FPGA 产品数据手册
- UG111, GW2A 系列 FPGA 产品封装与管脚手册

1.3 术语、缩略语

表 1-1 中列出了本手册中出现的相关术语、缩略语及相关释义。

表 1-1 术语、缩略语

术语、缩略语	全称	含义	
FPGA	Field Programmable Gate Array	现场可编程门阵列	
PG256	PBGA256	PBGA256 封装	
OSE8	8 to 1 Serializer	1 Serializer 8 位并行输入、1 位串行输出的 串化器	
OSE8_MEM	8 to 1 Serializer with Memory		
DDR	Double Data Rate SDRAM	双倍速率同步动态随机存储器	
SSO	Simultaneous switching outputs	同步开关输出	
SDP	Single die package	单晶粒封装	
ODT	On-Die Termination 片上端接电阻		
PDN	Power Delivery Network	电源供给网络	
SI	Signal Integrity	信号完整性	

1.4 技术支持与反馈

高云半导体提供全方位技术支持,在使用过程中如有任何疑问或建议,可直接与公司联系:

网址: www.gowinsemi.com.cn

E-mail: support@gowinsemi.com

Tel: +86 755 8262 0391

TN662-1.1 2(29)


2FPGA I/O 分配 2.1FPGA I/O 分布

2FPGA I/O 分配

2.1 FPGA I/O 分布

在为 DDR3 器件分配 I/O 前,首先要清楚 FPGA 器件的 Bank 分布,及 每个 Bank 的 I/O 资源情况。GW2A 系列 FPGA 分为 8 个 I/O Bank 区,如图 2-1 所示。

图 2-1 FPGA Bank 分布示意图




GW2A-18 器件 PG256 封装管脚分布示意图如图 2-2 所示。

TN662-1.1 3(29)

2FPGA I/O 分配 2.2DDR3 I/O 需求

图 2-2 GW2A-18 器件 PG256 封装管脚分布示意图



下表为 GW2A-18 器件 PG256 封装管脚数目列表。

表 2-1 GW2A-18 器件 PG256 封装管脚数目列表

管脚类型		GW2A-18
		PG256
	BANK0	29/14/10
	BANK1	20/10/10
	BANK2	20/10/7
I/O 单端/差分	BANK3	29/13/10
对/LVDS1	BANK4	36/18/12
	BANK5	36/18/11
	BANK6	18/9/8
	BANK7	16/7/5
最大用户 I/O 总数		207

2.2 DDR3 I/O 需求

针对 MT41J128M16 器件,96pin FBGA 封装,共需要连接 47 个 I/O,若 CS 脚固定拉低,则至少需要 46 个 I/O 脚。

所需连接的 I/O 信号如下:

TN662-1.1 4(29)

2FPGA I/O 分配 2.3I/O 分配规则

表 2-2 DDR3 信号列表

信号名称	所需 I/O
DQ[7:0]	8
LDQS,LDQS#	2
LDM	1
DQ[15:8]	8
UDQS,UDQS#	2
UDM	1
CK, CK#	2
CKE	1
A[13:0]	14
BA[2:0]	3
CS#	1
RAS#	1
CAS#	1
WE#	1
ODT	1
总计	47

2.3 I/O 分配规则

保证 DDR3 的 DQ[7:0]、LDQSn、LDQSp 和 LDM 数据组信号分布在 FPGA 的同一 DQ 簇,本设计分配到了 DQ5。

保证 DDR3 的 DQ[15:8]、UDQSn、UDQSp 和 UDM 数据组信号分布在 FPGA 的同一 DQ 簇,本设计分配到了 DQ6。

时钟组、命令组和控制组信号不要求在同一DQ 簇。

差分时钟 CK 和 CK#信号需要分配到 FPGA 的全局差分时钟。

2.4 FPGA I/O 模式选择

根据高云 FPGA 内部 I/O 电路设计, I/O 口的数据时钟频率可以是内部程序主频的 2 倍或 4 倍,即支持 1:2 模式和 1:4 模式。

在 1:2 模式下,若 FPGA 内部主频为 100MHz,I/O 口的数据频率为 200MHz,上下沿采样后,单根数据线的数据速率为 400Mbps。FPGA 的普通 GPIO 都支持此模式,采用此模式可以有效利用 FPGA 的 GPIO 资源。

在 1:4 模式下,若 FPGA 内部主频为 100MHz,I/O 口的数据频率为 400MHz,上下沿采样后,单根数据线的数据速率为 800Mbps。与 DDR3 相

TN662-1.1 5(29)

2FPGA I/O 分配 2.5I/O 分配

连的所有单端信号和差分信号都占用 FPGA 上的一对差分信号。若一对差分只封装出一个引脚,则此引脚可以用作 1:4 模式。不要求差分对为真 LVDS。比如将 DQ13 信号线连接到 IOB32A 脚,则 IOB32B 脚不能再与 DDR3 的其他信号相连。采用此模式可以获得较高的数据速率。

为了支持高速传输,本设计需要 FPGA 工作在 1:4 模式下。

2.5 I/O 分配

根据上面的分析,FPGA 工作在 1:4 模式下,需要消耗 FPGA 的 44 对 差分信号,本设计选择 Bank4、Bank5 和 Bank6 来连接 DDR3 器件。

详细分配信息如下表:

表 2-3 DDR3 所需资源列表

信号名称	差分对数	DQ 簇	OSE8 和 OSE8_MEM 个数	
DQ[7:0]	8		8 个 OSE8_MEM	
LDQS,LDQS#	1	DQ5	1个OSE8_MEM	
LDM	1		1个OSE8_MEM	
DQ[15:8]	8		8 个 OSE8_MEM	
UDQS,UDQS#	1	DQ6	1个OSE8_MEM	
UDM	1		1个OSE8_MEM	
CK, CK#	1		1个OSE8	
CKE	1		1个OSE8	
A[13:0]	16		16 个 OSE8	
BA[2:0]	3	3 个 OSE8		
CS#	1	不要求在同一 DQ 簇	1 个 OSE8(可通过电阻拉低)	
RAS#	1	DQ //X	1个OSE8	
CAS#	1		1个OSE8	
WE#	1		1个OSE8	
ODT	1		1个OSE8	

TN662-1.1 6(29)

3 原理图设计 3.1 电源模块

3原理图设计


3.1 电源模块

此节电源模块设计只包括 DDR3 器件所需电源。FPGA 的电源模块请参考相应开发板的原理图文档。

3.1.1 VDD、VDDQ 电源模块

采用 NCP3170ADR2G 开关电源芯片,最大电流 3A。

图 3-1 VDD/VDDQ 电源模块原理图




3.1.2 VREFCA、VREFDQ 及 0.75V 上拉电源模块

采用 DDR 器件专用电源芯片,具有推挽功能的终端调节器,拉电流 4A,灌电流 5A。

TN662-1.1 7(29)

3 原理图设计 3.2FPGA 模块

图 3-2 VREFCA/VREFDQ 电源模块原理图



3.2 FPGA 模块

此节 FPGA 模块设计只包括 FPGA Bank 电压分配,和与 DDR3 所连接 I/O 口的分配。

3.2.1 Bank 电压分配

高云 FPGA 的内核电压为 1.0V, 与 DDR3 芯片相连的 Bank4、Bank5、Bank6 的电压为 1.5V, 其他 Bank 按需分配电压。

TN662-1.1 8(29)

3 原理图设计 3.2FPGA 模块




图 3-3 GW2A18 FPGA Bank 电压分配原理图

3.2.2 Bank I/O 分配

在 FPGA I/O 速率选择 1:4 模式下,与 DDR3 相连的所有单端信号和差分信号都占用 FPGA 上的一对差分信号。DDR3 的差分时钟分配到 FPGA 的全局时钟。未用到的差分信号只可做简单输入口,如按键、开关等。

TN662-1.1 9(29)

3.2FPGA 模块

图 3-4 Bank4 I/O 分配原理图





图 3-5 Bank5 I/O 分配原理图




GW2A-18K-PBGA256

TN662-1.1 10(29)

3 原理图设计 3.3DDR3 模块设计

图 3-6 Bank6 I/O 分配原理图



GW2A-18K-PBGA256


3.3 DDR3 模块设计

DDR3 器件的 DQ/DQS 信号支持 ODT,对于单片存储颗粒设计不需要外部端接电阻。为 ADDR/CMD/CNTRL 信号线设计 49.9Ω 的端接电阻,这在官方的手册中没有要求,但已被证明有很多优点。差分时钟的阻抗匹配电阻为 100Ω 。

TN662-1.1 11(29)

3 原理图设计 3.3DDR3 模块设计

图 3-7 DDR3 模块原理图



TN662-1.1 12(29)

4PCB 设计 **4.1** 点到点拓扑结构

4PCB设计

4.1 点到点拓扑结构


4.1.1 器件放置

器件的放置位置,直接影响走线的难易程度,合理的放置不但使走线更简单,还会使走线更短,过孔更少,最终提高信号的通信质量。单颗器件最优化的放置位置和走线参考如图 4-1 所示。

TN662-1.1 13(29)

4PCB 设计 **4.2** 叠层结构


图 4-1 Gowin FPGA 与 DDR3 器件放置示意图



4.1.2 点到点拓扑

高云 FPGA 与单颗 DDR3 颗粒相连的拓扑结构如图 4-2 所示。

图 4-2 Gowin FPGA 与 DDR3 点到点连接拓扑图



4.2 叠层结构

4.2.1 8 层堆叠结构

设计良好的 PCB 层叠是消除开关噪声的关键。地层必须为数字电路提供

TN662-1.1 14(29)

4PCB 设计 **4.2** 叠层结构

低阻抗的返回路径。所有信号的走线也尽量参考到地层。本设计采用 8 层堆叠结构,层叠结构如图 4-3 所示,第 1、3、6、8 层为信号层,第 2、7 层完整的地层,第 5 层为电源层,第 4 层为电源和地共用层。

与 DDR3 连接的高速数据线走在了第 3 层,参考平面选择第 2 层的地平面,这样用到的过孔的深度更浅,可以减小串扰。地址线、控制线走在第 6、8 层。若将高速信号走在更底层,会穿过更深的过孔,而带来更多的耦合抖动。

Thickness >> Physical >> Types >> Objects Value Layer ID Material Layer Layer Function # Name mil Surface 1 TOP Conductor Conductor 1.2 Copper Dielectric Dielectric 8 Fr-4 2 G2 Plane Plane 1.2 2 Copper Fr-4 Dielectric Dielectric 8 3 S3 3 Conductor Conductor 1.2 Copper Dielectric Dielectric PG4 4 Plane Plane 1.2 4 Copper Dielectric Dielectric 8 Fr-4 5 P5 5 Copper Plane Plane 1.2 Dielectric Dielectric 8 Fr-4 6 1.2 6 Copper S6 Conductor Conductor Dielectric Dielectric Fr-4 G7 Plane Plane 1.2 7 Copper Dielectric Dielectric 8 Fr-4 8 BOTTOM Conductor Conductor 1.2 8 Copper Surface

图 4-3 8 层板堆叠结构定义

4.2.2 6 层堆叠结构

建议最少使用六层 PCB 堆叠设计,所需的信号层数由存储颗粒数量、信号数量和信号间距决定,建议通过仿真来获取信号完整性的反馈。下图是一个六层的 PCB 板示意图,有四个内层。其中:

- 第1、3、4 层走信号
- 第6层走信号和电源(VDD1)层
- 第2层为地平面
- 第 5 层为电源(VDD)层

TN662-1.1 15(29)

L1 1.4 mil Signal 1 4 mil L2-V_{SS} 1oz 4 mil L3 Signal 2 1oz 1oz Signal 3 L4 4 mil L5-V_{DD} 1oz 4 mil L6 Signal 4 1.4 mil

图 4-46层板堆叠结构定义

4.3 电源供给网络(PDN)

4.3.1 PDN

随着数据传输频率的增加,时序和噪声余量会减小。DDR3 器件的数据总线宽度是 16bit,实际运行时,存在多个 I/O 同步开关输出(SSO)的情况。当 SSO 发生时,大量的电流拉或灌入电源供给网络,特别是在 VDDQ 和 VSSQ 线路上。如果 PDN 设计得不好,SSO 将在电源上产生较大的噪声,而导致一系列时序问题。

硬件设计工程师应为系统板设计一个健壮的 PDN,保障板上的所有组件都能稳定供电。在系统板上设计一个好的、可靠的 PDN 方法如下:

- 1. 确保从电源模块到 FPGA 和内存器件的路径阻抗尽可能低。路径阻抗越低电源纹波越小。
- 2. 如果空间允许尽量使用局部铺铜。若空间限制,确保 VDD/VSS 和 VDDQ/VSSQ 走线尽可能宽。
- 3. 为了提高抗噪声能力, VDD/VSS 和 VDDQ/VSSQ 在芯片内部是相互隔离的, 所以应尽量避免 VDD 和 VDDQ, VSS 和 VSSQ 的过孔共用。
- 4. 在 FPGA 和内存器件周围放置足够的去耦电容,以吸收高频电流毛刺。
- 5. 运行完整的系统仿真,确保 PDN 足够健壮,能有宽松的余量维持峰值电流需求。

4.3.2 去耦电容

在 PCB 板上的适当位置放置足够的去耦电容,可以防止因电源噪声过大而引起的传输错误,在电路工作时候,电源会随高频数据传输而产生大量噪声,放置电容可以抑制电源波动,同时为信号提供电流返回路径。


TN662-1.1 16(29)

DDR3 的电源分为内核电源(VDD/VSS)和 DQ数据电源(VDDQ/VSSQ),由于内核频率往往比 DQ数据总线的频率低,因此内核去耦电容的容值较大。建议选取 100nF 到 1uF 之间的电容。DDR3 通常具有片上集成电容,并不完全依赖外部去耦,所有没有必要为每个电源引脚分配一个电容。

通常 DDR3 颗粒与电源芯片在同一块 PCB 板上,电源芯片周围有很多不同容值的电容,则可以考虑为 VDD/VSS 和 VDDQ/VSSQ 选取 100nF 的去耦电容,分别在芯片的四个角放置一颗,尽量靠近芯片,连接过孔在电容和芯片之间,线宽和过孔参数匹配。

对于地址、命令和控制信号的 VTT 端接电阻,建议每四个端接电阻伴随一个 100nF 的电容,电容位置与电阻对齐,如图 4-5 所示。







4.3.3 电源走线

电源电压 VDD、VDDQ、VSS 和 VSSQ 尽可能铺铜。连接过孔的走线 尽量短,建议小于 8mil。从供电电压到过孔的任何连接都应尽可能宽,建议 线宽 20mil,以减少线路阻抗。电源和地大面积铺铜设计如图 4-6 所示。

TN662-1.1 17(29)





4.4 信号走线

4.4.1 信号分组

为了方便走线设计,需要明确 DDR3 器件的信号分组,从而划分出组内信号和组间信号。DDR3 共分为 5 组: 低字节数据组、高字节数据组、差分时钟、地址组、控制组。每组包含的信号如下表所示。

表 4-1 DDR3 器件信号分组

信号名称	信号组	
DQ[7:0]		
LDQS,LDQS#	低字节数据组	
LDM		
DQ[15:8]		
UDQS,UDQS#	高字节数据组	
UDM		
CK, CK#	差分时钟	
A[13:0]	· 地址组	
BA[2:0]	地址组	
CKE		
CS#		
RAS#		
CAS#	- 控制组 - -	
WE#		
ODT		

TN662-1.1 18(29)

4.4.2 同层走线

根据上节的信号分组,同组信号应该在同一层走线,这样可以保持组内信号的阻抗连续、一致。特别是数据组信号,对阻抗连续性要求较高,数据组信号必须在相同层之间通过相同过孔换层,过孔数量不能超过两个。在可能的情况下,将数据组与地址/控制/时钟分层走线。

另一方面,由于内层和外层的介电常数不同,传播延迟也不同。内层的介电常数由 PCB 的玻璃和树脂决定。外层由 PCB 的材料,表面阻焊层,以及空气等不同性质的物质混合而成,通常外部走线比内部走线减少 10%的传播延迟,外部走线信号传输更快。如果所有需要匹配的走线,在外层和内层走线的百分比相同,可以忽略此差异。否则,这种差异应在计算任何延迟或匹配时应考虑进去。

4.4.3 线宽

综合考虑整个 PCB 板的空间情况和阻抗要求,选择合适的线宽、线距。本设计中单端信号的线宽选择 6mil,目标阻抗值为 50Ω ; 差分信号的线宽为 4.5mil,间距为 9mil,目标阻抗值为 100Ω 。

建议的线宽如下图所示。

图 4-7 走线宽度建议

- DQ lines = 4 mil minimum, 6 mil nominal
- DQS lines = 4 mil minimum, 6 mil nominal
- Address lines = 4 mil minimum, 6 mil nominal
- Command/control lines = 4 mil minimum, 6 mil nominal
- Clock lines = 4 mil minimum, 6-10 mil nominal

4.4.4 线距

组内间距和组间间距对信号完整性都有影响,如图 4-8 所示,Group1和 Group2 分别为不同组信号,S1 为组内间距,S3 为线宽,S2 为组间间距。

TN662-1.1 19(29)




图 4-8 组内信号和组间信号示意图

推荐间距取决于走线层与参考层之间的介质厚度。一般建议走线间距为介质厚度的 3 倍。建议组内间距(S1)平均为 12mil,最小 8mil。建议组间间距(S2)为 20mil,最小值为 8mil。如果所有信号全程都以 8mil 间距走线,串扰会影响信号完整性(SI)。如果短距离的间距超过限制,对信号完整性影响不大。

串扰是走线间距、电介质厚度和信号翻转速率的函数;对于信号翻转速率小于 1v/ns 的系统,走线间距可以更近。低速系统通常有更多的时序余量,可以在不影响 SI 的情况下容纳更多的串扰。

4.4.5 走线长度

在满足其他条件的情况下, FPGA 与 DDR3 器件的连线越短越好。如果 走线长度小于 1000mil (2.5cm),则走线更简单,信号质量通常会按比例增加。

对于单颗粒设计,比较容易满足线长在 1000mil 左右。本设计的走线长度在 1200mil 左右。但是在大多数情况下,特别是多颗粒设计,走线长度都会大于 2000mil (5cm),这样会导致更多的信号负脉冲、过冲和振铃等影响信号完整性的现象,需要参考官方提供的成熟设计方法。

4.4.6 等长

DDR3 器件对信号等长有严格的要求,走线等长实际是为了保持信号延迟一致,1000mil(1inch)走线的传播延迟大约为 165ps。对于 800 MHz 的时钟频率,时钟周期为 625ps。将信号偏移用周期的百分比来考虑会更有意义: 625ps * 1% = 6.25ps; 6.25ps 约 40mil。若要将长度匹配到时钟周期的 1%以内,就要求将走线匹配到 40mil 以内,即误差控制在±20mil。

TN662-1.1 20(29)

要做等长匹配的走线的过孔数量应该是相同的。过孔表示 Z 轴方向上的额外长度。过孔通道的实际长度取决于信号的起始层和结束层。因为所有的过孔都不相同,所以不可能为所有过孔指定同一个延迟值。过孔的寄生电感和电容引起的延迟超过过孔通道长度的延迟。过孔的最大延迟值是 20ps。这个数字包括基于 Z 轴的延迟和由 LC 引起的延迟。由于情况复杂,建议匹配走线使用相同数量、相同参数的过孔。

DDR3 器件对信号等长要求总结如下:

- 1. 数据组组内信号: 等长误差控制在±20mil,将 DQS 差分对设置为组内最大长度。
- 2. 地址/控制组组内信号: 等长误差控制在±20mil。
- 3. 组间信号: 等长误差控制在±50mil。
- 4. 建议时钟线的走线长度比其他总线长度的平均值长 250mil(42ps)。这是因为差分信号比单端信号的抗噪声能力强,信号完整性好,因此差分时钟比单端信号传输更快。
- 5. 差分对间信号: 建议等长误差控制在 10mil。

4.4.7 阻抗匹配

对于所有单端走线推荐标准特性阻抗(Z0)50 Ω , 误差±10%,差分信号阻抗 100 Ω , 误差±10%。这个范围的阻抗值可以很好的与 DDR3 器件和 FPGA 器件进行阻抗匹配。通常由设计人员指定 Z0,最终由电路板制造商调整介质厚度和线宽,以达到阻抗需求。


当驱动阻抗与走线阻抗匹配时,可以获得最佳的信号质量。DDR3 器件的 DQ 总线支持片上端接电阻(ODT),这一特性使器件能够动态控制 DQ 总线是否连接端接电阻,结合 DDR3 器件的可编程驱动,增加了系统灵活性,在点到点的系统中可提供更精确的阻抗匹配。

对于 DQ 总线的端接电阻,本设计使用 DDR3 器件的 ODT 功能,在写操作时,DDR3 内部 ODT 设置为 $60\,\Omega$,在读过程中,内部 ODT 关闭,驱动强度选择 $34\,\Omega$ 或 $40\,\Omega$ 。如图 4-9 所示。

TN662-1.1 21(29)

 4PCB 设计
 4.5 参考平面

图 4-9 数据总线端接方案



建议根据仿真,为 ADDR/CMD/CNTRL 信号线连接 40Ω - 60Ω 的 VTT 端接电阻,以增强信号的驱动能力。本设计为 ADDR/CMD/CNTRL 信号线在靠近 DDR3 器件侧连接 49.9Ω 的端接电阻,已被证明有很多优点。

4.5 参考平面

4.5.1 连续的参考平面

信号线的走线必须有连续的参考平面,避免跨参考平面的挖空区域,如图 4-10 所示。走线与参考平面和过孔的边缘应至少保持 30mil,如图 4-11 所示,信号扇出区域除外。所有信号组都必须有一个完整的 VSSQ 或 VDDQ 参考平面。

对于读写操作,关键信号是 CK/ CK#、DQ、DM 和 DQS,这些信号的运行速度是其他信号组的两倍,对信号完整性要求更高。DQ、DQS 和时钟线最好以 VSSQ 为参考平面,可将噪声降到最低。如果 VSSQ 平面不容易参考,地址和命令信号可以参考 VDDQ 平面。

TN662-1.1 22(29)

图 4-10 走线跨分割






图 4-11 走线与挖空区域边距



在扇出区域,信号线走在两个过孔的中间位置,尽量避免走在参考层的过孔避让区的边缘,如图 4-12 所示。

TN662-1.1 23(29)

图 4-12 在引脚区域走线



4.5.2 参考平面缝合

在器件的一些区域,地引脚很少,会导致参考平面不连续。再加上信号 密集,间距很小,这会使串扰增加,因而引发数据错误。

如图 4-13 所示,将信号向两边扇出,可以在中间留出一条无过孔的区域,这样就可以打上地过孔,进行地平面缝合。如图 4-14 所示,在较拥挤的区域,适当增加地过孔,在走线绕成的半弧形区域应尽量放置地过孔。

TN662-1.1 24(29)

图 4-13 地平面缝合




图 4-14 拥挤区域添加地过孔(绿色为地,红色为电源)





图 4-15 显示了命令/地址/控制线路的仿真眼图,对有或没有地平面缝合过孔两种情况对比。左图仿真的是使用地缝合过孔时的眼图高为 180 mV,右图模拟的是不使用地缝合过孔时的眼图高仅为 99 mV。

TN662-1.1 25(29)

图 4-15 命令/地址/控制线路的仿真对比



4.5.3 信号返回路径

PCB 设计中最容易忽视的是电流返回路径。这对于端接电阻的信号(并行端接电阻)来说是很重要的,因为流经端接电阻的电流很大。大多数板级仿真器都没考虑返回路径的影响,只是考虑了参考平面边界和缝隙,意识到这个问题,通过目测就能达到不错的效果。

信号返回路径越短,电流噪声越小,抗干扰能力越强。最优化的信号返回路径,应直接位于信号走线的相邻层,且层间距不大于 5mil。否则信号环路面积将会增加。对于本设计的 8 层堆叠结构(4.1.1 节),第 2、7 层为完整的地平面,将信号走在第 3、6 层是很好的选择,

信号在第 1 层和第 3 层之间换层,对返回路径造成的干扰最小。信号在第 1 层和第 6 层换层,对返回路径造成的干扰很大。即使在这两种情况下的参考平面都是地平面,但是返回路径是不同的,信号在第 1 层和第 6 层换时,返回电流需要在不同参考平面之间找到一条路径。这将增加环路面积。如果需要这样做,可以在换层附近放置地过孔,以使环路面积尽可能小。


在器件的内部和边缘,尽可能多的添加地过孔,为信号和电源提供良好的返回路径,特别是在器件的角上,因为通常器件角上地引脚的数量很少。

如果存在参考平面从地平面到电源平面的切换,则返回路径需要连接一个用于平面到平面转换的电容,即跨接电容,如图 4-16 所示。这通常会导致更大的循环面积的增加,所以尽量避免。

TN662-1.1 26(29)

4PCB 设计 4.6 仿真

图 4-16 跨接电容



4.6 仿真

4.6.1 仿真

在新设计或修改设计的布局阶段,建议定期仿真 I/O 性能。通过仿真优化接口可以在构建原型之前降低噪声和增加时序余量。当在仿真中发现问题时,问题往往更容易解决,在制板后发现问题,将面临昂贵和耗时的电路板重新设计。

存储器件的厂商已经创建了许多类型的仿真模型来匹配不同的工具。就 镁光而言,目前官网上的组件仿真模型包括 IBIS、Verilog、VHDL、Hspice、 Denali 和 Synopsys。

验证所有可能的条件是不切实际的,但是有几个关键区域需要重点关注: 直流电平、信号翻转率、负脉冲、过冲、振铃和波形。此外,验证设计是否 有足够的信号眼图开口,以满足时序和抵抗电源干扰是非常重要的。

蛇形走线提供了所需的延迟,但要注意,存在某种自耦合,可以改变信号的传播延迟。建议使用包含耦合的仿真来验证时序。

过孔可能会导致时序错误。如果总线组中的每个信号都在相同层之间通过相同过孔换层,则可以忽略该过孔的影响。如果出现不匹配,额外的延迟可能会将时序余量推到负值。仿真时应当考虑过孔,如果仿真整个总线,则要考虑所有过孔。如果仿真不包括整个总线,则应考虑补偿过孔的额外延迟。额外延迟的一个公式是:信号在过孔处的路径长度,是实际过孔长度的2倍。

4.6.2 时序预算设计

如果有适当的时序余量,建议从时序预算的角度来进行硬件设计,这样

TN662-1.1 27(29)

4PCB 设计 4.7 结论

能增加布局布线的灵活性。从仿真开始,通过参考存储器件理想情况下的眼图,可以获取信号的建立和保持时间。然后再添加仿真中没有包含的参数,使仿真结果更接近实际运行环境。

时间预算要求系统在考虑了所有参数的情况下能够正常工作。速度越高或系统越复杂,就越难以满足时间预算。在一些允许偏差的设计时,应该首先考虑时间预算中是否有足够的余量。下表为地址总线时序预算中通常包含的参数。

表 4-2 地址时序预算示例

参数	Setup	Hold
从理想仿真获取的值	476	651
DDR3 手册中提供的建立和保持时间需求	45	120
由信号转换速率计算出的降额	2.3	2.8
与 VREFCA 相关的偏移	13	11
DDR3 器件降额	88	50
串扰	47	42
控制器误差	200	200
时钟误差	30	30
走线误差	10	10
余量	41	185

余量是理想值减去所有其他参数。如果结果是正数,就有余量。如果在 建立和保持余量之间有很大的差异,就需要对时钟进行偏移以获得更均匀的 结果。上图中的余量结果是可以接受的。

4.7 结论

在设计时,信号完整性、电源供给、走线和去耦都是主要的关注点。

针对不同应用,在动手 Layout 前应经过适当的设计分析和仿真验证,以便实现更好的功能和稳定性。

TN662-1.1 28(29)

5 注意事项

- 1. 对于采用其他厂家或其他型号存储器件的设计,应首先仔细阅读官方相 应的器件设计指南。
- 2. 对于采用多颗存储器件的设计方法,请参考官方相关文档。

TN662-1.1 29(29)

