

МИНИСТЕРСТВО НАУКИ И ВЫСШЕГО ОБРАЗОВАНИЯ
РОССИЙСКОЙ ФЕДЕРАЦИИ

НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ «МЭИ»

Зезин Д.А.

СИСТЕМЫ ПАМЯТИ

Практикум

по дисциплине
«Системы памяти»

для студентов, обучающихся по направлению
подготовки магистров 11.04.04 «Электроника и нанoeлектроника»

Москва
Издательство МЭИ
2022

УДК 621.382
ББК 32.853
З-475

*Утверждено учебным управлением НИУ «МЭИ»
в качестве учебного издания*

Подготовлено на кафедре электроники и наноэлектроники

Рецензенты: доктор тех. наук, проф. Мирошникова И.Н.
доктор тех. наук, доцент Пронин И.А.

Зезин Д.А.

З-475 Практикум по дисциплине «Системы памяти» / Д.А. Зезин. – М.:
Издательство МЭИ, 2022. – 56 с.

ISBN

Содержит необходимый материал для проведения практических занятий, посвященных изучению динамических и статических систем памяти с произвольным доступом.

Предназначено для студентов магистратуры ИРЭ МЭИ, обучающихся по направлению 11.04.04 «Электроника и наноэлектроника».

УДК 621.38

ББК 32.853

ISBN

© Национальный исследовательский
университет «МЭИ», 2022

Содержание

1. Введение.	4
2. Практическое задание №1. Общие принципы построения систем памяти.	5
2. Практическое задание №2. Простейший усилитель записи - считывания.	9
3. Практическое задание №3. Особенности топологии матрицы памяти.	18
4. Практическое задание №4. Особенности проектирования реальных усилителей записи / считывания.	28
5. Практическое задание №5. Проектирование периферийных дешифраторов адреса столбца (битовой линии).	42
6. Практическое задание №6. Проектирование периферийных дешифраторов адреса строки (линии выборки).	50
7. Практическое задание №7. Проектирование памяти типа SRAM.	53

ВВЕДЕНИЕ

Комплекс практических занятий позволяет обучающимся по направлению 11.04.04 «Электроника и нанoeлектроника» изучить принципы работы и базовые способы компоновки полупроводниковой памяти с произвольным доступом.

Комплекс предполагает, что обучающиеся освоили основы физики работы полевых транзисторов с наведённым каналом и базовые принципы построения аналоговых и цифровых схем на полевых транзисторах. В качестве материала, изложенного в предельно компактной форме и освежающего знания студента о цифровой схемотехнике, рекомендуется издания [1] и [2]. Более развернутое описание базовых понятий цифровой схемотехники можно найти в разделах 1.7, 3.1 — 3.3 издания [3]. Для выполнения практических заданий весь необходимый материал дан в теоретическом описании к заданию. В своей работе автор в значительной мере опирался на издание [4], студенты, владеющие английским языком могут самостоятельно изучить главу 16.

СПИСОК РЕКОМЕНДУЕМОЙ ЛИТЕРАТУРЫ

Основной

1. **Попков, О.З.** Электроника. Цифровая схемотехника : учебное пособие по курсам "Электроника", "Промышленная электроника" по направлению "Электроэнергетика и электротехника", "Электромеханика и электротехнологии" / О. З. Попков, Нац. исслед. ун-т "МЭИ" . – М. : Изд-во МЭИ, 2016 . – 28 с. ISBN 978-5-7046-1653-5.
2. **Попков, О.З.** Цифровая схемотехника, логические элементы и триггерные схемы : учебное пособие по курсу "Электроника" по направлению "Электроэнергетика и электротехника" / О. З. Попков, Нац. исслед. ун-т "МЭИ". – М. : Изд-во МЭИ, 2015 . – 48 с. ISBN 978-5-7046-1619-1.

Дополнительный

3. **Харрис, Дэвид М.** Цифровая схемотехника и архитектура компьютера: пер. с англ. / Дэвид М. Харрис, Сара Л. Харрис. – 2-е изд., испр. – Москва : ДМК Пресс, 2018. – 792 с. - ISBN 978-5-97060-570-7.
4. **Baker R. J.** CMOS Circuit Design, Layout and Simulation / R. J. Baker - 4 Ed. - John Wiley & Sons, 2019. - 1279 p. - ISBN 9781119481515.

Практическое задание №1

ОБЩИЕ ПРИНЦИПЫ ПОСТРОЕНИЯ СИСТЕМ ПАМЯТИ

Цель работы: провести моделирование базовых элементов системы памяти.

На рис. 1.1 приведена типовая структура системы памяти общего назначения. Центральной частью системы памяти является матрица памяти (МП), состоящая из ячеек памяти (ЯП), которые управляются сигналами, подаваемыми по линиям записи / считывания (BL — bit line) и линиям выборки (WL — word line). Соответствие названных линий столбцам или строкам является условным и на топологии реальной микросхемы может отличаться от приведённых на рисунке 1.1. В данном пособии принято расположение, наиболее часто встречающееся в отечественной и зарубежной литературе.




Рис. 1.1. Типовая структура системы памяти

Как правило биты данных передаются по линиям BL, по этой причине в отечественной терминологии их принято называть линиями записи / считывания (ЛЗС). В отсутствие сигналов на линиях WL ячейки памяти отсоединены от линий / записи считывания, по этой причине данные линии чаще всего называют линиями выборки.

На входные линии подаются сигналы с шин данных, адресных шин и управляющих линий. Система управления (СУ) должна синхронизировать внутренние процессы системы памяти с внешними сигналами. Так распространённым решением является передача адреса строки по единой шине, а затем, с некоторой задержкой, адреса столбца той ячейки памяти, к которой на данном такте необходимо получить доступ. По этой причине в типовой структуре системы памяти выделены два независимых дешифратора (ДШ) для строк и столбцов. Дешифраторы выделяются в отдельные функциональные блоки ещё и по той причине, что их схемотехническая конструкция различна. Конструкция дешифраторов для строк и столбцов будет рассмотрена отдельно в соответствующих разделах пособия.

Системы памяти большой информационной емкости требуют наличия протяжённых линий выборки и ЛЗС. Типовые размеры таких линий показаны на рис. 1.2 а. При этом слои металлизации изолированы от подложки и рабочих областей транзисторов диэлектриком, образуя тем самым распределённую ёмкость столбец — подложка $C_{стп}$ (рис. 1.2. б). Указанную паразитную ёмкость можно оценить, зная площадь металлизации A и ёмкость подложки $C_{подложки}$ по следующей формуле: $C_{стп} = A * C_{подложки}$. Как правило, ёмкость подложки не превышает 100 аФ/мкм², тогда при указанных на рис. 1.2 размерах металлизации паразитная ёмкость обычно меньше одного фемтофарада.

Однако следует учитывать, что на пересечении ЛЗС и линий выборки находятся ячейки памяти, конструкция которых, как правило, подразумевает наличие n-канального полевого транзистора, который выполняет роль управляемого электрическим полем ключа (рис. 1.3 а). Каждый подобный ключ обладает своей собственной ёмкостью. В этом случае суммарная паразитная ёмкость столбца может быть рассчитана по формуле: $C_{ст} = (\text{число строк}) * (\text{ёмкость транзистора}) + C_{стп}$. Ёмкость одного транзистора обычно не превышает 0,4 фФ, тогда при расположении ячеек памяти на расстоянии 400 нм друг от друга суммарная ёмкость металлизации с размерами, указанными на рис. 1.2 а, будет составлять около 100 фФ. Ёмкость указанной величины уже может оказывать существенное воздействие на процессы, происходящие в системе памяти, поэтому при моделировании её необходимо добавлять на расчётную схему в виде отдельного элемента.




Рис. 1.2. Паразитные ёмкости в системе памяти




Рис. 1.3. К описанию чтения и записи данных из ячейки памяти

Ёмкость линий выборки обычно не учитывают, поскольку сами линии обычно подключаются к затворам полевых транзисторов, через которые протекают ничтожно малые токи утечки подзатворных диэлектриков. По этой причине можно считать, что линии выборки изолированы от матрицы памяти и существенного влияния на операции записи и считывания системы не оказывают.

В ячейке динамической памяти информация хранится в виде электрического заряда, накопленного в конденсаторе $C_{яп}$. Во время операций записи / считывания между конденсатором ячейки памяти и паразитной ёмкостью $C_{ст}$ происходит перераспределение зарядов, что приводит к изменению разности потенциалов на ЛЗС на некоторую величину ΔV , которая, в зависимости от соотношения величин накопленных зарядов, может быть как отрицательной, так и положительной (рис. 1.3 б). Поскольку величина ёмкости одной ячейки памяти обычно не превышает 100 фФ, ΔV обычно не превышает 50 мВ. Для большинства цифровых схем подобная разность потенциалов будет восприниматься как помеха, а не как полезный сигнал, поэтому конструкция любой системы памяти подразумевает использование усилителей записи / считывания (УЗС). В зарубежной литературе данный усилитель принято называть *sense amplifier* (SA). УЗС должен срабатывать от небольшого изменения сигнала на ЛЗС, а затем, за счёт сильной обратной связи «дотягивать» сигнал на ЛЗС до уровня логического нуля или логической единицы. В реальных схемах на каждую линию записи / считывания должен подключаться свой собственный усилитель, управляемый независимо от остальных УЗС.

Задание

1. Получить компактные SPICE - модели полевых транзисторов стандарта BSIM 4.6.1 у преподавателя.
2. Произвести моделирование передаточной и выходной характеристик предложенного транзистора. По измеренным характеристикам сделать вывод о необходимом напряжении питания схемы.
3. Произвести измерение быстродействия одиночного транзистора с каналом n-типа, оценить нагрузочную способность одиночного транзистора с n-каналом.
4. Реализовать схему простейшего инвертора. Произвести измерение передаточной характеристики. Произвести коррекцию геометрических размеров транзистора р-типа для нормализации точки переброса. Произвести измерение быстродействия инвертора, оценить нагрузочную способность инвертора.
5. Провести моделирование процесса чтения и записи информации согласно принципам, показанным на рис. 1.3.

Практическое задание №2

ПРОСТЕЙШИЙ УСИЛИТЕЛЬ ЗАПИСИ / СЧИТЫВАНИЯ

Цель работы: провести моделирование усилителя записи / считывания.

На рис. 2.1. представлен вариант подключения УСЗ. Часть системы памяти, содержащая матрицу памяти, обозначена как МП₀. Внешней частью матрицы памяти будет являться УСЗ.




Рис. 2.1. Простейший вариант усилителя записи / считывания

В простейшем варианте усилитель можно собрать исключительно на транзисторах с каналом n-типа. Сток каждого транзистора соединен с затвором своей пары, образуя тем самым сильную обратную связь в случае, когда на стоках транзисторов потенциалы неравны. Такую схему в западной литературе принято называть NSA. Для того, чтобы УСЗ работал, истоки транзисторов должны быть заземлены. Добавляя между

землём и истоками управляющий транзистор (УТ) можно регулировать работу прибора, таким образом УТ принято относить к периферии системы памяти.

В реальных схемах памяти количество ячеек в одном столбце матрицы может исчисляться десятками или даже сотнями тысяч. Длина линии записи / считывания может оказаться достаточно большой, чтобы её ёмкость стала существенно больше 100 фФ. В этом случае линию записи считывания делят на отрезки, подбирая длину отрезков так, чтобы их индивидуальная ёмкость не превышала 100 фФ. Матрица памяти также «разрезается» на аналогичное количество фрагментов. В случае небольших блоков памяти достаточно поделить линию записи / считывания и матрицу памяти надвое. Между фрагментами матрицы памяти к отрезкам линии записи считывания подключаются УЗС.

На рис. 2.2 представлен вариант расположения элементов который носит название «открытая архитектура». Название связано с визуальным сходством схемы с изображением открытой книги: половинки матрицы памяти — это «страницы» открытой книги, а строка из усилителей — это «корешок» открытой книги. Условно можно выделить «верхнюю» и «нижнюю» половины схемы (МП₀ и МП₁ соответственно).

Следует обратить внимание, что УЗС по сути является простейшим триггером, а значит выводы этого триггера, к которым подключены половины линии записи / считывания, при срабатывании управляющего транзистора будут всегда в противофазе. Эту особенность необходимо учитывать во время операций считывания из системы памяти и проектировании соответствующей периферии.

Разделение массива памяти надвое может привести и к негативным последствиям: стоки транзисторов Т₁ и Т₂ могут оказаться под разным потенциалом ещё до начала операции считывания, поскольку МП₀ и МП₁ после разделения работают независимо, а значит и ёмкости линий записи / считывания могут иметь разный заряд, что будет создавать разную нагрузку на плечи УЗС. На рис. 2.3. представлен модифицированный вариант схемы с добавлением схемы выравнивания, сформированной транзисторами Т_{eq1} — Т_{eq3}. Когда на затворы транзисторов подаётся управляющий сигнал выравнивания E_q (equilibrium), стоки транзисторов Т₁ и Т₂ оказываются под одинаковым потенциалом, что выравнивает заряд ёмкостей линий записи / считывания. Величину выравненного потенциала регулирует отдельный источник постоянного напряжения, величина которого, как правило, выбирается равной $V_{пп}/2$, где $V_{пп}$ — напряжение питания всей схемы. Такое значение напряжения выбирают поскольку как при усилении нуля, считываемого из ячейки памяти, так и при усилении единицы, время работы схемы окажется одинаковым.




Рис. 2.2. Открытая архитектура памяти




Рис. 2.4. Осциллограммы работы схемы выравнивания

Следует отметить, что операция выравнивания практически не затрачивает мощность на свою работу, поскольку происходит перераспределение заряда между паразитными ёмкостями, при этом суммарное количество заряда в ёмкостях не меняется.

Для иллюстрации работы операции усиления, рассмотрим полную схему УЗС вместе с ячейками памяти (рис. 2.5). До начала операции считывания суммарный заряд системы линия записи / считывания — ячейка памяти можно представить как сумму независимых зарядов:

$$Q = C_{яп} V_{яп} + V_n / 2 * C_{ст}$$

После подключения ячейки памяти к линии записи/считывания суммарный заряд не изменится, однако разность потенциалов должна стать общей для всей системы:

$$V_{итог} (C_{яп} + C_{ст}) = C_{яп} V_{яп} + V_n / 2 * C_{ст}$$




Рис. 2.5. Схема УЗС с ячейками памяти (пунктирным квадратом условно обозначен идентичный УЗС для соседней линии записи / считывания)




Рис. 2.6. Осциллограммы работы УЗС при чтении нуля

Итоговое выражение примет вид:

$$V_{\text{итог}} = \frac{C_{\text{яп}} V_{\text{яп}} + V_n / 2 * C_{\text{ст}}}{C_{\text{яп}} + C_{\text{ст}}}$$

Если предположить, что в ячейке памяти хранилась логическая единица, тогда $V_{\text{яп}} = V_{\text{п}} = 1$ В. Поскольку в среднем ёмкость ячейки памяти - 20 фФ, ёмкость линии записи / считывания - 100 фФ, тогда $V_{\text{ИТОГОВОЕ}} = 0,583$ В. В этом случае изменение напряжения на линии записи / считывания $\Delta V = V_{\text{ИТОГОВОЕ}} - V_{\text{п}}/2 = 83$ мВ. Подобную разность потенциалов предстоит усиливать УЗС. Данная схема должна работать от трёх

последовательных управляющих сигналов: сначала подаётся импульс на схему выравнивания, затем открывается ячейка памяти, после включается УЗС. На рис. 2.6 и рис. 2.7 показаны осциллограммы работы схемы в случае чтения нуля и единицы (уровни $V_{П}/2$, $V_{П}/2 \pm \Delta V$ и уровни до операции выравнивания показаны не в масштабе для большей наглядности). В случае чтения нуля на верхней половине линии записи / считывания получается допустимый по уровню потенциала ноль, однако при чтении единицы получается потенциал, не удовлетворяющий требованиям к уровню логического сигнала. Чтобы УЗС смог усиливать как изменение напряжения при чтении нуля, так и при чтении единицы, в конструкцию добавляют усилитель на транзисторах p -типа (PSA, рис. 2.8). Осциллограммы работы полного УЗС представлены на рис. 2.9.




Рис. 2.7. Осциллограммы работы УЗС при чтении единицы




Рис. 2.8. Схема УЗС с транзисторами р-типа




Рис. 2.9. Осциллограммы работы полного УЗС (пунктиром показано напряжение для управления частью УЗС, показанной на рис. 2.8)

Если в схеме присутствуют одновременно УЗС p - и n -типа, то сначала запускают NSA, затем PSA, поскольку, как правило, свойства МДП-пары в триггере с n -канальными транзисторами ближе друг к другу, чем пары с p -каналом. Кроме того, если включить обе половины УЗС одновременно, появится прямой путь от шины питания на землю через открытые полевые транзисторы, что приведёт к повышенному потреблению схемой мощности.

Операцию усиления можно также использовать для подзарядки ёмкостей в схемах динамической памяти. Поскольку запертый транзистор не является идеальным ключом, то во время долгого простоя ячеек без обращения к ним из-за токов утечки конденсатор ячейки памяти может самопроизвольно разряжаться. Для устранения этого нежелательного эффекта, ячейки памяти необходимо периодически открывать, запускать УЗС, который усилит присутствующий в ячейках памяти логический ноль или единицу, обновляя тем самым значение потенциала в ячейках. Продолжительность и очередность операций подзарядки очень сильно зависят от конкретной реализации системы памяти, по этой причине данный процесс не рассматривается подробно в рамках учебного пособия.

Задание

1. Реализовать схему выравнивания напряжений для усилителя записи — считывания. Привести осциллограммы работы получившейся схемы.
2. Реализовать схему усилителя записи — считывания на транзисторах с n -каналом. Привести осциллограммы чтения нуля и чтения единицы.
3. Модернизировать схему усилителя записи — считывания, добавив транзисторы с p -каналом.
4. Провести моделирование, добавив к схеме ячейки памяти.

Практическое задание №3

ОСОБЕННОСТИ ТОПОЛОГИИ МАТРИЦЫ ПАМЯТИ

Цель работы: построить топологию матрицы памяти.

Важнейшая количественная характеристика любой интегральной схемы — заполненность кристалла, которая определяется как отношение площади, занятой ячейками схемы к общей занятой площади кристалла. Типовой диапазон значений заполненности, считающийся приемлемым, 50 — 60 %. Для повышения показателя заполненности кристалла ячейки памяти в матрице возможно уплотнить (рис. 3.1).




Рис. 3.1. Вариант уплотнения матрицы памяти в открытой архитектуре (а), и топология уплотненной матрицы (б)

В этом случае стоки двух транзисторов объединяют и используют для работы на общую битовую линию. В этом случае матрица памяти представляет собой простое повторение сдвоенной ячейки памяти по горизонтали и вертикали. Если расстояние от центра ячейки до границы кармана n — канального транзистора поперек канала обозначить как F , тогда расстояние между центрами битовых линий, как и расстояние между границами кармана, будет равно $2F$. Площадь одной ячейки памяти в этом случае составит $6F^2$ (рис. 3.2).

При использовании открытой архитектуры памяти плечи УЗС расположены над изолированными матрицами памяти. В этой связи наводки на части битовой линии, разделённой усилителем записи / считывания, могут оказаться неодинаковыми (рис. 3.3).

Поскольку между шумами на разных плечах усилителя присутствует разность фаз, разность потенциалов между шумовыми сигналами может вызвать ложное срабатывание усилителя. Для того, чтобы повысить помехоустойчивость схемы, применяется «закрытая» архитектура (рис. 3.4).




Рис. 3.2. К определению размеров ячейки памяти в открытой архитектуре




Рис. 3.3. Наведенные на линии записи / считывания шумы в открытой архитектуре

В этом случае обе половины битовой линии расположены над одним и тем же массивом ячеек памяти, а значит фазы и амплитуды наводок будут максимально близкими друг к другу, что повысит помехоустойчивость схемы.

Разумеется, у данного решения существуют и отрицательные свойства. Поскольку конструкция усилителя предполагает, что один из стоков пары транзисторов (например сток T_1 на рис 3.3) подключен к открытой ячейке памяти, а второй сток выполняет функцию источника опорного напряжения, то невозможно разместить ячейки во всех

возможных пересечениях строчек и столбцов, приходится размещать ячейки памяти в шахматном порядке. Это означает, что за повышенную помехоустойчивость схемы приходится расплачиваться менее эффективным размещением транзисторов на площади кристалла.




Рис. 3.4. Закрытая архитектура

По аналогии с ячейками памяти в открытой архитектуре можно провести уплотнение ячеек памяти в закрытой архитектуре (рис. 3.5). Если построить топологию закрытой архитектуры напрямую, как это было показано на рис. 3.2, то показатель заполнения кристалла уменьшится почти в 2 раза. Дополнительную оптимизацию топологии проводят, изгибая под углом 45° металлизацию линий выборки (рис. 3.6), что позволяет при компоновке большого числа ячеек памяти в матрицу свести к минимуму неиспользуемую площадь (рис. 3.7).




Рис. 3.5. Уплотнение ячеек памяти в закрытой архитектуре




Рис. 3.6. Топология пары уплотненных ячеек памяти в закрытой архитектуре




Рис. 3.7. К определению размеров ячейки памяти в закрытой архитектуре

Поскольку в данной топологии нижняя ячейка памяти в уплотненной паре соединяется с верхними ячейками в соседних парах, необходимо создавать дополнительные межсоединения над изолирующими оксидами. По этой причине размер ячейки вдоль канала увеличиться примерно в 1,5 раза с $3F$ до $4F$. Площадь ячейки памяти в этом случае составит $8F^2$, а значит площадь, занимаемая ячейкой памяти в закрытой архитектуре окажется примерно на 30% больше площади, занимаемой той же ячейкой при использовании открытой архитектуры. Однако значительное повышение помехоустойчивости, как правило, имеет большее практическое значение, поскольку потерянная площадь означает удорожание устройства, а самопроизвольное срабатывание УЗС означает неработоспособность устройства.

При проектировании топологии также важным фактором является метод изготовления ёмкости, которая хранит бит информации в ячейке памяти. Существует два варианта реализации ёмкости ячейки в интегральном исполнении: при помощи глубоких канавок (рис. 3.8) и при помощи захороненных слоев диэлектрика между проводящими слоями (рис. 3.9).

В случае использования глубоких канавок в подложке вытравливается конусообразная яма, поверхность которой окисляется, а объём заполняется хорошо проводящим поликремнием. Поскольку для управления доступом к ячейке памяти используется n-канальный транзистор, подложка заземлена. Таким образом получается последовательное соединение точки нулевого потенциала, хорошо проводящей подложки, тонкого оксида — диэлектрика и сильнолегированного истока полевого транзистора. Такое последовательное соединение можно представить в виде плоского конденсатора который и будет являться элементом памяти. Подобный подход позволяет создавать ячейки памяти с большой ёмкостью при малой занимаемой площади на поверхности кристалла.

Однако в реальных условиях канавка никогда не получится идеально гладкой в следствие сильной зависимости процессов травления от количества дефектов в подложке. По этой причине сделать тонкий диэлектрик с заранее заданной толщиной при крупносерийном производстве невозможно. Тогда регулировка номинала ёмкости осуществляется исключительно размерами канавки. Чем глубже будет протравленная канавка, тем больше окажется площадь её поверхности, тем выше будет величина полученной ёмкости. Однако, при современных технологических нормах диаметр канавки должен составлять всего несколько десятков нанометров, что вынуждает проектировщика системы выбирать глубину канавки больше десяти микрометров.




Рис. 3.8. Вариант реализации ёмкости ячейки памяти в интегральном исполнении с помощью глубоких канавок




Рис. 3.9. Вариант реализации ёмкости ячейки памяти в интегральном исполнении с помощью захороненных слоёв диэлектрика

Подобное соотношение приводит к очень сильным капиллярным эффектам, которые существенно осложняют процессы окисления и заполнения канавки поликремнием, приводя к многочисленным дефектам в структуре создаваемой ёмкости. По этой причине данный вариант реализации интегральной ёмкости используют редко и только в тех случаях, когда требуется получить номинал ёмкости более 100 фФ.

Для небольших по номиналу ёмкостей чаще всего используется вариант захороненных слоёв диэлектрика (рис. 3.9). В этом случае контакты к истокам не выводятся на подложку сразу, а формируются из поликремния внутри поверхностного оксида в виде буквы «Т». Далее поверх контактов, наносится слой диэлектрика, необходимый для формирования нужного номинала ёмкости. После чего создаётся ещё один поликремниевый контакт, который заземляется отдельно за пределами ячейки. Площадь такого конденсатора не велика, поскольку требуется компактность в расположении элементов памяти, по этой причине номинал ёмкости регулируется в основном толщиной диэлектрика. В данном случае оксид наращивается по всей площади кристалла, поэтому формирование тонких, толщиной всего в пару нанометров, слоёв диэлектрика технологических проблем не вызывает.

Основная проблема подобного метода регулировки номинала ёмкости — сильная зависимость напряжения пробоя от толщины диэлектрика. В этой связи для тонких диэлектриков напряжение на обкладках требуется уменьшить настолько, насколько это возможно. Для снижения вероятности пробоя применяют решение, показанное на рис. 3.10.




Рис. 3.10. Схематическое решение, применяемое для уменьшения вероятности пробоя тонких диэлектриков

Вместо точки нулевого потенциала одна из обкладок ёмкости подключается к половине напряжения питания цифровой схемы ($VDD/2$).

Если в такую ячейку памяти записать логическую единицу, эквивалентную напряжению питания VDD величина заряда, хранимая в ёмкости, составит $(VDD/2)*C_{яп}$, при записи логического нуля получится тот же по модулю заряд, но с противоположным знаком: $-(VDD/2)*C_{яп}$. Тогда разность зарядов в ячейке памяти составит те же $VDD*C_{яп}$, как и при подключении к точке нулевого потенциала.

Задание

1. Для выданного преподавателем транзистора построить топологию одиночного элемента памяти.
2. Построить топологию матрицы памяти в открытой архитектуре без уплотнения по общему стоку.
3. Построить топологию матрицы памяти в закрытой архитектуре без уплотнения по общему стоку.
4. Построить топологию матрицы памяти в открытой архитектуре с уплотнением по общему стоку.
5. Построить топологию матрицы памяти в закрытой архитектуре с уплотнением по общему стоку.
6. Провести моделирование операций записи и считывания в одиночную ячейку памяти при подключении одной из обкладок ёмкости к половине напряжения питания цифровой схемы.

Практическое задание №4

ОСОБЕННОСТИ ПРОЕКТИРОВАНИЯ РЕАЛЬНЫХ УСИЛИТЕЛЕЙ ЗАПИСИ / СЧИТЫВАНИЯ

Цель работы: провести моделирование работы УЗС при работе от КМОП — ключа, в режимах подавления выбросов в энергоэффективном, быstroдействующем и компромиссном режимах.

Для реальных систем энергозависимой памяти характерна потребность в больших объёмах памяти. В этом случае длина строки и столбца в матрице памяти может оказаться настолько большой, что управляющий сигнал от входных регистров может не добраться до ячейки памяти на противоположном конце кристалла из-за сопутствующих потерь. По этой причине матрица памяти разделяется на отдельные блоки, обычно по 256 килобайт, а каждый блок дополнительно снабжен буферным усилителем УС, как показано на рис. 4.1.




Рис. 4.1. Типовая структура крупной матрицы памяти

Подобная реализация матрицы памяти может привести к негативным эффектам, в первую очередь при работе УЗС. Для полного понимания проблем, сопутствующих работе усилителя, рассмотрим с начала упрощённую схему, показанную на рис. 4.2. В этой схеме показан тактируемый вариант УЗС, который кроме стандартного n-канального управляющего транзистора T_{y3} имеет ещё и дополнительные управляющие p-канальные транзисторы T_{y1} и T_{y2} . Если тактовый сигнал CLK равен логическому нулю, T_{y3} выключен, а T_{y1} и T_{y2} включены в том случае, если входы «+» и «-» выше, чем пороговые напряжения. Поскольку ячейки памяти чаще всего изготавливают на основе ёмкости с захороненным диэлектриком (рис. 3.9), битовые линии заряжены до половины напряжения питания (примем $VDD = 1В$). В этом случае на одном из выходов установится 0,5 В, а на другом — те же 0,5 В с отклонением в меньшую или большую сторону, в зависимости от информации, хранимой в ячейке памяти. Сигналы на входах схемы невозможно интерпретировать как логические, поскольку расположены в промежуточной области между логическим нулём и логической единицей, однако, небольшой разницы потенциалов достаточно, чтобы нарушить равновесие на плечах усилителя и вызвать срабатывание УЗС как только откроется транзистор T_{y3} . Осциллограмма усилителя показана на рис. 4.3.




Рис. 4.2. Упрощенная схема тактируемого УЗС

В реальных условиях УЗС управляется от логических цепей с конечной нагрузочной способностью, ограниченным быстродействием и дифференциальным выходным сопротивлением, отличным от бесконечности, по этой причине наблюдаются дополнительные паразитные эффекты, а именно: выбросы напряжения, эффект памяти, проходные шумы.

Для моделирования проходного шума можно подключить к входам схем тактируемого УЗС КМОП ключ с низкой нагрузочной способностью (рис. 4.4). Низкую нагрузочную способность можно обеспечить, если сделать транзисторам, составляющим ключ, существенно более высокую длину канала, чем у транзисторов, составляющих УЗС. В реальной схеме вместо подобного ключа может быть подключен дешифратор на проходных ключах, который обладает низкой нагрузочной способностью.

При переключении сигнала CLK будут наблюдаться осциллограммы, показанные на рис. 4.5. Можно заметить, что в момент переключения тактового сигнала наблюдается всплеск по напряжению на входах УЗС. Величина всплеска эквивалентна изменению напряжения на битовой линии при подключении ячейки памяти. В первом практическом задании было показано, что при типовых параметрах системы памяти эта разность потенциалов обычно не более 50 мВ, по этой причине на осциллограммах на рис. 4.5 величина всплесков также составляет около

50 мВ. Следует заметить, что аналогичные осциллограммы будут иметь место и на спаде тактового сигнала.




Рис. 4.3. Осциллограмма работы тактируемого УЗС в идеальном случае.

При работе самого УЗС также наблюдается проблема проходных шумов: при переключении триггера, который является ядром усилителя, существует короткое время, когда р-канальные транзисторы ещё не полностью закрыты, а н-канальные транзисторы ещё не полностью открыты. Это время тем короче, чем ближе источник питания триггера к идеальному. Если источник имеет конечное собственное сопротивление, срабатывание триггера будет приводить к появлению всплесков тока и напряжения на шинах питания и земли. В случае, когда необходимо получить доступ сразу к большому количеству близко расположенных ячеек памяти, совокупный шум УЗС может вызвать самопроизвольное срабатывание усилителей в ячейках, к которым в данном цикле не обращались, или же вызвать искажение сигналов на битовых линиях.

Наличие конечного времени переключения пары транзисторов в триггере также может привести к повышенному потреблению тока. В идеальном случае в динамических схемах не должно быть прямого пути от источника питания на землю. Однако, в случае УЗС, управляющие транзисторы T_{y1} и T_{y2} подключены к транзисторам T_3 и T_4 , которые во время простоя УЗС открыты. Тогда при включении управляющих транзисторов появится прямой путь от источника питания через р-канальный транзистор и управляющий транзистор на битовую линию, которая в свою очередь подключена к открытой ячейке памяти, закороченной одним из полюсов на землю. Подобный путь будет существовать до тех пор, пока цепи обратной связи в триггере УЗС не сработают, закрыв полностью одну пару транзисторов и открыв полностью другую пару транзисторов. Скорость срабатывания УЗС сильно зависит от разности потенциалов на своих входах.

Если потенциалы на плечах усилителя отличаются слабо, схема будет переключаться долго, что может вызвать сильные выбросы токов на выходах усилителя при переключении сигнала CLK (рис. 4.6). Если одновременно запустить 1000 УЗС при среднем токе усилителя около 50 мкА потребление тока только усилителями составит 50 мА, что превышает разумные пределы для цифровой схемы.

Дополнительно работу УЗС осложняет тот факт, что при простое усилителя сток T_{y3} , а также истоки T_1 и T_2 оказываются не подключенными ни к одному из источников, а значит находятся в «подвешанном» состоянии. Фактически потенциал этого узла определяется тем потенциалом, который был характерен для триггера при предыдущей операции усиления. Подобная ситуация означает наличие у схемы памяти. Этот эффект можно использовать для построения ячейки памяти, что будет рассмотрено отдельно в практическом задании №6. В случае проектирования УЗС эффект памяти оказывает негативное влияние на работу схемы поскольку новое состояние триггера будет определяться не только сигналами, пришедшими на входы усилителя, но и предыдущим его состоянием. Триггер дотягивает состояние своих выходов до уровней логического нуля или логической единицы, а значит и в памяти усилителя будет храниться уровень логического нуля или логической единицы. При усилении на входы усилителя подается очень слабый сигнал, который будет конкурировать с сильным сигналом в памяти, по этой причине при определённой комбинации обстоятельств усилитель может «зависнуть», отказавшись изменять своё состояние. Для устранения эффекта памяти необходимо создать условия, при котором внутри УЗС не будет «подвешенных» потенциалов, т. е. все узлы схемы должны быть подключены к земле или к питанию. Простейший вариант модернизации конструкции УЗС для устранения эффекта памяти показан на рис. 4.7.




Рис. 4.4. Схема, применяемая для моделирования проходного шума.





Рис. 4.5. Выбросы напряжения при срабатывании УЗС




Рис. 4.6. Осциллограмма проходных токовых шумов

Когда на линии CLK логический ноль, транзисторы T_{y3} и T_{y4} открыты, истоки этих транзисторов, соединённые с выходами усилителя, соединены с питанием. Транзисторы T_{y1} и T_{y2} на затворах имеют сигнал логического нуля, поэтому они закрыты, изолируя стоки транзисторов T_1 и T_2 от выходов схемы. Затворы транзисторов T_1 и T_2 соединены с выходами схем, а значит они открыты, и их стоки находятся на уровне логического нуля. Таким образом в случае простоя УЗС в схеме не осталось «подвешенных» потенциалов.

Схема на рис. 4.7 сама по себе не является самодостаточной, поскольку при подключении входов, на которые будет подаваться усиливаемый сигнал, к выходам УЗС (как показано на рис. 4.2 или 4.4) проблема избыточного потребления тока и ограниченного быстродействия решена не будет.

Для того, чтобы не нарушить режим работы транзисторов T_{y3} и T_{y4} к схеме добавляют дополнительные транзисторы T_{vx1} и T_{vx2} (рис. 4.8), стоки которых можно подключить одним из двух возможных вариантов: к стокам T_{y3} и T_{y4} (стокам T_{y1} и T_{y2}), или к стокам T_1 и T_2 (истокам T_{y1} и T_{y2}) соответственно (на рисунке отмечены пунктирными линиями).

В первом случае при нуле на CLK входные транзисторы стоками подключены к питанию. Если на один из входов подать большое напряжение, сравнимое с напряжением питания, входной транзистор сильно откроется, и сквозь него потечет большой ток, потенциал выхода будет стремиться к логическому нулю. Чем сильнее будет отличие напряжения на затворе от уровня логической единицы (по крайней мере

пока напряжение на затворе превышает пороговое напряжения), тем слабее будет протекающий ток и тем дальше от логического нуля окажется потенциал на выходе транзистора. Противоположный входной транзистор при этом закрыт, противоположный выход усилителя находится при высоком потенциале.

Основное преимущество данной схемы — высокое быстродействие УЗС даже при управлении от цепи с малой нагрузочной способностью, поскольку, в отличие от решения на рис. 4.2 или 4.4, управляющий сигнал отделен от схемы усилителя подзатворным диэлектриком.

Основной недостаток схемы — высокая потребляемая мощность при срабатывании усилителя за счет сквозного протекания тока от цепи питания на землю через каналы входных транзисторов.

В случае альтернативного варианта подключения при логическом нуле на CLK транзисторы T_1 и T_2 , открыты, а значит стоки входных транзисторов заземлены. В этом случае протекание тока через входные транзисторы невозможно, а значит схема не потребляет избыточную мощность. Если же потенциал на CLK соответствует логической единице, часть напряжения заберёт на себя T_{y1} и T_{y2} , поэтому транзисторы не смогут выйти в пологую область характеристик, и протекающий ток окажется меньше, чем в первом варианте подключения.

Очевидно, что требования к подключению входных транзисторов противоречивы: при подключении напрямую к выходам удастся решить проблему быстродействия, но не потребляемой мощности. В альтернативном варианте наоборот: получится сильная экономия по потребляемой мощности, но низкое быстродействие усилителя. Для решение двух указанных выше проблем возможно использовать компромиссную схему (рис. 4.9).

В компромиссной схеме транзисторы $T_{вх1}$ и $T_{вх2}$ подключаются к истокам T_1 и T_2 , что позволяет создать неравновесную нагрузку на плечи усилителя. Поскольку перед переключением затворы T_1 и T_2 находятся на уровне логической единицы, входные транзисторы будут готовы к срабатыванию. В компромиссной схеме эффект памяти устраняется только при напряжении на входах больше порогового, в противном случае данную схему применять нельзя.

Данная схема не решает проблему выбросов тока, поскольку по-прежнему существует кратковременная ситуация сквозного протекания тока от источника питания на землю через транзисторы, находящиеся в промежуточном состоянии между логическим нулём и логической единицей.





Рис. 4.7. Схема простейшего УЗС с системой подавления эффекта памяти






Рис. 4.9. Компромиссная схема УЗС

Для дополнительного сглаживания выбросов возможно использовать схему на рис. 4.10. На схеме элемент «У», обозначенный треугольником, является усилителем, построенным по любой из схем, рассмотренных выше, к выходам усилителя подключен RS-триггер. При нарастании сигнала CLK срабатывает усилитель, выходы усилителя устанавливаются на противоположные, либо «0» и «1», либо «1» и «0», в зависимости от входов усилителя, RS-триггер срабатывает, на выходе триггера появляются записанные сигналы. На спаде сигнала CLK усилитель выдает логическую единицу на оба своих выхода, RS-триггер находится в состоянии хранения и не реагирует на всплески усилителя. Результирующая осциллограмма показана на рис. 4.11.




Рис. 4.10. Схема сглаживания выбросов тока




Рис. 4.11. Осциллограмма сглаженных импульсов тока на спадах сигнала CLK

Можно заметить, что по сравнению с рис. 4.6 число выбросов уменьшилось в два раза, поскольку теперь выброс попадет на выход триггера только по фронту сигнала CLK и не попадет на выход схемы на спаде тактового сигнала. Аналогичная ситуация будет наблюдаться для проходных шумов, амплитуда которых значительно снизится (рис. 4.12).




Рис. 4.12а. Осциллограмма проходной помехи на входе «-»




Рис. 4.12б. Осциллограмма проходной помехи на входе «+»

Задание

1. Провести моделирование тактируемого УЗС в идеальном случае.
2. Провести моделирование тактируемого УЗС при работе от цифрового ключа с низкой нагрузочной способностью.
3. Провести моделирование проходной помехи при работе простейшего УЗС.
4. Провести моделирование выбросов тока при работе УЗС.
5. Провести моделирование простейшего УЗС с системой подавления эффекта памяти.
6. Провести моделирование УЗС с дополнительными входными транзисторами в быстросрабатывающем варианте.
7. Провести моделирование УЗС с дополнительными входными транзисторами в энергоэффективном варианте.
8. Провести моделирование УЗС с дополнительными входными транзисторами в компромиссном варианте.

Практическое задание №5

ПРОЕКТИРОВАНИЕ ПЕРИФЕРИЙНЫХ ДЕШИФРАТОРОВ АДРЕСА СТОЛБЦА (БИТОВОЙ ЛИНИИ)

Цель работы: провести моделирование работы периферийных дешифраторов строк и столбцов.

При проектировании интегральных микросхем, в целях экономии занимаемой схемой площади на кристалле, важнейшей задачей является сокращение размера числа контактных площадок. Для этой цели можно применять структура системы памяти, показанную на рис. 5.1.

В данной структуре адресация к матрице памяти производится по одной и той же входной линии. Входные биты адреса последовательно передаются системой управления сначала на линию RAS («row address strobe» — выборка по адресу строки), записываются в регистр RAS, затем с той же линии адреса передаются на линию CAS («column address strobe» — выборка по адресу столбца), записываются в регистр CAS, и только потом происходит считывание информации в выбранной ячейке памяти. Подобная система уменьшает в два раза количество используемых контактных площадок, но и снижает быстродействие системы памяти в те же два раза. Для компенсации потери быстродействия используют многочисленные технологии, позволяющие

проводить операции с памятью как по фронту, так и по спаду тактового сигнала (DDR), одновременную запись в одну часть памяти и чтение из другой части памяти (многобанковая структура), создание определённых условий последовательного хранения информации, при которых возможно на один сигнал RAS подавать несколько сигналов CAS, и т. д. Перечисленные выше технологии выходят за рамки данного пособия, поскольку подразумевают алгоритмическую синхронизацию процессов, происходящих внутри памяти, и внутренней логики работы центрального процессора / контроллера.




Рис. 5.1. Типовая структура системы памяти с учетом периферийных дешифраторов (СУ — система управления, МП — матрица памяти, SA — усилитель записи считывания)

Для передачи адресного сигнала в простейшем случае используется дешифратор на логических элементах (рис. 5.2.)




Рис. 5.2. Нулевой разряд простейшего десятибитного дешифратора

Структура, показанная на рис. 5.2, требует подключения 10 металлических линий для передачи адреса управляемой ячейки памяти. В интегральном исполнении самый простой и экономичный, с точки зрения занимаемой площади, способ реализации подключения дешифратора показан на рис. 5.3.




Рис. 5.3. Матричный способ выбора адреса для срабатывания разряда дешифратора по коду 00000 00000

Обычно не выгодно разводить металлизацию шины адреса и входов дешифратора в одном слое, поскольку для большинства ячеек требуется комбинация инвертированных и неинвертированных сигналов. По этой причине адресные линии, содержащие инвертированные и неинвертированные сигналы, располагают в изолированном от металлизации входных линий дешифратора слое. В зависимости от требуемой комбинации сигналов слои соединяют сквозными контактами (на рис. 5.3 межслойные соединения показаны точками).

При проектировании дешифраторов для столбцов (битовых линий) задача усложняется, поскольку битовые линии являются двунаправленными и в разные моменты времени используются как для чтения, так и для записи. В этом случае необходимо изолировать не задействованные на данном такте линии от случайной записи или считывания. В простейшем случае удобно использовать одиночный n -канальный транзистор в виде проходного ключа (рис. 5.4). На схеме приведен полный дешифратор, собранный из нужного количества разрядных дешифраторов, показанных на рис. 5.2.




Рис. 5.4. Дешифратор адреса для битовых линий

Основное преимущество подобного решения — минимальная занимаемая на кристалле площадь. Основной недостаток — неидеальность n -канального ключа при передаче логической единицы (напряжение, равное пороговому, будет потеряно).

Важно заметить, что направление выходных линий и расположение дешифратора (по горизонтали слева направо) показано на всех рисунках

согласно принятым нормам изображения электрических схем. В реальной топологии элементы располагают так, чтобы максимально сократить длину металлизации, поэтому в данных примерах дешифраторы будут развёрнуты на 90°.

Потери напряжения при передаче логической единицы, связанные с использованием проходных ключей, будут устранены при запуске УЗС. По этой причине возможен вариант дополнительного уменьшения размеров схемы дешифратора, если вместо полных логических элементов использовать проходные n-канальные ключи (рис. 5.5).




Рис. 5.5. Вариант схемы дешифратора адреса столбцов (битовых линий), выполненный на проходных ключах

Данная схема, помимо проблемы с передачей логической единицы, имеет также проблему «подвешенных» потенциалов: выходы, не выбранные дешифратором отключены от питания или земли. Поскольку, как обсуждалось ранее, «подвешенные» потенциалы могут приводить к «зависанию» схемы, требуется использовать дополнительные элементы, чтобы подключать незадействованный в данный момент выход к стабильному логическому уровню (рис. 5.6).




Рис. 5.6. Схема компенсации «подвешенных» выводов

В случае, когда выход дешифратора «подвешенный», компенсационный транзистор открыт, выход надежно выведен на уровень логического нуля, как и в дешифраторе на логических элементах. Для уменьшения влияния компенсационного транзистора на работу схемы, его длина канала должна быть существенно больше, чем длина канала в транзисторах, используемых в схеме дешифратора. На рис. 5.6 также показан инвертор, выполняющий роль буфера, используемого для компенсации низкой нагрузочной способности проходного ключа. Следует заметить, что точка переброса инвертора должна соответствовать средней точке между пороговым напряжением и напряжением логической единицы, чтобы обеспечить максимально возможную помехоустойчивость.

Еще один из возможных компактных вариантов реализации дешифратора — вариант с предварительной «зарядкой» линии (рис. 5.7).

В начале рассмотрим часть схемы, состоящую из двух управляющих и трёх адресных транзисторов. При логическом нуле на сигнале выборки открытый р-канальный транзистор T_1 обеспечивает высокий потенциал на стоке транзистора T_L , выход цепочки «зарядается». При логической единице на линии выборки транзистор T_2 открыт. Если адресные транзисторы открыты, выход каскада будет равен логическому нулю. Таким образом при наличии сигнала выборки на выходе каскада будет

результат работы дешифратора, при отсутствии сигнала выборки — выход схемы подтягивается к высокому потенциалу.




Рис. 5.7. Схема дешифратора с предварительной «зарядкой» линии

Следует отметить, что подобная цепочка транзисторов, по сравнению с классическим дешифратором на логических элементах, обладает существенно меньшей входной ёмкостью за счет того, что в классических элементах каждый вход нагружен минимум на два транзисторных затвора, а в данной схеме только на один. Кроме того, схема потребляет меньше мощности.

К недостаткам используемой цепочки можно отнести тот факт, что во время «зарядки» выход системы соответствует уровню логической единицы. Если выход цепочки нагрузить на такую же цепочку, она окажется включенной. Кроме того, при переключении тактового сигнала цепочка срабатывает не мгновенно, а значит некоторое время на выходе цепочки будет ложный сигнал. Если таких цепочек окажется много, может возникнуть эффект домино: первая цепочка включит вторую, вторая — третью, и т. д. Для гарантированной ликвидации эффекта домино, на выход цепочки подключают инвертор. Помимо

противодействия эффекту домино инвертор обеспечивает повышение нагрузочной способности системы.

Однако одного инвертора не достаточно для стабильной работы схемы. Следует помнить, что во время «зарядки» выход цепочки находится при высоком потенциале. Предположим, что «зарядка» закончилась, а в момент подачи сигнала выборки адресные транзисторы не сработали, т. е. поданный адрес не соответствует данному разряду дешифратора. В этом случае со стороны цепочки вход инвертора изолирован от уровня логического нуля, поскольку часть адресных транзисторов или все они закрыты. В то же время от уровня логической единицы выход цепочки также изолирован, поскольку транзистор T_1 закрыт. При этом со стороны инвертора выход цепочки также не имеет пути по постоянному току к земле или питанию, ведь подключение производится к затворам полевых транзисторов, изолированных диэлектриком. Тогда получается запертый заряд, который при отсутствии подзарядки начнет утекать через паразитные элементы окружающих транзисторов, что в конечном итоге приведет к переключению инвертора и нарушению работы всей схемы. Для того, чтобы исключить подобную ситуацию, на схеме присутствует поддерживающий р-канальный транзистор T_L . При высоком потенциале на входе инвертора, выход инвертора будет соответствовать уровню логического нуля, транзистор T_L откроется, вход инвертора подключится к питанию, проблема запертого заряда будет решена. Следует отметить, что транзистор T_L должен обладать существенно большей длиной канала (или меньшей шириной канала), чем остальные транзисторы в схеме. Длина канала выбирается таким образом, чтобы ток через него мог надежно поддерживать высокий потенциал на входе инвертора, но при этом при срабатывании адресных транзисторов в цепочке вход инвертора был бы надежно подключен к земле. В реальных схемах наблюдаются разнообразные комбинации поддерживающих и обычных транзисторов, включенных последовательно вместо единого транзистора T_L , поскольку на практике не выгодно с точки зрения топологии создавать один транзистор с очень длинным каналом.

Задание

1. Провести моделирование простейшего дешифратора адреса. Разрядность дешифратора выбрать согласно заданию преподавателя. Подключение адресных линий провести учитывая подходы, принятые в топологическом моделировании.
2. Провести моделирование дешифратора адреса, построенного на логических элементах, для битовых линий.

3. Провести моделирование дешифратор адреса, построенного на проходных ключах, для битовых линий.

4. Провести моделирование простейшей схемы компенсации подвешенных выводов.

5. Провести моделирование дешифратора с предварительной зарядкой линии.

Практическое задание №6

ПРОЕКТИРОВАНИЕ ПЕРИФЕРИЙНЫХ ДЕШИФРАТОРОВ АДРЕСА СТРОКИ (ЛИНИИ ВЫБОРКИ)

Цель работы: провести моделирование работы периферийных дешифраторов строк и столбцов.

В случае проектирования дешифратора для строк (линий выборки WL), возникает проблема постепенной потери сигнала в больших матрицах памяти, если один выход дешифратора нагружен на очень длинную строчку. Для компенсации потерь можно использовать буферные усилители — инверторы на одиночной КМОП — паре, однако, следует помнить, что выход дешифратора, как правило, является проходным ключом на одиночном n -канальном транзисторе, подобно схеме, показанной на рис. 5.5, а значит будут наблюдаться проблемы с передачей логической единицы. В классической аналоговой схемотехнике в подобных случаях используют «подтягивающие» схемы (рис. 6.1).




Рис. 6.1. Схема буферного усилителя на инверторах с подтягивающим источником питания

В схеме последовательно включено два инвертора. Первый инвертор, изображенный в виде логического элемента, работает на стандартных для данной схемы напряжениях питания. Второй инвертор, изображенный в виде КМОП — пары, подключен к другому напряжению питания E_n , которое должно быть больше, чем сумма напряжения уровня логической единицы и порогового напряжения. Напряжение подтягивающего питания выбирается с запасом. Так, если уровень логической единицы соответствует напряжению, равному одному вольту, а пороговое напряжение составляет около 0,3 вольт, тогда напряжение подтягивающего питания выбирают около 1,5 вольт.

У данного решения есть свой недостаток. У р-канального транзистора должен быть свой собственный n-карман, контакт к которому, как правило, соединяют с истоком и подключают к напряжению питания. При подаче на вход подтягивающего инвертора логического нуля никаких проблем наблюдаться не будет, в подтягивающей КМОП - паре р-канальный транзистор откроется, n-канальный транзистор закроется, инвертор сработает. Однако при подаче на вход подтягивающего инвертора логической единицы р-канальный транзистор не сможет закрыться: разность между входным сигналом (1 В) и потенциалом кармана (1,5 В) окажется больше, чем пороговое напряжение. Для устранения указанной проблемы используют схему, показанную на рис. 6.2.




Рис. 6.2. Схема улучшенного усилителя с подтягивающим источником питания

Когда выход дешифратора соответствует уровню логического нуля, транзистор T_1 выключен, транзистор T_2 включен, что заставляет транзистор T_3 включиться, а транзистор T_4 - выключится. Зеркальная ситуация наблюдается при выходном уровне дешифратора, соответствующем уровню логической единицы. Поскольку теперь ядром подтягивающего усилителя является триггер, типовая проблема сквозного протекания тока при переключении будет свойственна используемой схеме. Для снижения потребляемого тока подтягивающее напряжение подают в виде импульсного сигнала, по длительности меньшего, чем выходной сигнал дешифратора (рис. 6.3).




Рис. 6.3. Осциллограмма подтягивающего напряжения питания по сравнению с выходным сигналом дешифратора

Задание

1. Провести моделирование буферного усилителя на инверторах с подтягивающим источником питания.
2. Провести моделирование улучшенного усилителя с подтягивающим источником питания при постоянном подтягивающем напряжении. Определить потребляемый схемой ток.
3. Провести моделирование улучшенного усилителя с подтягивающим источником питания при импульсном подтягивающем напряжении. Определить потребляемый схемой ток.
4. Определить минимально допустимую длительность импульса подтягивающего напряжения.

Практическое задание №7

ПРОЕКТИРОВАНИЕ ПАМЯТИ ТИПА SRAM

Цель работы: провести моделирование работы шеститранзисторной ячейки памяти типа SRAM.

При рассмотрении особенностей конструкции сложного УЗС в четвёртом практическом задании было указано, что при отсутствии специальных мер усилитель обладает эффектом памяти, по этой причине можно использовать конструкцию УЗС как ячейку памяти. Типовой вариант классической шеститранзисторной схемы статической памяти с произвольным доступом (SRAM) показан на рис. 7.1.




Рис. 7.1. Схема шеститранзисторной ячейки памяти SRAM

Ячейка называется статической, поскольку не требует отдельных циклов подзарядки и может хранить бит информации до тех пор, пока подано напряжение VDD . Статическая память обычно многократно быстрее, чем динамическая, так как отсутствуют задержки на перезарядку и обновление ёмкости ячейки памяти. Поскольку для работы памяти данного типа нужно в шесть раз больше транзисторов, SRAM занимает существенно больше места на кристалле, чем DRAM. Размер

транзисторов для статической памяти является важнейшим параметром, поскольку глубина обратной связи в триггере зависит от длины канала полевых транзисторов. Недостаточная глубина обратной связи может привести к тому, что разность потенциалов на плечах триггера около 50 мВ окажется недостаточной для срабатывания триггера. Для усиления обратной связи транзисторы приходится увеличивать в размерах, что приводит к дополнительному удорожанию системы. Для того, чтобы создать сильную обратную связь, но при этом сэкономить на занимаемой площади, р-канальные транзисторы можно заменить резисторами с высоким сопротивлением около 10 МОм. В интегральном исполнении изготавливать резисторы таких номиналов невыгодно, поэтому применяют схему, показанную на рис. 7.2.




Рис. 7.2. Схема компактной SRAM

В качестве высокоомного резистора выступает n-p-n биполярный транзистор, база которого не подключена к каким либо выводам. При подключении напряжения, соответствующего уровню логического нуля, на эмиттер переход эмиттер — база не смещён или смещён недостаточно, транзистор работает в режиме отсечки и представляет собой два закрытых p-n-перехода, обладающий очень высоким сопротивлением. Поскольку напряжение логической единицы положительно, при подаче на эмиттер такого напряжения переход будет смещён обратно, и транзистор будет находиться в ещё более надёжной

отсечке. Таким образом в любом случае биполярный транзистор будет выполнять роль высокоомного сопротивления.




Рис. 7.3. Топология резистора для компактной SRAM

Следует заметить, что для достижения заявленного сопротивления около 10 МОм, полученный прибор должен быть «плохим» по меркам биполярных транзисторов, поскольку сопротивление закрытого перехода «хорошего» транзистора должно составлять гигаомы. Топология низкокачественного биполярного транзистора показана на рис. 7.3. Транзистор создается в поликремниевом сильнолегированном слое, что сильно упрощает технологию его изготовления, поскольку такого рода транзистор может быть осаждён на поверхность диэлектрика, покрывающего подложку без использования операций ионной имплантации и необходимости создавать крупногабаритные слои изоляции. При этом высокий уровень легирования базы, эмиттера и коллектора позволяет создать высокую контактную разность потенциалов на р-п переходе для исключения самопроизвольного открытия транзистора при отрицательных выбросах напряжения на битовых линиях или цепях питания.

Задание

1. Провести моделирование шеститранзисторной ячейки памяти SRAM.
2. Провести моделирование ячейки памяти SRAM с биполярным транзистором с подвешенной базой вместо р-канальных полевых транзисторов.

Учебное издание

Зезин Денис Анатольевич

СИСТЕМЫ ПАМЯТИ

Практикум по дисциплине «Системы памяти»

Редактор
Компьютерная верстка

Подписано в печать	01.07.2022	Печать офсетная	Формат 60×84/16
Печ. л. 4,5	Тираж 30 экз	Изд. №	Заказ №

Оригинал – макет подготовлен в РИО НИУ «МЭИ».
111250, г. Москва, ул. Красноказарменная, д. 14.
Отпечатано в типографии НИУ «МЭИ».
111250, г. Москва, ул. Красноказарменная, д. 13.