



(12) 发明专利申请

(10) 申请公布号 CN 118712136 A

(43) 申请公布日 2024. 09. 27

(21) 申请号 202410739902.0

H01L 27/092 (2006.01)

(22) 申请日 2024.06.07

(30) 优先权数据

63/507,205 2023.06.09 US

18/503,892 2023.11.07 US

63/607,771 2023.12.08 US

18/402,166 2024.01.02 US

(71) 申请人 台湾积体电路制造股份有限公司

地址 中国台湾新竹

(72) 发明人 吴亭昀 黄瑞乾 廖思雅

(74) 专利代理机构 北京德恒律治知识产权代理

有限公司 11409

专利代理师 章社杲 李伟

(51) Int. Cl.

H01L 21/8238 (2006.01)

权利要求书2页 说明书16页 附图62页

(54) 发明名称

互补场效应晶体管结构及其形成方法

(57) 摘要

一种形成互补场效应晶体管结构的方法包括在下部晶圆中形成下部晶体管,其中所述下部晶体管包括下部源极/漏极区,形成电连接到所述下部源极/漏极区的接触插塞,以及在所述下部晶体管上形成金属线。金属线的第一部分与下部源极/漏极区垂直对准。该方法还包括将上部晶圆接合到下部晶圆,并在上部晶圆中形成上部晶体管。上部晶体管包括上部源极/漏极区,并且与金属线的第二部分垂直对准。第一互连结构形成在下部晶圆上并且电连接到下部晶体管。第二互连结构形成在上部晶圆上并且电连接到上部晶体管。本申请的实施例还提供了互补场效应晶体管结构。



1. 一种形成互补场效应晶体管结构的方法,包括:

在下部晶圆中形成下部晶体管,其中,所述下部晶体管包括下部源极/漏极区;

形成电连接到所述下部源极/漏极区的接触插塞;

形成在所述下部晶体管上方并作为所述下部晶圆的部分的金属线,其中,所述金属线的第一部分与所述下部源极/漏极区垂直对准;

将上部晶圆接合到所述下部晶圆;

在所述上部晶圆中形成上部晶体管,其中,所述上部晶体管包括上部源极/漏极区,并且所述上部源极/漏极区与所述金属线的第二部分垂直对准,并且其中所述上部晶体管和所述下部晶体管共同形成互补场效应晶体管;

形成位于所述下部晶圆上并电连接到所述下部晶体管的第一互连结构;以及

形成位于所述上部晶圆上并电连接到所述上部晶体管的第二互连结构。

2. 根据权利要求1所述的方法,还包括:在形成所述上部晶体管之后,形成穿透所述下部源极/漏极区的深接触插塞,其中,所述深接触插塞接触所述金属线并将所述下部源极/漏极区电连接到所述金属线。

3. 根据权利要求2所述的方法,其中,所述下部晶体管包括半导体衬底,并且所述方法还包括:

去除所述半导体衬底以露出所述下部源极/漏极区,其中,所述深接触插塞是在去除所述半导体衬底之后形成的。

4. 根据权利要求1所述的方法,还包括:

在所述下部晶体管上方形成蚀刻停止层;

形成位于所述蚀刻停止层上方并与所述蚀刻停止层接触的介电层;

蚀刻所述介电层以形成第一沟槽,其中在所述蚀刻停止层上停止所述蚀刻,并且暴露所述蚀刻停止层的第一侧;以及

从所述第一侧蚀刻穿过所述蚀刻停止层,其中,所述金属线形成在所述第一沟槽中。

5. 根据权利要求4所述的方法,其中,所述接触插塞是深接触插塞,并且形成所述接触插塞还包括:

蚀刻穿过所述下部源极/漏极区和所述下部晶圆中的层间电介质以形成第二沟槽,其中,所述蚀刻停止层的与所述蚀刻停止层的所述第一侧相对的第二侧暴露于所述第二沟槽;以及

从所述第二侧蚀刻穿过所述蚀刻停止层以露出所述金属线,其中,所述深接触插塞形成在所述第二沟槽中。

6. 根据权利要求1所述的方法,还包括:

形成位于所述金属线上方并作为所述下部晶圆的部分的第一接合层,其中,所述上部晶圆包括接合到所述第一接合层的第二接合层;以及

去除所述上部晶圆的附加半导体衬底以露出多层堆叠件,其中,所述上部晶体管基于所述多层堆叠件而形成。

7. 一种互补场效应晶体管结构,包括:

下部晶体管,包括下部源极/漏极区;

接触插塞,电连接到所述下部源极/漏极区;

上部晶体管,与所述下部晶体管重叠,其中,所述上部晶体管包括上部源极/漏极区,并且所述上部源极/漏极区与所述下部源极/漏极区垂直偏移;

电路径,将所述下部源极/漏极区电连接到所述上部源极/漏极区;

第一互连结构,电连接到所述下部晶体管;以及

第二互连结构,电连接到所述上部晶体管,其中,所述第一互连结构和所述第二互连结构位于包括所述下部晶体管和所述上部晶体管的组合结构的相对侧上。

8. 根据权利要求7所述的互补场效应晶体管结构,其中,所述电路径包括所述下部晶体管与所述上部晶体管之间的金属线。

9. 根据权利要求8所述的互补场效应晶体管结构,还包括:

第一深接触插塞,穿透所述下部源极/漏极区;以及

第二深接触插塞,穿透所述上部源极/漏极区,其中,所述下部源极/漏极区通过所述第一深接触插塞、所述金属线和所述第二深接触插塞电连接到所述上部源极/漏极区。

10. 一种互补场效应晶体管结构,包括:

互补场效应晶体管包括:

下部晶体管,包括下部源极/漏极区;和

上部晶体管,与所述下部晶体管重叠,其中,所述上部晶体管包括与所述下部源极/漏极区垂直未对准的上部源极/漏极区;

水平金属线,位于所述下部晶体管和所述上部晶体管之间,其中,所述水平金属线将所述下部源极/漏极区连接到所述上部源极/漏极区;

下部接触插塞,接触所述水平金属线的底表面,其中,所述下部接触插塞将所述水平金属线连接到所述下部源极/漏极区;以及

上部接触插塞,接触所述水平金属线的顶表面,其中,所述上部接触插塞将所述水平金属线连接到所述上部源极/漏极区。

互补场效应晶体管结构及其形成方法

技术领域

[0001] 本申请的实施例涉及互补场效应晶体管结构及其形成方法。

背景技术

[0002] 互补场效应晶体管 (CFET) 正在发展, 以满足对增加集成电路中晶体管密度的日益苛刻的要求。CFET 就是这样发展起来的。CFET 包括下部晶体管和与下部晶体管重叠的上部晶体管。多个 CFET 的下部晶体管和上部晶体管可以通过局部互连结构互连, 以形成功能电路。

发明内容

[0003] 根据本申请的实施例的一个方面, 提供了一种形成互补场效应晶体管结构的方法, 包括: 在下部晶圆中形成下部晶体管, 其中, 下部晶体管包括下部源极/漏极区; 形成电连接到下部源极/漏极区的接触插塞; 形成在下部晶体管上方并作为下部晶圆的部分的金属线, 其中, 金属线的第一部分与下部源极/漏极区垂直对准; 将上部晶圆接合到下部晶圆; 在上部晶圆中形成上部晶体管, 其中, 上部晶体管包括上部源极/漏极区, 并且上部源极/漏极区与金属线的第二部分垂直对准, 并且其中上部晶体管和下部晶体管共同形成互补场效应晶体管; 形成位于下部晶圆上并电连接到下部晶体管的第一互连结构; 以及形成位于上部晶圆上并电连接到上部晶体管的第二互连结构。

[0004] 根据本申请的实施例的另一个方面, 提供了一种互补场效应晶体管结构, 包括: 下部晶体管, 包括下部源极/漏极区; 接触插塞, 电连接到下部源极/漏极区; 上部晶体管, 与下部晶体管重叠, 其中, 上部晶体管包括上部源极/漏极区, 并且上部源极/漏极区与下部源极/漏极区垂直偏移; 电路, 将下部源极/漏极区电连接到上部源极/漏极区; 第一互连结构, 电连接到下部晶体管; 以及第二互连结构, 电连接到上部晶体管, 其中, 第一互连结构和第二互连结构位于包括下部晶体管和上部晶体管的组合结构的相对侧上。

[0005] 根据本申请的实施例的又一个方面, 提供了一种互补场效应晶体管结构, 包括互补场效应晶体管, 互补场效应晶体管包括: 下部晶体管, 包括下部源极/漏极区; 和上部晶体管, 与下部晶体管重叠, 其中, 上部晶体管包括与下部源极/漏极区垂直未对准的上部源极/漏极区; 互补场效应晶体管结构还包括: 水平金属线, 位于下部晶体管和上部晶体管之间, 其中, 水平金属线将下部源极/漏极区连接到上部源极/漏极区; 下部接触插塞, 接触水平金属线的底表面, 其中, 下部接触插塞将水平金属线连接到下部源极/漏极区; 以及上部接触插塞, 接触水平金属线的顶表面, 其中, 上部接触插塞将水平金属线连接到上部源极/漏极区。

附图说明

[0006] 当结合附图进行阅读时, 从以下详细描述可最佳理解本发明的各个方面。应该强调, 根据工业中的标准实践, 各个部件未按比例绘制并且仅用于说明的目的。实际上, 为了

清楚的讨论,各个部件的尺寸可以任意地增大或减小。

[0007] 图1A-图1N、图2A-图2G、图3A-图3J、图4A-图4L、图5A-图5I和图6A-图6I示出了根据一些实施例通过顺序形成工艺形成CFET的视图。

[0008] 图7示出了根据一些实施例的通过顺序形成工艺形成CFET的工艺流程。

具体实施方式

[0009] 以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然,这些仅是实例而不旨在限制。例如,在以下描述中,在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例,并且也可以包括在第一部件和第二部件之间可以形成附加的部件,从而使得第一部件和第二部件可以不直接接触的实施例。此外,本发明可以在各个示例中重复参考数号和/或字母。该重复是为了简单和清楚的目的,并且其本身不指示讨论的各个实施例和/或配置之间的关系。

[0010] 此外,为了便于描述,本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间隔关系术语,以描述如附图中所示的一个元件或部件与另一元件或部件的关系。除了附图中所示的方位外,间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位),并且在本文中使用的间隔关系描述符可以同样地作相应地解释。

[0011] 提供了包括上部晶体管和下部晶体管的互补场效应晶体管(CFET)。提供了用于互连上部场效应晶体管(FET,在下文中可替换地称为晶体管)和下部晶体管的局部互连件以及形成局部互连件的方法。根据一些实施例,通过顺序或并行工艺形成CFET。这提供了上部晶体管和下部晶体管的材料和结构的灵活性。例如,上部晶体管和下部晶体管可以形成在具有不同表面取向的半导体材料上。此外,上部晶体管和下部晶体管可以具有不同的结构,例如不同数量的纳米片。上部晶体管和下部晶体管也可以选自全环栅(GAA)晶体管和鳍式场效应晶体管(FinFET)。

[0012] 尽管示例实施例提供GAA晶体管和FinFET的特定组合作为上部晶体管和下部晶体管,但是与示例实施例不同的其他组合也在本公开的范围。本文所讨论的实施例旨在提供能够制作或使用本公开的主题的示例,并且本领域普通技术人员将容易理解在保持在不同实施例的预期范围内的情况下可以进行的修改。在各种视图和说明性实施例中,使用相同的参考数号来表示相同的元件。尽管方法实施例可以被讨论为以特定顺序执行,但是其他方法实施例也可以以任何逻辑顺序执行。

[0013] 图1A-图1N、图2A-图2G、图3A-图3J、图4A-图4L、图5A-图5I和图6A-图6I示出了根据一些实施例的通过顺序工艺形成CFET的视图。在顺序形成工艺中,首先形成下部晶体管,然后形成上部晶体管。

[0014] 图1A-图1N示出了根据本公开的一些实施例的CFET和局部互连件的形成中的中间阶段的截面图。相应的工艺也示意性地反映在工艺流程200中,如图7所示。由于底部晶体管(和底部管芯/晶圆)的前侧(面)接合到上部晶体管(和上部管芯/晶圆)的背侧,因此相应的接合工艺也被称为面对背工艺。

[0015] 参考图1A,提供了包括衬底20的晶圆2。衬底20可以是可以被掺杂(例如,用p型或n

型掺杂剂)或未掺杂的半导体衬底,诸如块体半导体、绝缘体上半导体(SOI)衬底等。SOI衬底可以包括在绝缘体层上形成的半导体材料层。绝缘体层可以是例如埋入氧化物(BOX)层、氧化硅层等。根据一些实施例,衬底20的半导体材料可以包括硅、锗、碳掺杂硅、III-V族化合物半导体、或其组合。

[0016] 在衬底20上方形成多层堆叠件22L。如图7所示,对应工艺在工艺流程200中被示为工艺202。多层堆叠件22包括交替的伪半导体层24L和下部半导体层26L。下部半导体层26L用于形成下部晶体管。可以在下部半导体纳米结构26L中形成适当的阱区(未单独示出),诸如p阱区和n阱区。例如,当要形成的下部晶体管是p型晶体管时,半导体纳米结构26L可以原位掺杂(当外延生长时)和/或注入成n型。相反地,当要形成的下部晶体管是n型晶体管时,半导体纳米结构26L可以是p型。

[0017] 在所示的示例中,示出了两个伪半导体层24L和两个半导体层26L作为示例,而这些层的总数可以大于2,诸如3、4、5或更多,这取决于下部晶体管的期望性能要求。根据一些实施例,基于下部晶体管的类型来选择半导体层26L的(顶)表面取向,从而提高下部晶体管的性能。例如,当下部晶体管是p型晶体管时,(顶)表面取向可以是(110)。相反地,当下部晶体管是n型晶体管时,(顶)表面取向可以是(100)。

[0018] 伪半导体层24L可以由第一半导体材料形成。半导体层26L由不同于第一半导体材料的第二半导体材料形成。根据一些实施例,伪半导体层24L由硅锗形成或包括硅锗,并且半导体层26可以由硅形成。

[0019] 多层堆叠件22L和衬底20被图案化以形成半导体条带28,如图1B所示,其示出了立体图。如图7所示,对应工艺在工艺流程200中被示为工艺204。每个半导体条带28包括半导体条带20' (原始衬底20的部分)和多层堆叠件22L',多层堆叠件22L' 是多层堆叠件22L的剩余部分。在下文中,剩余部分22L' 中的层可以称为纳米结构。蚀刻可以通过任何可接受的蚀刻工艺进行,诸如反应离子蚀刻(RIE)、中性束蚀刻(NBE)等,或其组合。蚀刻可以是各向异性的。下部半导体纳米结构26L的剩余部分将充当CFET的下部晶体管的沟道区。

[0020] 隔离区32形成在衬底20上方并且在相邻的半导体条带28之间。如图7所示,对应工艺在工艺流程200中被示为工艺206。隔离区32可以包括介电衬垫和在介电衬垫上的介电材料。介电衬垫和介电材料中的每个可以包括诸如氧化硅的氧化物、诸如氮化硅的氮化物等、或其组合。隔离区32的形成可以包括沉积介电层,并执行平坦化工艺,诸如化学机械抛光(CMP)工艺、机械抛光工艺等,以去除介电材料的过量部分。沉积工艺可以包括化学气相沉积(CVD)、原子层沉积(ALD)、HDP-CVD、FCVD等、或其组合。根据一些实施例,隔离区32包括通过FCVD工艺形成的氧化硅,随后进行退火工艺。

[0021] 在平坦化工艺之后,使隔离区32凹陷。半导体条带28(包括多层堆叠件22L')的一些上部部分比剩余的隔离区32突出得更高,以形成突出的鳍34。对应工艺也如图7所示的工艺流程200中的工艺208所示。

[0022] 伪栅极电介质36形成在突出的鳍34上。伪栅极电介质36可以由例如氧化硅、氮化硅、其组合等形成或包括上述材料,并且可以根据可接受的技术来沉积或热生长。在伪栅极电介质36上方形成伪栅极层38。伪栅极层38可以例如通过物理气相沉积(PVD)、CVD或其他技术沉积,然后例如通过CMP工艺来平坦化。伪栅极层38的材料可以是导电的或不导电的,并且可以从包括非晶硅、多晶硅(polysilicon)、多晶硅锗(poly-SiGe)等的组中选择。一个

或多个掩模层40形成在平坦化的伪栅极层38上,并且可以包括例如氮化硅、氮氧化硅等。

[0023] 接下来,可以通过光刻和蚀刻工艺将掩模层40图案化以形成掩模,然后使用掩模来蚀刻和图案化伪栅极层38、以及可能的伪栅极电介质36。得到的结构如图1C所示,图1C示出了图1B中的垂直截面,该垂直截面沿着半导体条带28的长度方向。掩模层40、伪栅极层38和伪栅极电介质36的剩余部分形成伪栅极堆叠件42,如图1C所示。如图7所示,对应工艺在工艺流程200中被示为工艺210。

[0024] 然后在多层堆叠件22L'上方和伪栅极堆叠件42的暴露侧壁上形成栅极间隔件44。栅极间隔件44可以通过共形沉积一个或多个介电层并随后在各向异性蚀刻工艺中蚀刻介电层来形成。可应用的介电材料可以包括氧化硅、氮化硅、氮氧化硅、碳氮氧化硅等,其可以通过诸如CVD、ALD等的沉积工艺形成。

[0025] 参考图1D,源极/漏极凹陷46形成在半导体条带28中。如图7所示,对应工艺也被示为工艺流程200中的工艺212。源极/漏极凹陷46通过蚀刻形成,并且可以延伸穿过多层堆叠件22L',并且可以或不延伸到半导体条带20'中。源极/漏极凹陷46的底表面可以位于隔离区32的顶表面之上、之下或与隔离区32的顶表面齐平(图1D中未示出)。在蚀刻工艺中,栅极间隔件44和伪栅极堆叠件42覆盖并因此保护半导体条带28的一些部分。蚀刻可以包括单个蚀刻工艺或多个蚀刻工艺。定时蚀刻工艺可用于在源极/漏极凹陷46达到所需深度时停止对源极/漏极凹陷46的蚀刻。

[0026] 在图1E中,形成了内部间隔件48。内部间隔件48的形成可以包括蚀刻工艺,该蚀刻工艺横向蚀刻伪半导体层24L(图1D),以及用介电材料填充相应的横向凹陷以形成内部间隔件48。

[0027] 蚀刻工艺可以是各向同性的,并且可以对伪半导体层24L的材料是选择性的,使得伪半导体层24L以比半导体纳米结构26L更快的速率被蚀刻。根据其中伪纳米结构24L由硅锗或锗形成的一些实施例,半导体纳米结构26L由不含锗的硅形成,蚀刻工艺可以包括使用氯气、利用或不利用等离子体的干蚀刻工艺。

[0028] 内部间隔件48形成在横向凹陷的伪半导体层24L的侧壁上。在随后形成的源极/漏极区中,内部间隔件48可以充当随后形成的源极/漏极区与随后形成的栅极结构之间的隔离部件。此外,内部间隔件48可用于防止后续蚀刻工艺(例如用于形成栅极结构的蚀刻工艺)对后续形成的源极/漏极区的损坏。

[0029] 形成内部间隔件48可以包括在源极/漏极凹陷46中共形地沉积介电绝缘材料,然后蚀刻介电绝缘材料。介电绝缘材料可以是非低k介电材料,其可以是含碳介电材料,诸如碳氮氧化硅、碳氧化硅、氮氧化硅等。绝缘材料可以通过沉积工艺形成,诸如ALD、CVD等。绝缘材料的蚀刻可以是各向异性的或各向同性的。

[0030] 进一步参考图1E,形成下部外延源极/漏极区50L。如图7所示,对应工艺在工艺流程200中被示为工艺214。下部外延源极/漏极区50L与下部半导体纳米结构26L接触。内部间隔件48将下部外延源极/漏极区50L与伪半导体层24L电绝缘,伪半导体层24L将在后续工艺中用替换栅极代替。

[0031] 下部外延源极/漏极区50L是外延生长的,并且具有适合于下部晶体管的器件类型(p型或n型)的导电类型。当下部外延源极/漏极区50L是n型源极/漏极区时,相应的材料可以包括硅或碳掺杂硅,其掺杂有n型掺杂剂,诸如磷、砷等。当下部外延源极/漏极区50L是p

型源极/漏极区时,相应的材料可以包括硅或硅锗,其掺杂有p型掺杂剂,诸如硼、铟等。下部外延源极/漏极区50L可以被原位掺杂,并且可以被或者可以不被注入相应的p型或n型掺杂剂。

[0032] 在下部外延源极/漏极区50L上方形成第一接触蚀刻停止层(CESL)52L和第一层间电介质(ILD)54L。根据一些实施例,CESL 52L可以包括直接在下部外延源极/漏极区50L上的垂直部分(如所示的)和水平部分(未示出)。根据替代实施例,在形成第一ILD 54L之前去除CESL 52L的水平部分。

[0033] 第一CESL 52L可以由对第一ILD 54L的蚀刻具有高蚀刻选择性的介电材料形成,诸如氮化硅、氧化硅、氮氧化硅等,其可以通过任何合适的沉积工艺形成,诸如CVD、ALD等。第一ILD 54L可以由介电材料形成,该介电材料可以通过任何合适的方法沉积,诸如CVD、等离子体增强CVD(PECVD)或FCVD。第一ILD 54L的可应用的介电材料可以包括磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、掺硼磷硅酸盐玻璃(BPSG)、未掺杂硅酸盐玻璃(USG)、氧化硅等。第一CESL 52L、第一ILD 54L和伪栅极堆叠件42(图1D)的顶表面可以通过平坦化工艺来平坦化,该平坦化工艺可以是化学机械抛光(CMP)工艺或机械抛光工艺。

[0034] 进一步参考图1E,形成替换栅极堆叠件60L,其包括栅极电介质56L和栅电极58L。如图7所示,对应工艺在工艺流程200中被示为工艺216。栅极电介质56L可以共形地形成在半导体纳米结构26的沟道区上。栅极电介质56L中的每个可以包括界面层(IL),该界面层可以由诸如氧化硅或金属氧化物的氧化物、诸如金属硅酸盐的硅酸盐、其组合、其多层等形成或包括上述材料。每个栅极电介质56L还可以包括由k值大于3.9并且可以大于约7.0的高k介电材料形成的高介电常数(高k)介电层。高k介电材料可以包括金属(诸如钨、铝、锆、钽、钼、钡、钛、铅)的金属氧化物或金属氮化物。栅极电介质56L的形成方法可以包括分子束沉积(MBD)、ALD、PECVD等。

[0035] 进一步参考图1E,下部栅电极58L形成在栅极电介质56L上,并且还包裹在下部半导体纳米结构26L周围。下部栅电极58L可以包括粘合层、功函数层、填充金属等。功函数层的材料是基于对应晶体管的导电类型来选择的。例如,对于n型晶体管,可以使用诸如TiAl、TiAlN等的n型功函数材料来形成功函数层。对于p型晶体管,可以使用诸如TiN的p型功函数材料来形成功函数层。由此形成下部晶体管10L。

[0036] 图1F示出了根据一些实施例的蚀刻停止层62、介电层64和金属线66的形成。由于金属线66形成在下部晶体管10L和随后形成的上部晶体管之间,因此金属线66也被称为层间金属。如图7所示,对应工艺在工艺流程200中被示为工艺218。

[0037] 根据一些实施例,蚀刻停止层62由诸如AlN、AlO、SiON、SiOC、SiCN等的介电材料或其多层形成。蚀刻停止层62可用于停止从顶侧(当形成金属线66时)和底侧(当成形深接触插塞90时,图1M)的蚀刻。根据一些实施例,蚀刻停止层62可以具有对称的多层结构,其可以包括由相同材料(例如AlN、AlO或AlON)形成的顶层和底层,以及顶层和底层之间的中间层,其中中间层相对于顶层和底层具有高蚀刻选择性。例如,中间层可以由SiOC、SiON等形成。当从顶侧和底侧进行蚀刻时,对称结构将增加蚀刻停止层62停止蚀刻的能力。

[0038] 介电层64可以由诸如氧化硅、PSG、BSG、BPSG、USG等的介电材料形成。金属线66可以由铜、钨、镍、TiN、Ti、Ta、TiN等形成。例如,金属线66可以具有镶嵌结构,其通过蚀刻介电层64(并在蚀刻停止层62上停止)、将导电材料填充到相应的沟槽中以及执行平坦化工艺而

形成。金属线66可以包括粘合层(由Ti、TiN、Ta、TaN等形成)和在粘合层上的金属材料(诸如铜)。

[0039] 然后沉积接合层68L。根据一些实施例,通过诸如CVD、ALD、PECVD等沉积工艺形成接合层68L。可以执行平坦化工艺以平整接合层68L的顶表面。根据一些实施例,接合层68L由选自SiO₂、SiC、SiN、SiOC、SiON、SiOCN、SiCN等的含硅介电材料形成或包括上述含硅介电材料。晶圆2因此被准备好用于接合。

[0040] 参考图1G,将晶圆102接合到晶圆2。如图7所示,对应工艺在工艺流程200中被示为工艺220。晶圆102可以包括衬底120、多层堆叠件22U和接合层68U。多层堆叠件22U包括交替的半导体层26U和伪半导体层24U。半导体纳米结构26U和伪半导体层24U的交替层可以在多个外延工艺中外延生长,每个外延工艺形成半导体纳米结构26和伪半导体层24A中的一个。

[0041] 衬底120和多层堆叠件22U的材料和形成工艺可以与图1A所示的衬底20和多层堆叠件22L的材料和工艺基本相同,此处不再赘述。多层堆叠件22U的顶层可以是伪半导体层24U,根据一些实施例,伪半导体层24U可以由硅锗形成。接合层68U形成在多层堆叠件22U上,并且还可以由含硅介电材料形成或包括含硅介电材料,诸如氧化硅、氮化硅、氧氮化硅、碳氧化硅、碳氮氧化硅等。

[0042] 上部晶圆102上下翻转,并通过接合层68U与接合层68L的接合而接合到下面的下部晶圆2。得到的复合晶圆如图1G所示。接合层68U与接合层68L的接合可以通过熔融接合来实现,例如,形成Si-O-Si键以将接合层68U接合到接合层68L。

[0043] 接下来,例如通过智能切割工艺(以去除衬底120的大部分)、CMP工艺、机械研磨工艺和/或各向异性蚀刻工艺来去除衬底120。伪半导体层24U的顶部伪半导体层可以用作蚀刻停止层。因此,在蚀刻工艺或抛光工艺之后,伪半导体层24U中的顶部伪半导体层被暴露。

[0044] 接下来,在蚀刻工艺中去除顶部伪半导体层24U,蚀刻工艺可以是各向异性的或各向同性的。使用蚀刻化学物质(气体或湿蚀刻溶液)进行蚀刻,该蚀刻化学物质比蚀刻半导体纳米结构26U更快地蚀刻伪半导体层24U。因此,半导体纳米结构26U中的顶部半导体纳米结构充当蚀刻停止层。

[0045] 在随后的工艺中,如图1H所示,形成上部晶体管10U,半导体纳米结构26U形成上部晶体管10的沟道。如图7所示,对应工艺在工艺流程200中被示为工艺222。形成工艺可以与下部晶体管10L的形成基本相同,已参考图1B至图1E讨论了形成工艺,此处不再重复细节。

[0046] 上部晶体管10U可以包括内部间隔件48、源极/漏极区50U、CESL 52U和ILD 54U。此外,形成栅极堆叠件60U,并包括栅极电介质56U和栅电极58U。晶体管10U可以具有与晶体管10L相反的导电类型。源极/漏极区50U的导电类型也可以与源极/漏极区50L的导电类型相反。

[0047] 应当理解,尽管在所示的示例实施例中,下部晶体管10L和上部晶体管10U都是GAA晶体管,但它们中的每个也可以是任意组合的FinFET或GAA晶体管(例如纳米片晶体管或纳米线晶体管)。

[0048] 图1I示出了深接触插塞70的形成,其既充当源极/漏极接触插塞又充当连接到金属线66的深通孔。如图7所示,对应工艺在工艺流程200中被示为工艺224。接触插塞71也形成连接到源极/漏极区50U并着落在源极/漏极区50U上。可以存在源极/漏极硅化物区(未示出),其形成在深接触插塞70和相应源极/漏极区50U之间并与深接触插塞70和相应源极/

漏极区50U接触,以及形成在接触插塞71和相应源极区/漏极区50U之间并与接触插塞71和相应源极区/漏极区50U接触。

[0049] 根据一些实施例,深接触插塞70的形成可以包括蚀刻ILD 54U和CESL52U(如果具有水平部分),以及蚀刻穿过上部源极/漏极区50U以形成沟槽。上部源极/漏极区50U可以具有保留在相应开口的相对侧上的部分,这些保留部分是对应的上部晶体管10U的源极/漏极区。接合层68U和68L也被蚀刻穿透以暴露金属线66。

[0050] 接下来,在各个沟槽中形成深接触插塞70。深接触插塞70可以由导电材料形成,该导电材料可以是诸如钨、钴、铜、Ti、TiN、Ta、TaN等的金属材料、它们的组合和/或它们的多层。尽管未示出,但是在形成深接触插塞70之前,可以在源极/漏极区50U的暴露部分上形成源极/漏极硅化物层。

[0051] 在深接触插塞70上方形成互连结构,如图1I和图1J所示。如图1I所示,形成了介电层72和74。另一蚀刻停止层(未示出)可以(或可以不)形成在介电层72和栅极堆叠件60U之间。根据一些实施例,介电层72包括低k介电材料,其可以是含硅和碳的介电材料。介电层74可以(或可以不)用作蚀刻停止层,并且可以由AlN、AlO、SiOC等、其组合和/或其多层形成或包括上述材料。通孔76形成在介电层72中,并且可以(或者可以不)穿透介电层74。

[0052] 图1J示出了介电层78和金属线80的形成。介电层78也可以由低k介电材料或非低k介电材料形成,诸如氧化硅、氮化硅、碳化硅等、或其组合。金属线80可以通过镶嵌工艺形成,并且可以包括铜、钨、钴、镍等。每个金属线80也可以包括扩散阻挡层。应当理解,尽管示出了一个金属层,但是所示的金属层和通孔76表示多个金属层和通孔,它们共同形成晶圆102的前侧互连结构。图1J进一步示出了接合层82的形成,接合层82可以由从接合层68L和68U的同一组候选材料中选择材料形成,该材料可以是含硅介电材料。

[0053] 图1K示出了载体88与接合层82的接合。如图7所示,对应工艺在工艺流程200中被示为工艺226。根据一些实施例,载体88包括半导体衬底86,半导体衬底86可以是根据一些实施例的硅衬底。在半导体衬底86上形成接合层84。接合层84可以通过沉积工艺或热氧化工艺形成,并且可以由从接合层68L和68U的同一组候选材料中选择材料形成。根据一些实施例,接合层84与接合层82的接合可以通过熔融接合。

[0054] 接下来,将现在包括下部晶圆102、上部晶圆104和载体88的复合晶圆104倒置,所得结构如图1L所示。对应工艺也如图7所示的工艺流程200中的工艺226所示。

[0055] 然后,例如,通过智能切割工艺(去除衬底20的大部分)、CMP工艺、机械研磨工艺和/或各向异性蚀刻工艺去除衬底20。由此,露出下部晶体管10L。如图7所示,对应工艺在工艺流程200中被示为工艺228。所得结构如图1M所示。

[0056] 图1M进一步示出了深接触插塞90的形成。如图7所示,对应工艺也被示为工艺流程200中的工艺230。根据一些实施例,形成工艺包括蚀刻穿过源极/漏极区50L、CESL 52L(如果具有水平部分)和ILD 54L(图1L),并在所得开口中填充导电材料以形成深接触插塞90。在ILD 54L的蚀刻中,可以在蚀刻停止层62上停止蚀刻工艺,随后在另一蚀刻工艺中蚀刻穿过蚀刻停止层62,该蚀刻工艺使用不同于用于蚀刻ILD 54L的蚀刻剂的蚀刻剂。

[0057] 根据一些实施例,源极/漏极区50L(图1L)可以具有保留在深接触插塞90的相对侧上的部分。对应的结构基本上与源极/漏极区50U相同,其具有保留在深接触插塞70的相对侧上的一些部分。根据这些实施例,源极/漏极硅化物区(未示出)可以形成在源极/漏极区

50L的剩余部分上,并且将源极/漏极区50L的剩余部分与深接触插塞90物理分离(但电互连)。因此,金属线66(层间金属)可以将源极/漏极区50L电连接到源极/漏极区50U。

[0058] 根据替代实施例,深接触插塞90的边缘接触内部间隔件48和半导体纳米结构26L的侧壁。根据这些实施例,还可以形成介电衬垫(未示出),介电衬垫围绕接触插塞90并使接触插塞90与半导体纳米结构26L电绝缘。

[0059] 在形成深接触插塞90之后,形成介电层93。根据一些实施例,介电层93可以包括蚀刻停止层和低k介电层。接触插塞91也形成在介电层93中,并且在源极/漏极区50L中的一个上方且电连接到源极/漏极区50R中的一个源极/漏极区中。硅化物层(未示出)可以形成在接触插塞91下方和源极/漏极区50L上方。

[0060] 在深接触插塞90和接触插塞91上方形成互连结构,如图1M和图1N所示。如图1M所示,形成介电层92和94。另一蚀刻停止层(未示出)也可以形成在介电层92和93之间。根据一些实施例,介电层92包括低k介电材料,其可以是含硅和碳的介电材料。介电层94可以(或可以不)用作蚀刻停止层,并且可以由AlN、AlO、SiOC等、其组合和/或其多层形成或包括上述材料。通孔96形成在介电层92中,并且可以(或者可以不)穿透介电层94。

[0061] 图1N示出了介电层98和金属线110的形成。介电层98也可以由低k介电材料形成。金属线110可以通过镶嵌工艺形成,并且可以包括铜、钨、镍等。每个金属线110也可以包括扩散阻挡层。应当理解,尽管示出了一个金属层,但是所示的金属层表示多个金属层和连接通孔,它们共同形成晶圆2的背侧互连结构。

[0062] 在随后的工艺中,可以形成更多的层/部件,并且可以将所得的复合晶圆104锯切成管芯。如1N所示,在从单体化的复合晶圆104获得的所得管芯中,下部晶体管10L示出在上部晶体管10U上方。金属线66连接到晶体管10U中的源极/漏极区50U,并且可以形成将源极/漏极区50U连接到源极/漏极区50L(如果保留的话)的局部互连结构的部分。

[0063] 图2A-图2G示出了根据本公开的替代实施例的CFET和局部互连件的形成中的中间阶段的截面图。由于底部晶体管(和底部管芯/晶圆)的前侧(面)接合到上部晶体管(和上部管芯/晶圆)的背侧,因此相应的接合工艺也被称为面对背工艺。

[0064] 除非另有规定,否则这些实施例(以及随后讨论的实施例)中的部件的材料、结构和形成工艺基本上与前面实施例中由相同参考数字表示的相同部件相同。在整个描述的任何实施例中提供的关于材料、结构和形成工艺的细节可以应用于任何其他实施例。此外,图2A-图2G中的材料、结构和形成工艺以及随后的工艺可以通过对所讨论的实施例的讨论来实现。

[0065] 这些实施例的初始过程基本上与图1A至图1E所示相同。图2A示出了与图1E所示结构相同的结构,其中形成了晶体管10L。根据一些实施例,晶体管10L包括形成沟道的半导体纳米结构26L、源极/漏极区50L和围绕半导体纳米结构26L的栅极堆叠件60L。

[0066] 参考图2B,形成介电层62和64、金属线66(层间金属)和接合层68L。介电层62和64、金属线66和接合层68L的结构、材料和形成工艺基本上与参考图1F所讨论的相同,在此不再重复。

[0067] 与图1F所示的结构不同,源极/漏极接触插塞59是在早期阶段(而不是在图1M所示工艺中)形成的,其延伸到CESL 52L和ILD 54L中,并电连接到源极/漏极区50L。尽管未示出,但是源极/漏极硅化物区可以形成在源极/漏极区50L和源极/源极接触插塞59之间。此

外,形成介电层61,并且在介电层61中形成通孔65,以将源极/漏极接触插塞59和源极/漏极区50L电连接到金属线66。介电层61可以由氧化硅、氮化硅、PSG、BSG、BPSG、USG、低k介电材料等形成。作为比较,在图1F所示的结构中,金属线66在此阶段与源极/漏极区50L电去耦。

[0068] 图2C示出了上部晶圆102与下部晶圆2的接合。上部晶圆102可以基本上与前述实施例中所讨论的相同。上部晶圆102可以包括半导体衬底120、以及交替的半导体层26U和伪半导体层24U。该接合可以通过将上部晶圆102中的接合层68U接合到下部晶圆2中的接合层68来实现。

[0069] 接下来,如图2D所示,形成晶体管10U。根据一些实施例,晶体管10U包括形成沟道的半导体纳米结构26U、源极/漏极区50U和围绕半导体纳米结构26U的栅极堆叠件60U。晶体管10U可以具有与晶体管10L相反的导电类型。源极/漏极区50U的导电类型可以与源极/漏极区50L的导电类型相反。

[0070] 此外,形成深接触插塞70以连接到金属线66和源极/漏极区50U。接触插塞71也成为着落在另一源极/漏极区50U上并电连接到另一源极区/漏极区50U。通孔76和金属线80也成为电连接到深接触插塞70和接触插塞71。通孔76和金属线80形成在介电层72、74和78中。接合层82也被形成,并且可以被平坦化。

[0071] 图2E示出了载体88与接合层82的接合,以形成复合晶圆104。然后将所得复合晶圆104倒置,所得结构如图2F所示。然后,例如,在智能切割工艺(以去除衬底20的大部分)、CMP工艺、机械研磨工艺和/或各向异性蚀刻工艺中去除衬底20。由此,露出下部晶体管10L。所得结构如图2G中的结构的部分所示。

[0072] 图2G进一步示出了附加部件的形成,包括源极/漏极接触插塞91和晶圆2的背侧上的背侧互连结构。尽管未示出,但是可以在源极/漏极接触插塞91和源极/漏极区50L之间形成金属硅化物区。背侧互连结构包括通孔96和金属线110,以及包括介电层98的相应介电层。尽管示例中所示的背侧互连结构具有一个金属层和下面的通孔,但是背侧互连结构可以包括多个金属层以及连接通孔。

[0073] 在随后的工艺中,可以形成更多的层/部件,并且可以将所得的复合晶圆104锯成管芯。在从单体化的复合晶圆104获得的所得管芯中,源极/漏极接触插塞91通过源极/漏极区50L、金属线66和深接触插塞70电连接到源极/漏极区50U。与图1N中的实施例不同,其中源极/漏极区50L和50U都被穿透以提供穿过它们的电路径,源极/漏极区50L中的一个用于提供贯通互连。金属线66、通孔65和深接触插塞70的部分因此共同形成用于互连的局部互连件的部分。

[0074] 图3A-图3J示出了根据本公开的替代实施例的CFET和局部互连件的形成中的中间阶段的截面图。相应的接合工艺也被称为背对背工艺,因为底部晶体管(和底部管芯/晶圆)的背侧接合到上部晶体管(和上部管芯/晶圆)的背侧。

[0075] 除了在将上部晶圆接合到下部晶圆之前,将载体附着到下部晶圆的前侧,并去除下部晶圆的原始衬底之外,这些工艺基本上与前述附图中所示的工艺相同。

[0076] 这些实施例的初始过程基本上与图1A至图1E所示相同。图3A所示结构与图1E所示结构相同。根据一些实施例,晶体管10L包括形成沟道的半导体纳米结构26L、源极/漏极区50L和围绕半导体纳米结构26L的栅极堆叠件60L。

[0077] 图3A进一步示出了作为下部晶圆2的部分的接合层130的形成。接合层130接合到

晶圆2的前侧,并且可以与栅极堆叠件60L接触。接合层130可以是含硅介电层,其可以包括SiO、SiC、SiN、SiCN、SiOC、SiOCN、SiON等。根据一些实施例,接合层130被平坦化以具有平坦的顶表面。

[0078] 图3B示出了载体136通过与接合层130的接合而与晶圆2的接合。根据一些实施例,载体136包括半导体衬底134,半导体衬底134可以是硅衬底。根据这些实施例,在半导体衬底134上形成接合层132。接合层132可以通过沉积工艺或热氧化工艺形成,并且可以由从接合层130的同一组候选材料中选择的材料形成。根据一些实施例,接合层132与接合层130的接合可以通过熔融接合。

[0079] 根据替代实施例,载体136包括诸如玻璃衬底的透明衬底(也用参考数号134表示),其通过诸如光热转换(LTHC)材料(也用参考数号132表示)的粘合剂附接到下部晶圆2,其被配置为在光(如激光束)的热下分解。然后将包括下部晶圆2和载体136的结构倒置,得到的结构如图3C所示。

[0080] 然后,例如,通过智能切割工艺(去除衬底20的大部分)、CMP工艺、机械研磨工艺和/或各向异性蚀刻工艺去除衬底20。由此,露出下部晶体管10L。所得到的结构如图3D中结构的下部部分所示。

[0081] 图3D进一步示出了接触插塞91、通孔96以及多个介电层93、92和94的形成。另一蚀刻停止层(未示出)也可以形成在介电层92和93之间。根据一些实施例,介电层92包括低k介电材料,其可以是含硅和碳的介电材料。介电层94可以(或可以不)用作蚀刻停止层,并且可以由AlN、AlO、SiOC等、其组合和/或其多层形成或包括上述材料。通孔96形成在介电层92中,并且可以(或者可以不)穿透介电层94。

[0082] 图3E示出了介电层98和金属线66的形成,其通过通孔96和接触插塞91电连接到源极/漏极区50L。然后形成接合层68L,其可以由诸如SiO、SiN、SiC、SiCN、SiOCN等的含硅介电材料形成。

[0083] 接下来,参考图3F,将上部晶圆102接合到下部晶圆2。上部晶圆102可以基本上与前述实施例中所讨论的相同。上部晶圆102可以包括半导体衬底120、以及交替的半导体层26U和伪半导体层24U。该接合可以通过将接合层68U接合到接合层68L来实现。

[0084] 接下来,如图3G所示,形成晶体管10U。根据一些实施例,晶体管10U包括形成沟道的半导体纳米结构26U、源极/漏极区50U和围绕半导体纳米结构26U的栅极堆叠件60U。晶体管10U可以具有与晶体管10L相反的导电类型。源极/漏极区50U的导电类型可以与源极/漏极区50L的导电类型相反。

[0085] 进一步参考图3G,形成深接触插塞70和接触插塞71以分别连接到金属线66和源极/漏极区50U。通孔76和金属线80也形成在介电层72、74和78中。接合层82也被形成,并且可以被平坦化。根据一些实施例,接合层82由含硅介电材料形成或包括含硅介电材料,诸如SiO、SiN、SiN、SiON、SiCN、SiOCN等、它们的组合、和/或它们的多层。根据替代实施方案,代替形成接合层,可以形成缓冲层(也称为接合层82),并且缓冲层可以包括诸如聚酰亚胺或聚苯并恶唑(PBO)的聚合物。

[0086] 图3H示出了载体88与接合层82的接合,从而形成复合晶圆104。然后将所得复合晶圆104倒置,所得结构如图3I所示。当载体136包括半导体衬底时,例如在CMP工艺、机械研磨工艺或蚀刻工艺中去除载体136。当载体136是通过LTHC 132粘附到下面结构的玻璃载体

时,可以使用激光束来分解LTHC 132,从而使载体136脱离接合。

[0087] 图3J示出了附加部件的形成,包括源极/漏极接触插塞91、包括通孔65和金属线67以及相应的介电层的互连结构。在随后的工艺中,可以形成更多的层/部件,并且可以将所得的复合晶圆104锯切成管芯。在从单体化的复合晶圆104获得的所得管芯中,金属线66充当用于互连源极/漏极区50L和50U的局部互连件的部分。

[0088] 图4A-图4L示出了根据本公开的替代实施例的CFET和局部互连件的形成中的中间阶段的截面图。相应的接合工艺也被称为背对背工艺,因为底部晶体管(和底部管芯/晶圆)的背侧接合到上部晶体管(和上部管芯/晶圆)的背侧。

[0089] 这些工艺基本上与图3A-图3J中所示的工艺相同,除了从源极/漏极区50L到金属线66的连接是在晶体管10U(且在图4L中)形成之后形成的,而不是在将上部晶圆接合到下部晶圆之前执行的步骤(图3D)中形成的。

[0090] 图4A、图4B和图4C所示的工艺分别与图3A、图3B和图3C所示的形成晶体管10L的工艺相同。根据一些实施例,晶体管10L包括形成沟道的半导体纳米结构26L、源极/漏极区50L和围绕半导体纳米结构26L的栅极堆叠件60L。同样如图4C所示,附接载体136,衬底134是半导体衬底(如硅衬底)或玻璃载体,层132是粘合层或LTHC。

[0091] 图4D和图4E所示的工艺与图3D和图3E所示工艺相似,其中形成介电层61和64,并且在介电层64中形成金属线66。也可以形成蚀刻停止层61以停止用于形成金属线66的蚀刻。在该阶段,金属线66(层间金属)与源极/漏极区50L电去耦。相反地,源极/漏极区50L到金属线66的连接将在形成上部晶体管之后形成。

[0092] 图4E进一步示出了作为下部晶圆2的部分的接合层68L的形成。接合层68L形成在晶圆2的前侧上并且可以与栅极堆叠件60L接触。接合层68L的材料可以是含硅介电材料,其可以包括SiO₂、SiC、SiN、SiCN、SiOC、SiOCN、SiON等。根据一些实施例,接合层68L被平坦化以具有平坦的顶表面。

[0093] 接下来,参考图4F,将上部晶圆102接合到下部晶圆2。上部晶圆102基本上与前述实施例中所讨论的相同。上部晶圆102可以包括半导体衬底120、以及交替的半导体层26U和伪半导体层24U。接合可以通过将接合层68U接合到接合层68L来实现。

[0094] 接下来,如图4G所示,形成晶体管10U。根据一些实施例,晶体管10U包括形成沟道的半导体纳米结构26U、源极/漏极区50U和围绕半导体纳米结构26U的栅极堆叠件60U。晶体管10U可以具有与晶体管10L相反的导电类型。源极/漏极区50U的导电类型可以与源极/漏极区50L的导电类型相反。

[0095] 参考图4H,形成深接触插塞70和接触插塞71,以分别连接到金属线66(以及源极/漏极区50U中的一个)和源极/漏极区50U。通孔76和金属线80也形成在介电层72、74和78中。接合层82也被形成,并且可以被平坦化。

[0096] 图4I示出了载体88与接合层82的接合。载体88可以包括半导体衬底86(例如硅衬底)和接合到接合层82的接合层84,从而形成复合晶圆104。然后将所得复合晶圆104倒置,所得结构如图4J所示。

[0097] 然后去除载体136。所得结构如图4K所示。当载体136是通过LTHC132粘附到下面结构的玻璃载体时,可以使用激光束来分解LTHC 132,从而使载体136脱离接合。否则,当衬底134是半导体衬底时,可以在智能切割工艺、CMP工艺、机械研磨工艺和/或各向异性蚀刻工

艺中去除衬底134。

[0098] 图4L示出了深接触插塞90的形成,其既充当连接金属线66的源极/漏极接触插塞又充当深通孔。深接触插塞90穿过相应的源极/漏极区50L。接触插塞91也形成为连接到源极/漏极区50L中的一个。在接触插塞91和源极/漏极区50L之间可以形成源极/漏极硅化物区(未示出)。

[0099] 深接触插塞90的形成还可以包括蚀刻ILD 54L、CESL 52L(当包括水平部分时)、源极/漏极区50L和介电层61。在蚀刻停止层62上停止蚀刻。使用另一蚀刻工艺来蚀刻穿过蚀刻停止层62并露出金属线66。用于蚀刻蚀刻停止层62的蚀刻化学品可以不同于用于蚀刻介电层61的蚀刻化学品。然后用导电材料填充所得到的沟槽以形成深接触插塞90。尽管未示出,但是源极/漏极硅化物层可以形成在上部源极/漏极区50U和深接触插塞90之间并与上部源极/漏极区50U和深接触插塞90接触。因此,源极/漏极区50L通过金属线66电连接到源极/漏极区50U,金属线66用作晶体管10L和10U之间的层间金属。

[0100] 在深接触插塞90和接触插塞91上方形成互连结构。图4L示出了多个介电层、通孔65和金属线67的形成。介电层也可以由低k介电材料形成。金属线67可以通过镶嵌工艺形成,并且可以包括铜、钨、镍等。金属线67也可以包括扩散阻挡层。应当理解,尽管示出了一个金属层,但是所示的金属层表示多个金属层。这些金属层共同形成晶圆2的前侧互连结构。

[0101] 在随后的工艺中,可以形成更多的层/部件,并且可以将所得的复合晶圆104锯切成管芯。在从单体化的复合晶圆104获得的所得管芯中,金属线66充当用于互连源极/漏极区50L和50U的局部互连件的部分。

[0102] 图5A-图5I示出了根据本公开的替代实施例的CFET和局部互连件的形成中的中间阶段的截面图。由于底部晶体管(和底部管芯/晶圆)的前侧接合到上部晶体管(和上部管芯/晶圆)的背侧,因此相应的接合工艺也被称为面对背工艺。

[0103] 这些工艺类似于图1A-图1N中所示的工艺,不同之处在于上部晶体管和下部晶体管之间没有形成用于路由电信号的水平金属线(并且下部晶体管被示为FinFET)。或换言之,电信号/电压在上部晶体管和下部晶体管之间垂直路由,并穿过深接触插塞。

[0104] 图5A示出了晶体管10L在下部晶圆2中的形成。根据一些实施例,晶体管10L是FinFET,其包括源极/漏极区50L、比衬底20的主体部分突出得更高的突出的半导体鳍20”、以及在突出的半导体鳍20”的侧壁和顶表面上延伸的栅电极60。突出的半导体鳍20”进一步位于体半导体衬底上方。根据替代实施例,晶体管10L可以是GAA晶体管,如图1E所示。

[0105] 接下来,同样如图5A所示,形成接合层68L。与图1F所示的在下部晶圆2中形成层间金属的结构不同,在图5A所示的结构中,在晶体管10L上没有形成水平金属线/焊盘。

[0106] 图5B示出了上部晶圆102与下部晶圆2的接合。上部晶圆102基本上与前述实施例中所讨论的相同,并且在此不重复细节。上部晶圆102可以包括半导体衬底120、以及交替的半导体层26U和伪半导体层24U。接合可以通过将接合层68U接合到接合层68L来实现。

[0107] 接下来,如图5C所示,形成晶体管10U。根据一些实施例,晶体管10U包括形成沟道的半导体纳米结构26U、源极/漏极区50U和围绕半导体纳米结构26U的栅极堆叠件60U。晶体管10U可以具有与晶体管10L相反的导电类型。源极/漏极区50U的导电类型可以与源极/漏极区50L的导电类型相反。此外,尽管晶体管10U在一个示例中被示为GAA晶体管,但是根据

替代实施例,晶体管10U也可以是FinFET。

[0108] 接下来,参考图5D,形成接触插塞71。接触插塞71电连接到源极/漏极区50U中的一个,并且着落在源极/漏极区50U的顶表面上。在接触插塞71和源极/漏极区50U之间可以有硅化物区(未示出)并与硅化物区接触。

[0109] 还形成深接触插塞70,深接触插塞70穿透源极/漏极区50U中的一个并着落在源极/漏极区50L中的一个上。深接触插塞70充当源极/漏极接触插塞和互连源极/漏极区50U和50L的深通孔(局部互连件)。根据一些实施例,形成工艺可以包括蚀刻ILD 54U(图5A)和CESL 52U(如果具有水平部分)、源极/漏极区50U、接合层68U和68L、ILD 54L和CESL 52(如果具有水平部分)。源极/漏极区50L因此暴露于相应的沟槽。然后将导电材料填充到所得到的沟槽中以形成深接触插塞70。可以在深接触插塞70与源极/漏极区50U之间以及在深接触插塞70与源极/漏极区50L之间形成源极/漏极硅化物区(未示出)。

[0110] 参考图5D和图5E,还形成在介电层72、74和78中的通孔76和金属线80。接合层82也被形成,并且可以被平坦化。

[0111] 图5F示出了载体88与接合层82的接合,从而形成复合晶圆104。然后将所得复合晶圆104倒置,所得结构如图5G所示。然后,例如,在智能切割工艺、CMP工艺、机械研磨工艺和/或各向异性蚀刻工艺中去除衬底20。下部晶体管10L中的突出的半导体鳍20”和源极/漏极区50L因此暴露出来。

[0112] 图5H示出了包括源极/漏极接触插塞91的附加特征的形成,以及包括通孔96和相应的介电层93、92和94的互连结构。尽管未示出,但是可以在源极/漏极接触插塞91和源极/漏极区50L之间形成金属硅化物区。源极/漏极接触插塞91因此通过源极/漏极区50L和深接触插塞70电连接到源极/漏极区50U。与图1N中的实施例不同,其中源极/漏极区50L和50U都被穿透以提供穿过它们的电路径,源极/漏极区50L中的一个用于提供贯通连接。

[0113] 图5I示出了包括介电层和金属线的互连结构的形成,其由介电层98和金属线110表示。在随后的工艺中,可以形成更多的上覆金属层和通孔,并且可以将所得的复合晶圆104锯切成管芯。在从单体化的复合晶圆104获得的所得管芯中,深接触插塞70充当用于互连源极/漏极区50L和50U的局部互连件的部分。

[0114] 图6A-图6I示出了根据本公开的替代实施例的CFET和局部互连件的形成中的中间阶段的截面图。相应的接合工艺也被称为背对背工艺,因为底部晶体管(和底部管芯/晶圆)的背侧接合到上部晶体管(和上部管芯/晶圆)的背侧。

[0115] 这些工艺类似于图3A-图3J中所示的工艺,不同之处在于上部晶体管和下部晶体管之间没有形成金属线(层间金属)。换言之,在上部晶体管和下部晶体管之间不形成水平金属线。然而,上部晶体管和下部晶体管的连接是通过深接触插塞进行的。此外,根据这些实施例,下部晶体管10L可以是如图6A所示的FinFET,或者可以是GAA晶体管。

[0116] 图6A示出了晶体管10L在下部晶圆2中的形成。根据一些实施例,晶体管10L是FinFET,其包括源极/漏极区50L、比衬底20的主体部分突出得更高的突出的半导体鳍20”、以及在突出的半导体鳍20”的侧壁和顶表面上延伸的栅电极60。突出的半导体鳍20”进一步位于体半导体衬底上方。

[0117] 接下来,如图6A所示,形成接合层130。与图3E所示的在下部晶圆2中形成金属线(层间金属)的结构不同,在图6A所示的下部晶圆2中,在晶体管10L上没有形成水平金属线。

[0118] 图6B示出了载体136与接合层130的接合。根据一些实施例,载体136包括半导体衬底134,半导体衬底134可以是硅衬底。在半导体衬底134上形成接合层132。根据一些实施例,接合层132与接合层130的接合可以通过熔融接合。根据替代实施例,载体136包括诸如玻璃载体的透明衬底(也用参考数号134表示),其通过诸如LTHC材料的粘合剂(也用参考数号132表示)附接到下部晶圆2。

[0119] 然后将包括下部晶圆2和载体136的结构倒置,得到的结构如图6C所示。然后,例如,在智能切割工艺、CMP工艺、机械研磨工艺和/或各向异性蚀刻工艺中去除衬底20。下部晶体管10L中的突出的半导体鳍20”和源极/漏极区50L因此暴露出来。然后形成接合层68L(图6D)作为晶圆2的顶表面层。

[0120] 进一步参考图6D,晶圆102通过熔融接合到晶圆2。晶圆102可以基本上与前述实施例中所讨论的相同,并且在此不重复细节。

[0121] 接下来,如图6E所示,形成晶体管10U。根据一些实施例,晶体管10U包括形成沟道的半导体纳米结构26U、源极/漏极区50U和围绕半导体纳米结构26U的栅极堆叠件60U。晶体管10U可以具有与晶体管10L相反的导电类型。源极/漏极区50U的导电类型可以与源极/漏极区50L的导电类型相反。

[0122] 接下来,进一步参考图6E,形成接触插塞71。接触插塞71电连接到源极/漏极区50U中的一个,并且着落在源极/漏极区50U的顶表面上。在接触插塞71和源极/漏极区50U之间可以有硅化物区(未示出)并与硅化物区接触。

[0123] 还形成深接触插塞70,深接触插塞70穿透源极/漏极区50U中的一个,并着落在源极/漏极区50L上。深接触插塞70充当源极/漏极接触插塞和互连源极/漏极区50U和50L的深通孔(局部互连件)。可以在深接触插塞70与源极/漏极区50U之间以及在深接触插塞70与源极区50L之间形成源极/漏极硅化物区(未示出)。

[0124] 图6E还示出了在介电层72、74和78中形成的通孔76和金属线80的形成。接合层82也被形成,并且可以被平坦化。

[0125] 图6F示出了载体88与接合层82的接合,从而形成复合晶圆104。然后将所得复合晶圆104倒置,所得结构如图6G所示。

[0126] 然后去除载体136,所得结构如图6H所示。根据其中载体136通过熔融接合到接合层130的一些实施例,载体136的去除可以包括智能切割工艺、CMP工艺、机械研磨工艺和/或各向异性蚀刻工艺。否则,可以使用激光束将载体136从下面的结构上剥离。接合层130也被去除,并且下部晶体管10L因此被暴露。

[0127] 图6I示出了包括源极/漏极接触插塞59的附加部件的形成,以及包括通孔65和相应介电层的互连结构。互连结构还可以包括金属线110。尽管未示出,但是可以在源极/漏极接触插塞59和源极/漏极区50L之间形成金属硅化物区。源极/漏极接触插塞59因此通过对应的源极/漏极区50L并通过深接触插塞70电连接到源极/漏极区50U中的一个。与图1N中的实施例不同,其中源极/漏极区50L和50U都被穿透以提供穿过它们的电路径,源极/漏极区50L中的一个(如图6I右侧所示)用于提供贯通连接。

[0128] 在随后的工艺中,可以形成更多的层/部件,并且可以将所得的复合晶圆104锯切成管芯。在从单体化的复合晶圆104获得的所得管芯中,深接触插塞70充当用于互连源极/漏极区50L和50U的局部互连件的部分。

[0129] 在通过顺序形成工艺形成的实施例中,基于上部晶圆的半导体材料形成上部晶体管,并且在将上部晶圆接合到下部晶圆之后执行上部晶体管的形成。由于上部晶圆的结构和材料的选择具有灵活性,因此用于形成上部晶体管和下部晶体管的沟道的半导体材料可以基于对应晶体管的导电类型而单独选择,并且可以具有不同的表面取向。例如,可以将p型晶体管的表面取向选择为(110),而将n型晶体管的表面取向选择为(100),从而优化上部晶体管和下部晶体管两者的性能。此外,上部晶体管和下部晶体管可以具有不同数量的半导体纳米结构。此外,可以将上部晶体管和下部晶体管形成为不同类型的晶体管(例如GAA晶体管和FinFET)。

[0130] 本公开的实施例具有一些有利的特征。通过采用并行形成工艺或顺序形成工艺,上部晶体管和下部晶体管的设计可以具有更大的灵活性,例如在选择不同的沟道晶体取向、不同数量的纳米结构等方面。上部晶体管和下部晶体管也可以是不同类型的晶体管,诸如GAA晶体管或FinFET。此外,可以在上部晶体管和下部晶体管之间形成层间金属,以提供更多的路由能力。

[0131] 根据本公开的一些实施例,一种形成互补场效应晶体管结构的方法包括:在下部晶圆中形成下部晶体管,其中,下部晶体管包括下部源极/漏极区;形成电连接到下部源极/漏极区的接触插塞;形成在下部晶体管上方并作为下部晶圆的部分的金属线,其中,金属线的第一部分与下部源极/漏极区垂直对准;将上部晶圆接合到下部晶圆;在上部晶圆中形成上部晶体管,其中,上部晶体管包括上部源极/漏极区,并且上部源极/漏极区与金属线的第二部分垂直对准,并且其中上部晶体管和下部晶体管共同形成CFET;形成位于下部晶圆上并电连接到下部晶体管的第一互连结构;以及形成位于上部晶圆上并电连接到上部晶体管的第二互连结构。

[0132] 在一个实施例中,方法还包括:在形成上部晶体管之后,形成穿透下部源极/漏极区的深接触插塞,其中,深接触插塞接触金属线并将下部源极/漏极区电连接到金属线。在一个实施例中,下部晶体管包括半导体衬底,并且方法还包括:去除半导体衬底以露出下部源极/漏极区,其中,深接触插塞是在去除半导体衬底之后形成的。在一个实施例中,在形成深接触插塞之后形成第一互连结构。在一个实施例中,该方法还包括形成通孔,其中,金属线通过通孔连接到接触插塞。

[0133] 在一个实施例中,该方法还包括:在下部晶体管上方形成蚀刻停止层;形成位于蚀刻停止层上方并与蚀刻停止层接触的介电层;蚀刻介电层以形成第一沟槽,其中在蚀刻停止层上停止蚀刻,并且暴露蚀刻停止层的第一侧;以及从第一侧蚀刻穿过蚀刻停止层,其中,金属线形成在第一沟槽中。在一个实施例中,接触插塞是深接触插塞,并且形成接触插塞还包括:蚀刻穿过下部源极/漏极区和下部晶圆中的层间电介质以形成第二沟槽,其中,蚀刻停止层的与蚀刻停止层的第一侧相对的第二侧暴露于第二沟槽;以及从第二侧蚀刻穿过蚀刻停止层以露出金属线,其中,深接触插塞形成在第二沟槽中。

[0134] 在一个实施例中,该方法还包括:形成位于金属线上方并作为下部晶圆的部分的第一接合层,其中,上部晶圆包括接合到第一接合层的第二接合层;以及去除上部晶圆的附加半导体衬底以露出多层堆叠件,其中,上部晶体管基于多层堆叠件而形成。在一个实施例中,该方法还包括:在形成上部晶体管之后,形成穿透上部源极/漏极区的深接触插塞,其中,深接触插塞接触金属线并将上部源极/漏极区电连接到金属线。

[0135] 在一个实施例中,通过面对背接合工艺将上部晶圆接合到下部晶圆。在一个实施例中,通过背对背接合工艺将上部晶圆接合到下部晶圆。在一个实施例中,下部晶体管和上部晶体管中的每个包括从全环栅晶体管和鳍型场效应晶体管中选择的晶体管。

[0136] 根据本公开的一些实施例,一种互补场效应晶体管结构包括:下部晶体管,包括下部源极/漏极区;接触插塞,电连接到下部源极/漏极区;上部晶体管,与下部晶体管重叠,其中,上部晶体管包括上部源极/漏极区,并且上部源极/漏极区与下部源极/漏极区垂直偏移;电路径,将下部源极/漏极区电连接到上部源极/漏极区;第一互连结构,电连接到下部晶体管;以及第二互连结构,电连接到上部晶体管,其中,第一互连结构和第二互连结构位于包括下部晶体管和上部晶体管的组合结构的相对侧上。

[0137] 在一个实施例中,电路径包括下部晶体管与上部晶体管之间的金属线。在一个实施例中,金属线包括与下部源极/漏极区重叠的第一部分和与上部源极/漏极区重叠的第二部分。在一个实施例中,该结构还包括:第一深接触插塞,穿透下部源极/漏极区;以及第二深接触插塞,穿透上部源极/漏极区,其中,下部源极/漏极区通过第一深接触插塞、金属线和第二深接触插塞电连接到上部源极/漏极区。在一个实施例中,该结构还包括蚀刻停止层,位于金属线下方并且与金属层接触,其中,第一深接触插塞穿透蚀刻停止层,并且金属线与蚀刻结束层接触以形成水平界面。

[0138] 根据本公开的一些实施例,一种互补场效应晶体管结构包括互补场效应晶体管,互补场效应晶体管包括:下部晶体管,下部晶体管包括下部源极/漏极区;以及上部晶体管,与下部晶体管重叠,其中,上部晶体管包括与下部源极/漏极区垂直未对准的上部源极/漏极区;水平金属线,位于下部晶体管和上部晶体管之间,其中,水平金属线将下部源极/漏极区连接到上部源极/漏极区;下部接触插塞,接触水平金属线的底表面,其中,下部接触插塞将水平金属线连接到下部源极/漏极区;以及上部接触插塞,接触水平金属线的顶表面,其中,上部接触插塞将水平金属线连接到上部源极/漏极区。

[0139] 在一个实施例中,下部接触插塞穿透下部源极/漏极区,并且上部接触插塞穿透上部源极/漏极区。在一个实施例中,该结构还包括蚀刻停止层,蚀刻停止层接触水平金属线以形成水平界面,其中,上部接触插塞穿透蚀刻停止层。

[0140] 上述概述了几个实施例的特征,以便本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解,他们可以容易地使用本公开作为设计或修改用于实现本文所介绍的实施例的相同目的和/或实现其相同优点的其它过程和结构的基础。本领域技术人员还应当认识到,此类等效结构不背离本发明的精神和范围,并且它们可以在不背离本发明的精神和范围的情况下在本发明中进行各种改变、替换以及改变。




图1A




图1B




图1C




图1D




图1E




图1F




图1G




图1H




图1I




图1J




图1K




图1L




图1M




图1N




图2A




图2B




图2C




图2E




图2F




图2G




图3A




图3B




图3C




图3D




图3E




图3F




图3G




图3I




图3J




图4A




图4B




图4C




图4D




图4E




图4F




图4G




图4H




图4I




图4J




图4K




图4L




图5A




图5B




图5C




图5D




图5F




图5G




图5H




图5I




图6A




图6B




图6C




图6D




图6E




图6F




图6G




图6H




图6I




图7