## **Problemas**

# CIRCUITOS COMBINACIONALES BÁSICOS

1. Dada la función:

$$F = \overline{a}b(\overline{c} + d) + \overline{a}b(\overline{a + b})c + \overline{d}a + a\overline{b}c(b + d) + \overline{a + c + d}$$


Simplificarla y obtener la expresión mínima que nos permitiría implementarla:

- a) Con puertas básicas.
- b) Con Puertas NAND de 3 entradas como máximo.
- c) Con puertas NOR
- d) Implementarla exclusivamente con multiplexores de 4 entradas de información e inversores.
- e) Implementarla con dos decodificadores de 3 a 8 líneas dotados de entrada de habilitación.
- 2. En el circuito de la figura, a, b, c y d son las entradas al bloque 1 cuyas salidas responden a las siguientes funciones lógicas.

$$A = \sum_{a,b,c,d} \left(5,7,13,15\right), \ B = \sum_{a,b,c,d} \left(1,3,4,5,7,9,11,12,13,15\right) \ y \ C = \sum_{a,b,c,d} \left(0,2,8,9,10,11\right).$$

Las salidas M y N del segundo bloque codifican en binario el número de salidas del primer bloque que están a 1.


- a) Obtén las expresiones mínimas de las salidas A, B y C del primer bloque.
- b) Diseña el primer bloque utilizando únicamente puertas NAND de dos entradas e inversores.
- c) Obtén las expresiones simplificas de las salidas del segundo bloque como producto de sumas.
- d) Implementa el segundo bloque utilizando multiplexores de 4 entradas.



3. Se desea utilizar en una aplicación un multiplexor de 2 a 1, pero solo se dispone de decodificadores de 3 entradas con entrada de habilitación y puertas OR. ¿Cómo puedo utilizar el decodificador para hacer que funcione como el multiplexor deseado?

El problema que tenemos ahora es que disponemos de muchos multiplexores de 2 a 1 y he de usar en un cierto diseño un decodificador de 2 entradas sin entrada de habilitación. ¿Cómo puedo disponer del decodificador que necesito utilizando únicamente multiplexores de 2 a 1 e inversores? Dibuja el circuito indicando claramente para cada multiplexor empleado los valores a los que conectaríamos las entradas y cual sería la salida correspondiente.


- 4. Muestra como implementar la función  $f = \sum_4 (0,2,5,7,8,9,11) + \sum_{\varnothing} (3,4,6,15)$  utilizando un multiplexor de 8 entradas de datos. Supón ahora que sólo se dispone de 3 multiplexores de 4 entradas de datos, ¿Cómo puedo ahora implementar la función anterior?
- 5. Sea la función de 4 variables  $f = (\overline{a} + b)(\overline{b} + \overline{c} + \overline{d})(a + \overline{c} + d)(a + b + c)(\overline{a} + \overline{b} + c + d)$ 
  - a) Obtén la expresión mínima simplificada en el mismo formato.
  - b) Indica la expresión que nos permitiría su implementación con puertas NAND de 3 entradas como máximo (NO dibujes el circuito).
  - c) Impleméntala con multiplexores de 3 entradas se selección.
- 6. Dada la función  $f = \prod_4 (2,4,7,10,14,15)$  Impleméntala utilizando los de decodificadores de 3 a 8 líneas dotados de entrada de habilitación que sean necesarios y puertas NAND de 3 entradas como máximo.
- 7. Eres un ingeniero que trabaja en una empresa que produce clones de un famoso fabricante de ordenadores. La tarea que tienes asignada es copiar el componente que muestra el circuito de la figura. Debido a las leyes del copyright tu jefe ha puesto especial énfasis en que el diseño no se parezca al original. Para ello ha pensado utilices una partida que se acaba de recibir de multiplexores de 4 a 1 línea. Realiza el diseño pedido.




- 8. Se desea diseñar un multiplexor de 4 a 1 líneas como el de la figura. Indica:
  - a) su tabla de verdad
  - b) la expresión de salida.




c) la expresión de salida preparada para la implementación con puertas NAND de tres entradas.




- 9. Sean las funciones  $f = \sum_{4} (1,2,4,5,8,11,14)$  y  $g = \sum_{4} (0,1,3,4,13,14,15)$ . Para su implementación se dispone exclusivamente de 2 decodificadores de 3 a 8 líneas e inversores. Realiza el diseño.
- 10. Se quiere implementar la función  $F(x,y,z) = \sum_{3} (0,4,6,7)$ .
  - a) Muestra como implementarla utilizando solo el decodificador de la figura y una puerta OR.




b) Ahora implementa la función F utilizando el decodificador de la figura y una puerta OR. Observa que ha cambiado el orden de las entradas al decodificador.



- c) Construye un circuito para la misma función  $F(x,y,z) = \sum_{3} (0,4,6,7)$  utilizando un multiplexor 4 a 1 líneas y puertas adicionales.
- d) Finalmente implementa la función F utilizando un multiplexor 2 a 1 de más abajo (con la entrada X conectada a la entrada S) y puertas adicionales.



- 11. Se desea realizar la operación  $b_2b_1b_0 a_2a_1a_0$  utilizando exclusivamente semirestadores y puertas OR. Implementa el circuito.
- 12. Dado el siguiente circuito lógico, obtén la tabla de verdad para las salidas F y H.



13. Se desea diseñar un circuito comparador de magnitud para dos variables A y B compuesta cada una de ellas por dos bits.

#### Se pide:

- a) Indica la tabla de verdad del circuito teniendo en cuenta que debe estar compuesto por dos salidas: A≥B y A<B.
- b) Obtén las ecuaciones simplificadas de estas salidas.
- c) Construye un circuito mínimo que nos proporcione las salidas A≥B y A<B.
- d) Indica las posibles modificaciones que habría que hacerle a este circuito para dotarlo de una entrada de habilitación y de las salidas de A=B y A>B.
- 14. Se dispone de un circuito detector de condiciones meteorológicas ambientales que dispone de 7 salidas, a través de las cuales proporciona información. En los 4 bits de menor peso se codifica el tipo de datos tratados, temperatura (T), velocidad del viento (V), humedad relativa (H), presión (P), según la tabla adjunta.

Diseña el circuito combinacional que partiendo de esta información nos indique a su salida si se trata de una temperatura, velocidad, humedad o presión mediante un **código binario mínimo**.

- a) Implementa el circuito mínimo con el menor número de puertas NAND de 3 entradas.
- b) Implementa esta función mediante decodificadores de 3 a 8 líneas con entrada de habilitación y puertas lógicas.

0000	Т
0001	٧
0010	Η
0011	Р
0100	Ξ
0110	>
1000	Р
1010	Р
1100	Т
1110	Η
1111	V
·	

- 15. Se desea construir un circuito capaz de realizar la resta binaria de dos números de tres bits. Para ello se dispone únicamente de 2 semirestadores, 2 semisumadores, 2 puertas EXOR, 2 puertas OR, 2 puertas AND e inversores. Dibuja el esquema del circuito.
- 16. Se dispone de un motor eléctrico que se emplea para mover el brazo de un robot. Para saber cual es la posición en que se encuentra dicho brazo, se ha dispuesto un elemento sensor que envía los siguientes códigos al circuito de control referentes al ángulo formado con respecto al eje horizontal:

de 0°a 30°	→ 0000	de 180° a 210°	→ 1011
de 30°a 60°	→ 1110	de 210° a 240°	→ 0111
de 60°a 90°	→ 1010	de 240° a 270°	→ 1000
de 90°a 120°	→ 0001	de 270° a 300°	→ 1101
de 120ºa 150º	→ 1001	de 300° a 330°	→ 1100
de 150° a 180°	→ 0011	de 330° a 360°	→ 0100

- a) Diseña un circuito que en función de la información proporcionada por el sensor indique en qué cuadrante de la circunferencia se encuentra el brazo.
- b) Implementa el circuito anterior utilizando un decodificador y un multiplexor.
- 17. Sintetizar una función f(a,b,c,d,e) que tome el valor lógico 1 cuando el número de variables que está en estado 1 es superior al que se encuentra en estado 0. Nunca puede haber más de tres variables en estado 1 simultáneamente. Determina:
  - a) La expresión mínima de la función f.
  - b) Realiza la expresión del apartado a con puertas NAND de tres entradas máximo.
  - c) ¿Se podría implementar la función con un multiplexor de 3 entradas de selección?
- 20. Diseña un circuito que tenga por entrada un código Johnson de 5 bits y proporcione a su salida el número equivalente en BCD Aiken.
- 21. Diseña mediante un decodificador de 4 a 16 líneas un circuito capaz de realizar la suma de 2 números de dos bits, con salida de suma y acarreo.
- 22. Diseña un convertidor de código que acepte números binarios con signo, codificados en signo magnitud de 5 bits y proporcione una salida codificada en complemento a 2.
- 23. Diseña un circuito combinacional que convierta el código BCD Aiken o BCD exceso 3 a código BCD natural. El código de entrada se seleccionará mediante una variable de entrada E/S.
- 24. El circuito de la figura representa un detector de magnitud relativa, que toma dos números binarios de tres bits  $x_1x_2x_3$  e  $y_1y_2y_3$ , y determina si son iguales y, si no lo son, cuál de ellos es el mayor. Las tres salidas se definen como sigue:

M=1 sólo si los dos números de entrada son iguales.

N=1 sólo si  $x_1x_2x_3$  es mayor que  $y_1y_2y_3$ .

P=1 sólo si  $y_1y_2y_3$  es mayor que  $x_1x_2x_3$ .

Diseña el circuito lógico de dicho comparador.


(Sugerencia: Utiliza dos tablas de Karnaugh de 5 variables, aunque la solución que se obtenga no sea mínima).



25. En un laboratorio de química se trabaja con 4 productos A, B, C y D. Cada uno de ellos puede encontrarse en uno de los dos recipientes de almacenamiento de que se dispone. De vez en cuando es conveniente cambiar uno o más productos de un recipiente a otro, la naturaleza de los productos es tal que es peligroso guardar B y C juntos a menos que A esté en el mismo recipiente. También es peligroso almacenar C y D juntos a menos que A esté presente.

Escribe una expresión para una variable lógica Z que adopte el valor 1 para cada situación peligrosa de almacenamiento. Implementa dicha función mediante un multiplexor.

26. Diseña un circuito que, conectado adecuadamente al de la figura, sea capaz de detectar la obtención de un resultado incorrecto (overflow) en la salida del sumador/restador. El circuito opera con números de tres bits en complemento a dos.



- 29. La iluminación de una discoteca está constituida por la combinación de luces de tres colores (rojo, azul y verde) y por un dispositivo de rayo láser. El sistema dispone de interruptor general E de forma que sólo si E=1 el sistema funciona. Las tres luces están controladas por cuatro interruptores D, C, B, A, de forma que:
  - La luz roja se encenderá siempre que esté activado el interruptor A ó si está activado B y no lo está C.
  - La luz azul se encenderá cuando B no esté activado o cuando estándolo D no lo está
    A.
  - La luz verde se enciende si no está activado C, o si no lo está A y lo está B, o si está
    D.
  - El rayo láser se pone en funcionamiento cuando hay un número impar de luces encendidas.


#### Se pide:

- a) Escribe la tabla de verdad que indique el funcionamiento del sistema.
- b) Obtén la función lógica que nos permitiría implementar la función verde exclusivamente con puertas NAND de dos entradas.
- c) Implementa la función roja empleando únicamente multiplexores de cuatro entradas de información con entrada de habilitación activa por nivel alto.
- d) Implementa la función azul con decodificadores de tres entradas que disponen además de otras dos de habilitación E1 y E2 (el dispositivo sólo funciona cuando E1=E2=1). Puedes emplear también las puertas adicionales que sean necesarias.
- e) Implementa el rayo láser utilizando únicamente semisumadores.
- f) Haz un esquema de bloques que corresponda al funcionamiento de todo el sistema

30. En el circuito de la figura, a, b, c y d son líneas de entrada correspondientes a variables lógicas cuya posición de activado se indica con un '1'. Las salidas del primer circuito combinacional presentan el siguiente comportamiento:


- F1=1 si no hay dos interruptores contiguos activados.
- F2=1 si hay dos o más interruptores activados.
- F3=1 si alguno de los interruptores extremos está activado.

Cada una de estas salidas tiene conectada una lámpara que se encenderá cuando reciba un 1 lógico.



Las salidas del segundo circuito combinacional codifican en binario el número de lámparas encendidas que hay en su entrada. Se pide:

- o Diseña el Circuito Combinacional 1 e indica las funciones lógicas que nos permitirían implementarlo utilizando únicamente puertas NAND de 3 entradas e inversores.
- O Diseña el Circuito Combinacional 2 expresando las funciones que permitirían su implementación utilizando únicamente puertas NOR de 2 entradas.
- o Escribe las expresiones de M y N en su forma canónica de producto de sumas.
- o Implementa las funciones M y N empleando bloques como el de la figura siguiente y el menor número posible de puertas lógicas.




32. Utilizando todos los multiplexores de dos entradas de selección que sean necesarios, implementa la función  $f(x_1,x_2,x_3,x_4,x_5)$  que se caracteriza por valer '1' si y sólo si se cumple:

$$x_1 + x_2 + 2x_3 + 2x_4 + 3x_5 \ge 4$$

donde  $x_i = \{0,1\}$  para i = 1, 2, 3, 4, 5 y las operaciones adición y multiplicación indicadas son aritméticas.

33. Un depósito de agua dispone de cuatro conductos de entrada y otros tantos de salida. Cada uno de estos conductos está controlado por una electroválvula que permite o interrumpe el paso del agua. En la figura se indica el caudal (en l/s) que puede circular por cada uno de los conductos. Con el objetivo de que no descienda el nivel del agua almacenada en el depósito se desea diseñar un sistema electrónico que tomando la información del estado de las válvulas de salida (1=válvula abierta, 0=válvula cerrada) determine las pautas de actuación sobre las válvulas de entrada. Teniendo en cuenta que nunca se abrirán tres o más válvulas de salida a la vez, se pide:



- a) Obtén la tabla de verdad que representa el funcionamiento del sistema.
- b) Simplifica por Karnaugh (de la forma más óptima) las funciones lógicas necesarias.
- c) Supongamos que sólo disponemos de puertas AND y NOR. Partiendo de las expresiones deducidas en el apartado anterior, determina cuáles serían las más apropiadas para implementar cada función si el objetivo fuera obtener circuitos con el menor nivel de puertas posible y obtén las expresiones algebraicas de los circuitos que deberíamos construir e indica de qué nivel serían.


34. Una de las codificaciones utilizadas en las cintas de papel perforado empleaba los códigos indicados en la siguiente tabla (los códigos están representados en octal). Se desea analizar una cinta que contiene exclusivamente caracteres como los de esta tabla, por lo que se ha pensado diseñar un circuito combinacional destinado a tal fin.

A 30	G 13	M 07	S 24	Y 25
C 16	I 14	O 03	U 34	[Espacio] 00
B 23	H 05	N 06	T 01	Z 21
D 22	J 32	P 15	V 17	. 04
E 20	K 36	Q 35	W 31	, 02
F 26	L 11	R 12	X 27	; 10

Se pide:

- a) Diseña un circuito mínimo que tomando como entradas estos códigos indique en su salida si el carácter encontrado corresponde a una vocal, a una consonante o a un signo de puntuación.
- b) Obtén las expresiones que nos permitirían implementar el circuito solamente con puertas NAND de 3 entradas como máximo.
- c) Implementa el circuito con multiplexores de 3 entradas de selección.

35. Se desea implementar un circuito, cuyo diagrama de bloques podemos ver en la figura, dotado de cuatro entradas de datos (A,B,C,D), dos salidas (F,G) y dos entradas de control ( $S_1$  y  $S_0$ ) cuyo funcionamiento se describe en la tabla ajunta:




$S_1S_0$	F G
0 0	A D
0 1 1 0	ВС
1 0	СВ
1 1	D A

#### Se pide:

- a) Obtén la tabla de verdad de dicho circuito y las expresiones algebraicas de las salidas.
- b) Implementa el circuito con multiplexores de cuatro entradas de información.

36. Se desea implementar un circuito, cuyo diagrama de bloques podemos ver en la figura, dotado de dos entradas de datos (A y B), cuatro salidas (F,G,H,J) y dos entradas de control ( $S_1$  y  $S_0$ ) cuyo funcionamiento se describe en la tabla adjunta:



0 4	0	В
) A	В	0
) B	Α	0
3 0	0	Α
	A 0 D A D B B 0	G H A O O O A B O B A B O O

### Se pide:

- a) Obtén la tabla de verdad de dicho circuito y las expresiones algebraicas simplificadas de las
- b) Impleméntalo con un decodificador de 4 a 16 líneas.
- 37. Diseña un restador para números de cuatro bits encadenando restadores completos, (utilizando una estructura similar a la que emplean los sumadores) teniendo en cuenta de que únicamente se dispone de los siguientes elementos:
  - Un restador completo.
  - Tres semirestadores.
  - Un semisumador.
  - Tres puertas OR.
  - Cinco inversores.
  - Un número ilimitado de puertas NAND