



Estructuras de Computadores – (34010)

Examen (7 de Julio de 2016)

Pregunta 1.

(2.5 puntos)

Dibujar el esquema de un sumador con acarreo anticipado (CLA) de 8 bits construido a partir de 2 CLA de 4 bits. Calcular los retardos de este CLA suponiendo que los sumadores se construyen con semisumadores. Comparar el resultado con un sumador CPA de 8 bits.

Pregunta 2.

(2.5 puntos)

- a) Describe los tipos de canales de Entrada/Salida e indica para cada uno de ellos 2 ejemplos de periféricos que es recomendable conectar (1 punto).
- b) Describe los métodos de acceso a memoria e indica un ejemplo de memoria para cada método de acceso (1.5 puntos).

Pregunta 3.

(2.5 puntos)

Un computador posee una CPU de 19 bits de bus de direcciones y de 16 bits de longitud de palabra y señal de lectura/escritura: \overline{R}/W . Se desea conectar esta CPU a una memoria con las siguientes características:

- 128K x 16 de memoria ROM en las primeras posiciones (direcciones más bajas) de la memoria del computador.
- 64K x 16 de memoria VRAM comenzando en la dirección 30000H.
- 256K x 16 de memoria RAM en las últimas posiciones (posiciones más altas) de la memoria del computador.

Se dispone de los siguientes tipos de chips de memoria para elegir:

RAM	ROM	VRAM
128K x 1 8K x 16 64K x 8	64K x 8 32K x 4	64K x 8 4K x 16
Selección chip RAM: CS Señal de Lectura RAM: \overline{OE} Señal de Escritura: \overline{WE}	Selección chip ROM: \overline{CS} Señal de Lectura ROM: OE	Selección chip RAM: \overline{CS} Señal de Lectura RAM: \overline{OE} Señal de Escritura: WE

Se pide:

- a) ¿Cuánta memoria total puede direccionar el computador del ejercicio? Justifica la respuesta (0.5 ptos.)
- b) Diseñar el mapa de memoria descrito utilizando el menor número de chips posible, eligiendo de entre los que aparecen en el cuadro anterior. (1 pto.)
- c) Realizar el diagrama de conexiones completo de la CPU y la memoria, utilizando decodificadores. (1 pto.)



Pregunta 4.

(2.5 puntos)

Se está estudiando la posibilidad de ampliar el repertorio de instrucciones del MIPS para que soporte las instrucciones de acceso a la pila PUSH y POP. Estas nuevas instrucciones serían de tipo R y el registro rs siempre tendría el valor 29 (correspondiente al registro \$sp). Estas instrucciones tendrían las siguientes formas generales:

PUSH rt # \$sp ← \$sp - 4
 # M[\$sp] ← rt

POP rt # rt ← M[\$sp]
 # \$sp ← \$sp + 4

La instrucción PUSH coloca un dato en la cima de la pila y POP saca un dato de la pila. Las dos instrucciones actualizan el puntero de pila para que apunte a la cima de la pila. Para ello se ha modificado ligeramente la ruta de datos estudiada en clase como muestra la figura.

- (0,5 puntos) Obtén las acciones a realizar en cada ciclo de reloj mediante lenguaje de transferencia de registros (por ejemplo: $PC \leftarrow PC + 4$) para cada una de las instrucciones nuevas PUSH y POP. Las instrucciones han de ejecutarse en el menor número posible de ciclos de reloj. (0.8 puntos)
- (0,5 puntos) Obtén el valor de las señales de control que aparecen en la tabla en cada uno de los ciclos de reloj de ejecución de las instrucciones. Utiliza sólo los ciclos de reloj necesarios para ejecutar cada instrucción.
- (0,5 puntos) El procesador MIPS inicialmente no incluye estas instrucciones y para el acceso a pila utiliza la siguiente combinación de instrucciones:

Para la instrucción PUSH:

addi \$sp, \$sp, -4
sw rt, 0(\$sp)

Para la instrucción POP:


lw rt, 0(\$sp)
addi \$sp, \$sp, 4

Obtén las acciones a realizar en cada ciclo de reloj mediante lenguaje de transferencia de registros (por ejemplo: $PC \leftarrow PC + 4$) para cada una de las instrucciones addi, lw y sw **en esta nueva ruta de datos**.

- (0,5 puntos) Obtén el valor de las señales de control que aparecen en la tabla en cada uno de los ciclos de reloj de ejecución de las instrucciones para esta nueva ruta de datos. Utiliza sólo los ciclos de reloj necesarios para ejecutar cada instrucción.
- (0,5 puntos) Si el procesador funciona a 5 GHz, compara cuánto tardarían en ejecutarse las instrucciones PUSH y POP si se implementaran frente a la combinación de instrucciones addi – sw y lw – addi que permiten acceder a la pila.



RUTA DE DATOS MULTICICLO MODIFICADA





HOJA DE SOLUCIONES DEL PROBLEMA 4

Apartado b)

	Ciclo1	Ciclo 2	Ciclo 3	Ciclo 4	Ciclo 5	Ciclo 6	Ciclo 7	Ciclo 8	Ciclo 9	
PUSH										IorD
										MemRead
										RegDst
										MemtoReg
										ALUSrcA
										ALUSrcB
POP										IorD
										MemRead
										RegDst
										MemtoReg
										ALUSrcA
										ALUSrcB



Apartado d)

	Ciclo1	Ciclo 2	Ciclo 3	Ciclo 4	Ciclo 5	Ciclo 6	Ciclo 7	Ciclo 8	Ciclo 9	
lw										IorD
										MemRead
										RegDst
										MemtoReg
										ALUSrcA
										ALUSrcB
sw										IorD
										MemRead
										RegDst
										MemtoReg
										ALUSrcA
										ALUSrcB
addi										IorD
										MemRead
										RegDst
										MemtoReg
										ALUSrcA
										ALUSrcB