

TEMA 4. UNIDAD CENTRAL DE PROCESAMIENTO

dtic





UNIDAD CENTRAL DE PROCESAMIENTO

Índice

- ⊙ Introducción
- ⊙ Construcción de la ruta de datos
- ⊙ Esquema de implementación monociclo
- ⊙ Esquema de implementación multiciclo






UNIDAD CENTRAL DE PROCESAMIENTO


Introducción


- ⊙ Las estructuras básicas del computador:
 - ⊙ Unidad Central de Procesamiento
 - Unidad Aritmético-Lógica
 - Unidad de Control
 - ⊙ Memoria Principal
 - ⊙ Unidad de E/S
 - ⊙ Ruta de datos






Introducción






UNIDAD CENTRAL DE PROCESAMIENTO (CPU)

Introducción





PROCESADOR EN ESTUDIO: MIPS

Introducción

- ⊙ Máquina RISC (computador con repertorio de instrucciones reducido)
- ⊙ Tamaño buses y ancho de palabra: 32 bits
- ⊙ Banco de registros
 - ⊙ 32 registros de propósito general
 - ⊙ Ancho de los registros: 32 bits
- ⊙ Memoria:
 - ⊙ 4G x 32
 - ⊙ Acceso por byte (B), media palabra (16 bits, H), palabra (32 bits, W)
- ⊙ Ancho registros de direcciones (PC) y datos (RI, MDR): 32 bits





- Estudio simplificado: subconjunto de instrucciones del MIPS:




EL PROCESADOR: RUTA DE DATOS Y CONTROL

Introducción


- ◎ Implementación genérica:
 - ◎ Uso del contador de programa (PC) para proporcionar la dirección de la instrucción que se encuentra en memoria.
 - ◎ Leeremos registros
 - ◎ Utilizaremos la instrucción para decidir exactamente que hacer
- ◎ Dos tipos de memoria (por ser monociclo no puede leer dos veces la misma memoria para la instrucción y para los datos en el mismo ciclo):
 - ◎ De Instrucciones
 - ◎ De Datos
- ◎ Todas las instrucciones usarán la ALU después de leer los registros ¿porqué? ¿Referencia a memoria? ¿Aritméticas? ¿Control?






VISIÓN PRELIMINAR DEL PROCESADOR

Introducción




- ⊙ Dos tipos de unidades funcionales :
 - ⊙ elementos que operan con datos (combinacionales) → ALU
 - ⊙ elementos que contienen estado (secuenciales) → REGISTROS




VISIÓN GENERAL DEL PROCESADOR

Introducción

- 🎯 Visión más REALISTA, que la anterior, del procesador del esquema de implementación simple (monociclo).







VISIÓN GENERAL DEL PROCESADOR

Introducción

🎯 Esto es algo más realista todavía:






METODOLOGÍA DE SINCRONIZACIÓN

Introducción

Determina cuando un dato es válido y estable con respecto al reloj (en circuitos secuenciales → MEMORIA y REGISTROS)

- ⦿ Metodología disparada por flanco
- ⦿ Ejecución típica:
 - ⦿ Leer contenido de algún elemento de estado
 - ⦿ Enviar valores a través de la lógica combinacional
 - ⦿ Escribir resultado en uno elemento de estado






CONSTRUCCIÓN DE LA RUTA DE DATOS

Construcción de la ruta de datos

- ◎ Ruta de datos:
 - ◎ Para operar o almacenar datos dentro del procesador
 - ◎ Requiere elementos funcionales que procesen los datos y las direcciones en la CPU
 - Registros,
 - ALUs,
 - multiplexores,
 - memorias,
 - Buses
 - ...




ELEMENTOS DE LA RUTA DE DATOS: BUSCAR INSTRUCCIÓN

Construcción
de la ruta de
datos


BÚSQUEDA DE INSTRUCCIÓN: Obtener la instrucción a ejecutar

- ⦿ Acciones que involucra:
 - ⦿ Obtener instrucción de la memoria de instrucciones
 - ⦿ Actualizar el valor del PC para que apunte a la siguiente instrucción


Elementos de la ruta de datos:




a. Memoria de Instrucciones



b. Contador del programa




c. Sumador



ELEMENTOS DE LA RUTA DE DATOS: BUSCAR INSTRUCCIÓN

Construcción
de la ruta de
datos

BÚSQUEDA DE INSTRUCCIÓN: Obtener la instrucción a ejecutar






INSTRUCCIONES TIPO - R: ALU


Construcción
de la ruta de
datos

Formato tipo - R (**add, sub, and, or, slt**)



Ejemplo: **add \$t0, \$s1, \$s2** (\$8 ← \$17 + \$18)
add \$8, \$17, \$18

Cod. Op.	\$s1	\$s2	\$t0	0	add
0	17	18	8	0	32
000000	10001	10010	01000	00000	100000





ELEMENTOS DE LA RUTA DE DATOS: INSTRUCCIÓN TIPO - R

Construcción
de la ruta de
datos

BANCO DE REGISTROS: 32 de 32 bits cada uno en MIPS

- Construido con flips-flops D.
- Lectura del Banco de registros e implementación.








ELEMENTOS DE LA RUTA DE DATOS: INSTRUCCIÓN TIPO - R

Construcción
de la ruta de
datos

BANCO DE REGISTROS: 32 de 32 bits cada uno en MIPS

Escritura en el Banco de registros e implementación





INSTRUCCIONES TIPO - R: ALU


Construcción
de la ruta de
datos


Acciones:

- Leer dos registros operandos
- Realizar la operación aritmética o lógica
- Escribir en el registro resultado

add \$t0, \$s1, \$s2
(\$8 ← \$17 + \$18)

- En cualquier momento se puede leer de los registros
- Para escribir se debe activar la línea correspondiente
- Señal resultado “Cero” sirve para los SALTOS






INSTRUCCIONES TIPO - I: CARGA Y ALMACENAMIENTO


Construcción de la ruta de datos

- Formato tipo - I **lw** (carga de memoria), **sw** (almacena en memoria)



- Ejemplo: `lw $t1, 100($t2)` ($\$9 \leftarrow M[\$10 + 100]$)

op	\$t2	\$t1	Desplazamiento 16 bits
35	10	9	100
100011	01010	01001	0000 0000 0110 0100



INSTRUCCIONES TIPO - I: CARGA Y ALMACENAMIENTO

Construcción
de la ruta de
datos


🎯 Ejemplos:

`lw $t1, 100($t2)` ($\$t1 \leftarrow M[\$t2+100]$) (de memoria a registro)

`sw $t0, 48($s3);` $M[48+\$s3] \leftarrow \$t0$ (de registro a memoria)

🎯 Acciones:


- Leer OPERANDOS del BANCO de REGISTROS
- Calcular DIRECCIÓN de MEMORIA utilizando el desplazamiento de 16 bits (utilizaremos la ALU y la unidad de EXTENSIÓN DE SIGNO)
- **Carga (lw)**: ESCRIBIR en el BANCO de REGISTROS el dato leído de la MEMORIA de datos.
- **Almacenamiento (sw)**: ESCRIBIR en la MEMORIA de datos el registro leído del BANCO de REGISTROS.



INSTRUCCIONES TIPO - I: CARGA Y ALMACENAMIENTO


Construcción de la ruta de datos

Elementos necesarios para la RUTA de DATOS:




a) Memoria de datos

Convierte un
dato de 16 bits a
otro de 32 bits
con signo




b) Unidad de extensión de signo




INSTRUCCIONES TIPO - I: CARGA Y ALMACENAMIENTO

Construcción de la ruta de datos

- Ruta de datos: Almacenamiento en memoria $sw \$t0, 48(\$s3); M[48+\$s3] \leftarrow \$t0$







INSTRUCCIONES TIPO - I: CARGA Y ALMACENAMIENTO

Construcción de la ruta de datos

- Ruta de datos: **Carga desde memoria** `lw $t1, 100($t2)` ($\$t1 \leftarrow M[\$t2+100]$)





INSTRUCCIONES TIPO - I: SALTO CONDICIONAL

Construcción
de la ruta de
datos


Formato tipo - I (beq)

op	rs	rt	constante o dirección
6 bits	5 bits	5 bits	16 bits

El salto parte de la
instrucción siguiente

Ej.: beq \$1, \$2, 100 (si $\$1 = \2 entonces $PC \leftarrow PC + 4 + 100 * 4$)



op	\$2	\$1	Desplazamiento 16 bits
4	2	1	100
000100	00010	00001	0000 0000 0110 0100




INSTRUCCIONES TIPO - I: SALTO CONDICIONAL

Construcción de la ruta de datos

- ⊙ Acciones:
 - ⊙ Leer DOS REGISTROS del BANCO de REGISTROS
 - ⊙ COMPARAR los REGISTROS:
 - ⊙ Utilizar la ALU para RESTAR los DOS REGISTROS y chequear el indicador de resultado “cero” → SON IGUALES)
 - ⊙ Calcular la dirección de salto
 - ⊙ Extender el signo del campo desplazamiento
 - ⊙ Desplazar dos bits a la izquierda (**explicar**)
 - ⊙ Utilizar un sumador para añadir el desplazamiento al nuevo PC (PC + 4 calculado en la búsqueda de la instrucción)







INSTRUCCIONES TIPO - I: SALTO CONDICIONAL

Construcción de la ruta de datos

- Ruta de datos: `beq $1, $2, 100` (Si $\$1 = \2 entonces $PC \leftarrow PC + 4 + 100 * 4$)






INSTRUCCIONES TIPO - J: SALTO INCONDICIONAL


Construcción
de la ruta de
datos

Formato tipo - J (j)



Ejemplo: j 2500 (PC ← 2500*4)







INSTRUCCIONES TIPO - J: SALTO INCONDICIONAL

Construcción de la ruta de datos

Acciones:

- Reemplazar los 28 bits de menor peso del PC actualizado ($PC+4$ calculado en la búsqueda de la instrucción) por los 26 bits de menor peso de la instrucción desplazados 2 bits a la izquierda (se rellena con dos 0 por la derecha).





IMPLEMENTACIÓN MONOCICLO


Esquema de
implementación
simple

- ⊙ Combinar segmentos de la ruta de datos y añadir las líneas de control y los multiplexores necesarios.
- ⊙ Diseño monociclo: las instrucciones se ejecutan en un único ciclo de reloj.
 - ⊙ Ningún elemento de la ruta de datos puede utilizarse más de una vez por instrucción (duplicación de elementos):
 - ⊙ Memoria separadas para instrucciones y datos, varios sumadores...
 - ⊙ Utilizar multiplexores para compartir elementos con entradas distintas para instrucciones diferentes.
 - ⊙ La duración del ciclo de reloj estará determinado por la duración de la instrucción más lenta.



RUTA DE DATOS: Operaciones

Parte operacional para instrucciones con referencia a memoria y aritmético-lógicas.






RUTA DE DATOS: Búsqueda+Operaciones

Esquema de
implementación
simple

Incorporamos la búsqueda de la instrucción.






The diagram illustrates the internal components and data flow of a CPU:

- PC (Program Counter):** Provides the address for the Instruction Memory.
- Instruction Memory:** Outputs the instruction, which is split into:
 - Dirección Lectura:** Address for the Register File.
 - Instrucción:** The instruction itself, which is split into:
 - Registro escritura:** Address for the Register File.
 - Dato escritura:** Data to be written to the Register File.
 - Memoria de Instrucciones:** The memory block that stores instructions.
- Register File (Registros):** Contains multiple registers. It outputs:
 - Dato 1 Lectura:** Data from Register 1 to the ALU.
 - Dato 2 Lectura:** Data from Register 2 to the ALU.
 - Ext signo:** A 16-bit sign extension unit that takes the 16-bit data from the Register File and outputs a 32-bit sign-extended value.
- ALU (Arithmetic Logic Unit):** Performs operations on data from the Register File and the sign extension unit. It outputs the **ALU result**.
- Mux (Multiplexer):** Selects between different data sources to be written back to the Register File or to the Data Memory.
- Data Memory:** Receives data from the Register File and outputs data back to the Register File.
- Control Signals:**
 - ALUSrc:** Selects between the Register File output and the sign-extended value for the ALU.
 - MemWrite:** Controls the Data Memory to write data.
 - MemRead:** Controls the Data Memory to read data.
 - MemtoReg:** Controls the Mux to select between the ALU result and data from the Data Memory for writing back to the Register File.

Control Unit: A red box highlights the need for a control unit to manage the multiplexers and operations, stating: "Necesitamos un controlador de mux y operaciones → Unidad de Control".

33



UNIDAD DE CONTROL


Esquema de
implementación
simple

A partir de la información proporcionada por los 32 bits de la instrucción:

- ⊙ Selecciona las operaciones a realizar (operación ALU, leer/escribir, etc.)
- ⊙ Controla el flujo de los datos (entradas de los multiplexores)
- ⊙ Ejemplo: `add $8, $17, $18`

op	rs	rt	rd	shamt	funct
000000	10001	10010	01000	00000	100000

- ⊙ La operación de la ALU está determinada por el tipo de instrucción y el campo *"funct"*.



UNIDAD DE CONTROL


Esquema de
implementación
simple

- 🎯 Ejemplo: ¿Qué debería hacer la ALU con esta instrucción?
- 🎯 lw \$1, 100(\$2)

op	rs	rt	Desplazamiento 16 bits
35	2	1	100

- 🎯 Señales de control a la ALU

ALU operation (4 bits)	Operación
0000	AND
0001	OR
0010	suma
0110	resta
0111	Activar si menor que
1100	NOR




CONTROL DE LA ALU

Esquema de
implementación
simple

- ⊙ Instrucciones lw/sw
 - ⊙ Operación de la ALU: **SUMA** → **ALU operation =0010**
- ⊙ Instrucciones de salto
 - ⊙ Operación de la ALU: **RESTA** → **ALU operation =0110**
- ⊙ Instrucciones Tipo R
 - ⊙ Operación de la ALU: **DEPENDE DEL CAMPO FUNCT**
- ⊙ Suponer señal **ALUOp** que identifique el tipo de instrucción:

$$\text{ALUOp} = \begin{cases} 00 \rightarrow \text{lw/sw} \\ 01 \rightarrow \text{beq} \\ 10 \rightarrow \text{Tipo R (aritmético-lógicas)} \end{cases}$$




CONTROL DE LA ALU

Esquema de
implementación
simple

- ⦿ Dos niveles de Control: Control Principal y Control ALU (→ *reduce la complejidad del controlador principal y se incrementa la velocidad*)
- ⦿ El Control Principal genera señal **ALUOp** según el código de operación

Instrucción	ALUOp	Operación	Campo funct	Acción de la ALU	Entrada de control a la ALU
lw	00	Cargar palabra	XXXXXX	Suma	0010
sw	00	Almacenar palabra	XXXXXX	Suma	0010
beq	01	Saltar si igual	XXXXXX	Resta	0110
R-type	10	Suma	100000	Suma	0010
		Resta	100010	Resta	0110
		AND	100100	AND	0000
		OR	100101	OR	0001
		Activar si menor que	101010	Activar si menor que	0111



CONTROL DE LA ALU

Esquema de
implementación
simple


⊙ Tabla de verdad:


Bits ALUOp		Bits del campo funct						Señales de control de la ALU			
ALUOp1	ALUOp0	F5	F4	F3	F2	F1	F0	Op3	Op2	Op1	Op0
0	0	X	X	X	X	X	X	0	0	1	0
0	1	X	X	X	X	X	X	0	1	1	0
1	0	X	X	0	0	0	0	0	0	1	0
1	X	X	X	0	0	1	0	0	1	1	0
1	0	X	X	0	1	0	0	0	0	0	0
1	0	X	X	0	1	0	1	0	0	0	1
1	0	X	X	1	0	1	0	0	1	1	1

⊙ Lógica Combinacional (**ControlALU**):

De los 64 (2^8) valores posibles de la tabla,
sólo usamos 6 (simplificamos el circuito)


X: No influyen en la señal de salida.





ruta de datos con CONTROL ALU


Esquema de
implementación
simple






UNIDAD DE CONTROL PRINCIPAL

- Las señales de control se obtienen de las instrucciones:






UNIDAD DE CONTROL PRINCIPAL

Esquema de
implementación
simple

🎯 Tabla de verdad:

Instrucción	Entradas						Salidas								
	Código de Operación						RegDst	ALUSrc	Memto Reg	Reg Write	Mem Read	Mem Write	Branch	ALUOp1	ALUOp0
	Op5	Op4	Op3	Op2	Op1	Op0									
Formato R	0	0	0	0	0	0	1	0	0	1	0	0	0	1	0
lw	1	0	0	0	1	1	0	1	1	1	1	0	0	0	0
sw	1	0	1	0	1	1	X	1	X	0	0	1	0	0	0
beq	0	0	0	1	0	0	X	0	X	0	0	0	1	0	1

Cuando la tabla de verdad es grande conviene obtener la expresión algebraica como suma de productos que puede ser fácilmente implementada en un circuito lógico programable (PLD).




UNIDAD DE CONTROL PRINCIPAL

Esquema de
implementación
simple

🎯 Circuito lógico:

Entradas



R-format

lw

sw

beq

Salidas

RegDst

ALUSrc

MemtoReg

RegWrite

MemRead

MemWrite

Branch


ALUOp1

ALUOp0

Instrucción	Código de Operación						RegDst	ALUSrc	Memto Reg	Reg Write	Mem Read	Mem Write	Branch	ALUOp1	ALUOp0
	Op5	Op4	Op3	Op2	Op1	Op0									
Formato R	0	0	0	0	0	0	1	0	0	1	0	0	0	1	0
lw	1	0	0	0	1	1	0	1	1	1	1	0	0	0	0
sw	1	0	1	0	1	1	X	1	X	0	0	1	0	0	0
beq	0	0	0	1	0	0	X	0	X	0	0	0	1	0	1


RUTA DE DATOS Y CONTROL

Esquema de
implementación
simple






- 1.- Se obtiene la instrucción y se incrementa PC
- 2.- Se leen \$t2 y \$t3 y se computan las líneas de control principal a partir de “opcode”
- 3.- La ALU opera los registros usando los códigos del campo “funct” y ALUop que entran al Control ALU.
- 4.- El resultado de la ALU se escribe en el registro de destino \$t1



Instrucción	RegDst	ALUSrc	MemtoReg	RegWrite	MemRead	MemWrite	Branch	ALUOp1	ALUp0
Formato R	1	0	0	1	0	0	0	1	0




INSTRUCCIÓN SALTAR SI IGUAL (Beq)

Esquema de implementación simple

Beq \$t1, \$t2, offset en un ciclo de reloj (4 pasos):

- 1.- Se obtiene la instrucción y se incrementa PC
- 2.- Se leen \$t1 y \$t2 y se computan las líneas de control principal a partir de "opcode"
- 3.- La ALU RESTA \$t1 y \$t2 y calcula $PC+4+offset(<<2)$
- 4.- El resultado "ZERO" de la ALU decide qué valor acaba en PC




Instrucción	RegDst	ALUSrc	MemtoReg	RegWrite	MemRead	MemWrite	Branch	ALUOp1	ALUOp0
Beq	X	0	X	0	0	0	1	0	1

INSTRUCCIÓN DE CARGA (Lw)


Esquema de implementación simple

Lw \$t1, offset (\$t2) en un ciclo de reloj (5 pasos):

- 1.- Se obtiene la instrucción y se incrementa PC.
- 2.- Se lee \$t2 y se computan las líneas de control principal.
- 3.- La ALU SUMA \$t2 y offset (ext 32 bits).
- 4.- El resultado de la ALU se usa como dirección de memoria.
- 5.- El dato leído de memoria se escribe en \$t1




Instrucción	RegDst	ALUSrc	MemtoReg	RegWrite	MemRead	MemWrite	Branch	ALUOp1	ALUp0
Lw	0	1	1	1	1	0	0	0	0



CRONOGRAMA INSTRUCCIÓN LW

$lw \$t1, 100(\$t2) \quad (\$t1 \leftarrow M[\$t2+100])$

cronograma completo de la ejecución de la instrucción lw






AÑADIR INSTRUCCIÓN DE SALTO INCONDICIONAL


Esquema de
implementación
simple

- Formato de la instrucción:



- La dirección de salto se forma con la concatenación de:
 - 4 bits superiores del PC actualizado (PC+4 calculado en la búsqueda de la instrucción)
 - los 26 bits de menor peso de la instrucción
 - 00
- Habría que añadir una nueva señal de control que se active con la instrucción: *Jump*







Ejercicio

Esquema de
implementación
simple

- Calcular el tiempo de ciclo suponiendo retardos despreciables para todos los elementos de la ruta de datos monociclo excepto para:

Acceso a memoria (2 ns), ALU y sumadores (1 ns), acceso al banco de registro (0.5 ns)






Ejercicio (solución)

Esquema de
implementación
simple

- Se toman como datos: Acceso a memoria (2 ns), ALU y sumadores (1 ns), acceso al banco de registro (0.5 ns), el resto de aspectos se supone que no cuentan.
- El ciclo de reloj deberá ser de 6 ns.***


Tipo Instr.	Unidades funcionales utilizadas					Total
Tipo - R	Buscar Instr. (2 ns)	Acceso Reg. (0.5 ns)	ALU (1 ns)	Acceso Reg. (0.5 ns)		4 ns
Lw	Buscar Instr. (2 ns)	Acceso Reg. (0.5 ns)	ALU (1 ns)	Acceso mem. (2 ns)	Acceso Reg. (0.5 ns)	6 ns
Sw	Buscar Instr. (2 ns)	Acceso Reg. (0.5 ns)	ALU (1 ns)	Acceso mem. (2 ns)		5.5 ns
Salto Cond.	Buscar Instr. (2 ns)	Acceso Reg. (0.5 ns)	ALU (1 ns)			3.5 ns
Salto Incond.	Buscar Instr. (2 ns)					2 ns




PROBLEMAS IMPLEMENTACIÓN MONOCICLO

Esquema de
implementación
simple

- La duración del ciclo de reloj viene determinado por la instrucción más lenta.



- ¿Qué ocurriría si tuviéramos una instrucción muy complicada, por ejemplo una operación en coma flotante?
- No es viable duraciones del ciclo de reloj distintas para distintas instrucciones.
- Se utilizan muchos elementos en la ruta de datos y algunos de ellos se encuentran replicados.



Ejercicios

Esquema de
implementación
simple

- ④ Dadas las siguientes instrucciones, determinar codificación hexadecimal:
 - lw \$1, 40 (\$6) #Op = 35
 - bne \$1, \$2, 100 #Op = 5

- ④ Dadas las siguientes instrucciones y la figura de pág. 31, determinar los valores de las señales de control de la UC:
 - 1) add \$1, \$2, \$25
 - 2) lw \$4, 100(\$1)
 - 3) sw \$1, 35(\$5)
 - 4) beq \$3, \$4, 1000

- ④ ¿Qué valor toman las señales de control de la UC al ejecutar la instrucción: 0x8D0B0008 ?





Ejercicios (y 2)

Esquema de
implementación
simple


🎯 Dadas las siguientes codificaciones de instrucciones:

- 0x8C430010
- 0x1023000C

Determinar:

1. Salida de la extensión de signo.
2. Entradas de la Unidad de Control de la ALU
3. Nueva dirección del PC después de ejecutar la instrucción e indicar el camino





Ejercicios (y 3)

Esquema de
implementación
simple

🎯 Dadas las siguientes codificaciones de instrucciones:


(a) 0x8C430010

(b) 0x1023000C

Suponiendo que la memoria de datos está TODA a 0 y los registros contienen la siguiente información:

	\$0	\$1	\$2	\$3	\$4	\$5	\$6	\$8	\$12	\$31
(a)	0	1	2	3	-4	5	6	8	1	-32
(b)	0	-16	-2	-3	4	-10	-6	-1	8	-4


1. Mostrar los valores de salida de cada Mx (considerar ruta con *jump*)
2. Valores de entrada de la ALU y de las dos unidades de SUMA
3. Valores de todas las entradas del BANCO de REGISTROS



SOLUCIÓN A LA IMPLEMENTACIÓN MONOCICLO


Esquema de
implementación
simple

- ⊙ **Ruta de datos multiciclo**
 - ⊙ Utiliza un ciclo de reloj más corto.
 - ⊙ Cada instrucción puede durar distintos ciclos de reloj (que suelen ser más cortos).
 - ⊙ Se comparten unidades funcionales dentro de la misma instrucción.
- ⊙ **Segmentación**
 - ⊙ La búsqueda y ejecución de la siguiente instrucción comienza antes de terminar la instrucción en curso.
- ⊙ **Procesamiento superescalar**
 - ⊙ Búsqueda y ejecución de varias instrucciones a la vez.
- ⊙ La segmentación y los superescalares se estudiarán el próximo curso.



VISIÓN GENERAL IMPLEMENTACIÓN MULTICICLO

Esquema de implementación multiciclo



Ruta de datos multiciclo

- Se comparte la memoria para Instrucciones o datos
- Se comparte la ALU para aritmetico-lógicas y PC
- Se añaden registros temporales: RI, MDR, A, B y SalidaALU (se usan entre ciclos de reloj de la misma instrucción).
- Los valores de los registros temporales no se ven externamente entre instrucciones distintas.




APROXIMACIÓN MULTICICLO

Esquema de
implementación
multiciclo

- ⊙ Reutilizaremos las unidades funcionales
 - ⊙ ALU utilizada para calcular la dirección y para incrementar PC
 - ⊙ Memoria utilizada para albergar las instrucciones y datos
- ⊙ Las señales de control no estarán únicamente determinadas por la instrucción
- ⊙ Utilizaremos una máquina de estados finitos para especificar el control







MÁQUINAS DE ESTADOS FINITOS

Esquema de
implementación
multiciclo

- Formada por:
 - Un conjunto de estados
 - Función de próximo estado (determinado por el estado actual y la entrada)
 - Función de salida (determinado por el estado actual y la posible entrada)






RUTA DE DATOS MULTICICLO


Esquema de
implementación
multiciclo


- ⊙ Romper las instrucciones en pasos (o etapas), cada uno con una duración de un ciclo de reloj
 - ⊙ Distribuir la cantidad de trabajo a realizar
 - ⊙ Restricción: en cada ciclo sólo pueda utilizarse una unidad funcional
- ⊙ Al final del ciclo
 - ⊙ Almacenar valores para usarlos en ciclos posteriores (facilidad)
 - ⊙ Introducir registros “internos” adicionales



ruta de DATOS multiciclo


Esquema de
implementación
multiciclo






RUTA DE DATOS multicycle + CONTROL


Esquema de
implementación
multiciclo





FASES DE EJECUCIÓN EN GENERAL


Esquema de
implementación
multiciclo






FASES DE EJECUCIÓN

Esquema de
implementación
multiciclo



LAS INSTRUCCIONES TARDARÁN DE 3 - 5 CICLOS!



ESTABLECIMIENTO DE LAS FASES (1)

Fase 1: Búsqueda de la instrucción.


- ⦿ Utilizamos el PC para buscar la instrucción y la guardamos en el registro de instrucción (RI).
- ⦿ Incrementados el PC en 4 y guardamos el resultado en el PC.

Se puede describir de forma sucinta utilizando RTL "Register-Transfer Language"

$$\begin{aligned} \text{RI} &\leftarrow \text{Memoria}[\text{PC}]; \\ \text{PC} &\leftarrow \text{PC} + 4; \end{aligned}$$

¿Podrías establecer el valor de las señales de control que se deben activar?

¿Qué ventaja tiene actualizar ahora el PC?



ESTABLECIMIENTO DE LAS FASES (2)

Fase 2: Decodificación y búsqueda de registros.


- ⦿ Leer los registros indicados por rs y rt y almacenarlos en A y B.
- ⦿ Calcular la dirección de salto (se ignorará si la instrucción no es de salto)

$A \leftarrow \text{Reg}[\text{RI}[25-21]];$

$B \leftarrow \text{Reg}[\text{RI}[20-16]];$

$\text{ALUOut} \leftarrow \text{PC} + (\text{extensión-signo}(\text{RI}[15-0]) \ll 2);$

Fase 1 y Fase 2 son comunes A TODAS las instrucciones.




ESTABLECIMIENTO DE LAS FASES (3)

Fase 3: Ejecución, cálculo de la dirección de memoria o finalización del salto.

La ALU está realizando uno de las tres siguientes funciones dependiendo de la instrucción que se trate (según el tipo de instrucción):

- ⦿ **Referencia a memoria:** Conformar la dirección de memoria
$$\text{SalidaALU} \leftarrow A + \text{extensión-signo}(\text{IR}[15-0]);$$
- ⦿ **Tipo-R:** Realiza operación aritmética según código de operación
$$\text{SalidaALU} \leftarrow A \text{ op } B;$$
- ⦿ **Salto condicional:** Beq y control del salto según "Zero"
$$\text{Si } (A==B) \text{ PC} \leftarrow \text{SalidaALU};$$





ESTABLECIMIENTO DE LAS FASES (4)

Fase 4: Acceso a memoria o finalización instrucciones tipo R.

- ⦿ Accesos a memoria de cargas y almacenamientos :

$\text{MDR} \leftarrow \text{Memoria}[\text{SalidaALU}]; (\text{Carga registro temp} \rightarrow \text{Lw})$
0

$\text{Memoria}[\text{SalidaALU}] \leftarrow \text{B}; (\text{Almacén en memoria} \rightarrow \text{Sw})$

- ⦿ Finalización de la instrucción tipo-R:

$\text{Reg}[\text{RI}[15-11]] \leftarrow \text{SalidaALU};$



ESTABLECIMIENTO DE LAS FASES (5)


Esquema de
implementación
multiciclo

Fase 5: Finalización de lectura en memoria.

$\text{Reg}[\text{IR}[20-16]] \leftarrow \text{MDR};$ (Escritura en el registro)

¿ Qué ocurre con el resto de las instrucciones?






RESUMEN DE LAS FASES DE EJECUCIÓN


Esquema de implementación multiciclo

Nombre de la etapa o fase	Acción para instrucciones tipo R	Acción para instrucciones de referencia a memoria	Acción para saltos condicionales	Acción para saltos incondicionales
Búsqueda instrucción	$RI \leftarrow Mem[PC]$ $PC \leftarrow PC + 4$			
Decodificación/ búsqueda de registros	$A \leftarrow Reg [IR[25-21]]$ $B \leftarrow Reg [IR[20-16]]$ $SalidaALU \leftarrow PC + (extensión-signo (IR[15-0]) \ll 2)$			
Ejecución, cálculo de la dirección/ finalización del salto	$SalidaALU \leftarrow A \text{ op } B$	$SalidaALU \leftarrow A +$ $extensión-signo (RI[15-0])$	Si $(A == B)$ entonces $PC \leftarrow SalidaALU$	$PC \leftarrow PC [31-28] \&$ $(RI[25-0] \ll 2)$
Acceso a memoria o Finalización tipo R	$Reg [RI[15-11]] \leftarrow$ $SalidaALU$	Lw: $MDR \leftarrow Mem [SalidaALU]$ o Sw: $Mem [SalidaALU] \leftarrow B$		
Finalización de la Lectura de memoria		Lw: $Reg[RI[20-16]] = \leftarrow MDR$		



RUTA DE DATOS multicycle + CONTROL

Esquema de implementación multicycle



- Los registros MDR, A, B y ALUout guardan datos entre dos ciclos consecutivos de reloj
- No necesitan señal de escritura




ACLARACIONES


Esquema de
implementación
multiciclo

- ⊙ Las señales ALUOp y ALUSrcB son de dos bits, el resto de 1bit.
- ⊙ Los registros A, B, MDR y SalidaALU se escriben en cada ciclo de reloj (no necesitan señal de control).
- ⊙ En la ruta de datos anterior no se pueden ejecutar las instrucciones de salto condicional (**beq**) e incondicional (**jump**), falta completarla:
 - ⊙ En el registro PC se puede escribir el PC incrementado, o las direcciones de salto obtenidas para las instrucciones de salto (hay que añadir un multiplexor a su entrada)
 - ⊙ La escritura del PC se puede hacer combinando dos señales de control:
 - ⊙ una que escribe incondicionalmente en el PC (PCWrite) que se activa en la fase 1 o si es un salto incondicional.
 - ⊙ Y otra que escribe en el PC si el salto es efectivo (PCWriteCond) que se activa si la instrucción es Beq.

ruta de datos completa y control

Esquema de
implementación
multiciclo






ACTIVACIÓN DE LAS SEÑALES DE CONTROL


Esquema de
implementación
multiciclo


Fases	Operación	Activación de señales
FASE 1		
	$RI \leftarrow M[PC]$ $PC \leftarrow PC + 4$	MemRead, $lorD=0$, $IRWrite$ $ALUSrcA=0$, $ALUSrcB=01$, $ALUOp=00$, $PCSource=00$, $PCWrite$
FASE 2		
	$A \leftarrow Reg [IR[25-21]]$ $B \leftarrow Reg [IR[20-16]]$ $SalidaALU \leftarrow PC + (extensión-signo (IR[15-0]) \ll 2)$	$ALUSrcA=0$, $ALUSrcB=11$, $ALUOp=00$
FASE 3		
LW, SW	$SalidaALU \leftarrow A + extensión-signo (RI[15-0])$	$ALUSrcA=1$, $ALUSrcB=10$, $ALUOp=00$
Tipo R	$SalidaALU \leftarrow A op B$	$ALUSrcA=1$, $ALUSrcB=00$, $ALUOp=10$
BEQ	Si $(A == B)$ entonces $PC \leftarrow SalidaALU$	$ALUSrcA=1$, $ALUSrcB=00$, $ALUOp=01$, $PCWriteCond=1$, $PCSource=01$
J	$PC \leftarrow PC [31-28] \& (RI[25-0] \ll 2)$	$PCWrite$, $PCSource=10$
FASE 4		
LW	$MDR \leftarrow Mem [SalidaALU]$	$MemRead$, $lorD=1$
SW	$Mem [SalidaALU] \leftarrow B$	$MemWrite$, $lorD=1$
Tipo R	$Reg [RI[15-11]] \leftarrow SalidaALU$	$RegDst=1$, $RegWrite$, $MemtoReg=0$
FASE 5		
LW	$Reg[RI[20-16]] \leftarrow MDR$	$RegDst=0$, $RegWrite$, $MemtoReg=1$



EJEMPLO: EJECUCIÓN INSTRUCCIONES TIPO-R


Esquema de
implementación
multiciclo






EJEMPLO: EJECUCIÓN INSTRUCCIÓN Lw


Esquema de implementación multiciclo






CRONOGRAMA INSTRUCCIÓN Lw

Implementación
multiciclo






- ⊙ Cuántos ciclos se necesitan para ejecutar este código?

```
lw $t2, 0($t3)
lw $t3, 4($t3)
beq $t2, $t3, Label ← #suponer no
add $t5, $t2, $t3
sw $t5, 8($t3)
```

Label: ...

- ⊙ ¿Qué está ocurriendo durante el octavo ciclo de ejecución?
- ⊙ ¿En qué ciclo ocurre la suma de \$t2 y \$t3?
- ⊙ ¿Cuánto tarda el programa si la CPU es de 100Mhz?



EJERCICIO (solución)

Esquema de
implementación
multiciclo

⊙ Cuántos ciclos se necesitan para ejecutar este código? **21 ciclos**

```
lw $t2, 0($t3)           (5)
lw $t3, 4($t3)           (5)
beq $t2, $t3, Label      #suponer no (3)
add $t5, $t2, $t3        (4) ←
sw $t5, 8($t3)           (4)
```

Label: ...

⊙ ¿Qué está ocurriendo durante el octavo ciclo de ejecución?

Durante el ciclo 8: SalidaALU $\leftarrow A + \text{extensión-signo (RI[15-0])}$ (operación lw – segunda instrucción)

⊙ ¿En qué ciclo ocurre la suma de \$t2 y \$t3?

La suma empieza en el ciclo 14 y acaba en el 17; en concreto, la suma efectiva se realiza en el paso 3 de la operación, o sea en el ciclo 16.

⊙ ¿Cuánto tarda el programa si la CPU es de 100Mhz? **2.1 ns**






MÉTODO DE LA TABLA DE ESTADOS

Esquema de
implementación
multiciclo

Aquí no se puede aplicar sólo una tabla de verdad basada en la instrucción, porque la instrucción se ejecuta en varios pasos

- ⊙ Basada en una máquina de estados finitos o microprogramada
- ⊙ Una máquina de estados finitos consta:
 - ⊙ Memoria Interna que contiene el estado
 - Cada estado corresponde a un ciclo de reloj y contiene las operaciones a realizar en ese ciclo
 - ⊙ Dos funciones combinacionales:
 - La función de estado siguiente
 - ⊙ La función de estado siguiente es una función combinacional que a partir de las entradas y el estado actual determina el estado siguiente.
 - La función de salida
 - ⊙ La función de salida produce el conjunto de señales de control a partir de sus entradas y el estado actual.






IMPLEMENTACIÓN DEL CONTROL

Esquema de
implementación
multiciclo

- ⊙ El valor de las señales de control depende de:
 - ⊙ Que instrucción se esté ejecutando
 - ⊙ Que paso (etapa o fase) se está realizando

- ⊙ Utilizaremos la información que hemos recogido hasta el momento para especificar la máquina de estados finitos:
 - ⊙ Especificar la máquina de estados finitos gráficamente, o
 - ⊙ Utilizar microprogramación


- ⊙ La implementación derivará de la especificación




GRAFO DE ESTADOS

Esquema de
implementación
multiciclo


*¿Cuántos bits necesitamos
para el estado?*






IMPLEMENTACIÓN DE LA MAQUINA DE ESTADOS FINITOS

Esquema de
implementación
multiciclo






ECUACIONES LÓGICAS PARA EL CONTROL

Esquema de
implementación
multiciclo

⦿ Para las señales de control

Salidas	Estado Actual
PCWrite	estado0 + estado9
PCWriteCond	estado8
IorD	estado3 + estado5
MemRead	estado0 + estado3
MemWrite	estado5
IRWrite	estado0
MemtoReg	estado4
PCSource1	estado9
PCSource0	estado8
ALUOp1	estado6
ALUOp0	estado8
ALUSrcB1	estado1 + estado2
ALUSrcB0	estado0 + estado1
ALUSrcA	estado2 + estado6 + estado8
RegWrite	estado4 + estado7
RegDst	estado7




ECUACIONES LÓGICAS PARA EL CONTROL

Esquema de
implementación
multiciclo

- ⦿ Para el siguiente estado de forma comprimida

Salidas	Estado Actual	Código de Operación
SiguienteEstado0	estado4 + estado5 + estado7 + estado8 + estado9	
SiguienteEstado1	estado0	
SiguienteEstado2	estado1	(Op = 'lw') + (Op = 'sw')
SiguienteEstado3	estado2	(Op = 'lw')
SiguienteEstado4	estado3	
SiguienteEstado5	estado2	(Op = 'sw')
SiguienteEstado6	estado1	(Op = 'Tipo R')
SiguienteEstado7	estado6	
SiguienteEstado8	estado1	(Op = 'beq')
SiguienteEstado9	estado1	(Op = 'jump')



- ⊙ Obtener la ecuación lógica para el bit de menor peso de SiguienteEstadoN

- ⊙ Solución

Utilizaremos 4 bits para codificar tanto el estado actual (bits E3, E2, E1, y E0) como el siguiente estado (bits SE3, SE2, SE1 y SE0). Por ejemplo, SiguienteEstado6 se codificará con SiguienteEstado=0110= $\overline{SE3} \cdot SE2 \cdot SE1 \cdot \overline{SE0}$

El bit de menor peso estará a 1 en SiguienteEstado1, SiguienteEstado3, SiguienteEstado5, SiguienteEstado7 y SiguienteEstado9 (IMPARES). Las ecuaciones para cada uno de estos estados se obtiene de la tabla anterior:

$$SiguienteEstado1 = Estado0 = \overline{E3} \cdot \overline{E2} \cdot \overline{E1} \cdot \overline{E0}$$

$$SiguienteEstado3 = Estado2 \cdot (Op[5..0] = Lw) = \overline{E3} \cdot \overline{E2} \cdot E1 \cdot \overline{E0} \cdot \overline{Op5} \cdot \overline{Op4} \cdot \overline{Op3} \cdot \overline{Op2} \cdot Op1 \cdot Op0$$

$$SiguienteEstado5 = Estado2 \cdot (Op[5..0] = sw) = \overline{E3} \cdot \overline{E2} \cdot E1 \cdot \overline{E0} \cdot \overline{Op5} \cdot \overline{Op4} \cdot Op3 \cdot \overline{Op2} \cdot Op1 \cdot Op0$$

$$SiguienteEstado7 = Estado6 = \overline{E3} \cdot E2 \cdot E1 \cdot \overline{E0}$$

$$SiguienteEstado9 = Estado1 \cdot (Op[5..0] = jump) = \overline{E3} \cdot \overline{E2} \cdot \overline{E1} \cdot E0 \cdot \overline{Op5} \cdot \overline{Op4} \cdot \overline{Op3} \cdot \overline{Op2} \cdot Op1 \cdot \overline{Op0}$$

El bit SE0 es la suma lógica de todos los términos.




TABLA DE SALIDA

Esquema de
implementación
multiciclo

Tabla de verdad para las señales de control que dependen sólo de los estados

Señales Control	Estado (E[3..0])									
	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001
PCWrite	1	0	0	0	0	0	0	0	0	1
PCWriteCond	0	0	0	0	0	0	0	0	1	0
IorD	0	0	0	1	0	1	0	0	0	0
MemRead	1	0	0	1	0	0	0	0	0	0
MemWrite	0	0	0	0	0	1	0	0	0	0
IRWrite	1	0	0	0	0	0	0	0	0	0
MemtoReg	0	0	0	0	1	0	0	0	0	0
PCSource1	0	0	0	0	0	0	0	0	0	1
PCSource0	0	0	0	0	0	0	0	0	1	0
ALUOp1	0	0	0	0	0	0	1	0	0	0
ALUOp0	0	0	0	0	0	0	0	0	1	0
ALUSrcB1	0	1	1	0	0	0	0	0	0	0
ALUSrcB0	1	1	0	0	0	0	0	0	0	0
ALUSrcA	0	0	1	0	0	0	1	0	1	0
RegWrite	0	0	0	0	1	0	0	1	0	0
RegDst	0	0	0	0	0	0	0	1	0	0





TABLA DE SIGUIENTE ESTADO

Tabla de verdad para el siguiente estado, depende de la instrucción.


Estado Actual E[3..0]	Op[5..0]				
	000000 (Formato R)	000010 (jump)	000100 (beq)	100011 (lw)	101011 (sw)
0000	0001	0001	0001	0001	0001
0001	0110	1001	1000	0010	0010
0010	XXXX	XXXX	XXXX	0011	0101
0011	0100	0100	0100	0100	0100
0100	0000	0000	0000	0000	0000
0101	0000	0000	0000	0000	0000
0110	0111	0111	0111	0111	0111
0111	0000	0000	0000	0000	0000
1000	0000	0000	0000	0000	0000
1001	0000	0000	0000	0000	0000



IMPLEMENTACIÓN CON UN PLD


Esquema de implementación multiciclo

- Se observa como las señales de control no dependen del código de operación.
- El código de operación se usa para establecer el siguiente estado.



IMPLEMENTACIÓN CON ROM

- ⊙ ROM = "Read Only Memory"
- ⊙ Los valores de las localizaciones de la memoria están fijados previamente
- ⊙ Se puede utilizar una ROM para implementar una tabla de verdad
- ⊙ Si la dirección tiene m -bits, podemos direccionar 2^m entradas en la ROM
- ⊙ Las salidas serán los bits de datos apuntados por la dirección.




m es la "altura", y n es la "anchura"


0	0	0	0	0	1	1
0	0	1	1	1	0	0
0	1	0	1	1	0	0
0	1	1	1	0	0	0
1	0	0	0	0	0	0
1	0	1	0	0	0	1
1	1	0	0	1	1	0
1	1	1	0	1	1	1

IMPLEMENTACIÓN CON ROM

Esquema de implementación multiciclo

- Las entradas a la unidad de control son las líneas de dirección de la ROM
- El ancho de la palabra de la memoria corresponde al número de salidas de la Unidad de Control.





IMPLEMENTACIÓN CON ROM

Esquema de
implementación
multiciclo

- ⊙ ¿Cuántas entradas hay?

6 bits para el código de operación, 4 bits para el estado = 10 líneas de dirección
(es decir, $2^{10} = 1024$ direcciones diferentes)


- ⊙ ¿Cuántas salidas hay?

16 salidas de control a la ruta de datos, 4 bits para el estado = 20 salidas

La ROM es $2^{10} \times 20 = 20K$ bits (un tamaño bastante inusual)

Bastante grande, ya que para muchas entradas las salidas son las mismas
ya que el código de operación es a menudo ignorado






EJEMPLO

Esquema de implementación multiciclo

- ⦿ ¿Contenido de las memoria ROM para los 16 bits más altos de la palabra de memoria?
- ⦿ ¿Para qué direcciones de la ROM el bit correspondiente a la señal de control PCWrite (que será el bit de mayor peso de la palabra de control) estará a 1?
 - Solución
 - Se obtiene directamente de la tabla de salida. Este conjunto de palabras estará repetido 64 veces en toda la ROM para las distintas combinaciones de la parte alta de la dirección.
 - PCWrite está a nivel alto en los estados 0 y 9; el estado actual corresponde a los 4 bits más bajos de la dirección de memoria


Dirección de memoria	Bits 19..4 de la palabra
XXXXXX 0000	1001010000001000
XXXXXX 0001	0000000000011000
XXXXXX 0010	0000000000010100
XXXXXX 0011	0011000000000000
XXXXXX 0100	0000001000000010
XXXXXX 0101	0010100000000000
XXXXXX 0110	0000000001000100
XXXXXX 0111	0000000000000011
XXXXXX 1000	0100000010100100
XXXXXX 1001	1000000100000000



ROM vs CIRCUITO LÓGICO

Esquema de
implementación
multiciclo

- ⊙ Se pueden utilizar dos ROMs para el control
 - 4 bits del estado nos dan 16 salidas, $2^4 \times 16$ bits de ROM
 - 10 bits para los 4 bits del siguiente estado, $2^{10} \times 4$ bits de ROM
 - Total: 4.3K bits de ROM
- ⊙ PLD es mucho más pequeño
 - puede compartir términos productos
 - solo necesita entradas que produzcan una salida activa
 - se pueden tener en cuenta los términos X
- ⊙ Tamaño es (entradas ´ términos producto) + (salidas ´ términos producto)
 - Para el ejemplo = $(10 \times 17) + (20 \times 17) = 460$ celdas PLD



EJERCICIO 1


Ejercicios

- Se ha modificado ligeramente la ruta de datos del MIPS como se muestra en la figura para que se pueda ejecutar la siguiente instrucción nueva:

Add3 \$t5, \$t6, \$t7, \$t8 # $\$t5 \leftarrow \$t6 + \$t7 + \$t8$


- Suponer que se añade un nuevo formato de instrucción similar al R con la diferencia que los bits [0-4] se utilizan para especificar el registro fuente adicional, además se añade un nuevo código de operación para esta instrucción.
- Suponed que en esta nueva ruta de datos se ejecutan también las instrucciones aritmético-lógicas (**add**, **sub**, **and**, **or** y **slt**) con formato tipo R y las instrucciones **lw**, **sw** y **beq** con formato tipo I.






EJERCICIO 1

Ejercicios






EJERCICIO 1

Ejercicios

- Se pide:
- a) Obtened las acciones a realizar en cada ciclo de reloj mediante lenguaje de transferencia de registros (por ejemplo: $PC \leftarrow PC + 4$) de las instrucciones **add3**, **add**, **lw** y **beq**. Las instrucciones deben ejecutarse en el **menor número posible** de ciclos de reloj.
 - b) Obtened el valor de las señales de control que se activan en cada ciclo de reloj para las instrucciones **add3**, **add**, **lw** y **beq**. Suponed que al inicio de cada ciclo de reloj todas señales de control tienen el valor 0 (están desactivadas).
 - c) Si el la frecuencia de reloj del procesador es de 100GHz, ¿Cuánto tarda en ejecutarse cada instrucción?





EJERCICIO 1 - SOLUCIÓN

Ejercicios


- ⊙ Apartados a) y b)
 - ⊙ Como la instrucción Add3 requiere utilizar la ALU 2 veces, se ha añadido una nueva entrada al multiplexor de entrada de la ALU para que pueda sumarse el valor almacenado en ALUout.
 - ⊙ Se necesita también volver a leer el banco de registros, por lo que se requiere un multiplexor y una nueva señal de control para la entrada de uno de los puertos de lectura del registro 3.
 - ⊙ La lectura del tercer registro fuente se ha implementado durante el ciclo de reloj en el que se realiza la primera suma.



EJERCICIO 1 - SOLUCIÓN

Ejercicios

Ciclos	Operación (apartado a)	Activación de señales (apartado b)
Ciclo 1		
	$RI \leftarrow \text{Memoria}[PC]$ $PC \leftarrow PC + 4$	MemRead, lOrD=0, IRWrite, ALUSrcA1=0, ALUSrcA2=1, ALUSrcB=01, ALUOp=00, PCSrc=00, PCWrite=1
Ciclo 2		
	Decodificación $A \leftarrow \text{Reg}[RI[25-21]]$ $B \leftarrow \text{Reg}[RI[20-16]]$ $ALUOut \leftarrow PC + (\text{extensión-signo}(RI[15-0]) \ll 2)$	RegRead=0, ALUSrcA1=0, ALUSrcA2=1 ALUSrcB=11, ALUOp=00
Ciclo 3		
Add3	$ALUOut \leftarrow A + B$ $B \leftarrow \text{Reg}[RI[4-0]]$	RegRead=1, ALUSrcA1=1, ALUSrcA2=1 ALUSrcB=00, ALUOp=00
Add	$ALUOut \leftarrow A + B$	ALUSrcA1=1, ALUSrcA2=1 ALUSrcB=00, ALUOp=00
Lw	$ALUOut \leftarrow A + \text{extensión-signo}(IR[15-0]);$	ALUSrcA1=1, ALUSrcA2=1 ALUSrcB=11, ALUOp=00
Beq	Si $(A=B)$ $PC \leftarrow \text{SalidaALU}$	ALUSrcA1=1, ALUSrcA2=1, ALUSrcB=00, ALUOp=10, PCWriteCond=1, PCSrc=01
Ciclo 4		
Add3	$ALUOut \leftarrow ALUOut + B$	ALUSrcA2=0, ALUSrcB=00, ALUOp=00
Add	$\text{Reg}[RI[15-11]] \leftarrow ALUOut$	RegDst=1, RegWrite=1, MemtoReg=0
Lw	$MDR \leftarrow \text{Mem}[ALUOut]$	MemRead=1, lOrD=1
Ciclo 5		
Add3	$\text{Reg}[RI[15-11]] \leftarrow ALUOut$	RegDst=1, RegWrite=1, MemtoReg=0
Lw	$\text{Reg}[IR[20-16]] \leftarrow MDR$	RegDst=0, RegWrite=1, MemtoReg=1



EJERCICIO 1 - SOLUCIÓN

Ejercicios

⊙ Apartados c)

$$f = 100GHz \rightarrow T = \frac{1}{100 \times 10^{+9}} seg = 10ps$$

- ⊙ Las instrucciones Add3 y Lw tardan duran 5 ciclos

5x10ps=50ps en ejecutarse


- ⊙ La instrucción Add tarda 4 ciclos

4x10ps=40 ps en ejecutarse

- ⊙ La instrucción Beq tarda 3 ciclos

3x10ps=30ps en ejecutarse





EJERCICIO 2


Ejercicios

- Se desea que la ruta de datos multiciclo del MIPS ejecute una nueva instrucción de tipo I denominada Sm (saltar a memoria):

$$PC \leftarrow M[Rf1 + Rf2 + \text{Desplazamiento}]$$

- Se pide:
 - a) Modificad la ruta de datos multiciclo de la figura de tal manera que se pueda ejecutar esta nueva instrucción. Suponed que en esta nueva ruta de datos se ejecutan también las instrucciones aritmético-lógicas (**add**, **sub**, **and**, **or** y **slt**) con formato tipo R y las intrucciones **lw**, **sw** y **beq** con formato tipo I.
 - b) Obtened las acciones a realizar en cada ciclo de reloj mediante lenguaje de transferencia de registros (por ejemplo: $PC \leftarrow PC + 4$) de la instrucción **Sm** y de las instrucciones **add**, **lw** y **beq**. Las instrucciones deben ejecutarse en el menor número posible de ciclos de reloj.
 - c) Obtened el valor de las señales de control que se activan en cada ciclo de reloj para la instrucción **Sm** y para las instrucciones **add**, **lw** y **beq**. Suponed que al inicio de cada ciclo de reloj todas señales de control tienen el valor 0 (están desactivadas).
 - d) Rellena la tabla de salida donde se muestren el valor de las señales de control en cada ciclo de reloj para la instrucción Sm.





EJERCICIO 2 - SOLUCIÓN


Ejercicios


- ⊙ Apartado a)
 - ⊙ Para que se pueda ejecutar la nueva instrucción Sm se propone incluir un multiplexor a la entrada del PC para que una de las entradas sea el dato procedente de MDR
 - ⊙ Hay que ampliar el primer multiplexor de la ALU para que acepte el dato de salida de la ALU tal como muestra la figura.
 - ⊙ Finalmente, se ha añadido una nueva señal de control llamada EnPC.



EJERCICIO 2 - SOLUCIÓN

⦿ Apartado a)






EJERCICIO 2 - SOLUCIÓN

Ejercicios

⦿ Apartados b) y c)

Ciclos	Operación (apartado b)	Activación de señales (apartado c)
Ciclo 1		
	$RI \leftarrow \text{Memoria}[PC]$ $PC \leftarrow PC + 4$	$\text{MemRead}=1, \text{IorD}=0, \text{IRWrite},$ $\text{ALUSrcA}=0, \text{ALUSrcB}=01, \text{ALUOp}=00,$ $\text{PCSource}=0, \text{EnPC}=0, \text{PCWrite}=1$
Ciclo 2		
	Decodificación $A \leftarrow \text{Reg}[RI[25-21]]$ $B \leftarrow \text{Reg}[RI[20-16]]$ $\text{ALUOut} \leftarrow PC + (\text{extensión-signo}(RI[15-0]) \ll 2)$	$\text{RegRead}=0, \text{ALUSrcA}=0,$ $\text{ALUSrcB}=11, \text{ALUOp}=00$
Ciclo 3		
Add/Sm	$\text{ALUOut} \leftarrow A + B$	$\text{ALUSrcA}=10,$ $\text{ALUSrcB}=0, \text{ALUOp}=00$
Lw/Sw	$\text{ALUOut} \leftarrow A + \text{extensión-signo}(\text{IR}[15-0])$	$\text{ALUSrcA}=10,$ $\text{ALUSrcB}=10, \text{ALUOp}=00$
Beq	Si $(A==B)$ $PC \leftarrow \text{SalidaALU}$	$\text{ALUSrcA}=10, \text{ALUSrcB}=00,$ $\text{ALUOp}=10, \text{EnPC}=0,$ $\text{PCWriteCond}=1, \text{PCSource}=01$
Ciclo 4		
Sm	$\text{ALUOut} \leftarrow \text{ALUOut} + \text{extensión-signo}(\text{IR}[15-0])$	$\text{ALUSrcA}=0,$ $\text{ALUSrcB}=10, \text{ALUOp}=00$
Add	$\text{Reg}[RI[15-11]] \leftarrow \text{ALUOut}$	$\text{RegDst}=1, \text{RegWrite}=1, \text{MemtoReg}=0$
Lw	$\text{MDR} \leftarrow \text{Mem}[\text{ALUOut}]$	$\text{MemRead}=1, \text{IorD}=1$
Sw	$\text{Mem}[\text{ALUOut}] \leftarrow B$	$\text{MemWrite}=1, \text{IorD}=1$
Ciclo 5		
Sm	$\text{MDR} \leftarrow \text{Mem}[\text{ALUOut}]$	$\text{MemRead}=1, \text{IorD}=1$
Lw	$\text{Reg}[IR[20-16]] \leftarrow \text{MDR}$	$\text{RegDst}=0, \text{RegWrite}=1, \text{MemtoReg}=1$
Ciclo 6		
Sm	$PC \leftarrow \text{MDR}$	$\text{EnPC}=1, \text{PCWrite}$



EJERCICIO 2 - SOLUCIÓN

Ejercicios

⦿ Apartado d)

Señales de control	Ciclos de reloj					
	1	2	3	4	5	6
PCWriteCond	0	0	0	0	0	0
PCWrite	1	0	0	0	0	1
EnPC	0	X	X	X	X	1
IorD	0	X	X	X	1	X
MemRead	1	0	0	0	1	0
MemWrite	0	0	0	0	0	0
MemtoReg	X	X	X	X	X	X
IRWrite	1	0	0	0	0	0
PCSource	0	X	X	X	X	X
ALUop	00	00	00	00	XX	XX
ALUSrcA	01	01	10	00	XX	XX
ALUSrcB	01	11	00	10	XX	XX
RegWrite	0	0	0	0	0	0
RegDst	X	X	X	X	X	X

