Tema 4: Sistemas Secuenciales

- 1. Definición
- 2. Biestables.

Definición y Clasificación.

Biestable R-S

Biestable R-S Asíncrono

Biestable R-S Síncrono

Biestable R-S con entradas Asíncronas

Biestable J-K

Biestable D

Biestable T.

3. Registros y Contadores

Registros de Almacenamiento

Registros de Desplazamiento

Contadores Síncronos y Asíncronos

4. Diseño de Sistemas Secuenciales.

Modelos de Moore y Mealy


Ejemplos de diseño

Análisis de Circuitos Secuenciales

Definición

Los sistemas secuenciales son aquellos cuya salida en un instante dado depende, no sólo de las entradas al sistema en ese instante, sino también de la evolución o historia anterior de las mismas, es decir de la secuencia de entradas a la que ha estado sometido.

Estructura



$$S(t) = f_1[E(t), Q(t)]$$

$$Q(t + \Delta t) = f_2[E(t), Q(t)]$$

Si suprimimos los circuitos combinacionales de entrada y salida nos queda un circuito compuesto solamente por el elemento de memoria.

Biestables

Definición

Los biestables (flip-flops o básculas) son circuitos lógicos, con dos estados estables, capaces de permanecer indefinidamente en cualquiera de ellos, aun después de desaparecer la señal de entrada que provocó el paso al estado alcanzado

Característica principal: Realimentación.

Clasificación

Por su modo de funcionamiento hablaremos de:

- Biestable RS
- Biestable JK
- Biestable D
- Biestable T

Por su modo de activación hablaremos de:

•Biestables Asíncronos (no existe señal de reloj) (LATCH)

$$\bullet \text{Biestables Sincronos (con señal de reloj)} \begin{cases} \text{Por Nivel } \begin{cases} \text{Alto} \\ \text{Bajo} \end{cases} \\ \text{Por Flanco o transicion } \begin{cases} \text{De Subida} \\ \text{De Bajada} \end{cases} \end{cases}$$


Biestable RS Asíncrono (latch SR)

Posee dos entradas, llamadas R (Reset) y S (Set), y dos salidas complementarias, que denominaremos Q y Q. Su modo de funcionamiento queda definido por la siguiente tabla de verdad:


R	S	Q(t)	Q(t+1)
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	No-permitida
1	1	1	No-permitida


Tabla Resumen:

R	S	Q(t+1)
0	0	Q(t)
0	1	1
1	0	0
1	1	-



Con Puertas NOR







Con Puertas NAND

Biestable RS Asíncrono Diagramas de tiempo.

Con Puertas NOR:




Con Puertas NAND:




Biestable RS Síncrono (Flip Flop SR)


Por nivel Alto:




Por nivel Bajo:



Por flanco de subida:




Por flanco de bajada:




Detector de transiciones de impulso

Biestable RS Síncrono Cronograma



Biestable RS Síncrono con entradas Asíncronas

 Entradas asíncronas (P y C): forzar al biestable a un estado particular independientemente del reloj y de las entradas S y R.



Biestable JK


Posee dos entradas, llamadas K y J, y dos salidas complementarias, que denominaremos Q y Q. Su modo de funcionamiento queda definido por la siguiente tabla de verdad:

J	K	Q(t)	Q(t+1)
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0


J K	Q(t+1)	
0 0	Q(t)	No cambia

Tabla Resumen:

0 1 0 Reset
1 0 Set
1 1 Q(t) Basculación



Biestable JK Master-Slave construido con biestables RS




Biestable D


Posee una sola entrada, llamada D (Data), y dos salidas complementarias, que denominaremos Q y \overline{Q} . Su modo de funcionamiento queda definido por la siguiente tabla de verdad:

Tabla Resumen:

D	Q(t)	Q(t+1)
0	0	0
0	1	0
1	0	1
1	1	1

D	Q(t+1)
0	0
1	1
	•






Biestable T


Posee una sola entrada, llamada T (Toggle), y dos __ salidas complementarias, que denominaremos Q y Q. Su modo de funcionamiento queda definido por la siguiente tabla de verdad:

Т	Q(t)	Q(t+1)
0	0	0
0	1	1
1	0	1
1	1	0

Tabla Resumen:

Т	Q(t+1)
0	Q(t)
1	$\overline{Q(t)}$






Aplicaciones


Registros

Son circuitos digitales con dos funciones básicas: almacenamiento de datos y movimiento de datos

De almacenamiento



De desplazamiento:



Contadores


Se trata de sistemas secuenciales que memorizan el número de impulsos aplicados a una entrada de reloj.

Tipos

- Asíncronos: Las entradas de reloj de los biestables síncronos que los forman no son comunes para todos ellos.
- Síncronos: Una única entrada de reloj activa a todos los biestables síncronos que los forman.


Ejemplo contador asíncrono: CONTADOR DE 2 bits

- Biestables JK activos por flanco de bajada



En general: contador de n-bits asíncrono: conectando en cascada Q_i a Clk_{i+1}

Cronograma del contador asíncrono de 2 bits



Clk: frecuencia f=1/T

Q0 : frecuencia 1/(2T) = f/2

Q1 : frecuencia 1/(4T) = f/4



Utilidad como divisor de frecuencia


Con n biestables, división de frecuencia de 2ⁿ

Contador modulo K asíncronos

- Con n biestables se pueden representar hasta 2ⁿ estados distintos (contadores binarios)
- En el contador módulo K, el número máximo está limitado (K< 2ⁿ).
- Cuando se llega al valor límite se reinician los biestables por medio de las entradas asíncronas (clear o preset)

Ejemplo: contador de décadas (K=10, n=4)

- Cuenta: 0,1,2,3,4,5,6,7,8,9,0,1...




Diseño de circuitos secuenciales síncronos

 Modelo de Mealy. El siguiente estado (Q) y la salida (Z) son función del estado actual (q) y las entradas (X). Las expresiones de la salida Z y de Q serán:

$$Q = f(q,X)$$

$$Z = h(q,X)$$




Diseño de circuitos secuenciales síncronos

 Modelo de Moore. El siguiente estado (Q), es función del estado actual, (q) y las entradas (X), mientras que la salida sólo depende del estado actual (q). Las expresiones de la salida Z y de Q serán

$$Q = f(q, X)$$

$$Z = h(q)$$



Diseño de circuitos secuenciales síncronos

Para el diseño genérico de circuitos secuenciales síncronos seguiremos el proceso inverso del análisis y constará de los siguientes pasos:


- Paso 1. De las especificaciones del problema, obtener un diagrama de estado y una tabla de estados.
- Paso 2. Asignar una codificación a cada estado para obtener una tabla de transición de estados y de salida.
- Paso 3. Elegir un tipo de biestable y obtener las tablas de excitación a partir de las tablas de transición de estado.
- Paso 4. Obtener las ecuaciones de entrada de los biestables y las ecuaciones de salida del circuito de estas tablas.
- Paso 5. Dibujar el circuito.

Ejemplo de diseño

Se desea diseñar un circuito secuencial capaz de generar dos secuencias como las representadas en la figura. La salida se controla por medio de una entrada x.

Si x=1, la secuencia salida se proporciona normalmente.

Si x=0, la salida se mantiene en el valor que se encuentre hasta que x vuelva a 1.




Comenzaremos el diseño de este generador de secuencias construyendo su diagrama de estados, para lo que deberemos elegir si lo realizamos mediante una máquina de Mealy o de Moore.

En este caso, y de forma arbitraria, adoptaremos un modelo de Moore.

Ejemplo de diseño (cont.)

Paso 1: Obtención del Diagrama y la Tabla de Estados



Paso 2: Codificación de Estados y Obtención de la tabla de Transición de estados y salida

Puesto que hay cuatro estados, necesitaremos dos variables para codificarlos, que denominaremos q1 y q0. Hagamos A=00, B=01, C=10 y D=11.

q_1,q_0	0	1
A=00	00	01
B=01	01	10
D=11	11	00
C=10	10	11

q1,q0	F1F2
00	11
01	10
11	00
10	11

20

F1F2

11

10

11

00

Ejemplo de diseño (cont.)

Paso 3: Obtención de las tablas de excitación para los biestables elegidos

Ahora debemos elegir el tipo de biestable a emplear. En este caso, de tipo T.

q_1, q_2	ζ 0	1	q ₁ ,q ₂	ζ 0	1
0 00	0	0	0 00	0	1
01	0	1	01	0	1
11	0	1	11	0	1
10	0	0	10	0	1
'					
	Т	1		-	T0

Paso 4: Obtención de las ecuaciones de entrada de los biestables y de salida del circuito


Y a partir de estas tablas y la de salida:

T0= X
$$F1 = \overline{q}_1 + \overline{q}_0$$

$$F2 = \overline{q}_0$$


Ejemplo de diseño (cont.)

Paso 5: Representación del Circuito buscado.



Ejemplo 2 de diseño

Se desea diseñar un circuito secuencial con biestables JK dotado de una entrada, X, y una salida, Z, de forma que Z valdrá 1 cuando las cuatro últimas llegadas por la línea X se correspondan con la secuencia 1011. El solapamiento de secuencias está permitido, de forma si por X llega 1011011 se producirá la salida 0001001.




	x=0	x=1
Α	A,0	B,0
В	C,0	В,0
С	Α,0	D,0
D	C,0	B,1

q_1, q_1	0	1
A=00	00,0	01,0
B=01	11,0	01,0
C=11	00,0	10,0
D=10	11,0	01,1

Q1Q0,Z

Estado Siguiente, Salida

Ejemplo 2 de diseño (cont.)




$$J_{1} = \overline{X}q_{0}$$

$$J_{0} = q_{1} + X$$


$$Z = q_{1}\overline{q}_{0}X$$

$$K_1 = \overline{X}q_0 + X\overline{q}_0 = X \oplus q_0$$
$$K_0 = q_1$$



El análisis del comportamiento de un circuito secuencial síncrono requiere que determinemos las ecuaciones de salida (Z) y las ecuaciones de las variables de estado (Q), de las que obtendremos la tabla de transición de estados, o tabla de estados, y un diagrama de estados.

EJEMPLO 1: Modelo de Mealy



Las ecuaciones de estado y de salida se pueden derivar fácilmente del circuito y serán respectivamente:

$$\begin{aligned} Q_1 &= \overline{q}_0 \oplus x = q_0 x + \overline{q}_0 \overline{x} \\ Q_0 &= q_1 \overline{q}_0 + \overline{q}_1 q_0 + \overline{x} \\ Z &= q_1 \overline{q}_0 + \overline{q}_1 q_0 \overline{x} + \overline{q}_0 x \end{aligned}$$

En un biestable D, Q(t+1)=D

Si representamos estas ecuaciones en forma de tabla, el comportamiento del sistema queda más claro:

q_1, q_0	X 0	1	
00	11,0	00,1	
01	01,1	11,0	
11	01,0	10,0	
10	11,1	01,1	
		Q_1Q_0	,Z

Tabla de Transición de estado

Si la meta del análisis es predecir cómo variarán las salidas del circuito en función de las entradas, no necesitamos conocer los valores específicos de las variables de estado. Solo necesitamos distinguir entre estados para predecir el comportamiento del sistema.

Reemplazaremos los valores específicos de las variables de estado por etiquetas. Por ejemplo, sustituimos los valores de (q1,q2):


$$(00)=A$$
, $(01)=B$, $(11)=C$ y $(10)=D$

	X=0	X=1
Α	C,0	A,1
В	B,1	C,0
С	B,0	D,0
D	C,1	B,1

Tabla de Estados Simbólica


Una representación alternativa de la tabla de estados es el diagrama de estados.

Este diagrama es un grafo lineal directo en el que los nodos representan los estados de la máquina y los enlaces representan las entradas necesarias para que se produzca el desplazamiento de un estado a otro.



Grafo de estados

EJEMPLO 2: Modelo de Moore



Ecuaciones del circuito:

$$\begin{aligned} \mathbf{J}_0 &= \mathbf{Q}_1 \oplus \mathbf{x} = \overline{\mathbf{Q}}_1 \mathbf{x} + \mathbf{Q}_1 \overline{\mathbf{x}} \ \mathbf{J}_1 &= \mathbf{Q}_0 \\ \mathbf{K}_0 &= \overline{\mathbf{x}} \end{aligned} \qquad \begin{aligned} \mathbf{Z}_1 &= \mathbf{Q}_0 \\ \mathbf{K}_1 &= \overline{\mathbf{Q}}_0 + \mathbf{x} \end{aligned} \qquad \mathbf{Z}_0 &= \mathbf{Q}_1 \mathbf{Q}_0 \end{aligned}$$

Tabla de excitación para un biestable JK:

Transiciones de salida		Entradas al biestable		
Q(t)	Q(T+1)		J	K
0	0		0	Χ
0	1		1	Χ
1	0		X	1
1	1		X	0

Ahora, junto con las ecuaciones de salida, necesitamos obtener las ecuaciones de entrada de los biestables para determinar cómo evolucionará su salida.

q_1,q_0	0	1
00	01	01
01	10	11
11	10	11
10	01	01
l		J_1K_1

q_1,q_0	1	
00	01	10
01	01	10
11	11	00
10	11	00
J		J_0K_0

q_1q_0	Z_1Z_0
00	00
01	10
11	11
10	00

Tablas de Excitación

q_1	,q х 00	0	1	Z_1Z_0
0	00	00	01	00
	01	10	11	10
	11	10	01	11
	10	01	00	00
			Q_1Q_0	

	x=0	x=1	Z_1Z_0	
Α	Α	В	00	
В	О	С	10	
С	D	В	11	
D	В	Α	00	
Estado Siguiente				

29