

Informe Tarea Lenguajes de Descripción de Hardware

Grupo 22

Martín Arancibia 201973517-9 Miguel Soto 201973623-K

21 de noviembre de 2022

Índice

1.	Resumen	1
2.	Operaciones	1
3.	Desarrollo	2
4.	Casos y Pruebas	5
5	Conclusión	6

1. Resumen

La intención de esta tarea es realizar una unidad lógica capáz de operar con dos entradas, dando una salida y 'flags' que permitan determinar la naturaleza del resultado dada la operación en cuestión.

Esto se logró a través del lenguaje SystemVerilog, el cuál maneja el puente entre los circuitos que hemos visto en el curso, y un lenguaje de programación más tradicional (es importante recalcar que verilog no es un lenguaje de programación. sino más bien de descripción de hardware).

2. Operaciones

101

110

111

Lo fundamental de la tarea es desarrollar un ALU (Arithmethic Logic Unit) que pueda cumplir una serie de operaciones binarias, las cuales hemos tenido que crear con el sistema descriptivo de Hardware SystemVerilog. Junto con esto, deben desarrollarse un número de 'Flags', las cuáles sirven para indicar la naturaleza del resultado de la operación realizada.

Las operaciones junto con su unidad de control correspondiente están indicados de la siguiente forma en el enunciado:

Op-code	Operación	Resultado	Descripción
000	Suma simple	Entero	Suma A y B en Complemento-2
001	Resta simple	Entero	Resta A y B en Complemento-2
010	Suma positiva	Natural	Suma A y B en Magnitud
011	Resta positiva	Natural	Resta A y B en Magnitud
100	Rotación izquierda	Entero	Rota A a la izquierda B veces

Rota A a la derecha B veces

Duplica A una cantidad B de veces

Divide A por 2 una cantidad B de veces

Tabla de operaciones

Sumado a esto, las 'Flags' que pueden producirse tras realizar una operación:

Rotación derecha

Duplicación

División binaria

S					
Flag	Condición	Descripción			
N	Negative	El valor de salida es negativo			
\overline{z}	Zero	El valor de salida es cero			
\overline{C}	Carry	La operación produce un carry de salida			
V	Overflow	La operación produce un overflow numérico			
G	Greater	El valor de A es mayor que el valor de B			
Q	Equal	El valor de A es igual al de B			
О	Odd	El valor de salida es impar			
P	Pairs	El valor de salida tiene la misma cantidad de 1s y 0s			

Flags de la ALU

Entero


Natural

Natural

Éstas 'Flags' aparecerán como un arreglo de 8 bits en donde el estado de dicha flags se determina en base a la posición de dicha variable y si su posición correponde a un 1 (la flags se cumple) o un 0 (la flags no se cumple). Para lograr esto, se utilizó la posición de cada flag como aparece ordenada en la tabla del enunciado, por ejemplo, el estado 'Negativo' será la primera posición, el estado 'Zero' la segunda, y así consecutivamente.

3. Desarrollo

Para poder desarrollar las distintas operaciones se trabajará en la página entregada por los ayudantes, https://www.edaplayground.com/home. En ella, se ocuparán las siguientes opciones que nos solicitan de antemano.



Luego, para lograr las operaciones, se trabajó a partir del código entregado en aula. La ALU funciona de forma asíncrona y devuelve un resultado a partir de la unidad de control denominada 'opcode' y los dos inputs 'A' y 'B'.

La suma simple y resta simple se logran a través de la operación entre números en forma 'complemento de dos' como las vimos en clase. En particular, la resta se logra inviertiendo el numero de 'B', sumándole un uno y luego sumandolo al otro input 'A', mientras que la suma se logra haciendo ésta operación invertida.

La suma y resta positiva se logran usando las operaciones por defecto en el lenguaje.

Las rotaciones se logran a través de un 'shifteo' de 'A' en 'B' veces, esto está dentro de un 'OR' ya que si la salida es cero, entonces se realiza un 'shifteo' por la cantidad de espacios restantes, así logrando que los bits roten de forma natural.

Finalmente, la duplicación y división se logran haciendo un 'shifteo' simple hacia la izquierda y derecha respectivamente.

```
// Code your design here
// La ALU definida como sale en el enunciado
// con los mismos nombres para los parametros
module ALU(input logic [7:0] A,B,
           input logic [2:0] opcode,
           output logic [7:0] salida,
           output logic [7:0] flags);
  // El valor de la unidad de control maneja las
  // operaciones a realizar
  always @(*) begin
    case (opcode)
      // Suma Simple
      // Pasa a B a Complemento de Dos y
      // luego lo resta a A
      3'b000: begin
        salida = A - (^B+1);
      \quad \mathbf{end} \quad
      // Resta Simple
      // Pasa a B a Complemento de Dos y
      // luego lo suma a A
      3'b001: begin
        salida = A + (^B+1);
      end
      // Suma Positiva
      // Suma los dos numeros en forma
      // Signo Magnitud
      3'b010: begin
                salida = A + B;
      end
      // Resta Positiva
      // Resta los dos numeros en forma
      // Signo Magnitud
      3'b011: begin
                 salida = A - B;
      end
      // Rotacion Izquierda
      // Desplaza B veces a A a la izquierda,
      // si se sale del arreglo aparece por
      // la derecha
      3'b100: begin
                 salida = (A << B) | (A >> (7-B));
      end
      // Rotacion Derecha
      // Desplaza B veces a A a la derecha,
      // si se sale del arreglo aparece por
      // la izquierda
      3'b101: begin
```

```
salida = (A >> B) | (A << (7-B));
    end
    // Duplicacion
    // Desplaza B veces a A a la izquierda
    3'b110: begin
              salida = A \ll B;
    end
    // Division
    // Desplaza B veces a A a la derecha
    3'b111: begin
              salida = A \gg B;
    end
    // Si el caso es invalido retorna cero
    default: salida = 8'b0000 0000;
      endcase
  assign flags = \{(salida >= 255) ? 1'b1 : 1'b0,
                  (salida = 0) ? 1'b1 : 1'b0,
                  ((A + B > 255) | (A - B < 255))? 1'b1: 1'b0,
                  (A > B) ? 1'b1 : 1'b0,
                  (A = B) ? 1'b1 : 1'b0,
                  (salida % 2) ? 1'b1 : 1'b0,
                  (salida == 15 | salida == 51 | salida == 60 | salida == 85 | salida ==
end
```

Finalmente, las 'flags' se designaron la concatenación de múltiples operaciones lógicas.

El estado negativo se determina si es que el bit más significativo de la salida es igual a uno.

El estado cero se determina si es que la salida es cero.

El estado carry queda a ejercicio para el lector.

endmodule

El estado overflow se determina si es que la salida da un output que no cabe en los 8 bits.

El estado greater se determina si es que A es mayor a B.

El estado equal se determina si es que A es igual a B.

El estado odd se determina si es que el bit menos significativo es igual a 1.

El estado pairs toma todos los casos posibles y evalúa si es que el output calza con alguno de ellos.

4. Casos y Pruebas

Hecha ya la parte de código e implementación de las operaciones, hacemos el código que nos permitirá probar el ALU, quedándonos lo siguiente:

```
// Code your testbench here
// or browse Examples
module test();
  logic [7:0] A,B, salida, flags;
  logic [2:0] opcode;
  // Las funciones implementadas dentro del ALU
  // El n mero de la operaci n sigue aquel indicado
  // en el enunciado de la Tarea
  // Instancia al ALU
  ALU alu(A,B,opcode, salida, flags);
  initial begin
    A = 8'b0000_11111;
    B = 8'b1000\_0000;
    opcode = 3'b100; #10;
     // Imprime el resultado por pantalla
     $\display(\"\nTarea_3:\_SystemVerilog\n\");
    $display("__Entrada_A: _%",A);
$display("__Entrada_B: _%",B);
$display("__Operacion: _%",opcode);
$display("__Resultado: _%",salida);
     $display("__Flags:_%b",flags);
     $display("\n");
  end
```

endmodule

Las pruebas dieron los resultados a continuación (copiados directamente de EDA Playground):

```
Entrada\ A:\ 000000001
# KERNEL:
                 Entrada B: 11111111
# KERNEL:
                 Operacion: 000
# KERNEL:
# KERNEL:
                 Resultado: 000000000
# KERNEL:
                 Flags: 01010000
                 Entrada A: 00000001
# KERNEL:
# KERNEL:
                 Entrada B: 10000000
# KERNEL:
                 Operacion: 000
                 Resultado: 10000001
# KERNEL:
# KERNEL:
                 Flags: 00000010
# KERNEL:
                 Entrada A: 00001111
                 Entrada B: 00000011
# KERNEL:
                 Operacion: 100
# KERNEL:
                 Resultado: 01111000
# KERNEL:
# KERNEL:
                 Flags: 00011000
                 Entrada A: 00001111
# KERNEL:
                 Entrada B: 00000011
# KERNEL:
# KERNEL:
                 Operacion: 111
# KERNEL:
                 Resultado: 00000001
```

KERNEL: Flags: 00011010

5. Conclusión

Tras la elaboración de este informe, podemos conluír con el aprendizaje del lenguaje de descripción de hardware, el cuál nos permitió aterrizar funciones matemáticas y operaciones algebráicas a un nivel mucho más bajo.

A través de este puente también se hizo más aparente la relación entre la computación y el área eléctrica, dándonos a entender que los sistemas que manejan las computadoras del día a día realizan la tarea de traducir las instrucciones que se le solicitan a un ritmo impresionante.

Finalmente, podemos aseverar que el práctico cumplió su objetivo de dar más comprensión de la materia de forma tangible.