

基于FPGA的高精度A/D采样实现<sup>①</sup>

任明荣

(北京工业大学电子信息与控制工程学院 北京 100124)

**摘要:**研究了基于FPGA的高精度A/D采样实现,FPGA选用altera公司cycloneII系列芯片,AD转换器采用AD7606-4,该转换器具有4通道16位精度。

**关键词:**FPGA 仿真 芯片

**中图分类号:**TP274.2

**文献标识码:**A

**文章编号:**1674-098X(2011)05(b)-0049-01

## 1 系统原理

FPGA可以根据用户的需要将多种芯片的功能集中实现,在可靠性要求较高,电路板要求越来越小的趋势下,FPGA的应用越来越广,在设计完后,设计者可以对芯片的功能进行仿真验证,在线修改,大大减少了设计的复杂性。

AD7606-4是ADI公司推出的新一代16位、4通道同步采样的模拟数字转换器。它采用5V单电源供电,不再需要正负双电源,并支持真正10V或5V的双极性信号输入。所有的通道均能以高达200KSPS的速率进行采样。

本文研究了基于FPGA的A/D转换控制,图1是A/D与FPGA的连接框图。A/D的转换时间最快是5 $\mu$ s,由FPGA发出转换控

制信号AD\_CONVST,A/D复位信号AD\_RESET,A/D读信号AD\_RD,读使能信号AD\_CS,采用并行字节方式将A/D转换的信号通过数据线DA0-DA7读到FPGA中。AD7606-4先发高字节,再发低字节,先对通道1进行转换,再对通道2,最后对通道3进行转换。

AD\_RESET为高电平时A/D复位,AD\_CONVST出现上升沿时,A/D开始模拟信号转换,转换时间最快为5 $\mu$ s,设计者可以根据应用设计转换时间,在本程序中转换时间设置为10 $\mu$ s。模拟信号转换完的时间是2 $\mu$ s,本程序中设计转换开始5 $\mu$ s后,FPGA发出AD\_RD信号,可以把转换完的数字信号读到FPGA中。图2是采用并行字节读模式的时序图。

## 2 VHDL实现及仿真

在Quartus II集成开发环境中,采用VHDL实现FPGA对A/D的采集,系统时钟选用24Mhz,以下程序实现转换控制信号AD\_CONVST和读使能信号AD\_CS:

```
if clk_global'event and clk_global='1'
then
    count<=count+1;
    if count=2 then-----实现转换信号
        AD_convst<='0';
        elsif count>=3 and count<=239 then
```

```
AD_convst<='1';
end if;
if count>=120 and count<=134 then
    -----实现CS信号
    CS<='0';
else
    CS<='1';
end if;
if count>=239 then ----计数器回零
    count<=0;
end if;
end if;
仿真结果如图3所示,其中AD_data_in是送给FPGA的AD转换后的数字信号,AD1_data_out,AD2_data_out,AD3_data_out,表示三路通道输出的16位数字信号,在本程序中只使用3路通道。
```

## 3 结语

本文根据AD7606-4的时序要求,通过FPGA发出控制信号,并且用VHDL实现模数转换的功能,通过功能仿真和时序仿真得到了正确的结果,并经过实际系统测试验证了程序的正确性。本设计可以为需要高精度的A/D转换提供一种良好的器件选择。关于AD7606-4的详细功能介绍请参考器件说明手册。

## 参考文献

- [1] 求是科技.CPLD/FPGA应用开发技术与工程实践[M].人民邮电出版社,2005,1.
- [2] 杨跃.FPGA应用开发实战技巧精粹[M].人民邮电出版社,2009,4.
- [3] 袁文波,张皓.FPGA应用开发,从实践到提高[M].中国电力出版社,2007,6.
- [4] 潘松,黄继业.EDA技术与VHDL[M].清华大学出版社,2005,10.




图1 A/D与FPGA的连接框图




图2 并行字节读模式时序图




图3 时序仿真结果

<sup>①</sup>课题来源:北京工业大学教育教学研究立项(0020005141915)。

作者简介:任明荣(1977—),女,讲师,研究方向:数字信号处理的教学及科研。

作者: [任明荣](#)  
作者单位: [北京工业大学电子信息与控制工程学院, 北京, 100124](#)  
刊名: [科技创新导报](#)  
英文刊名: [SCIENCE AND TECHNOLOGY INNOVATION HERALD](#)  
年, 卷(期): 2011 (14)  
被引用次数: 2次

## 参考文献(4条)

1. [求是科技](#) [CPLD/FPGA应用开发技术与工程实践](#) 2005
2. [杨跃](#) [FPGA应用开发实战技巧精粹](#) 2009
3. [袁文波;张皓](#) [FPGA应用开发, 从实践到提高](#) 2007
4. [潘松;黄继业](#) [EDA技术及VHDL](#) 2005

## 本文读者也读过(5条)

1. [Claire Croke](#) [基于DAS的可扩展多通道同步采样数据采集系统的布局考虑](#)[期刊论文]-[今日电子](#)2010 (10)
2. [于克泳. 孙建军](#) [新一代16位8通道同步采样ADC-AD7606在智能电网中的应用](#)[期刊论文]-[电子产品世界](#) 2010, 17 (10)
3. [王卫](#) [基于多通道同步采样ADC智能电网电力线监控终端](#)[期刊论文]-[硅谷](#)2011 (12)
4. [王卫](#) [基于多通道同步采样ADC智能电网电力线监控终端](#)[期刊论文]-[硅谷](#)2011 (12)
5. [丛秋波](#) [250MSPS 16位ADC树立转换器性能新标准](#)[期刊论文]-[电子设计技术](#)2011, 18 (1)

## 引证文献(2条)

1. [刘超, 何平, 顾国磊, 李莹](#) [基于线控4WS 车身稳定控制系统的设计](#)[期刊论文]-[哈尔滨商业大学学报 \(自然科学版\)](#) 2014 (4)
2. [郭苑](#) [舵机非线性参数测试系统设计](#)[学位论文]硕士 2013

引用本文格式: [任明荣](#) [基于FPGA的高精度A/D采样实现](#)[期刊论文]-[科技创新导报](#) 2011 (14)