Università della Calabria

Dipartimento di ingegneria informatica, modellistica, elettronica e sistemistica

Corso di studio in

Ingegneria Elettronica

"Analisi dei margini di rumore e del leakage di una cella SRAM a 6T"

Studente

Giuseppe Pirilli 237909

Anno Accademico 2023/2024

Indice

Introduzione 4
1 Margini di rumore di una cella SRAM a 6T: metodo classico 5
1.1 Margini di rumore in fase di hold e di read 6
1.2 Margine di rumore in fase di write 7
2 Margini di rumore di una cella SRAM a 6T: metodo Seevinck 8
2.1 Margine di rumore in fase di hold 9
2.2 Margine di rumore in fase di read 10
3 Margine di rumore e leakage di una cella SRAM a 6T al variare di VDD e VTH 11
4 Data Retention Voltage (DRV) di una cella SRAM a 6T 16
5 Conclusioni 16

Indice figure

Figura 1.1 - Cella SRAM a 6T: metodo classico 5
Figura 1.2 - Curve a farfalla di una cella SRAM a 6T in fase di hold e di read al variare del sizing dei transistor 6
Figura 1.3 - Curve a farfalla di una cella SRAM a 6T in fase di write 7
Figura 2.1 - Modello circuitale equivalente per una cella SRAM a 6T 8
Figura 2.2 - Modello circuitale equivalente di una cella SRAM a 6T in fase di hold 9
Figura 2.3 - Curva ottenuta dalla differenza tra $v1$ e $v2$ in fase di hold rispetto ad U 9
Figura 2.4 – Margine di rumore in fase di hold con metodo Seevinck 9
Figura 2.5 - Modello circuitale equivalente di una cella SRAM a 6T in fase di read 10
Figura 2.6 - Curva ottenuta dalla differenza tra $v1$ e $v2$ in fase di read rispetto ad U 10
Figura 2.7 – Margine di rumore in fase di read con metodo Seevinck 10
Figura 3.1 – Variazione media margini di rumore e corrente di leakage al variare di VDD 12
Figura 3.2 – Distribuzione di probabilità SNM in fase di hold al variare di VDD e VTH 13
Figura 3.3 – Distribuzione di probabilità SNM in fase di read al variare di VDD e VTH 14
Figura 3.4 - Distribuzione di probabilità corrente di leakage al variare di VDD e VTH 15
Figura 4.1 - Distribuzione di probabilità DRV 16

Indice tabelle

Tabella 1.1 - Sizing transistor 5
Tabella 1.2 – Margini di rumore di una cella SRAM a 6T in fase di hold e di read al variare del sizing dei transistor 6
Tabella 3.1 - Media e varianza dei margini di rumore e del leakage al variare di VDD 11

Introduzione

L'obiettivo di questo elaborato è quello di ricavare un buon compromesso tra la dissipazione di potenza statica e la robustezza di una cella SRAM a 6T in termini di margini di rumore nelle varie fasi di funzionamento (read, write, hold).
La riduzione della potenza statica è legata ad una riduzione delle correnti di leakage, principalmente alla corrente di sottosoglia, mentre alti margini di rumore garantiscono una maggiore robustezza della cella.
L'approccio che viene adottato per ridurre la corrente di leakage, cercando allo stesso tempo di mantenere dei ragionevoli margini di rumore in fase di hold e di read, è lo scaling della tensione di alimentazione.
Dimensionare opportunamente i transistor di una cella in maniera tale da ottenere margini di rumore più elevati, consente uno scaling maggiore della tensione di alimentazione riducendo, di conseguenza, la corrente di leakage senza degradare eccessivamente i margini di rumore. Tuttavia, esiste un valore limite per la tensione di alimentazione, noto come Data Retention Voltage, o DRV, al di sotto del quale il margine di rumore statico, o SNM, risulta inferiore al valore minimo dettato dalla tensione termica, pari a $60\ mV$, provocando la perdita del dato memorizzato all'interno della cella.
Si procede dunque col dimensionare i transistor della cella e valutare i margini di rumore nelle diverse fasi di funzionamento, per un valore di tensione di alimentazione fisso, utilizzando la metodologia grafica basata sull'analisi delle curve a farfalla, in modo da individuare il giusto compromesso tra i margini di rumore. Una seconda analisi viene successivamente eseguita utilizzando il metodo Seevinck, circoscritto alle fasi di hold e read.
Lo stesso metodo Seevinck viene utilizzato in presenza di variazioni dei parametri caratteristici dei transistor, dovute a variazioni di processo interdie, in particolare della tensione di soglia V_{TH}, per valutare i margini di rumore e la corrente di leakage per differenti step di tensione di alimentazione. Più nello specifico, viene adottato un modello probabilistico di tipo gaussiano per la tensione di soglia e, attraverso simulazioni Monte Carlo, viene ricavata la distribuzione di probabilità dei margini di rumore e della corrente di leakage. Queste evidenziano, rispettivamente, il numero di celle caratterizzate da un determinato margine di rumore e corrente di leakage per una specifica tensione di alimentazione. L'analisi si conclude con lo studio del DRV.



1 Margini di rumore di una cella SRAM a 6T: metodo classico

Inizialmente viene utilizzato l'approccio classico, ovvero, la metodologia grafica basata sull'analisi delle "curve a farfalla", per misurare il margine di rumore nelle varie fasi di funzionamento (hold, read, write) di una cella SRAM a 6T.
L'applicazione di questa metodologia è preceduta da un opportuno dimensionamento dei transistor che compongono la cella SRAM in modo da ottenere dei ragionevoli margini di rumore per una tensione di alimentazione pari a $1\ V$.
Per i transistor della cella, progettata in LTspice (vedi **fig.1**), viene utilizzato un modello che non tiene conto della variazioni di processo. Le dimensioni dei transistor vengono fatte variare secondo lo schema riportato nella **tab.1**. In particolare, viene dimensionato minimo il PMOS di pull up, mentre vengono fatte variare le dimensioni del transistor di accesso e dell'NMOS di pull down.
Viene eseguita una simulazione DC in modo da poter graficare le curve a farfalla e ricavare manualmente i margini di rumore.



Figura 1.1 - Cella SRAM a 6T: metodo classico

	Larghezza transistor [μm]		
	PMOS di pull up	**NMOS di accesso**	**NMOS di pull down**
Caso 1	0.12	0.12	0.5
Caso 2	0.12	0.12	0.6
Caso 3	0.12	0.24	0.5

Tabella 1.1 - Sizing transistor

1.1 Margini di rumore in fase di hold e di read

Durante la fase di hold la word line viene disabilitata, mentre le due bit line vengono abilitate. Invece, durante la fase di read anche la word line viene abilitata.
Nella **tab.2** vengono illustrati i risultati relativi ai margini di rumore in fase di hold e di read al variare delle dimensioni dei transistor. Questi sono definiti graficamente come il lato del quadrato più grande descrivibile nel lobo più piccolo delle due curve a farfalla (vedi **fig.1.1**).

	Larghezza transistor [μm]			**Noise Margin [mV]**	
	PMOS	**NMOS di accesso**	**NMOS**	**Hold**	**Read**
Caso 1	0.12	0.12	0.5	260	150
Caso 2	0.12	0.12	0.6	250	180
Caso 3	0.12	0.24	0.5	260	80

Tabella 1.2 – Margini di rumore di una cella SRAM a 6T in fase di hold e di read al variare del sizing dei transistor



Figura 1.2 - Curve a farfalla di una cella SRAM a 6T in fase di hold e di read al variare del sizing dei transistor

Si osserva che, a parità di dimensioni del PMOS di pull up e dell'NMOS di accesso, all'aumentare delle dimensioni dell'NMOS di pull down il margine di rumore in fase di hold diminuisce, poiché ci si allontana ulteriormente dalla condizione ideale per cui il PMOS di pull up debba avere la stessa conducibilità dell'NMOS di pull down affinché si abbia il massimo margine di rumore.

Invece, in fase di read il margine di rumore aumenta, poiché è soddisfatta la condizione per cui l'NMOS di pull down risulta più conducibile dell'NMOS di accesso, ovvero, aumenta il fattore β. Ciò evita che si verifichi, durante la lettura, una variazione eccessiva della tensione su uno dei due nodi interni compromettendo il risultato.

$$\beta = \frac{W_{NMOS}}{W_{ACCESS_NMOS}}$$

Un aumento dell'NMOS di accesso, come nel terzo caso, comporta una riduzione del fattore β e, conseguentemente, una riduzione del margine di rumore in fase di read.

1.2 Margine di rumore in fase di write

Durante la fase di write una delle due bit line viene disabilitata, mentre la word line, come per la fase di read, viene abilitata.
Nella fase di write la condizione desiderata è che le curve a farfalla siano tra loro distaccate affinché la scrittura vada a buon fine. Maggiore è la distanza, maggiore sarà il margine di rumore e, conseguentemente, migliore sarà la robustezza della cella in fase di write.
Nella **fig.1.3** vengono illustrati i risultati relativi ai margini di rumore in fase di write al variare delle dimensioni dei transistor.



Figura 1.3 - Curve a farfalla di una cella SRAM a 6T in fase di write

Si osserva che, un aumento del margine di rumore in fase di write si verifica quando l'NMOS di accesso è dimensionato maggiormente rispetto al PMOS di pull up, poiché ciò garantisce un aumento dl fattore α. Questa condizione favorisce la scarica di uno dei due nodi interni della cella.

$$\alpha = \frac{W_{ACCESS_NMOS}}{W_{PMOS}}$$

Poiché l'analisi si concentra principalmente nel ricavare dei ragionevoli margini di rumore in fase di hold e di read, la scelta relativa al dimensionamento dei transistor è ricaduta sul primo caso, poiché questo garantisce un buon compromesso tra margini di rumore ed area occupata.

2 Margini di rumore di una cella SRAM a 6T: metodo Seevinck

Il metodo Seevinck consiste nell'utilizzare un modello circuitale equivalente per l'analisi dei margini di rumore di una cella SRAM durante le fasi di hold e di read, senza la necessità di ricavare le curve a farfalla e inscrivere nel lobo più piccolo il massimo quadrato. In particolare, questo modello circuitale (vedi **fig.2.1**) serve a produrre in simulazione delle tensioni che andranno ad emulare rotazione e specchiatura della curva di tensione di uno dei due nodi interni, cioè di una delle due curve a farfalla.



Figura 2.1 - Modello circuitale equivalente per una cella SRAM a 6T

Viene eseguita una simulazione DC sia in fase di hold che di read, per un valore di tensione di alimentazione pari a $1\ V$ utilizzando per i transistor il dimensionamento scelto dall'analisi effettuata con il metodo classico ed il modello che non tiene conto delle variazioni di processo. Questa prima analisi permette di poter confrontare i risultati con quelli ottenuti tramite il metodo classico. La tensione ai capi del generatore indipendente, U, viene fatta variare tra $\left[-V_{DD}/\sqrt{2}, V_{DD}/\sqrt{2}\right]$ e viene calcolata la differenza tra v_1 e v_2. A questo punto, viene preso il valore assoluto del punto di massimo e del punto di minimo della curva ottenuta dalla differenza di tensione ed il valore più piccolo, moltiplicato per $1/\sqrt{2}$, rappresenterà il valore del lato del massimo quadrato e, quindi, il margine di rumore della cella SRAM. I risultati della simulazione sono riportati nelle **sottosez.2.1** e **2.2**.

2.1 Margine di rumore in fase di hold



Figura 2.2 - Modello circuitale equivalente di una cella SRAM a 6T in fase di hold



Figura 2.3 - Curva ottenuta dalla differenza tra v_1 e v_2 in fase di hold rispetto ad U

```
SNMMAX: MAX(0.707*V(v1)-0.707*V(v2))=0.26053 FROM -0.707 TO 0.707
SNMMIN: MIN(0.707*V(v1)-0.707*V(v2))=-0.26054 FROM -0.707 TO 0.707
```

Figura 2.4 – Margine di rumore in fase di hold con metodo Seevinck

2.2 Margine di rumore in fase di read



Figura 2.5 - Modello circuitale equivalente di una cella SRAM a 6T in fase di read



Figura 2.6 - Curva ottenuta dalla differenza tra v_1 e v_2 in fase di read rispetto ad U

```
SNMMAX: MAX(0.707*V(v1)-0.707*V(v2))=0.1515 FROM -0.654 TO 0.654
SNMMIN: MIN(0.707*V(v1)-0.707*V(v2))=-0.151512 FROM -0.654 TO 0.654
```

Figura 2.7 – Margine di rumore in fase di read con metodo Seevinck

3 Margine di rumore e leakage di una cella SRAM a 6T al variare di V_{DD} e V_{TH}

L'analisi dei margini di rumore tramite il metodo Seevinck viene estesa al caso in cui i transistor vengono modellati utilizzando un modello in cui la tensione di soglia, V_{TH}, assume una distribuzione di probabilità di tipo gaussiano, in modo da emulare le variazioni di processo inter-die. L'analisi viene eseguita effettuando delle simulazioni Monte Carlo per differenti valori della tensione di alimentazione, V_{DD}.
Dalle simulazioni Monte Carlo, per ogni valore della tensione di alimentazione, viene graficata la distribuzione di probabilità di:

- Margine di rumore in fase di hold;
- Margine di rumore in fase di read;
- Corrente di leakage.

Questa distribuzione permette di evidenziare la dipendenza del margine di rumore e della corrente di leakage, per un fissato valore di tensione di alimentazione, dalle variazioni di processo.
Inoltre, per queste grandezze elettriche vengono anche ricavati il valore medio e la varianza. Nella **tab.3.1** vengono riportati i risultati delle analisi svolte. È evidente che, mediamente, sia i margini di rumore che la corrente di leakage si riducono al diminuire della tensione di alimentazione, poiché l'effetto delle variazioni di processo è maggiore. Dunque, ridurre la tensione di alimentazione comporta un peggioramento della robustezza della cella, ma anche un minor consumo di potenza statica. Una rappresentazione grafica della variazione media dei margini di rumore e della corrente di leakage è illustrata nella **fig.3.1**

V_{DD} $[V]$	SNM hold [mV]		SNM read [mV]		I_{leak} $[\mu A]$	
	Media μ	**Varianza σ**	**Media μ**	**Varianza σ**	**Media μ**	**Varianza σ**
1	259.5805	25.4368	151.0050	24.8275	8.4038	1.5394
0.90	249.2184	24.4453	129.3885	20.0767	5.7960	1.3119
0.80	236.4278	22.9572	106.5140	12.3322	3.6128	1.0574
0.70	219.5937	20.8801	87.2121	4.8171	1.9266	0.7639
0.60	196.2389	18.6984	76.9522	3.5654	0.8188	0.4474
0.50	164.7646	17.6202	-	-	0.2647	0.1923
0.45	146.2833	17.5882	-	-	0.1365	0.1112
0.40	126.4899	17.6785	-	-	0.0668	0.0596

Tabella 3.1 - Media e varianza dei margini di rumore e del leakage al variare di V_{DD}



Figura 3.1 – Variazione media margini di rumore e corrente di leakage al variare di V_{DD}

Nella **fig.3.2**, relativa alla distribuzione di probabilità del margine di rumore statico, si osserva che, per l'effetto della variazione dei parametri di processo il margine di rumore varia all'interno di un certo range con una distribuzione di tipo gaussiana.
Per $V_{DD} = 0.4\ V$, in cui la distribuzione di probabilità assume la forma di una log normale, si hanno casi in cui il margine di rumore è inferiore a $60\ mV$. Questo valore, dettato dalla tensione termica, rappresenta il valore minimo al di sotto del quale una cella fallisce, ovvero, non è in grado di mantenere il dato corretto.
Ridurre ulteriormente la tensione di alimentazione, come illustrato nella **sez.4**, comporta un ulteriore aumento del numero di celle fallite.



Figura 3.2 – Distribuzione di probabilità SNM in fase di hold al variare di V_{DD} e V_{TH}

Un discorso analogo può essere fatto per il margine di rumore in fase di read. In questo caso, però, come è possibile osservare dalla **fig.3.3**, la tensione di alimentazione minima è pari $0.8\ V$. Scendere al di sotto di questo valore di tensione possono presentarsi casi in cui il margine di rumore risulta inferiore a $60\ mV$, rendendo la cella instabile.



Figura 3.3 – Distribuzione di probabilità SNM in fase di read al variare di V_{DD} e V_{TH}

Infine, nella **fig.3.4** è possibile osservare l'effetto della variazione dei parametri di processo sulla corrente di leakage e, conseguentemente, sulla potenza statica di una cella SRAM, per un valore fissato della tensione di alimentazione. Questa viene misurata in fase di hold, ovvero, quando la cella non è acceduta. Poiché la corrente di leakage ha una relazione esponenziale inversa con la tensione di soglia, un aumento o una riduzione di quest'ultima provoca, rispettivamente, una riduzione o un aumento della corrente di leakage.



Figura 3.4 - Distribuzione di probabilità corrente di leakage al variare di V_{DD} e V_{TH}

4 Data Retention Voltage (DRV) di una cella SRAM a 6T

Dalle analisi svolte nella **sez.3** risulta chiaro che esiste una tensione di alimentazione minima al di sotto della quale il margine di rumore statico raggiunge un valore inferiore al valore minimo consentito. Ciò comporta la perdita del dato corretto memorizzato all'interno della cella SRAM.
La tensione di alimentazione minima alla quale il dato può essere conservato correttamente è nota come Data Retention Voltage, o DRV. Al di sotto di tale valore la cella SRAM fallisce, ovvero, il dato memorizzato viene corrotto.
Nella **fig.4.1** si osserva che, il valore di DRV, ricavato tramite simulazione Monte Carlo, che garantisce la conservazione del dato all'interno della cella SRAM, è poco superiore a $400\ mV$.



Figura 4.1 - Distribuzione di probabilità DRV

5 Conclusioni

L'approccio più semplice e diretto per ridurre la dissipazione di potenza statica di una cella SRAM, mantenendo allo stesso tempo dei margini di rumore in fase di hold e di read accettabili, è lo scaling della tensione di alimentazione. Sulla base del dimensionamento scelto, è stato raggiunto un valore limite minimo della tensione di alimentazione, imposto dal DRV, poco superiore a $400\ mV$. Ridurre ulteriormente la tensione di alimentazione garantisce una minore dissipazione di potenza, ma si rischierebbe di rendere la cella instabile, portando alla perdita del dato corretto memorizzato al suo interno a causa di un margine di rumore statico inferiore al valore minimo dettato dalla tensione termica, pari a $60\ mV$.