

4 Встроенная флэш-память (FLASH)

4.1 Введение

Встроенная флэш-память (FLASH) управляет доступом любого ведущего устройства к 1 Мбайту встроенной энергонезависимой памяти. Она реализует операции чтения, программирования и стирания, коррекцию ошибок, а также различные механизмы защиты целостности и конфиденциальности.

Встроенная флэш-память управляет автоматической загрузкой энергонезависимых байтов пользовательских параметров при включении и перезагрузке, а также реализует динамическое обновление этих параметров.

4.2 Основные характеристики FLASH


- До 1 Мбайт энергонезависимой памяти (один банк) • Поддержка операций чтения из флэш-памяти различной длины (64 бита, 32 бита, 16 бит или одна длина. байт)
- Программирование флэш-памяти по 256 бит • Стирание сектора, стирание банка
- Коррекция кода ошибки (ECC): одно обнаружение/исправление ошибки или два обнаружения ошибки на каждое 256-битное слово флэш-памяти с использованием 10 бит ECC • Аппаратный модуль циклической избыточности (CRC) • Настраиваемые пользователем энергонезависимые байты опций • Усиленная защита флэш-памяти, активируемая байтами опций
 - Защита от чтения (RDP), предотвращающая несанкционированное копирование данных во флэш-память. Защита конфиденциального кода приложения
 - Секторная защита от записи (128 Кбайт)
 - Одна область защиты от считывания проприетарного кода (PCROP). При включении эта область доступна только для выполнения.
 - Одна защищенная область. При включении эта область доступна только в том случае, если микроконтроллер STM32 работает в режиме защищенного доступа.
- Очереди команд чтения и записи для оптимизации операций с флэш-памятью.

4.3 Функциональное описание FLASH

4.3.1 Блок-схема FLASH

На рисунке 5 показана блок-схема встроенной флэш-памяти.

Рисунок 5. Блок-схема FLASH-памяти.



4.3.2 Внутренние сигналы FLASH

В таблице 13 приведен список полезных внутренних сигналов, доступных во встроенной флэш-памяти. Уровень памяти. Эти сигналы недоступны на контактных площадках микроконтроллера.

Таблица 13. Внутренние входные/выходные сигналы FLASH-памяти.

Название внутреннего сигнала	Тип сигнала	Описание
sys_ck	Вход	Тактовый сигнал шины домена D1 (встроенная флэш-память AXI) интерфейс часов)
po_rst	Вход	Сброс при включении питания
d1_rst	Вход	Сброс системы домена D1
flash_it	Выход	Запрос прерывания интерфейса встроенной флэш-памяти

4.3.3 Архитектура FLASH и ее интеграция в систему

Встроенная флэш-память является центральным ресурсом для всего микроконтроллера. Она служит в качестве интерфейса к одному энергонезависимому банку памяти и организует память очень удобным способом. конкретным способом. Встроенная флэш-память также предлагает набор функций безопасности для защита ресурсов, хранящихся в энергонезависимой памяти, во время загрузки, во время выполнения и в процессе работы. Обновление прошивки и конфигурации.


Встроенная флэш-память предоставляет один 64-битный AXI-порт для доступа к коду и данным, плюс 32-битный конфигурационный порт АНВ, используемый для доступа к регистровому банку.

Примечание:

Приложение может одновременно запрашивать операции чтения и записи через интерфейс AXI. интерфейс.

Встроенная микроархитектура Flash-памяти показана на [рисунке 6](#).

Рисунок 6. Подробная архитектура FLASH-памяти.



За системными интерфейсами встроенная флэш-память реализует различные команды. очереди и буферы для выполнения операций чтения, записи и стирания флэш-памяти с максимальной эффективностью. эффективность.

Благодаря добавлению буфера данных для чтения и записи, ведомый порт AXI обрабатывает следующие операции:

следующие типы доступа:

- Множественная длина: 64 бита, 32 бита, 16 бит и 8 бит.
- Единичный или пакетный доступ
- Пакетная запись с перекрытием не должна пересекать границы адресов, выровненные по 32 байтам, точно по целевому адресу.
одно слово-вспышка

Подчиненный порт конфигурации АНВ поддерживает доступ к словам с разрядностью 8, 16 и 32 бита.


Встроенная флэш-память сконструирована таким образом, что выполняется только одна операция чтения или записи. может выполняться за один раз.

4.3.4 Архитектура и использование флэш-памяти

архитектура флэш-памяти

На рисунке 7 показана организация энергонезависимой памяти, поддерживаемая встроенной флэш-памятью.

Рисунок 7. Организация встроенной флэш-памяти.



Встроенная энергонезависимая флэш-память состоит из: • Блока памяти

размером до 1 Мбайт, содержащего строки флэш-слов по 256 бит + 10 бит ECC на каждый блок. слово

• Блок системной памяти размером 128 Кбайт •

Специальная область, предназначенная для хранения байтов опций

Встроенная логика интерфейса флэш-памяти поддерживает следующее разделение архитектуры: • Пользовательская флэш-память, отображаемая в блок памяти размером 1 Мбайт. Она разделена на восемь секторов по 128 Кбайт. Пользовательская флэш-память защищена от ошибок ECC.

• Системная флэш-память, отображенная на блок системной памяти размером 128 Кбайт. Флэш-память защищена от ошибок ECC.

• Набор энергонезависимых байтов параметров, загружаемых при сбросе встроенной флэш-памятью и доступных прикладному программному обеспечению только через интерфейс регистра конфигурации ANV.

Общая архитектура флэш-памяти представлена в [таблице 15](#).

Таблица 14. Организация флэш-памяти (устройства STM32H730)

Область флэш-памяти	Диапазон адресов	Размер (байты)	Название региона	Доступ интерфейс	СНБ(1)
Основная память пользователя	0x0800 0000- 0x0801 FFFF	128 К	Сектор 0	Порты AXI	0x0
Системная память	0x1FF0 0000- 0x1FF1 FFFF	128 К	Системная флешка память (только для чтения)		Н/Д(2)
Байты параметров	Н/Д	-	Байты параметров пользователя	Реестры только	Н/Д

1. SNB содержит номер целевого сектора для операции стирания. Подробности см. в [разделе 4.3.10](#).
2. Не подлежит удалению программным обеспечением.

Таблица 15. Организация флэш-памяти (устройства STM32H723/733 и STM32H725/735)


Область флэш-памяти	Диапазон адресов	Размер (байты)	Название региона (1)	Доступ интерфейс	SNB(2)
Основная память пользователя	0x0800 0000- 0x0801 FFFF	128 К	Сектор 0	Порты AXI	0x0
	0x0802 0000- 0x0803 FFFF	128 К	Сектор 1		0x1
	...	...	...		...
	0x080E 0000- 0x080F FFFF	128 К	Сектор 7		0x7
Системная память	0x1FF0 0000- 0x1FF1 FFFF	128 К	Системная флешка память (только для чтения)		Н/Д(3)
Байты параметров	Н/Д	-	Байты параметров пользователя	Реестры только	Н/Д

1. Для устройств с 512 Кбайтами флэш-памяти доступны только сектора с 0 по 3.
2. SNB содержит номер целевого сектора для операции стирания. Подробности см. в [разделе 4.3.10](#).
3. Не подлежит удалению программным обеспечением.

Использование разделов

На рисунке 8 показано, как встроенная флэш-память используется как компанией STMicroelectronics, так и другими производителями прикладного программного обеспечения.

Рисунок 8. Использование встроенной флэш-памяти.



Пользовательская и системная память используются по-разному в зависимости от того, какой микроконтроллер используется. Настраивается программным обеспечением приложения в стандартном режиме или в режиме безопасного доступа. Выбор осуществляется с помощью бита опции БЕЗОПАСНОСТИ (см. [раздел 4.4.6](#)):

- В стандартном режиме пользовательская память содержит код и данные приложения, в то время как в системную память загружен загрузчик STM32. При сбросе ядро переходит к адресу загрузки, заданному через контакт BOOT и Байты опции BOOT_CM_ADD0/1.
- В режиме безопасного доступа для безопасной загрузки можно использовать специальные библиотеки, находящиеся во флэш-памяти пользователя и системы:
 - Библиотеки ST в системной флэш-памяти помогают приложению загружаться с помощью специальные функции, такие как безопасная загрузка и безопасная установка прошивки (SFI).
 - Защищенные библиотеки приложений во флэш-памяти пользователя используются для обеспечения безопасности встроенного ПО. обновление (SFU).

В режиме безопасного доступа микроконтроллер всегда загружается в защищенный загрузчик. код (уникальная точка входа). Затем, если не требуются защищенные сервисы, этот код обеспечивает безопасное использование. переходит к запрошенному адресу загрузки, заданному с помощью контакта BOOT и опции. байты, как показано на [рисунке 8](#) (см. [раздел 5: Безопасное управление памятью \(SMM\)](#) для подробности).

Примечание:

Для получения дополнительной информации о настройке байтов параметров при загрузке см. [раздел 4.4.7](#).

Дополнительное использование раздела включает следующее: • Байты опций используются компанией STMicroelectronics и прикладным программным обеспечением в качестве энергонезависимых параметров продукта (например, адрес загрузки, конфигурация защиты и поведение при сбросе).

Примечание: Для получения дополнительной информации о прошивке загрузчика STM32 компанией STMicroelectronics см. примечание к применению AN2606 «Режим загрузки системной памяти микроконтроллера STM32», доступное по адресу <http://www.st.com>.


4.3.5 Улучшения производительности системы FLASH

Встроенная флэш-память использует очереди команд чтения и записи для повышения эффективности работы с ней.

4.3.6 Схемы защиты данных FLASH

На рисунке 9 представлен обзор механизмов защиты, поддерживаемых встроенной флэш-памятью. В банке флэш-памяти можно определить PCROP и область, защищенную только от копирования. Свойства этих защищенных областей подробно описаны в разделе 4.5.

Рисунок 9. Механизмы защиты от вспышки.



MSv62499V1

4.3.7 Обзор операций FLASH

Операции чтения

Встроенная флэш-память может выполнять операции чтения со всей энергонезависимой памяти с различной степенью детализации: 64 бита, 32 бита, 16 бит или один байт. Чтение пользовательской и системной флэш-памяти осуществляется через интерфейс AXI, а байты опций — через регистровый интерфейс.

Для повышения эффективности встроенная флэш-память реализует буферизацию последовательных запросов на чтение.

Более подробную информацию об операциях чтения см. в разделе 4.3.8: Операции чтения FLASH-памяти.



Операции программирования/стирания

Встроенная флэш-память поддерживает следующие операции программирования и стирания: • Запись одного слова во флэш-память (с шагом 256 бит), с возможностью принудительной записи пользовательского слова во флэш-память размером менее 256 бит.

- Стирание одного сектора
- Стирание банковских счетов
- Обновление байта опции

Примечание:

Операции программирования и стирания подлежат различным видам защиты, которые могут быть установлены на встроенной флэш-памяти, таким как защита от записи и глобальная защита от считывания (подробнее см. в следующих разделах).

Для повышения эффективности встроенная флэш-память реализует буферизацию последовательных обращений к памяти для записи.

Для получения более подробной информации см. [раздел 4.3.9: Операции программирования FLASH](#) и [раздел 4.3.10: Операции стирания FLASH](#).

Защитные механизмы

Встроенная флэш-память поддерживает различные механизмы защиты: • Глобальная защита от считывания (RDP)

- Защита от считывания проприетарного кода (PCROP) •

Защита от записи • Защита

только от безопасного доступа. Более

подробную информацию см. в [разделе 4.5: Механизмы защиты FLASH-памяти](#).

Загрузка байтов параметров

При определенных условиях встроенная флэш-память надежно загружает энергонезависимые байты параметров, хранящиеся в энергонезависимой памяти, тем самым обеспечивая применение параметров загрузки и безопасности ко всей системе, когда встроенная флэш-память снова становится работоспособной. Более подробную информацию см. в [разделе 4.4: Байты параметров FLASH](#).

4.3.8 Операции чтения FLASH-памяти

Ознакомьтесь с обзором работы.

Встроенная флэш-память поддерживает выполнение одной команды чтения, в то время как две команды ожидают в очереди команд чтения. Также поддерживаются несколько типов доступа к чтению, как определено в [разделе 4.3.3: Архитектура FLASH и интеграция в систему](#).

Команды чтения связаны с 256-битным буфером данных для чтения.

Примечание:

Встроенная флэш-память может выполнять коррекцию одиночных ошибок и обнаружение двойных ошибок во время операций чтения (см. [раздел 4.3.11: Защита от ошибок во флэш-памяти](#)).

Канал чтения интерфейса AXI работает следующим образом: •

Когда очередь команд чтения заполнена, любой новый запрос на чтение AXI приостанавливает работу интерфейса канала чтения шины и, следовательно, ведущего устройства, отправившего этот запрос.


- Если несколько последовательных обращений к чтению запрашивают данные, относящиеся к одному и тому же слову данных во флэш-памяти (256 бит), данные считываются непосредственно из текущего буфера чтения данных, без

Запуск дополнительных операций чтения из флэш-памяти. Этот механизм срабатывает каждый раз при чтении. Доступ предоставлен. Если доступ на чтение отклонен по соображениям безопасности (например, PCROP), это означает отказ в предоставлении доступа. (защищенное слово), соответствующий ответ об ошибке чтения выдается встроенным устройством Флэш-память, но операция чтения из флэш-памяти не запускается.

Архитектура конвейера чтения представлена на [рисунке 10](#).

Для получения дополнительной информации об интерфейсах шины см. [раздел 4.3.3: Архитектура FLASH и интеграция в систему](#).

Рисунок 10. Архитектура конвейера чтения FLASH-памяти.



Последовательность, считываемая одним прочтением

Рекомендуемая последовательность простых прочтений следующая:

1. Свободно выполнять операции чтения из любой области, отображаемой по оси AXI.
2. Встроенная флэш-память эффективно выполняет операцию чтения из считываемого хранилища.
Буфер очереди команд, как только энергонезависимая память будет готова, и ранее...
Запрошенные операции выполнены.

Корректировка ограничений по времени чтения

Перед чтением данных из встроенной флэш-памяти необходимо включить и запустить тактовый генератор. энергонезависимая память.

Для корректного чтения данных из флэш-памяти необходимо задать количество состояний ожидания (LATENCY). корректно запрограммирован в регистре управления доступом к флэш-памяти (FLASH_ACR) в соответствии с Тактовая частота (sys_ck) интерфейса AXI встроенной флэш-памяти и внутреннее напряжение Диапазон напряжения устройства (Vcore).

В таблице 16 показано соответствие между количеством состояний ожидания (LATENCY), параметром задержки программирования (WRHIGHFREQ), частотой тактового сигнала встроенной флэш-памяти и диапазонами напряжения питания.

Таблица 16. Рекомендуемое FLASH количество состояний ожидания и задержка программирования.

Количество штаты ожидания (Задержка)	Задержка программирования (WRHIGHFREQ)	Частота тактового сигнала интерфейса AXI в зависимости от диапазона VCORE			
		Диапазон VOS3: 0,95 В - 1,05 В	Диапазон VOS2: 1,05 В - 1,15 В	Диапазон VOS1: 1,15 В - 1,26 В	Диапазон VOS0: 1,26 В - 1,40 В
0 WS (1 тактовый цикл FLASH)	00	[0;35 МГц]	[0 МГц; 50 МГц]	[0 МГц; 67 МГц]	[0 МГц;70 МГц]
1 WS (2 тактовые циклы FLASH)	01	]35 МГц;70 МГц]]50 МГц;100 МГц]]67 МГц;133 МГц]]70 МГц;140 МГц]			
2 WS (3 тактовые циклы FLASH)	10	]70 МГц;85 МГц]]100 МГц;150 МГц]]133 МГц;200 МГц]]140 МГц;210 МГц]			
3 WS (4 тактовые циклы FLASH)	11	-	-	-	210 МГц; 275 МГц]

Регулировка частоты системы

После включения питания в регистре FLASH_ACR задается задержка ожидания по умолчанию, равная 7, чтобы обеспечить работу тактовых частот интерфейса AXI с запасом прочности (см. Таблицу 16).

При изменении частоты шины AXI прикладное программное обеспечение должно следовать указанной ниже последовательности для настройки количества состояний ожидания, необходимых для доступа к энергонезависимой памяти.

Для повышения частоты тактового генератора встроенной флэш-памяти:

1. При необходимости запрограммируйте биты LATENCY и WRHIGHFREQ в регистр FLASH_ACR на соответствующие значения, как описано в таблице 16.
2. Убедитесь, что новое количество состояний ожидания учтено, считав данные из регистра FLASH_ACR.
3. Измените источник тактовой частоты встроенной флэш-памяти и/или делитель частоты шины AXI в регистре RCC_CFGR контроллера сброса и тактовой частоты (RCC).
4. Убедитесь, что новый источник тактовой частоты встроенной флэш-памяти и/или новое значение делителя частоты шины AXI учтены, считав состояние источника тактовой частоты встроенной флэш-памяти и/или значение делителя частоты шины AXI из регистра RCC_CFGR контроллера сброса и тактовой частоты (RCC).

Для снижения частоты тактового сигнала встроенной флэш-памяти: 1. Измените частоту тактового сигнала встроенной флэш-памяти и/или делителя частоты шины AXI в Регистр RCC_CFGR контроллера сброса и тактирования (RCC).

2. Убедитесь, что учтены новый источник тактового сигнала встроенной флэш-памяти и/или новое значение делителя частоты шины AXI, считав данные из встроенной флэш-памяти.

- Состояние источника тактового сигнала памяти и/или значение делителя частоты интерфейса AXI в регистре RCC_CFGR контроллера сброса и тактирования (RCC).
3. При необходимости запрограммируйте биты LATENCY и WRHIGHFREQ в регистр FLASH_ACR на соответствующие значения, как описано в [таблице 16](#).
 4. Убедитесь, что новое количество состояний ожидания учтено, считав данные из регистра FLASH_ACR.

Коррекция кодов ошибок (ECC)

Встроенная флэш-память содержит механизм коррекции ошибок. Для каждой операции чтения выполняется коррекция одиночных ошибок и обнаружение двойных ошибок. Более подробную информацию см. в [разделе 4.3.11: Защита от ошибок во флэш-памяти](#).

Ошибки чтения

Когда механизм ECC не может исправить операцию чтения, встроенная флэш-память сообщает об ошибках чтения, как описано в [разделе 4.7.7: Ошибка кода коррекции ошибок \(SNECCERR/DBECCERR\)](#).

Чтение прерываний

Подробности см. в [разделе 4.8: Прерывания FLASH](#).

4.3.9 Операции с программой FLASH

Обзор работы программы

Исходное состояние каждой энергонезависимой ячейки памяти равно 1. Встроенная флэш-память поддерживает операции программирования, которые могут изменить (сбросить) любую ячейку памяти на 0. Однако эти операции не позволяют вернуть бит в исходное состояние. В этом случае требуется операция стирания всего сектора.

Операция программирования заключается в отправке команд записи. Встроенная флэш-память поддерживает выполнение одной команды записи, пока другая команда ожидает в очереди команд записи. Поскольку каждому 256-битному слову данных во флэш-памяти соответствует 10-битный код ECC, в энергонезависимой памяти выполняются только операции записи с шагом в 256 бит.

Примечание:

Приложение может записывать в флэш-накопитель всего 8 бит. В этом случае используется механизм принудительной записи в 256 бит + ECC (см. бит FW регистра FLASH_CR).

Программное обеспечение не может записывать данные во флэш-память системы.

Не рекомендуется перезаписывать неиспользованное слово во флэш-памяти. Это может привести к несогласованному коду ECC, о котором будет систематически сообщать встроенная флэш-память, как описано в [разделе 4.7.7: Ошибка кода коррекции ошибок \(SNECCERR/DBECCERR\)](#).

Канал записи интерфейса AXI работает следующим образом: • C

интерфейсом AXI связан 256-битный буфер данных для записи. Он поддерживает множественную запись.


Типы доступа (64 бита, 32 бита, 16 бит и 8 бит).

- Когда очередь записи заполнена, любой новый запрос на запись в AXI приостанавливает работу интерфейса канала записи шины и, следовательно, ведущего устройства, отправившего этот запрос.

Архитектура конвейера записи описана на [рисунке 11](#).

Для получения дополнительной информации об интерфейсах шины см. [раздел 4.3.3: Архитектура FLASH и ее интеграция в систему](#).

Рисунок 11. Архитектура конвейера записи во флэш-память.



Управление защитой от записи

Перед программированием пользовательского сектора прикладное программное обеспечение должно проверить уровень защиты целевой области флэш-памяти.

Встроенная флэш-память проверяет свойства защиты операции записи.

целевое значение на выходе буфера очереди записи, непосредственно перед фактической операцией записи в энергонезависимая память:

- Если обнаружено нарушение защиты от записи, операция записи отменяется и производится запись. В регистре FLASH_SR возникает ошибка защиты (WRPERR).
- Если операция записи действительна, 10-битный код ECC добавляется к 256 битам Данные и запись в энергонезависимую память успешно выполняются.

Примечание:

Проверка защиты от записи не выполняется, если встроенная флэш-память поддерживает интерфейс AXI. запросы на запись.

Флаг защиты от записи не нужно сбрасывать перед выполнением нового программирования. операция.

Мониторинг текущих операций записи

Прикладное программное обеспечение может использовать три флага состояния, расположенные в FLASH_SR, для того чтобы отслеживать текущие операции записи.

- BSY: этот бит указывает, что выполнена эффективная операция записи, стирания или изменения байта опции. продолжающееся в энергонезависимую память.
- QW: этот бит указывает на то, что в памяти ожидается операция записи, стирания или изменения байта опции. Буфер очереди записи или очереди команд. Он остается в высоком состоянии до тех пор, пока не будет выполнена операция записи. Завершено. Оно заменяет собой бит статуса BSY.
- WBNE: этот бит указывает на то, что встроенная флэш-память ожидает новых данных. Завершение обработки 256-битного буфера записи. В этом состоянии буфер записи не пуст. Он сбрасывается. Как только программное обеспечение приложения заполнит буфер записи, принудительно запустит операцию записи, используя Бит FW в FLASH_CR отключает все операции записи.

Включение операций записи

Перед программированием пользовательской флэш-памяти прикладное программное обеспечение должно убедиться, что бит PG в FLASH_CR установлен в 1. Если это не так, необходимо использовать последовательность разблокировки (см. [раздел 4.5.1: Защита конфигурации FLASH](#)) и установить бит PG.

Когда необходимо изменить байты параметров или начать массовое стирание, прикладное программное обеспечение должно убедиться, что FLASH_OPTCR разблокирован. Если это не так, необходимо использовать последовательность разблокировки (см. [Раздел 4.5.1: Защита конфигурации FLASH](#)).

Примечание:

Программное обеспечение приложения не должно разблокировать регистр, который уже разблокирован, иначе этот регистр останется заблокированным до следующей перезагрузки системы.

При необходимости прикладное программное обеспечение может обновить задержку программирования и параллелизм программирования, как описано в конце этого раздела.

Последовательность одной записи

Рекомендуемая последовательность однократной записи следующая: 1.

Разблокировать регистр FLASH_CR, как описано в [разделе 4.5.1: Конфигурация FLASH](#).
[защита](#) (только если регистрация еще не разблокирована).

2. Разрешите операции записи, установив бит PG в регистре FLASH_CR.

3. Проверьте защиту целевой области памяти.

4. Запишите одно Flash-слово, соответствующее 32-байтовым данным, начиная с 32-байтового значения, выровненного по ширине ячейки.
адрес.

5. Убедитесь, что значение QW увеличено, и дождитесь его сброса до 0.

Если шаг 4 выполняется инкрементально (например, побайтно), буфер записи может быть заполнен частично. В этом случае прикладное программное обеспечение может принять решение о принудительной записи содержимого буфера записи, используя бит FW в регистре FLASH_CR. В этом конкретном случае незаписанные биты автоматически устанавливаются в 1. Если ни один бит в буфере записи не установлен в 0, бит FW не оказывает никакого эффекта.

Примечание:

Использование операции принудительной записи предотвращает последующее обновление отсутствующих битов значением, отличным от 1, что может привести к необратимой ошибке ECC.

Любой запрос на запись, когда бит PG установлен в 0, отклоняется. В этом случае на шине не генерируется ошибка, но поднимается флаг PGSERR.

Перед попыткой записи обязательно необходимо устранить ошибку последовательности программирования (PGSERR) и ошибку несогласованности (INCERR) (подробнее см. [раздел 4.7: Управление ошибками FLASH](#)).

Корректировка временных ограничений программирования

Ограничения по времени выполнения программы зависят от тактовой частоты встроенной флэш-памяти, что напрямую влияет на производительность. Если временные ограничения слишком жесткие, энергонезависимая память не будет работать корректно, если же они слишком мягкие, скорость программирования будет неоптимальной.

Поэтому пользователю необходимо отрегулировать оптимальную задержку программирования с помощью параметра WRHIGHFREQ в регистре FLASH_ACR. Рекомендуемая задержка программирования в зависимости от тактовой частоты встроенной флэш-памяти указана в [таблице 16 раздела 4.3.8: Операции чтения FLASH](#).

Перед изменением параметра WRHIGHFREQ прикладное программное обеспечение должно убедиться, что никакие операции программирования/стирания не выполняются.

Настройка параллелизма программирования

Параллелизм — это максимальное количество битов, которые могут быть записаны в ноль за один раз во время операции записи. Параллелизм программирования также используется при стирании секторов и банков памяти.

Нет аппаратных ограничений на параллелизм программирования. Пользователь может выбирать различный уровень параллелизма в зависимости от требований приложения: чем ниже уровень параллелизма, тем ниже пиковое потребление энергии во время операции программирования, но тем больше время выполнения.

Параллелизм настраивается с помощью битов PSIZE1/2 в регистре FLASH_CR1/2.

Таблица 17. Параметр параллелизма FLASH.

РАЗМЕР	Параллелизм
00	8 бит (один байт)
01	16 бит
10	32 бита
11	64 бита

Программные ошибки

В случае сбоя программы может быть отправлено сообщение об ошибке, как описано в [разделе 4.7: Управление ошибками FLASH-памяти](#).

Программирование прерываний

Подробности см. в [разделе 4.8: Прерывания FLASH](#).

4.3.10 Операции стирания FLASH-памяти

Обзор операции стирания

Встроенная флэш-память может выполнять операции стирания пользовательских секторов объемом 128 Кбайт.

Примечание:

Программное обеспечение не может стереть данные из системной флэш-памяти.

Операция стирания переводит все энергонезависимые битовые ячейки в высокое состояние, соответствующее исходному состоянию. Она очищает существующие данные и соответствующую коррекцию ошибок (ECC), позволяя выполнить новую операцию записи. Если программное обеспечение считывает слово, которое было стерто, все биты будут считаны в 1 без ошибки ECC.

Операции стирания аналогичны операциям чтения или программирования, за исключением того, что команды помещаются в специальный буфер (очередь стирания глубиной в две команды).

Команды стирания выдаются через интерфейс конфигурации АНВ. Если встроенная флэш-память одновременно получает запрос на запись и запрос на стирание, обе операции принимаются, но операция записи выполняется первой.

Удаление и безопасность

Пользовательский сектор может быть стерт только в том случае, если он не содержит данных, защищенных протоколом PCROP, данных только для безопасной записи или данных, защищенных от записи (подробнее см. [раздел 4.5: Механизмы защиты FLASH](#)). Другими словами, если прикладное программное обеспечение пытается стереть пользовательский сектор, содержащий хотя бы одно защищенное слово Flash, операция стирания сектора прерывается, и в регистре FLASH_SR устанавливается флаг WRPERR, как описано в [разделе 4.7.2: Ошибка защиты от записи \(WRPERR\)](#).



Встроенная флэш-память позволяет прикладному программному обеспечению выполнять стирание данных с последующим автоматическим снятием защиты (PCROP, защищенная область и защита от записи), как описано ниже.

Включение операций стирания

Перед стиранием сектора прикладное программное обеспечение должно убедиться, что FLASH_CR разблокирован. Если это не так, необходимо использовать последовательность разблокировки (см. [раздел 4.5.1: Защита конфигурации FLASH](#)).

Примечание:

Программное обеспечение приложения не должно разблокировать регистр, который уже разблокирован, иначе этот регистр останется заблокированным до следующей перезагрузки системы.

Аналогичные ограничения распространяются и на запросы на удаление данных из банковской карты.

Последовательность стирания сектора флэш-памяти

Для стирания пользовательского сектора размером 128 Кбайт выполните

следующие действия: 1. Проверьте и сбросьте (необязательно) все флаги ошибок, возникшие в результате предыдущих операций программирования/стирания. Подробности см. в [разделе 4.7: Управление ошибками FLASH](#).

2. Разблокируйте регистр FLASH_CR, как описано в [разделе 4.5.1: Конфигурация FLASH](#).

[защита](#) (только если регистрация еще не разблокирована).

3. Установите биты SER и SNB в соответствующих регистрах FLASH_CR. SER обозначает операцию стирания сектора, а SNB содержит номер целевого сектора.

4. Установите бит START в регистре FLASH_CR.

5. Дождитесь сброса бита QW в соответствующем регистре FLASH_SR.

Примечание:

Если одновременно с удалением сектора запрашивается удаление банка данных (установлен бит BER), операция удаления банка данных имеет приоритет над операцией удаления сектора.

Стандартная последовательность стирания флэш-памяти

Для удаления всех банковских секторов, кроме тех, которые содержат только защищенные данные, выполните следующие действия: 1. Проверьте и

снимите (необязательно) все флаги ошибок, возникшие в результате предыдущей операции программирования/удаления. Подробности см. в [разделе 4.7: Управление ошибками FLASH-памяти](#).

2. Разблокируйте регистр FLASH_CR, как описано в [разделе 4.5.1: Защита конфигурации FLASH](#) (только если регистр еще не разблокирован).

3. Установите бит BER в регистре FLASH_CR.

4. Установите бит START в регистре FLASH_CR, чтобы начать операцию стирания банка памяти. Затем дождитесь, пока бит QW в соответствующем регистре FLASH_SR не будет сброшен.

Примечание:

Биты BER и START можно устанавливать одновременно, поэтому шаги 3 и 4 можно объединить.

Если одновременно с удалением банка запрашивается удаление сектора (установлен бит SER), операция удаления банка имеет приоритет над операцией удаления сектора.

Стирание флэш-памяти с автоматической последовательностью снятия защиты.

Для удаления всех банковских секторов, включая те, которые содержат только защищенные данные, без выполнения регрессионного RDP (см. [раздел 4.5.3](#)), выполните следующие действия: 1. Проверьте и

сбросьте (необязательно) все флаги ошибок, возникшие в результате предыдущих операций программирования/удаления. Подробности см. в [разделе 4.7: Управление ошибками FLASH](#).

2. Разблокируйте регистр FLASH_OPTCR, как описано в [разделе 4.5.1: Конфигурация FLASH](#).
[защита](#) (только если регистрация еще не разблокирована).
3. Если существует защищенная область PCROP, установите бит DMEP в регистре FLASH_PRAR_PRG. Кроме того, запрограммируйте адреса конца и начала области PCROP таким образом, чтобы их разница была отрицательной, т.е. $PROT_AREA_END < PROT_AREA_START$.
4. Если существует защищенная область, установите бит DMES в регистре FLASH_SCAR_PRG. Кроме того, запрограммируйте конечный и начальный адреса защищенной области таким образом, чтобы их разница была отрицательной, т.е. $SEC_AREA_END < SEC_AREA_START$.
5. Установите все биты WRPSn1/2 в FLASH_WPSN_PRG в 1, чтобы отключить запись в секторы.
защита.
6. Разблокируйте регистр FLASH_CR только в том случае, если он еще не разблокирован.
7. Установите бит BER в регистре FLASH_CR.
8. Установите бит START в регистре FLASH_CR, чтобы начать операцию стирания банка с удалением защиты.
Затем дождитесь, пока бит QW в соответствующем регистре FLASH_SR не будет сброшен. В этот момент операция стирания банка удалит весь банк, включая сектора, содержащие данные, защищенные PCROP и/или данные только для безопасного доступа, и автоматически выполнит изменение бита опции, так что все виды защиты будут отключены.

Примечание:

Биты BER и START можно установить одновременно, поэтому шаги 8 и 9 можно объединить.

Обратите внимание на следующие предупреждения относительно описанной выше

последовательности: • Изменять только указанные выше байты параметров не требуется. • При

возникновении описанного выше события выполняется простое стирание банка памяти, изменение байтов параметров не производится.

Выполнено, и ошибка изменения параметров не отображается.

4.3.11 Защита от ошибок флэш-памяти

Коды коррекции ошибок (ECC)

Встроенная флэш-память поддерживает механизм коррекции ошибок (ECC). Он основан на алгоритме SECDED и предназначен для исправления одиночных ошибок и обнаружения двойных ошибок.

Этот механизм использует 10 бит ECC на каждое 256-битное слово флэш-памяти и применяется как к пользовательской, так и к системной флэш-памяти.

Более конкретно, во время каждой операции чтения из 256-битного слова Flash-памяти встроенная Flash-память также извлекает 10-битную информацию о коррекции ошибок (ECC), вычисляет ECC слова Flash-памяти и сравнивает результат с эталонным значением. Если они не совпадают, генерируется соответствующая ошибка ECC, как описано в [разделе 4.7.7: Ошибка кода коррекции ошибок \(SNECCERR/DBECCERR\)](#).

В ходе каждой операции программы каждому 256-битному слову данных во флэш-памяти присваивается 10-битный код ECC, а полученная информация в виде 266-битного слова во флэш-памяти записывается в энергонезависимую память.

Коды циклической избыточности (CRC)

Встроенная флэш-память содержит аппаратный модуль циклической избыточности (CRC). Этот модуль проверяет целостность содержимого заданной области пользовательской флэш-памяти (см. [рис. 6: Подробная архитектура FLASH](#)).

Область, обрабатываемая модулем CRC, может определяться либо секторами, либо начальными/конечными адресами. Она также может быть определена как весь банк (только область пользовательской флэш-памяти).

При включении аппаратный модуль CRC выполняет многократное чтение блоками по 4, 16, 64 или 256 последовательных слов Flash-памяти (т.е. блоками по 128, 512, 2048 или 8192 байта). Эти последовательные операции чтения помещаются модулем CRC в очередь необходимых команд чтения вместе с другими запросами на чтение AXI, что позволяет избежать отклонения команд чтения AXI.

Для вычисления CRC используется полином CRC-32 (Ethernet) 0x4C11DB7:

$$X^{32} + X^{26} + X^{23} + X^{22} + X^{16} + X^{12} + X^{11} + X^{10} + X^8 + X^7 + X^5 + X^4 + X^2 + X + 1$$

Операция CRC выполняется одновременно с изменением байта опции, поскольку для обеих операций используется одно и то же оборудование. Чтобы избежать искажения результатов вычисления CRC, приложение должно завершить изменение байта опции (прочитав результат изменения) перед выполнением операции CRC, и наоборот.

Рекомендуемая последовательность действий для настройки операции CRC следующая: 1.

Разблокируйте регистр FLASH_CR, если он еще не разблокирован.

2. Включите функцию CRC, установив бит CRC_EN в FLASH_CR.

3. Укажите желаемый размер данных в поле CRC_BURST модуля FLASH_CRCCR.

4. Определите область Flash-памяти пользователя, для которой необходимо вычислить контрольную сумму CRC. Есть два решения: возможный:

– Задайте начальный и конечный адреса области, запрограммировав FLASH_CRCSADDR и FLASH_CRCEADDR, соответственно,

– или выберите целевые сектора, установив бит CRC_BY_SECT в
Запишите в регистр FLASH_CRCCR и последовательно запрограммируйте номера целевых секторов в поле CRC_SECT регистра FLASH_CRCCR. Устанавливайте бит ADD_SECT после каждого программирования CRC_SECT.

5. Для начала операции CRC установите бит START_CRC.

6. Дождитесь сброса флага CRC_BUSY в регистре FLASH_SR.

7. Получите результат CRC из регистра FLASH_CRCDATAR.

Контрольную сумму CRC можно вычислить для всего банка, установив бит ALL_BANK в регистре FLASH_CRCCR.

Примечание:

Приложение должно избегать выполнения проверки CRC в области Flash-памяти, предназначенной только для защищенных пользовательских устройств (PCROP), поскольку это может изменить ожидаемое значение CRC. Для обнаружения таких случаев можно использовать специальный флаг ошибки, определенный в [разделе 4.7.10: ошибка чтения CRC \(CRCRDERR\)](#).

При вычислении CRC не генерируются стандартные флаги ошибок чтения, такие как RDSERR, RDPERR и DBECCERR. Генерируется только CRCRDERR.

4.3.12 Сброс FLASH и тактовые частоты

Сброс управления

Встроенную флэш-память можно сбросить с помощью сброса домена D1 (d1_rst), управляемого сигналом сброса и тактирования (RCC). Основные последствия этого сброса следующие:

- Все регистры, за исключением регистров байтов опций, обнуляются, включая задержки чтения и записи.
- Большинство регистров управления автоматически защищены от операций записи.
Для снятия защиты необходимо использовать новые последовательности разблокировки, как описано в [разделе 4.5.1: Защита конфигурации FLASH](#).

Встроенную флэш-память можно сбросить с помощью сброса при включении питания (po_rst), управляемого сигналом сброса и тактового сигнала (RCC). Когда сигнал сброса падает, все регистры байтов опций сбрасываются. Когда сигнал сброса поднимается, загружаются байты опций, потенциально применяя новые функции. Во время этой последовательности загрузки устройство остается в состоянии сброса, и встроенная флэш-память недоступна.

Сигнал сброса может оказать критическое воздействие на встроенную флэш-память: • Содержимое

флэш-памяти не гарантируется, если сброс устройства происходит во время операции записи или стирания во флэш-памяти.

- Если во время модификации байта параметров происходит сброс, сохраняются старые значения байта параметров. В этом случае для программирования новых значений требуется новая последовательность модификации байта параметров.

управление временем

Встроенная флэш-память использует системные часы микроконтроллера (sys_ck), в данном случае — часы интерфейса AXI.

В зависимости от тактовой частоты устройства и внутреннего напряжения питания, обычно необходимо задать определенные параметры задержки чтения и записи в регистре управления доступом к флэш-памяти (FLASH_ACR), как описано в [разделе 4.3.8: Операции чтения из FLASH](#) и [разделе 4.3.9: Операции программирования из FLASH](#).

4.4 Байты опций FLASH

4.4.1 О параметрах байтов

Встроенная флэш-память содержит набор энергонезависимых байтов параметров. Они загружаются при включении питания и могут быть считаны и изменены только через регистры конфигурации.

Эти байты параметров настраиваются конечным пользователем в зависимости от требований приложения. Некоторые байты параметров могли быть инициализированы компанией STMicroelectronics на этапе производства.

В этом разделе представлены следующие документы:

- Когда загружаются байты опций • Как
прикладное программное обеспечение может их изменять
- Каков подробный список байтов опций, включая их значения по умолчанию (т.е. до изменения первого байта опции).

4.4.2 Загрузка байтов параметров

Существует несколько способов загрузки байтов опций во встроенную флэш-память: 1. Пробуждение при включении питания. При первом

включении устройства встроенная флэш-память автоматически загружает все байты опций. Во время последовательности загрузки байтов опций устройство остается в состоянии сброса, и доступ к встроенной флэш-памяти невозможен.

2. Выход из режима ожидания системы.

Когда домен питания D1, содержащий встроенную флэш-память, переключается из режима DStandby в режим DRUN, встроенная флэш-память ведет себя так же, как и при включении питания.

3. Внеплановая перезагрузка байтов опций приложением.

Когда пользовательское приложение успешно изменяет содержимое байтов параметров через регистры встроенной флэш-памяти, энергонезависимые байты параметров программируются, и встроенная флэш-память автоматически перезагружает все байты параметров для обновления регистров параметров.

Примечание:

Последовательность чтения байтов опции улучшена благодаря специальному коду коррекции ошибок.

В случае возникновения проблем с безопасностью байты параметров могут быть загружены значениями по умолчанию (см. [раздел 4.4.3: Изменение байтов параметров](#)).

4.4.3 Изменение байта опции

Изменение байтов параметров пользователя

Операция изменения байта пользовательских параметров может использоваться для изменения параметров конфигурации и защиты, сохраненных в энергонезависимой области байтов параметров.

Встроенная флэш-память содержит два набора регистров байтов опций: • Первый набор регистров содержит текущие значения байтов опций. Их имена имеют расширение _CUR. Все регистры «_CUR» доступны только для чтения. Их значения автоматически загружаются из энергонезависимой памяти после перезагрузки при включении питания, выхода из режима ожидания системы или после операции изменения байта опции. • Второй набор регистров позволяет изменять байты опций. Их имена

Содержат расширение _PRG. Доступ ко всем регистрам «_PRG» возможен в режиме чтения/записи.

Если бит OPTLOCK в регистре FLASH_OPTCR установлен, изменение регистров _PRG невозможно.

Когда бит OPTSTART установлен в 1, встроенная флэш-память проверяет, нужно ли запрограммировать хотя бы один байт параметров, сравнивая текущие значения (_CUR) с новыми (_PRG). Если это так и все остальные условия выполнены (см. [Изменение байтов параметров безопасности](#)), встроенная флэш-память запускает модификацию байта параметров в своей энергонезависимой памяти и обновляет регистры байтов параметров с расширением _CUR.

Если одно из условий, описанных в разделе «[Изменение байтов параметров безопасности](#)», не соблюдено, встроенная флэш-память устанавливает флаг OPTCHANGEERR в регистре FLASH_OPTSR_CUR в значение 1 и прерывает операцию изменения байтов параметров. В этом случае регистры _PRG не перезаписываются текущим значением параметра. Пользовательское приложение может проверить, что было не так в его конфигурации.

Разблокировка модификации байта опции

После сброса бит OPTLOCK устанавливается в 1, и регистр FLASH_OPTCR блокируется. В результате прикладное программное обеспечение должно разблокировать регистр конфигурации опций, прежде чем пытаться изменить байты опций. Последовательность разблокировки FLASH_OPTCR описана в [разделе 4.5.1: Защита конфигурации FLASH](#).

Последовательность модификации байтов параметров

Для изменения байтов параметров пользователя выполните следующие

действия: 1. Разблокируйте регистр FLASH_OPTCR, как описано в [разделе 4.5.1: Конфигурация FLASH](#). защита, если только регистр еще не разблокирован.

2. Запишите желаемые новые значения байтов параметров в соответствующие регистры параметров (FLASH_XXX_PRG).

3. Установите бит OPTSTART (option byte start change) в регистре FLASH_OPTCR в значение 1.

4. Дождитесь, пока бит OPT_BUSY не будет сброшен.

Примечание:

Если во время модификации байта опции происходит перезагрузка или отключение питания, исходное значение байта опции сохраняется. Для программирования нового значения требуется новая последовательность модификации байта опции.

Изменение байтов параметров безопасности

Помимо бита OPTLOCK, существует второй уровень защиты для полей байтов опций, имеющих важное значение для безопасности. Для их обновления необходимо соблюдать определенные

правила: • Защита от считывания (RDP)

Подробное описание битов параметров RDP приведено в [разделе 4.5.3](#). Для изменения этих битов параметров необходимо соблюдать следующие правила: – Если RDP

установлен на уровень 2, изменения не допускаются. В результате, если пользователь

Приложение пытается понизить уровень RDP, возникает ошибка изменения байта опции (бит OPTCHANGEERR в регистре FLASH_OPTSR_CUR), и все запрограммированные изменения игнорируются.

– Если для протокола RDP установлен уровень 1, изменение уровня на 2 всегда разрешено.

При необходимости возврата к уровню 0 может возникнуть ошибка изменения байта параметра, если не были соблюдены некоторые из рекомендаций, приведенных в этой главе.

– Если для RDP установлен уровень 0, переключение на уровень 1 или 2 возможно без любых ограничений.

• Защита от записи в сектор (WRPSn)

Эти байты параметров управляют защитой от записи в секторы регистров FLASH_WPSN_CUR1/2R. Их можно изменять без каких-либо ограничений, если уровень защиты RDP отличается от уровня 2.

• Размер области PCROP (PROT_AREA_START и PROT_AREA_END)

Эти байты параметров задают размер областей PCROP в регистрах FLASH_PRAR_CUR. Ядро Arm® Cortex®-M7 может увеличивать их без каких-либо ограничений.

Для удаления или уменьшения площади PCROP необходимо провести регрессию уровня RDP с 1 по 0 (см. [раздел 4.5.3](#)) или полное удаление банка данных с снятием защиты (см. [раздел 4.3.10](#)).

Запрос должен быть сделан одновременно. Параметр DMEP должен быть установлен в значение 1 либо в FLASH_PRAR_CUR, либо в FLASH_PRAR_PRG, в противном случае будет вызвана ошибка изменения бита опции.

- ДМЭП

Если этот бит установлен, содержимое соответствующей области PCROP стирается во время регрессии уровня RDP с 1 на 0 (см. [раздел 4.5.3](#)) или стирания банка с удалением защиты (см. [раздел 4.3.10](#)). В противном случае оно сохраняется.

Нет никаких ограничений на установку бита DMEP. Сброс бита DMEP с 1 на 0 возможен только в том случае, если одновременно запрашивается регрессия уровня RDP с 1 на 0 или стирание банка данных с удалением защиты. • Безопасный режим доступа

- (SECURITY)

Бит опции SECURITY активирует режим безопасного доступа, описанный в [разделе 4.5.5](#). Этот бит опции может быть свободно установлен прикладным программным обеспечением, если такой режим активирован на устройстве. Если хотя бы одна область PCROP или область только с защитой определена как ненулевая, единственный способ деактивировать бит опции безопасности (с 1 на 0) — это выполнить регрессию RDP уровня 1 на 0, когда DMEP установлен в 1 в регистрах FLASH_PRAR_CUR или FLASH_PRAR_PRG, а DMES установлен в 1 в регистрах FLASH_SCAR_CUR или FLASH_SCAR_PRG.

Если в данный момент не определены ни действующая защищенная область, ни действующая область PCROP, бит параметра SECURITY можно свободно сбросить.

Примечание:

Рекомендуется установить значения SEC_AREA_START > SEC_AREA_END и PROT_AREA_START > PROT_AREA_END при деактивации бита опции SECURITY во время регрессионного анализа RDP уровня 1 к 0. • Размер области только для защищенного доступа (SEC_AREA_START и

- SEC_AREA_END)

Эти байты параметров задают размер областей, предназначенных только для безопасной обработки, в регистрах FLASH_SCAR_CUR. Их можно изменять без каких-либо ограничений как защищенным приложением пользователя, так и защищенной библиотекой ST, работающей на устройстве. Для незащищенных приложений пользователя размер области, предназначенной только для безопасной обработки, можно удалить, выполнив стирание банка с удалением защиты (см. [раздел 4.3.10](#)) или регрессию уровня RDP с 1 на 0, если DMES установлен в 1 в регистрах FLASH_SCAR_CUR или FLASH_SCAR_PRG (в противном случае будет выдана ошибка изменения

- байта параметра). • DMES

Если этот бит установлен, содержимое соответствующей защищенной области удаляется во время регрессии RDP уровня 1 до 0 или удаления банковских данных с снятием защиты; в противном случае оно сохраняется.

Биты DMES можно устанавливать без каких-либо ограничений. Сброс бита DMES с 1 на 0 возможен только в том случае, если одновременно запрашивается регрессия уровня RDP с 1 на 0 или стирание банка данных с удалением защиты.

- Безопасный размер DTCM (ST_RAM_SIZE)

Эти биты определяют размер защищенного DTCM, и эта опция доступна только при установке бита опции SECURITY. Изменить её можно только при работе процессора с защищенной библиотекой ST.

4.4.4 Обзор байтов параметров

В таблице 18 перечислены все байты пользовательских параметров, управляемые через встроенную флэш-память. регистры, а также их значения по умолчанию до изменения первого байта параметра (фабрика значений по умолчанию). ценить).

Таблица 18. Организация байтов параметров

Регистрация	Битфилд																					
FLASH_OPTSR_x[31:16]	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16						
	Рез.	OPTCHANGEERR		IO_HSLV		Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	БЕЗОПАСНОСТЬ	ST_RAM_SIZE		IWDG_FZ_SDBY	IWDG_FZ_STOP	Рез.	
Значение фабрики по умолчанию	0001						0	1	1	1	1	1	1	00			1	1	1	1	0	
FLASH_OPTSR_x[15:0]	15	14	13	12	11	10	9	8	7	6	5	4	3	2						1	0	
	PДП[7:0]										NRST_STOP_D1		Рез.	IWDG1_SW	БОР_ЛИБ		Рез.	Рез.				
Значение фабрики по умолчанию	1	0	1			0	1	0			101			1	1	1	0	0	0			
FLASH_OPTSR2_x[15:0]	15	14	13	12	11	10	9	8	7	6	5	4	3	2						1	0	
	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	TCM_AXI_SHARED				
Значение фабрики по умолчанию	—																					
FLASH_BOOT_x[31:16]	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16						
	BOOT_CM_ADD1[15:0]																					
Значение фабрики по умолчанию	0x1FF0																					
FLASH_BOOT_x[15:0]	15	14	13	12	11	10	9	8	7	6	5	4	3	2						1	0	
	BOOT_CM_ADD0[15:0]																					
Значение фабрики по умолчанию	0x0800																					
FLASH_PRAR_x[31:16]	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16						
	Рез.	Рез.	Рез.	Рез.	PROT_AREA_END																	

Таблица 18. Организация байтов опций (продолжение)

Регистрация	Битфилд																							
Значение фабрики по умолчанию	0	0	0	0																				
FLASH_PRAR_x[15:0]	15	14	13	12	11	10	9	8	7	6	5	4	3	2									1	0
	Рез.		Рез.		Рез.		Рез.		PROT_AREA_START															
Значение фабрики по умолчанию	0	0	0	0																				
FLASH_SCAR_x[31:16]	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16								
	Рез.		Рез.		Рез.		Рез.		SEC_AREA_END															
Значение фабрики по умолчанию	1	0	0	0																				
FLASH_SCAR_x[15:0]	15	14	13	12	11	10	9	8	7	6	5	4	3	2									1	0
	Рез.		Рез.		Рез.		Рез.		SEC_AREA_START															
Значение фабрики по умолчанию	0	0	0	0																				
FLASH_WPSN_x[31:16]	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16								
	Рез.		Рез.		Рез.		Рез.		Рез.		Рез.		Рез.		Рез.		Рез.		Рез.		Рез.		Рез.	
Значение фабрики по умолчанию	—																							
FLASH_WPSN_x[15:0]	15	14	13	12	11	10	9	8	7	6	5	4	3	2									1	0
	Рез.		Рез.		Рез.		Рез.		Рез.		Рез.		Рез.		Рез.		WRPSn[7:0]							
Значение фабрики по умолчанию	0	0	0	0	0	0	0	0	1								1		1		1		1	

4.4.5 Описание байтов пользовательских и системных параметров

Ниже приведён список байтов параметров общего назначения, которые могут использоваться приложением:

- Надзорное управление
 - IWDG_FZ_STOP: независимый счетчик сторожевого таймера (IWDG1) активен в режиме остановки, если 1 (остановить отсчет или заморозить, если 0)
 - IWDG_FZ_SDBY: независимый счетчик сторожевого таймера (IWDG1) активен в режиме ожидания режим, если 1 (остановить отсчет или заморозить, если 0)
 - IWDG1_SW: выбор управления сторожевым таймером IWDG1 (аппаратный (0) или программный (1))

Примечание: Если функция «выбора управления» аппаратного сторожевого таймера включена (установлена на 0), то сторожевой таймер работает. автоматически включается при включении питания, что приводит к сбросу, если не активирован ключ сторожевого таймера. Регистр заполняется или счетчик перезагружается до достижения конца отсчета.

В зависимости от конфигурации параметров IWDG_STOP и IWDG_STBY, IWDG может Продолжать отсчет (1) или нет (0), когда устройство находится в режиме остановки или ожидания соответственно.

Если IWDG продолжает работать в режиме остановки или ожидания, он может вывести устройство из этих режимов.

- Сброс управления

- BOR: Параметр уровня пониженного напряжения, указывающий пороговое значение уровня электроснабжения, которое активирует/снимает сброс.
- NRST_STDBY_D1: генерирует сигнал сброса, когда домен D1 переходит в режим DStandby.
Активность низкая.
- NRST_STOP_D1: генерирует сброс, когда домен D1 переходит в режим DStop.
активный низкий.

Примечание:

При успешном выполнении последовательности входа в режим ожидания (соответственно, остановки) устройство перезагружается вместо перехода в режим ожидания (соответственно, остановки), если NRST_STDBY (соответственно, NRST_STOP) сброшен до 0. • Параметры устройства –

IO_HSLV: оптимизация

скорости ввода-вывода при низком напряжении, если установлено значение 1.

При поставке устройства компанией STMicroelectronics в байтах общего назначения программируются следующие значения: • Управление сторожевым таймером

- IWDG1 активен в режимах ожидания и остановки (значение байта опции = 0x1)
- IWDG1 не включается автоматически при включении питания (значение байта опции = 0x1)

- Сброс управления:

- BOR: параметр уровня пониженного напряжения (уровень сброса) равен пороговому значению сброса пониженного напряжения 0
(значение байта параметра = 0x0)
- Сброс не выполняется, когда домен D1 переходит в режим энергосбережения DStandby или DStop (значение байта опции = 0x1).

- Устройство работает во всем диапазоне напряжений с отключенной оптимизацией скорости ввода-вывода при низком напряжении (IO_HSLV=0)

Подробности см. в [разделе 4.9: Регистры FLASH](#).

4.4.6 Описание параметров защиты данных в байтах

Ниже приведён список байтов параметров, которые можно использовать для повышения уровня защиты данных:

- RDP[7:0]: Уровень защиты считывания (подробности см. [в разделе 4.5.3 на странице 179](#)).
- WRPSn: защита от записи в сектор (подробности см. [в разделе 4.5.2 на странице 178](#)).
- PROT_AREAx: защита от чтения проприетарного кода (см. [раздел 4.5.4 на странице 183](#)).
(подробнее)
 - PROT_AREA_START (соответственно PROT_AREA_END) содержит первый (соответственно последний) 256-байтовый блок зоны PCROP.
 - DMER: при значении 1 область PCROP удаляется во время регрессии уровня защиты RDP (изменение уровня с 1 на 0) или удаления банка данных с снятием защиты.
 - SEC_AREAx: определение зон только для безопасного доступа (см. [раздел 4.5.5 на странице 184](#)).
(подробности см. [здесь](#)).
 - SEC_AREA_START (соответственно SEC_AREA_END) содержит первый (соответственно последний) 256-байтовый блок зоны только для защищенного доступа. – DMES: если установлено значение 1, зона только для защищенного доступа удаляется при регрессии уровня защиты RDP (изменение с уровня 1 на 0) или при удалении банка данных с снятием защиты.
- БЕЗОПАСНОСТЬ: эта энергонезависимая опция может использоваться приложением для управления безопасностью. режим доступа, как описано в [разделе 4.5.5](#).
- ST_RAM_SIZE: этот энергонезависимый параметр определяет объем оперативной памяти DTCM, который могут использовать корневые защищенные службы (RSS) во время выполнения, когда установлен бит SECURITY. Оперативная память DTCM всегда полностью доступна для приложения независимо от конфигурации байтов параметров.

При поставке устройства компанией STMicroelectronics в байтах параметров защиты данных запрограммированы следующие значения:

• Уровень RDP 0
(значение байта параметра = 0xAA) • Операции стирания

флэш-памяти не влияют на области данных, доступные только в защищенном режиме и в режиме PCROP, когда включено приложением (DMES=DMER=0)

- Защита PCROP и зон только с защищенным доступом отключена (начальные адреса выше конечных).
адреса) •

Защита от записи отключена (все биты байтов параметров установлены в

1) • Безопасный режим доступа отключен (значение байта параметра SECURITY = 0) • RSS

может использовать всю оперативную память DTCM для выполнения своих служб (ST_RAM_SIZE = 11)

Подробности см. в [разделе 4.9: Регистры FLASH](#) .

4.4.7 Описание байтов параметров адреса загрузки

Ниже приведён список байтов параметров, которые можно использовать для настройки соответствующего адреса загрузки для вашего

приложения: • BOOT_CM_ADD0/1: старший бит адреса загрузки Arm® Cortex®-M7, когда вывод BOOT находится в низком (или высоком) состоянии.

При поставке устройства компанией STMicroelectronics в байтах параметров адреса загрузки запрограммированы следующие значения:

• Адрес загрузки

Arm® Cortex®-M7 (старший бит): 0x0800 (низкий уровень контакта BOOT для пользовательской флэш-памяти) и 0x1FF0

(высокий уровень контакта BOOT для системной флэш-памяти)

Подробности см. в [разделе 4.9: Регистры FLASH](#) .

4.5 механизмы защиты от флэш-памяти

Поскольку в флэш-памяти может храниться конфиденциальная информация, важно защитить её от нежелательных операций, таких как чтение секретных областей, незаконное программирование защищённой области или незаконное стирание данных из флэш-памяти.

Встроенная флэш-память реализует следующие механизмы защиты, которые могут использоваться приложениями конечных пользователей для управления безопасностью встроенного энергонезависимого хранилища:

- Защита конфигурации • Глобальная защита считывания устройства (RDP) • Защита от записи
- Защита от считывания проприетарного кода (PCROP) •

Защищенные области режима доступа

В этом разделе дано подробное описание всех этих механизмов безопасности.

4.5.1 Защита конфигурации FLASH

Встроенная флэш-память использует аппаратные механизмы для защиты следующих ресурсов от нежелательных или случайных изменений (например, программных

- ошибок): • Изменение байтов параметров • Операции записи
- Команды удаления

- Маскирование прерываний

В частности, после сброса операции записи во встроенные регистры управления флэш-памятью (FLASH_CR и FLASH_OPTCR) запрещены.

Для разблокировки регистра FLASH_CR необходимо выполнить следующую последовательность

действий: 1. Запрограммировать KEY1 в регистр ключей FLASH_KEYR, равный 0x45670123.

2. Запрограммируйте KEY2 в регистр ключей FLASH_KEYR, равный 0xCDEF89AB.

3. Бит LOCK теперь сброшен, и FLASH_CR разблокирован.

Для разблокировки регистра FLASH_OPTCR необходимо выполнить следующую последовательность

действий: 1. Запрограммировать OPTKEY1 в регистр ключа опции FLASH_OPTKEYR на значение 0x08192A3B.

2. Запрограммируйте OPTKEY2 в регистр ключа опции FLASH_OPTKEYR по адресу 0x4C5D6E7F.

3. Бит OPTLOCK теперь сброшен, и регистр FLASH_OPTCR разблокирован.

Любая неправильная последовательность блокирует соответствующий регистр/бит до следующего сброса системы и приводит к ошибке шины.

Регистр FLASH_CR (соответственно FLASH_OPTCR) можно снова заблокировать программным способом, установив бит LOCK в регистре FLASH_CR (соответственно бит OPTLOCK в регистре FLASH_OPTCR).

Кроме того, регистр FLASH_CR остается заблокированным, и при выполнении следующих операций генерируется ошибка шины: •

программирование значения третьего ключа.

- Запись в регистр, отличный от FLASH_KEYR, до полной разблокировки FLASH_CR (ключ KEY1 запрограммирован, но ключ KEY2 еще не запрограммирован); запись менее 32 бит в ключ KEY1 или KEY2.

Аналогичным образом регистр FLASH_OPTCR остается заблокированным, и при этом генерируется ошибка шины. Выполняются следующие операции:

- программирование третьего ключевого значения
- Запись в другой регистр до полной разблокировки FLASH_OPTCR.
(Ключ OPTKEY1 запрограммирован, но ключ OPTKEY2 еще не запрограммирован)
- Запись менее 32 бит в OPTKEY1 или OPTKEY2.

Информация о защите регистров конфигурации встроенной флэш-памяти представлена в [таблице 19](#).

Таблица 19. Сводка по защите регистров интерфейса флэш-памяти.

Имя регистратора	Разблокировка регистра	Защищенный актив
FLASH_ACR	Н/Д	-
FLASH_KEYR	Н/Д	-
FLASH_OPTKEYR	Н/Д	-
FLASH_CR	FLASH_KEYR	Операции записи Команды удаления Источники маскирования генерации прерываний
FLASH_SR	Н/Д	-
FLASH_CCR	Н/Д	-
FLASH_OPTCR	FLASH_OPTKEYR	Изменение байтов параметров Массовое удаление
FLASH_OPTSR_PRG FLASH_OPTSR2_PRG	FLASH_OPTCR	Изменение байтов параметров
FLASH_OPTCCR	Н/Д	-
FLASH_PRAR_PRG	FLASH_OPTCR — байты	опций (PCROP)
FLASH_SCAR_PRG	FLASH_OPTCR — байты	опции (безопасность)
FLASH_WPSN_PRG	FLASH_OPTCR — байты	опций (защита от записи)
FLASH_BOOT_PRG	FLASH_OPTCR — байты	опций (загрузка)
FLASH_CRCCR	Н/Д	-
FLASH_CRCSADDR		-
FLASH_CRCEADDR		-
FLASH_CRCDATAR		-
FLASH_ECC_FAR	Н/Д	-

4.5.2 Защита от записи

Цель защиты от записи встроенной флэш-памяти — защитить встроенную флэш-память. защита памяти от нежелательных изменений энергонезависимого кода и/или данных.

Любой сектор флэш-памяти объемом 128 Кбайт может быть независимо защищен от записи или не защищен. Сброс/установка соответствующего бита WRPSn в регистре FLASH_WPSN_PRG.

Защищенный от записи сектор нельзя ни стереть, ни запрограммировать. В результате банк данных может стереть данные. Невозможно выполнить операцию, если один из секторов защищен от записи, за исключением случаев автоматического стирания банка данных.

Выполняется снятие защиты или регрессия уровня RDP с 1 по 0 (подробнее см. [раздел: Стирание флэш-памяти с автоматической последовательностью снятия защиты](#)).

Биты пользовательского параметра защиты от записи во встроенную флэш-память можно изменять без каких-либо ограничений, если уровень RDP установлен на уровень 0 или уровень 1. При установке уровня 2 битовое поле защиты от записи в байтах параметров больше нельзя изменить.

Примечание: Области PCROP, или зоны, предназначенные только для безопасного доступа, защищены от записи и стирания.

Ошибки защиты от записи описаны в [разделе 4.7: Управление ошибками FLASH-памяти](#).

4.5.3 Защита считывания (RDP)

Защита от считывания данных из встроенной флэш-памяти является глобальной, поскольку распространяется не только на саму флэш-память, но и на другие защищенные области. Это достигается с помощью специальных сигналов безопасности.

В этом разделе определены следующие защищенные области : • Резервная

SRAM • Резервные регистры

RTC • Зашифрованные области,

защищенные механизмом дешифрования на лету (OTFDEC)

Уровень глобальной защиты считывания устанавливается путем записи значений, указанных в [таблице 20](#) , в байт опции защиты считывания (RDP) (см. [раздел 4.4.3: Изменение байта опции](#)).

Таблица 20. Значение RDP в зависимости от уровня защиты считывания.

Значение байта параметра RDP	Глобальный уровень защиты считывания
0xAA	Уровень 0
0xCC	Уровень 2
Любое другое значение	Уровень 1(1)

1. Уровень защиты по умолчанию при удалении байта параметров RDP.

Определения глобального уровня защиты RDP

Уровень RDP 0 (без защиты)

При установке глобального уровня защиты от чтения 0 разрешены все операции чтения/программирования/стирания из/в пользовательскую флэш-память (если не установлены другие уровни защиты). Это справедливо независимо от конфигурации загрузки (загрузка из пользовательской или системной флэш-памяти, загрузка из ОЗУ) и от того, подключен ли отладчик к устройству или нет. Доступ к другим защищенным областям также разрешен.

RDP Уровень 1 (защита содержимого флэш-памяти)

При установке глобального уровня защиты от чтения 1 применяются следующие свойства: • Содержимое

встроенной флэш-памяти защищено от отладчика и потенциальных угроз.

В ОЗУ хранится вредоносный код. Следовательно, как только подключается или был подключен отладчик, или как настраивается загрузка во встроенную ОЗУ (вторжение), встроенная флэш-память блокирует любой доступ к ней.

• Если вторжение не обнаружено (нет загрузки в ОЗУ, нет загрузки в системную флэш-память и отладчик не подключен), все операции чтения/программирования/стирания из/в пользовательскую флэш-память выполняются.



Доступ к памяти разрешен (если не установлены другие средства защиты). Доступ к другим защищенным ресурсам запрещен. Регионы также разрешены.

- При обнаружении вторжения доступ к пользовательской флэш-памяти будет закрыт.
Выполнено. Ошибка шины генерируется при запросе на чтение флэш-памяти.
память. Кроме того, доступ к другим защищенным областям (чтение или запись) запрещен.
выполненный.
- При выполнении регрессионного анализа на уровне RDP, то есть при программировании защиты RDP для
На уровне 0 пользовательская флэш-память и другие защищенные области подвергаются массовому стиранию, поскольку описано в разделе «Переходы защиты RDP».
- При загрузке с незащищенного загрузчика STMicroelectronics отображается только идентификационный номер.
Доступны следующие сервисы (GET_ID_COMMAND, GET_VER_COMMAND и
GET_CMD_COMMAND).

RDP Уровень 2 (защита устройства и предотвращение вторжений)

При установке глобального уровня защиты от чтения 2 применяются следующие правила:

- Все функции отладки отключены.
- Как и на уровне 0, разрешены все операции чтения/записи/стирания из/в пользовательскую флэш-память.
поскольку отладчик и загрузка из оперативной памяти и системной флэш-памяти отключены.
Доступ в другие охраняемые зоны также разрешен.
- Загрузка из оперативной памяти больше не разрешена.
- Биты пользовательских параметров, описанные в [разделе 4.4](#), больше не могут быть изменены.

Внимание: Защита от чтения из памяти уровня 2 — необратимая операция. При активации уровня 2 происходит следующее:

Уровень защиты нельзя вернуть к уровню 0 или уровню 1.

Примечание:

При активации уровня 2 порт JTAG отключается навсегда (действуя как предохранитель JTAG).
В результате компания STMicroelectronics не может провести анализ дефектных деталей.
для которого установлен уровень защиты 2.

Если во время работы отладчика установлен глобальный уровень защиты от чтения 2, выполните перезагрузку при включении питания.
подключены.

Вышеуказанная глобальная защита RDP представлена в [таблице 21](#).

Таблица 21. Защита против уровня RDP (1)

Битинок область	Входные данные		Эффекты				Комментарий
	РДП	Отладчик подключенный	Пользователь Вспышка память доступ(2)	Система Вспышка память доступ (3)	Другой защищенный регионы	Вариант Байты доступ	
Пользователь Вспышка память	Уровень 0	Да(4)/Нет R/W/E		P	P/B	P/B	-
	Уровень 1	Да(3)	незаконно доступ(5)	P	Нет доступа к ч/ч		
	Уровень 1	Нет	P/3/B	P	P/B	P/B	
	Уровень 2	Нет	P/B/ E	P	P/B	P	

Таблица 21. Защита против уровня RDP (1) (продолжение)


Битинок область	Входные данные		Эффекты				Комментарий
	РДП	Отладчик подключенный	Пользователь Вспышка память доступ(2)	Система Вспышка память доступ (3)	Другой защищенный регионы	Вариант Байты доступ	
ОЗУ или Система Вспышка память	Уровень 0	Да(3)/Нет R/W/E		Р	Р/В	Ч/В -	
	Уровень 1	Да(3)/Нет	незаконно доступ(5)	Р	Нет доступа к ч/ч		При выборе этой опции будет выбран только базовый ST. Загрузчик запущен
	Уровень 2	Нет	Непригодный				Загрузка из оперативной памяти или системы ST невозможна. Флэш-память в режиме RDP уровня 2

1. R = чтение, W = запись, E = стирание.
2. Применяются протоколы PCROP (см. [раздел 4.5.4](#)) и контроль доступа только с обеспечением безопасности (см. [раздел 4.5.5](#)).
3. Доступ к данным для чтения из защищенной загрузочной зоны и защищенных библиотек, хранящихся во флэш-памяти системы, возможен только из кода STMicroelectronics.
4. Интерфейс JTAG отключен во время выполнения защищенных библиотек.
5. Ошибка защиты от чтения (RDPERR) с ошибкой шины при операциях чтения, ошибка защиты от записи (WRPERR) при записи/стирании операции.

Переходы защиты RDP

На [рисунке 12](#) показано, как переключиться с одного уровня RDP на другой. Переход проходит успешно, после успешной записи байтов параметров, включая RDP (подробности см. в [разделе 4.4.3](#)).
Как изменить количество байтов в опции?

Рисунок 12. Схема перехода защиты RDP.



В таблице 22 подробно описаны переходы RDP и их влияние на продукт.

Таблица 22. Переход RDP и его последствия.

переход на RDP		обновление параметров RDP	Влияние на устройство		
Уровень перед изменять	Уровень после изменять		Отладчик отключить	Байты параметров изменять	Массовое удаление
L0	L1	не 0xAA и не 0xCC	Нет	Допустимый	Нет
	L2	0xCC	Да	Запрещено	Нет
L1	L2	0xCC	Да	Запрещено	Нет
	L0	0xAA	Нет	Допустимый	Да
L0	L0	0xAA	Нет	Допустимый	Нет
L1	L1	не 0xAA и не 0xCC			

Если текущий уровень RDP равен RDP уровня 1, запрос нового уровня RDP 0 приводит к полному завершению процесса. массовое удаление:

- Область пользовательской флэш-памяти встроенной флэш-памяти стирается целиком:
 - Частичное стирание сектора происходит, если области PCROP (соответственно, защищенные) сохраняются приложением. Это происходит, когда оба бита DMEP (соответственно) Биты DMES устанавливаются в 0 в FLASH_PRAR_CUR и FLASH_PRAR_PRG. (соответственно FLASH_SCAR_CUR и FLASH_SCAR_PRG). Секторы Принадлежащие к охраняемой территории (территориям) не стираются.
 - Полное стирание банка данных происходит, когда хотя бы один бит DMEP установлен в 1. FLASH_PRAR_CUR или FLASH_PRAR_PRG, и как минимум один бит DMES установлен в значение 1 в FLASH_SCAR_CUR или FLASH_SCAR_PRG.

Примечание: Данные в области защиты от записи не сохраняются во время регрессионного анализа RDP.


- Остальные защищённые регионы также удаляются.

В ходе регрессии уровня, если зона PCROP перекрывается с зоной, предназначенной только для безопасного доступа, то встроенный Флэш-память выполняет операцию стирания в зависимости от битов параметров DMES/DMEP. (см. зачеркнутые красным области на [рисунке 13](#)). Более конкретно:

- Если параметр DMEP задан в FLASH_PRAR_CUR или FLASH_PRAR_PRG, область PCROP изменяется. удалено (перекрывается или нет с областью, предназначенной только для безопасного доступа).
- Если параметр DMES задан в FLASH_SCAR_CUR или FLASH_SCAR_PRG, используется режим только безопасного доступа. Область стерта (перекрывается или нет с областью PCROP).

Примечание: Секторальная защита (PCROP, только безопасный сектор) снимается только в том случае, если защищаемый сектор Границы изменяются пользовательским приложением.

Рисунок 13. Пример перекрытия охраняемых территорий.



Ошибки защиты RDP

Независимо от уровня RDP, при обнаружении несанкционированного доступа на чтение или запись выдается соответствующий флаг ошибки (см. [раздел 4.7: Управление ошибками FLASH](#)).

4.5.4

Защита от считывания запатентованного кода (PCROP)

Встроенная флэш-память позволяет определить область «только для исполняемых файлов» в пользовательской области. В этой области разрешены только транзакции выборки инструкций из системы, то есть доступ к данным (данным или пулу литералов) запрещен. Такая защита особенно эффективна для защиты интеллектуальной собственности сторонних разработчиков программного обеспечения.

Примечание:

Для использования области, предназначенной только для выполнения, требуется соответствующая компиляция нативного кода с использованием опции «только для выполнения».

программирование зоны ПКРОП

Одну область PCROP можно определить, задав значения параметров PROT_AREA_END и PROT_AREA_START таким образом, чтобы адрес END был строго больше адреса START. Параметры PROT_AREA_START и PROT_AREA_END определены с шагом в 256 байт. Это означает, что фактический размер области PCROP (в байтах) определяется следующим образом:

$$[(\text{PROT_AREA_END} - \text{PROT_AREA_START}) + 1] \times 256$$

Например, чтобы установить область PCROP на первых 4 Кбайтах (т.е. от адреса 0x0800 0000 до адреса 0x0800 0FFF, включая оба адреса), встроенную флэш-память необходимо сконфигурировать следующим образом:

• PROT_AREA_START[11:0] = 0x000 •

PROT_AREA_END[11:0] = 0x00F

Размер охраняемой территории, определенный выше, равен:

$$[(\text{PROT_AREA_END} - \text{PROT_AREA_START}) + 1] \times 256 = 16 \times 256 \text{ байт} = 4 \text{ Кбайта.}$$

Минимальный размер области PCROP, доступной только для выполнения, составляет 16 слов Flash-памяти (или 512 байт). Максимальная область — это вся пользовательская флэш-память, которая настраивается путем установки одинаковых значений для начального и конечного адресов области PCROP.

Примечание:

Рекомендуется согласовывать размер области PCROP с детализацией сектора Flash-памяти, чтобы избежать проблем с правами доступа.

Свойства зоны ПКРОП

Каждая допустимая область PCROP обладает следующими свойствами:

Отладочные события Arm® Cortex®-M7 игнорируются при выполнении кода в этой области. • Доступ к ней имеет только ЦП (фильтрация по главному идентификатору), используя только выборку инструкций.

транзакций. Во всех остальных случаях доступ на территорию PCROP является незаконным (см. ниже).

- Незаконные транзакции в области PCROP (т.е. чтение или запись данных, а не их получение) обрабатываются следующим образом:

- Операции чтения возвращают ноль, операции записи игнорируются.
- Ошибка шины не генерируется, но поднимается флаг ошибки (RDERR для чтения, WRERR для записи).

- Действительная область PCROP защищена от стирания. В результате:

- Операции стирания в секторе, расположенном в этой области, невозможны (включая сектор, содержащий начальный и конечный адреса области).
- Стирание банков памяти невозможно, если определена действительная область PCROP, за исключением случаев регрессионного уровня или стирания с удалением защиты. •

Изменять определение области PCROP и бит DMEP может только ЦП, как поясняется в

[Изменение байтов параметров пользователя в разделе 4.4.3.](#)

- Во время регрессии RDP уровня 1 к 0, когда площадь PCROP не равна нулю.

- Содержимое области PCROP не стирается, если биты DMEP в регистрах FLASH_PRAR_CUR и FLASH_PRAR_PRG установлены в 0.
- Содержимое области PCROP стирается, если любой из соответствующих битов DMEP в регистрах FLASH_PRAR_CUR или FLASH_PRAR_PRG установлен в 1.

Для получения дополнительной информации об ошибках защиты PCROP см. [раздел 4.7: Управление ошибками FLASH.](#)

4.5.5 Режим безопасного доступа

Встроенная флэш-память позволяет определить область, доступную только для защищенных пользователей, в пользовательском интерфейсе. Доступ к этой области возможен только во время выполнения процессором защищенного кода приложения. Эта функция доступна только в том случае, если бит параметра SECURITY установлен в значение 1.

Области, предназначенные только для безопасного доступа, помогают изолировать безопасный пользовательский код от небезопасного кода приложения. Например, их можно использовать для защиты кода обновления прошивки клиента, пользовательской библиотеки безопасной загрузки или библиотеки безопасности стороннего разработчика.

Программирование только для защищенных зон

Одну защищенную область можно определить, задав значения параметров SEC_AREA_END и SEC_AREA_START таким образом, чтобы адрес END был строго больше адреса START. Параметры SEC_AREA_START и SEC_AREA_END определены с шагом в 256 байт. Это означает, что фактический размер защищенной области (в байтах) определяется формулой: $[(SEC_AREA_END - SEC_AREA_START) + 1] \times 256$

Например, чтобы установить область только для защищенного доступа на первых 8 Кбайт (т.е. от адреса 0x0800 0000 до адреса 0x0800 1FFF, включая оба адреса), встроенную флэш-память необходимо сконфигурировать следующим образом: •

SEC_AREA_START[11:0] = 0x000 •

SEC_AREA_END[11:0] = 0x01F Размер области только для

защищенного доступа, определенный выше, равен:

$[(\text{SEC_AREA_END} - \text{SEC_AREA_START}) + 1] \times 256 = 32 \times 256 \text{ байт} = 8 \text{ Кбайт.}$

Примечание:

Эти байты параметров могут быть изменены только процессором, на котором работает библиотека безопасности ST или защищенный код приложения, за исключением случаев регрессионного уровня или удаления с защитой.

Минимальный размер области, предназначенной только для защиты, составляет 16 слов Flash-памяти (или 512 байт).

Максимальный размер области — весь блок пользовательской Flash-памяти, который настраивается путем установки одинаковых значений для начального и конечного адресов области, предназначенной только для защиты.

Примечание:

Рекомендуется согласовывать размер защищенной области с детализацией секторов Flash-памяти, чтобы избежать проблем с правами доступа.

Свойства области доступа только для защищенных

устройств : • Отладочные события Arm® Cortex®-M7 игнорируются при выполнении кода в этой области. • Доступ к ней

имеет только процессор, выполняющий защищенную библиотеку ST или защищенное приложение пользователя.

(Фильтрация по главному идентификатору). Во всех остальных случаях доступ к защищенной зоне является незаконным (см. ниже).

- Несанкционированные транзакции в защищенной области обрабатываются следующим образом: – Транзакции чтения данных возвращают ноль. Транзакции записи данных игнорируются. Ошибка шины не генерируется, но поднимается флаг ошибки (RDSERR для чтения, WRPERR для записи).

- Транзакции чтения инструкций приводят к ошибке шины, и флаг ошибки RDSERR имеет значение. поднят.

- Действительная защищенная область защищена от удаления. В результате:

- Операции стирания в секторе, расположенном в этой области (включая сектор, содержащий начальный и конечный адреса области), невозможны, если только прикладное программное обеспечение не выполняется из допустимой защищенной области.

- Стирание банковских данных невозможно, если определена действительная область только для защиты, за исключением случаев регрессионного уровня или стирания с удалением защиты.

- Изменять определение области только для защиты и бит DMES может только ЦП, как поясняется в

[Изменение байтов параметров пользователя в разделе 4.4.3.](#)

- В ходе регрессии уровня RDP от 1 до 0, когда область, предназначенная только для безопасного доступа, не является нулевой:

- Содержимое защищенной области не стирается, если оба бита DMES в регистрах FLASH_SCAR_CUR и FLASH_SCAR_PRG установлены в 0. – Содержимое защищенной области стирается, если хотя бы

один из битов DMES установлен в 1.

Регистр FLASH_SCAR_CUR или FLASH_SCAR_PRG.

Для получения дополнительной информации об ошибках, связанных только с защитой, см. [раздел 4.7: Управление ошибками FLASH-памяти.](#)

4.6Режимы энергосбережения FLASH

4.6.1Введение

В таблице ниже приведено краткое описание характеристик встроенной флэш-памяти.
Режимы низкого энергопотребления микроконтроллера. Встроенная флэш-память относится к домену D1.

Таблица 23. Влияние режимов низкого энергопотребления на встроенную флэш-память.

режим питания			Домен D1 диапазон напряжения	Разрешено, если Вспышка занята	Мощность вспышки режим (в D1) домен)
Система состояние	Домен D1	Домен D2			
Бегать	ДРун	ДРун, Дстоп или DStandby	VOS0/1/2/3	Да	Бегать
	Дстоп	Дстоп или DStandby	VOS0/1/2/3	Нет	Выключен
	DStandby	Дстоп или DStandby	Выключен	Нет	Выключен
Остановившись	Дстоп	Дстоп или DStandby	SVOS3/4/5	Нет	с тактовым сигналом или Остановлено
	DStandby	Дстоп или DStandby	Выключен	Нет	Выключен
Режим ожидания(1)	DStandby	DStandby		Нет	

1. Домен D3 всегда должен находиться в режиме DStandby. Когда все тактовые генераторы остановлены и процессор находится в режиме CStop, Домен VCore отключен.

Когда состояние системы изменяется или в рамках заданного состояния системы, встроенная флэш-память
Диапазон напряжения питания (VOS) памяти может различаться в зависимости от области применения.
Процедура переключения встроенной флэш-памяти в различные режимы энергопотребления (рабочий, тактовый).
Далее будет описано следующее (в режиме ворот, остановки, выключения).

Примечание:

Для получения более подробной информации о состояниях питания микроконтроллера см. раздел «Управление питанием».
(PWR).

4.6.2Управление переключением домена FLASH в режимы DStop или DStandby

Как поясняется в [таблице 23](#), если встроенная флэш-память передает информацию контроллеру сброса и тактовой частоты (RCC) Если он занят (т.е. установлены BSY, QW, WBNE), микроконтроллер не может переключить D1.
перевода домена в режим DStop или DStandby.

Примечание:

Значение CRC_BUSY не учитывается.

Существует два способа освободить встроенную флэш-память: • Сбросить флаг

занятости WBNE в регистре FLASH_SR одним из следующих способов:

а) Заполните буфер записи недостающими данными. б)

Принудительно выполните операцию записи без заполнения недостающих данных, активировав бит FW в

Регистр FLASH_CR. Это принудительно устанавливает высокий уровень для

всех отсутствующих данных. с) Сброс бита PG в регистре FLASH_CR. Это отключает буфер записи и следовательно, это приведет к потере его содержимого.

- Опрашивайте биты занятости QW в регистре FLASH_SR до тех пор, пока они не будут сброшены. Это будет означать, что все зарегистрированные операции записи, стирания и изменения параметров завершены.

Затем микроконтроллер может переключить домен в режим DStop или DStandby.

4.7 управление ошибками FLASH

4.7.1 Введение

Встроенная флэш-память автоматически сообщает об ошибках, возникающих во время операций чтения, программирования или стирания. Сообщается о широком спектре ошибок:

- [Ошибка защиты от записи \(WRPERR\)](#) • [Ошибка последовательности программирования \(PGSERR\)](#) • [Стробная ошибка \(STRBERR\)](#) • [Ошибка несогласованности \(INCERR\)](#) • [Ошибка операции \(OPERR\)](#) • [Ошибка кода коррекции ошибок \(SNECCERR/DBECCERR\)](#) • [Ошибка защиты от чтения \(RDPERR\)](#) • [Ошибка безопасного чтения \(RDSERR\)](#) • [Ошибка чтения CRC \(CRCRDERR\)](#) • [Ошибка изменения бита опции \(OPTCHANGEERR\)](#)

Программное обеспечение приложения может индивидуально включать прерывание для каждой ошибки, как подробно описано в [разделе 4.8: Прерывания FLASH](#).

Примечание:

В случае некоторых ошибок прикладному программному обеспечению необходимо сбросить флаг ошибки, прежде чем пытаться выполнить новую операцию.

4.7.2 Ошибка защиты от записи (WRPERR)

При попытке выполнения недопустимой операции стирания/программирования энергонезависимого блока памяти встроенная флэш-память устанавливает флаг ошибки защиты от записи WRPERR в регистре FLASH_SR.

Операция стирания отклоняется и помечается как недопустимая, если она затрагивает одну из следующих областей памяти. области:

- Сектор, принадлежащий к действующей зоне PCROP (даже частично) • Сектор, принадлежащий к действующей зоне, предназначенной только для безопасного доступа (даже частично), за исключением случаев, когда приложение Программное обеспечение запускается из допустимой защищенной области.
- Сектор заблокирован для записи с помощью WRPSn

Операция программы игнорируется и помечается как незаконная, если она нацелена на одну из следующих областей памяти:

- Сектор

пользовательской флэш-памяти, принадлежащий к допустимой области PCROP, в то время как устройство не выполняет операцию. защищенная библиотека ST

- Пользовательский сектор флэш-памяти, относящийся к допустимой защищенной области, в то время как устройство не выполняет пользовательский защищенный код или защищенную библиотеку ST.
- Пользовательский сектор заблокирован для записи с помощью WRPSn

- Системная флэш-память • Основная

пользовательская флэш-память, если уровень RDP равен 1, на устройстве обнаружен отладчик или процессор не загрузился из пользовательской флэш-памяти.

- Зарезервированная зона

При поднятии флага WRPERR операция отклоняется, и в банке ничего не изменяется.

Если выполнялась пакетная операция записи, то при каждой обработке операции записи слова во встроенную флэш-память генерируется исключение WRPERR.

Примечание:

Флаг WRPERR не блокирует новые операции стирания/программирования.

Если не сбросить флаг ошибки защиты от записи (WRPERR), ошибка PGSERR не возникнет.

Флаг WRPERR сбрасывается путем установки бита CLR_WRPERR в значение 1 в регистре FLASH_CCR.

Если бит WRPERRIE в регистре FLASH_CR установлен в 1, прерывание генерируется при поднятии флага WRPERR (подробнее см. [раздел 4.8: Прерывания FLASH](#)).

4.7.3

Ошибка последовательности программирования (PGSERR)

При неправильной последовательности программирования встроенная флэш-память устанавливает флаг ошибки последовательности программирования PGSERR в регистре FLASH_SR.

Более конкретно, флаг PGSERR устанавливается, если выполняется одно из следующих условий:

Запрошена операция записи, но бит разрешения программирования (PG) не был установлен в регистре FLASH_CR до запроса.

- Ошибка несогласованности (INCERR) не была

сброшена до 0 перед запросом новой операции записи или стирания.

При установке флага PGSERR текущая операция программы прерывается, и никаких изменений не происходит. Буфер данных для записи также очищается. Если выполнялась пакетная операция записи, флаг PGSERR устанавливается по завершении этой операции.

Примечание:

Когда поднимается флаг PGSERR, существует риск потери последней операции записи, выполненной приложением, из-за вышеупомянутого механизма защиты. Поэтому рекомендуется генерировать прерывания по флагу PGSERR и проверять в обработчике прерываний, была ли последняя операция записи успешной, считывая значение из флэш-памяти.

Флаг PGSERR также блокирует любые новые операции программы. Это означает, что флаг PGSERR необходимо сбросить перед началом новой операции программы.

Флаг PGSERR сбрасывается путем установки бита CLR_PGSERR в 1 в регистре FLASH_CCR.

Если бит PGSERRIE в регистре FLASH_CR установлен в 1, прерывание генерируется при поднятии флага PGSERR. Подробности см. в [разделе 4.8: Прерывания FLASH](#).

4.7.4 Ошибка стробоскопа (STRBERR)

Когда прикладное программное обеспечение несколько раз записывает данные в один и тот же буфер записи байтов, встроенная флэш-память устанавливает флаг ошибки строба STRBERR в регистре FLASH_SR.

Когда устанавливается флаг STRBERR, текущая операция программы не прерывается. Приложение может игнорировать ошибку, продолжить текущую операцию записи и запросить новые операции записи. Если выполнялась серия операций записи, флаг STRBERR устанавливается по завершении этой серии.

Флаг STRBERR сбрасывается путем установки бита CLR_STRBERR в 1 в регистре FLASH_CCR.

Если бит STRBERRIE в регистре FLASH_CR установлен в 1, прерывание генерируется при поднятии флага STRBERR. Подробности см. в [разделе 4.8: Прерывания FLASH](#).

4.7.5 Ошибка несогласованности (INCERR)

При обнаружении несоответствия в программном обеспечении встроенная флэш-память устанавливает флаг ошибки несоответствия INCERR в регистре FLASH_SR.

Более конкретно, флаг INCERR устанавливается при выполнении одного из следующих условий: • Попытка записи предпринимается до завершения предыдущей операции записи, например...

- Прикладное программное обеспечение начинает операцию записи для заполнения 256-битного буфера записи, но отправляет новый запрос на пакетную запись по другому адресу во флэш-памяти до того, как буфер будет заполнен.
- Один ведущий начинает операцию записи, но до того, как буфер заполнится, другой ведущий начинает новую операцию записи по тому же адресу или по другому адресу. • Запрос на пакетную запись с перекрытием, отправленный ведущим, перекрывает два или более 256-битных адреса Flash-слов, т.е. пакетная запись с перекрытием должна выполняться в пределах границ 256-битных адресов Flash-слов.

Примечание:

Перед началом новой операции записи необходимо сбросить флаг INCERR, в противном случае будет вызвана ошибка последовательности (PGSERR).

Рекомендуется следовать указанной ниже последовательности действий, чтобы избежать потери данных в случае возникновения несоответствий. Произошла ошибка:

1. Выполнить процедуру обработчика при появлении флага INCERR.
2. Прекратить все запросы на запись во встроенную флэш-память.
3. Убедитесь в успешности операций записи, запрошенных непосредственно перед событием INCERR, путем считывания запрограммированных значений из памяти.
4. Сбросьте соответствующий бит INCERR.
5. Возобновите операции записи в том месте, где они были прерваны.

Флаг INCERR сбрасывается путем установки бита CLR_INCERR в значение 1 в регистре FLASH_CCR.

Если бит INCERRIE в регистре FLASH_CR установлен в 1, прерывание генерируется при поднятии флага INCERR (подробнее см. [раздел 4.8: Прерывания FLASH](#)).

4.7.6 Ошибка операции (OPERR)

При возникновении ошибки во время операции записи или стирания встроенная флэш-память устанавливает флаг ошибки операции OPERR в регистре FLASH_SR. Эта ошибка может быть вызвана некорректным поведением энергонезависимой памяти из-за циклических изменений или из-за предыдущей операции изменения, прерванной сбросом системы.

При поднятии флага OPERR текущая операция программирования/стирания прерывается.

Флаг OPERR сбрасывается путем установки бита CLR_OPERR в значение 1 в регистре FLASH_CCR.

Если бит OPERRIE в регистре FLASH_CR установлен в 1, то при поднятии флага OPERR генерируется прерывание (подробнее см. [раздел 4.8: Прерывания FLASH](#)).

4.7.7 Ошибка кода коррекции ошибок (SNECCERR/DBECCERR)

При обнаружении единичной ошибки коррекции во время чтения встроенная флэш-память устанавливает флаг единичной коррекции ошибки SNECCERR в регистре FLASH_SR.

При обнаружении двух ошибок ECC во время чтения встроенная флэш-память устанавливает флаг обнаружения двойной ошибки DBECCERR в регистре FLASH_SR. Когда флаг SNECCERR поднимается, возвращаются исправленные данные чтения. Таким образом, приложение может игнорировать ошибку и запрашивать новые операции чтения.

Если выполнялась пакетная операция чтения, каждый раз при отправке новых данных запрашивающему устройству через интерфейс AXI устанавливается флаг SNECCERR или DBECCERR.

Когда устанавливается флаг SNECCERR или DBECCERR, адрес флэш-памяти, вызвавшей ошибку, сохраняется в регистре FLASH_ECC_FAR. Этот регистр автоматически очищается при сбросе соответствующего флага, вызвавшего ошибку.

Примечание:

В случае последовательных ошибок одиночной коррекции или двойного обнаружения в регистре FLASH_ECC_FAR сохраняется только адрес, соответствующий первой ошибке.

При поднятии флага DBECCERR генерируется ошибка шины. В случае последовательных обнаружений двойной ошибки ошибка шины генерируется каждый раз, когда новые данные отправляются обратно запрашивающей стороне через интерфейс AXI.

Примечание:

Сбрасывать флаги SNECCERR или DBECCERR перед началом новой операции чтения не обязательно.

Флаг SNECCERR (соответственно DBECCERR) сбрасывается путем установки бита CLR_SNECCERR в регистре FLASH_CCR в значение 1.

Если бит SNECCERR (соответственно DBECCERR) в регистре FLASH_CR установлен в 1, то при поднятии флага SNECCERR (соответственно DBECCERR) генерируется прерывание. Подробности см. в [разделе 4.8: Прерывания FLASH](#) .

4.7.8 Ошибка защиты от чтения (RDPERR)

При попытке чтения из области PCROP, защищенной области или области, защищенной протоколом RDP, в энергонезависимом блоке памяти, встроенная флэш-память устанавливает флаг ошибки защиты от чтения RDPERR в регистре FLASH_SR.

Когда устанавливается флаг RDPERR, текущая операция чтения прерывается, но приложение может запрашивать новые операции чтения. Если выполнялась серия операций чтения, флаг RDPERR устанавливается каждый раз, когда данные отправляются обратно запрашивающему через интерфейс AXI.

Примечание:

Ошибка шины возникает, если стандартное приложение пытается выполниться в защищенной области или области, защищенной протоколом RDP.

Флаг RDPERR сбрасывается путем установки бита CLR_RDPERR в значение 1 в регистре FLASH_CCR.

Если бит RDPERRIE в регистре FLASH_CR установлен в 1, прерывание генерируется при поднятии флага RDPERR (подробнее см. [раздел 4.8: Прерывания FLASH](#)).

4.7.9 Ошибка безопасного чтения (RDSERR)

При попытке чтения по защищенному адресу встроенная флэш-память устанавливает флаг ошибки защищенного чтения RDSERR в регистре FLASH_SR. Для получения дополнительной информации см. [раздел 4.5.5: Режим защищенного доступа](#).

Когда устанавливается флаг RDSERR, текущая операция чтения прерывается, и приложение может запросить новые операции чтения. Если выполнялась серия операций чтения, флаг RDSERR устанавливается каждый раз, когда данные отправляются обратно запрашивающему устройству через интерфейс AXI.

Примечание:

Ошибка шины возникает только в том случае, если несанкционированный доступ вызван выборкой инструкции.

Флаг RDSERR сбрасывается путем установки бита CLR_RDSERR в значение 1 в регистре FLASH_CCR.

Если бит RDSERRIE в регистре FLASH_CR установлен в 1, то при поднятии флага RDSERR генерируется прерывание (подробнее см. [раздел 4.8: Прерывания FLASH](#)).

4.7.10 Ошибка чтения CRC (CRCRDERR)

После вычисления CRC встроенная флэш-память устанавливает флаг ошибки чтения CRC CRCRDERR в регистре FLASH_SR, если модуль CRC считал один или несколько адресов, принадлежащих защищенной области. Защищенная область соответствует области PCROP (см. [раздел 4.5.4](#)) или области, предназначенной только для безопасного доступа (см. [раздел 4.5.5](#)).

Флаг CRCRDERR устанавливается, когда бит CRCEND равен 1 (конец вычисления CRC). В этом случае результат CRC, вероятно, неверен, поскольку недопустимые операции чтения из защищенных областей возвращают нулевые значения.

Флаг CRCRDERR сбрасывается путем установки бита CLR_CRCRDERR в значение 1 в регистре FLASH_CCR.

Если бит CRCRDERRIE в регистре FLASH_CR установлен в 1, прерывание генерируется при одновременном поднятии флага CRCRDERR и бита CRCEND (подробнее см. [раздел 4.8: Прерывания FLASH](#)).

4.7.11 Ошибка изменения байта параметра (OPTCHANGEERR)

Если встроенная флэш-память обнаруживает ошибку во время операции изменения параметров, она прерывает операцию и устанавливает флаг ошибки изменения байта параметра OPTCHANGEERR в регистре FLASH_OPTSR_CUR.

Флаг OPTCHANGEERR сбрасывается путем установки бита CLR_OPTCHANGEERR в значение 1 в регистре FLASH_OPTCCR.

Если бит OPTCHANGEERRIE в регистре FLASH_OPTCR установлен в 1, то при поднятии флага OPTCHANGEERR генерируется прерывание (подробнее см. [раздел 4.8: Прерывания FLASH](#)).

4.7.12 Различные ошибки HardFault

Следующие события приводят к ошибке шины на соответствующем интерфейсе шины: • На системной шине AXI:

- обращение к пользовательской флэш-памяти при установке RDP в значение 1 и обнаружении недопустимого состояния (загрузка из системной флэш-памяти, загрузка из ОЗУ или подключение отладчика)
- Загрузка данных в защищенную пользовательскую флэш-память без необходимых прав доступа • На конфигурационной шине AHB:

- Неправильный ввод клавиши в FLASH_KEYR или FLASH_OPTKEYR

4.8 FLASH прерывает

Встроенная флэш-память может генерировать маскируемое прерывание для сигнализации следующего события:

- Ошибки чтения и записи (см. [Раздел 4.7: Управление ошибками FLASH-памяти](#))
 - Единичная коррекция ошибок ECC во время операции чтения
 - Двойное обнаружение ошибок ECC во время операции чтения
 - Ошибка несогласованности записи
 - Неправильная последовательность программирования
 - Стробоскопическая ошибка во время операций записи
 - Ошибка записи/стирания энергонезависимой памяти (из-за проблем с циклической записью/стиранием)
 - ошибка операции изменения опции
- Ошибки безопасности (см. [Раздел 4.7: Управление ошибками FLASH-памяти](#))
 - Ошибка защиты от записи
 - Ошибка защиты от чтения
 - Ошибка чтения защищенного доступа
 - Вычисление CRC в PCROP или ошибка в защищенной области
- Различные события (описаны ниже)
 - Конец программирования
 - Вычисление CRC завершено

Эти многочисленные источники объединяются в один сигнал прерывания, flash_it, который и является только сигнал прерывания от встроенной флэш-памяти, которая управляет NVIC (вложенным) векторизованный контроллер прерываний).

Вы можете индивидуально включать или отключать источники прерываний встроенной флэш-памяти. Изменение битов маски в регистре FLASH_CR. Установка соответствующего бита маски в 1. включает прерывание.

Примечание: Перед записью необходимо разблокировать регистр FLASH_CR, как описано в [разделе 4.5.1: FLASH защита конфигурации](#)

В таблице 24 приведено краткое описание доступных функций прерываний встроенной флэш-памяти. Как указано в таблице ниже, перед началом новой операции необходимо сбросить некоторые флаги. Сработало.

Таблица 24. Запрос прерывания Flash

Событие прерывания	Флаг события	Включить управляющий бит	Чистый флаг возобновить операция	Автобус ошибка
Завершающее мероприятие программы	ЭОП	ЭОПИ	Н/Д	Н/Д
CRC завершил мероприятие	КРЦЕНД	КРСЕНДИ	Н/Д	Н/Д
Ошибка защиты от записи	ВЕРПЕРР	ВРПЕРРИ	Нет	Нет
Ошибка последовательности программирования PGSEER		PGSEERIE	Да(1)	Нет
Ошибка стробоскопа	СТРБЕРР	СТРБЕРРИ	Нет	Нет
Ошибка несогласованности	ИНКЕРР	ИНЦЕРРИ	Да(1)	Нет
Ошибка операции	ОПЕРР	ОПЕРРИ	Нет	Нет

Таблица 24. Запрос прерывания флэш-памяти (продолжение)

Событие прерывания	Флаг события	Включить управляющий бит	Чистый флаг возобновить операция	Автобус ошибка
Единичная коррекция ошибок ECC событие	CNEKCEPP	CNEKEPPI	Нет	Нет
Обнаружение двойной ошибки ECC событие	ДБЕККЕРР	ДБЕККЕРРИ	Нет	Да
Ошибка защиты от чтения	РДПЕРР	РДПЕРРИ	Нет	Да(2)
Ошибка чтения (безопасная ошибка)	РДСЕРР	РДСЕРРИ	Нет	Нет (данные) Да (принести)
Ошибка чтения CRC	CRCRDERR	КРКРДЕРИ	Нет	Нет
Ошибка операции Option Bytes OPTCHANGE	ERR OPTCHANGEERRIE		Нет	Нет

1. Программирование по-прежнему возможно через интерфейс AXI, не вызывающее ошибку несогласованности, на флэш-памяти. банк, в котором не поднят флаговый бит. Подробности см. в разделе 4.7.5: Ошибка несогласованности (INCERR) .
2. Ошибка шины возникает только при доступе к защищенной области RDP, как определено в разделе 4.5.3: Защита считывания. (RDP)

Состояние отдельных источников прерываний с возможностью маскирования, описанных в таблице 24 (за исключением Ошибка байта опции (option byte error) может быть считана из регистра FLASH_SR. Ее можно сбросить, установив значение. Установите соответствующий бит в регистре FLASH_CCR равным 1.

Примечание:

Для сброса прерывания не требуется никакого механизма разблокировки.

Завершающее мероприятие программы

Установка бита разрешения прерывания по окончании операции (EOPIE) в регистре FLASH_CR позволяет... генерация прерывания в конце операции стирания, операции программирования или Изменение байта опции. Бит EOP в регистре FLASH_SR также устанавливается, когда выполняется одно из следующих действий. События происходят.

Установка бита CLR_EOP в регистре FLASH_CCR в значение 1 сбрасывает флаг EOP.

Событие завершения вычислений CRC

Установка бита разрешения прерывания по завершении вычислений CRC (CRCENDIE) в FLASH_CR Регистр позволяет генерировать прерывание по завершении операции CRC. Регистр CRCEND При возникновении этого события также устанавливается бит в регистре FLASH_SR.

Установка бита CLR_CRCEND в регистре FLASH_CCR в значение 1 сбрасывает флаг CRCEND.



4.9 Флэш-регистры

4.9.1 Регистр управления доступом к FLASH (FLASH_ACR)

Смещение адреса: 0x000

Значение сброса: 0x0000 0037

Для получения более подробной информации см. [раздел 4.3.8: Операции чтения из FLASH-памяти](#) и [раздел 4.3.9: FLASH-память. операции программы](#).

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	ВЫСОКАЯ ЧАСТОТА [1:0]		ЗАДЕРЖКА[3:0]			
										рв	рв	рв	рв	рв	рв

Биты 31:6 зарезервированы, должны оставаться в состоянии сброса.

Биты 5:4 WRHIGHFREQ[1:0]: Задержка сигнала вспышки

Эти биты используются для управления задержкой между сигналами энергонезависимой памяти во время операции программирования. Прикладное программное обеспечение должно запрограммировать их на правильное значение, в зависимости от частоты интерфейса встроенной флэш-памяти. См. [таблицу 16](#) для получения дополнительной информации. подробности.

Примечание: Аппаратное обеспечение не выполняет проверку правильности конфигурации.

Задержка чтения в битах 3:0 [3:0]:

Эти биты используются для управления количеством состояний ожидания, используемых во время операций чтения. Прикладное программное обеспечение должно запрограммировать их на правильное значение в зависимости от встроенных компонентов. Частотные и напряженные параметры интерфейса флэш-памяти.

0000: состояние ожидания ноль, используемое для чтения слова из энергонезависимой памяти.

0001: состояние ожидания, используемое для чтения слова из энергонезависимой памяти.

0010: два состояния ожидания, используемые для чтения слова из энергонезависимой памяти.

...

1111: 15 состояний ожидания, используемых для чтения из энергонезависимой памяти.

Примечание: Аппаратное обеспечение не выполняет проверку правильности конфигурации.

4.9.2 Регистр ключей FLASH (FLASH_KEYR)

Смещение адреса: 0x004

Значение сброса: 0x0000 0000

FLASH_KEYR — это регистр только для записи. Необходимо запрограммировать следующие значения.

Для разблокировки регистра FLASH_CR последовательно выполните следующие действия:

- 1-й ключ = 0x4567 0123
2. Вторая клавиша = 0xCDEF 89AB

RM0468

Встроенная флэш-память (FLASH)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
КЛЮЧ[31:16]															
В	В	В	В	В	В	В	В	В	В	В	В	В	В	В	В
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
КЛЮЧ[15:0]															
В	В	В	В	В	В	В	В	В	В	В	В	В	В	В	В

Биты 31:0 KEY[31:0]: Ключ разблокировки доступа к конфигурации энергонезависимого банка памяти

4.9.3 Регистр ключа опции FLASH (FLASH_OPTKEYR)

Смещение адреса: 0x008

Значение сброса: 0x0000 0000

FLASH_OPTKEYR — это регистр только для записи. Необходимо запрограммировать следующие значения.

Для разблокировки регистра FLASH_OPTCR последовательно выполните следующие действия:

1. 1-й ключ = 0x0819 2A3B
2. Второй ключ = 0x4C5D 6E7F

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
OPTKEY[31:16]															
В	В	В	В	В	В	В	В	В	В	В	В	В	В	В	В
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OPTKEY[15:0]															
В	В	В	В	В	В	В	В	В	В	В	В	В	В	В	В

Биты 31:0 OPTKEY[31:0]: байты параметров FLASH, ключ разблокировки доступа к управлению доступом

4.9.4 Регистр управления FLASH (FLASH_CR)

Смещение адреса: 0x00C

Значение сброса: 0x0000 0031

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	КРСЕНДИ	Рез.	Рез.	РАДСЕРРИ	РАДТЕРРИ	ОПЕРРИ	ИНЦЕРРИ	Рез.	Рез.	PGSERRIE	ВРТЕРРИ	ЭОПИ
			рв	рв	рв	рв	рв	рв	рв	рв		рв	рв	рв	рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.			НАЧИНАТЬ	ФВ	PSIZE[1:0]		БЕР	СЕР		ЗАМОК
рв					рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв

Биты 31:29 зарезервированы, должны оставаться в состоянии сброса.

Бит 28 CRCRDERRIE: Бит разрешения прерывания при ошибке чтения CRC

Когда бит CRCRDERRIE установлен в 1, прерывание генерируется при обнаружении защищенной области (PCROP или области только с защитой) во время последнего вычисления CRC. CRCRDERRIE можно запрограммировать только тогда, когда LOCK1 установлен в 0. 0: прерывание не генерируется при ошибке чтения CRC; 1: прерывание генерируется при ошибке чтения CRC.

Бит 27 CRCENDIE: Бит разрешения прерывания по завершении вычисления CRC. Когда бит

CRCENDIE установлен в 1, генерируется прерывание по завершении вычисления CRC. CRCENDIE можно запрограммировать только тогда, когда LOCK1 установлен в 0. 0: прерывание по завершении вычисления CRC не генерируется. 1: прерывание генерируется по завершении вычисления CRC.

Бит 26 DBECCERRIE: Бит разрешения прерывания при двойной ошибке обнаружения ECC

Когда бит DBECCERRIE установлен в 1, прерывание генерируется при возникновении ошибки двойного обнаружения ECC во время операции чтения. DBECCERRIE можно запрограммировать только при установке LOCK1 в 0. 0: прерывание не генерируется при возникновении ошибки двойного обнаружения ECC; 1: прерывание генерируется при возникновении ошибки двойного обнаружения ECC.

Бит 25 SNECCERRIE: Бит разрешения прерывания с однократной коррекцией ошибки ECC

Когда бит SNECCERRIE установлен в 1, прерывание генерируется при возникновении ошибки коррекции ECC во время операции чтения. Бит SNECCERRIE может быть запрограммирован только тогда, когда бит LOCK1 установлен в 0.

0: прерывание не генерируется при возникновении ошибки однократной коррекции ECC. 1: прерывание генерируется при возникновении ошибки однократной коррекции ECC.

Бит 24 RDSERRIE: Бит разрешения прерывания при ошибке безопасности

Когда бит RDSERRIE установлен в 1, прерывание генерируется при возникновении ошибки безопасности (доступ к защищенному адресу, доступному только для защищенных устройств) во время операции чтения. RDSERRIE можно запрограммировать только при установке LOCK1 в 0. 0: прерывание не генерируется при возникновении ошибки безопасности; 1: прерывание генерируется при возникновении ошибки безопасности.

Бит 23 RDPERRIE: Бит разрешения прерывания при ошибке защиты от чтения. Когда бит

RDPERIE установлен в 1, прерывание генерируется при возникновении ошибки защиты от чтения (доступ к адресу, защищенному PCROP или уровнем RDP 1) во время операции чтения. RDPERRIE можно запрограммировать только при установке LOCK1 в 0. 0: прерывание не генерируется при возникновении ошибки защиты от чтения. 1: прерывание генерируется при возникновении ошибки защиты от чтения.

Бит 22 OPERRIE: Бит разрешения прерывания при ошибке записи/стирания.

Когда бит OPERRIE установлен в 1, прерывание генерируется при обнаружении ошибки во время операции записи/стирания. OPERRIE можно запрограммировать только тогда, когда LOCK1 установлен в 0. 0: прерывание не генерируется при возникновении ошибки записи/стирания. 1: прерывание генерируется при возникновении ошибки записи/стирания.

Бит 21 INCERRIE: Бит разрешения прерывания при ошибке несогласованности

Когда бит INCERRIE установлен в 1, прерывание генерируется при возникновении ошибки несогласованности во время операции записи. INCERRIE можно запрограммировать только тогда, когда LOCK1 установлен в 0. 0: прерывание не генерируется при возникновении ошибки несогласованности; 1: прерывание генерируется при возникновении ошибки несогласованности.

Бит 20 зарезервирован, должен оставаться в сбросовом значении.

Бит 19 STRBERRIE: Бит разрешения прерывания при ошибке строба

Когда бит STRBERRIE установлен в 1, прерывание генерируется при возникновении стробной ошибки (ведущее устройство несколько раз программирует один и тот же байт в буфере записи) во время операции записи.

Программирование STRBERRIE возможно только при установке LOCK1 в значение 0. 0:

прерывание не генерируется при возникновении ошибки строба; 1:

прерывание генерируется при возникновении ошибки строба.

Бит 18 PGSERRIE: Бит разрешения прерывания при ошибке последовательности программирования

Когда бит PGSERRIE установлен в 1, прерывание генерируется при возникновении ошибки последовательности во время выполнения программы. PGSERRIE можно запрограммировать только тогда, когда LOCK1 установлен в 0. 0: прерывание не генерируется при возникновении ошибки последовательности; 1: прерывание генерируется при возникновении ошибки последовательности.

Бит 17 WRPERRIE: Бит разрешения прерывания при ошибке защиты от записи. Когда бит

WRPERRIE установлен в 1, прерывание генерируется при возникновении ошибки защиты во время выполнения программы.

WRPERRIE можно запрограммировать только тогда, когда LOCK1 установлен в 0. 0: прерывание не генерируется при возникновении ошибки защиты. 1: прерывание генерируется при возникновении ошибки

защиты.

Бит 16 EOPIE: Бит управления прерыванием по завершении программы.

Установка бита EOPIE в 1 включает генерацию прерывания по завершении операции программирования. EOPIE можно запрограммировать только тогда, когда LOCK1 установлен в 0. 0: прерывание по завершении операции программирования не генерируется. 1: прерывание включено по завершении операции программирования.

Бит 15 CRC_EN: Бит управления CRC. Установка

бита CRC_EN в 1 включает вычисление CRC. CRC_EN не запускает вычисление CRC, но включает настройку CRC через регистр FLASH_CRCCR.

При выполнении вычисления CRC его можно отключить только путем установки бита CRC_EN в значение 0.

Сброс CRC_EN очищает конфигурацию CRC и сбрасывает содержимое регистра FLASH_CRCDATAR.

Обнуление CRC_EN до 0 устанавливает CRCDATA в значение 0x0.

Параметр CRC_EN можно запрограммировать только тогда, когда LOCK1 установлен в значение 0.

Биты 14:11 зарезервированы, должны оставаться в состоянии сброса.

Биты 10:8 SNB[2:0]: Номер выбора сектора для стирания. Эти биты

используются для выбора целевого сектора для операции стирания сектора (в противном случае они не используются). SNB можно запрограммировать только тогда, когда LOCK установлен в 0. 000: сектор 0

001: сектор 1

...

111: сектор 7

Бит 7 START: Стереть бит управления запуском

Бит START используется для запуска операции стирания сектора или банка памяти. Бит START можно запрограммировать только тогда, когда бит LOCK установлен в значение 0.

Встроенная флэш-память сбрасывает сигнал START после подтверждения соответствующей операции. Пользовательское приложение не может получить доступ к каким-либо регистрам встроенной флэш-памяти до подтверждения операции.

Бит 6 FW: Бит управления принудительной записью.

Бит FW принудительно выполняет операцию записи, даже если буфер записи не заполнен. В этом случае все биты, в которые не была произведена запись, устанавливаются в 1 аппаратно. FW может быть запрограммирован только тогда, когда LOCK установлен в 0.

Встроенная флэш-память сбрасывает микропрограмму (FW) после подтверждения соответствующей операции. Пользовательское приложение не может получить доступ к каким-либо регистрам встроенной флэш-памяти до подтверждения операции.

Примечание: Использование операции принудительной записи предотвращает последующее обновление отсутствующих битов приложением значений, отличных от 1, поскольку это может привести к необратимой коррекции ошибок (ECC).
ошибка.

Принудительная запись эффективна только в том случае, если буфер записи не пуст (в частности, FW не запускает несколько операций записи подряд, если операции принудительной записи выполняются последовательно).

Bits 5:4 PSIZE[1:0]: размер программы

Параметр PSIZE выбирает уровень параллелизма, используемый энергонезависимой памятью во время операций записи и стирания.

Параметр PSIZE можно запрограммировать только при значении параметра LOCK, равном 0. 00:

программирование выполняется с байтовым параллелизмом; 01:

программирование выполняется с полусловным параллелизмом; 10:

программирование выполняется с пословным параллелизмом; 11:

программирование выполняется с двусловным параллелизмом.

Бит 3 BER: запрос на стирание

Установка бита BER в 1 запрашивает операцию стирания банка памяти (только для пользовательской флэш-памяти). BER можно запрограммировать только тогда, когда LOCK установлен в 0.

Параметр BER имеет более высокий приоритет, чем SER: если установлены оба параметра, встроенная флэш-память выполняет стирание банка памяти.

0: запрос на удаление банковских операций не

поступил 1: запрос на удаление банковских операций

Примечание: ошибка защиты от записи возникает, когда требуется стирание банка данных, и некоторые сектора недоступны.
защищено.

Бит 2 SER: запрос на стирание сектора.

Установка бита SER в 1 запрашивает стирание сектора. SER можно запрограммировать только тогда, когда LOCK установлен в 0.

BER имеет более высокий приоритет, чем SER: если оба бита установлены, встроенная флэш-память выполняет стирание банка памяти.

0: удаление сектора не запрошено 1:

удаление сектора запрошено

Примечание: ошибка защиты от записи возникает, когда требуется стирание сектора на защищенном устройстве. сектор(ы).

Бит 1 PG: бит управления внутренним буфером

Установка бита PG в 1 включает внутренний буфер для операций записи. Это позволяет подготавливать операции программирования, даже если происходит стирание сектора или банка памяти.

Программирование PG возможно только при значении LOCK, равном 0. При сбросе PG внутренний буфер отключается для операций записи, и все данные, хранящиеся в буфере, но не отправленные в очередь операций, теряются.

Бит 0 LOCK: бит блокировки конфигурации.

Этот бит блокирует регистр FLASH_CR. Правильная последовательность записи в регистр FLASH_KEYR разблокирует этот бит.

Если выполнена неправильная последовательность или если последовательность разблокировки регистра FLASH_KEYR выполнена дважды, этот бит остается заблокированным до следующего сброса системы.

Значение LOCK можно установить, запрограммировав его на 1. При установке значения 1 для разблокировки требуется новая последовательность разблокировки. При изменении значения LOCK с 0 на 1 остальные биты регистра FLASH_CR не изменяются.

0: Регистр FLASH_CR разблокирован 1:

Регистр FLASH_CR заблокирован

4.9.5 Регистр состояния FLASH (FLASH_SR)

Смещение адреса: 0x010

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.		КРЦЕНД			РДЦЕРР	РДТЕРР	ОПЕРР	ИНКЕРР	Рез.		PGSERR	ВЕРТЕРР	ЭОП
			Р	Р	Р	Р	Р	Р	Р	Р		Р	Р	Р	Р
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	CRC_BUS Я	QW	WBNE	БСЙ
												Р	Р	Р	Р

Биты 31:29 зарезервированы, должны оставаться в состоянии сброса.

Бит 28 CRCRDERR: флаг ошибки чтения CRC

Флаг CRCRDERR поднимается, когда слово обнаруживается защищенным от чтения во время операции CRC. Прерывание генерируется, если CRCRDIE и CRCEND установлены в 1. Запись 1 в CLR_CRCRDERR.

Бит в регистре FLASH_CCR сбрасывает CRCRDERR.

0: внутри адреса, считанного CRC, не обнаружена защищенная область.

1: Внутри адреса, считанного с помощью CRC, обнаружена защищенная область. Результат CRC весьма вероятен. Неверно.

Примечание: Этот флаг действителен только тогда, когда бит CRCEND установлен в 1.

Бит 27 CRCEND: Флаг завершения вычисления CRC

Бит CRCEND поднимается после завершения вычисления CRC. Прерывание генерируется, если Значение CRCENDIE установлено на 1. Нет необходимости сбрасывать CRCEND перед перезапуском CRC. Вычисление. Запись 1 в бит CLR_CRCEND в регистре FLASH_CCR очищает CRCEND.

0: Вычисление CRC не завершено

1: Вычисление CRC завершено

Бит 26 DBECCERR: флаг ошибки двойного обнаружения ECC

Флаг DBECCERR устанавливается при возникновении ошибки двойного обнаружения ECC во время чтения. Операция. Прерывание генерируется, если DBECCERRIE установлено в 1. Запись 1 в Бит CLR_DBECCERR в регистре FLASH_CCR сбрасывает значение DBECCERR.

0: ошибка двойного обнаружения ECC не обнаружена

1: Произошла ошибка двойного обнаружения ECC.

Бит 25 SNECCERR: Флаг ошибки одиночной коррекции

Флаг SNECCERR устанавливается при возникновении ошибки коррекции ECC во время чтения. Операция. Прерывание генерируется, если SNECCERRIE установлено в 1. Запись 1 в Бит CLR_SNECCERR в регистре FLASH_CCR сбрасывает значение SNECCERR.

0: ошибка одиночной коррекции ECC не возникает

1: Возникает ошибка одиночной коррекции ECC.

Бит 24 RDSERR: Флаг безопасной ошибки. Флаг

RDSERR устанавливается при возникновении безопасной ошибки чтения (доступ к слову, защищенному только безопасным способом). Если RDSERRIE установлен в 1, генерируется прерывание. Запись 1 в бит CLR_RDSERR в регистре FLASH_CCR сбрасывает RDSERR. 0: безопасная ошибка не возникает.

1: происходит ошибка безопасности

Бит 23 RDPERR: Флаг ошибки защиты от чтения. Флаг RDPERR

устанавливается при возникновении ошибки защиты от чтения (доступ к области, защищенной PCROP или RDP). Если RDPERRIE установлен в 1, генерируется прерывание. Запись 1 в бит CLR_RDPERR в регистре FLASH_CCR сбрасывает RDPERR. 0: ошибка защиты от чтения отсутствует. 1: ошибка защиты от чтения возникает.

Бит 22 OPERR: Флаг ошибки записи/стирания. Флаг

OPERR устанавливается при возникновении ошибки во время записи/стирания. Если OPERRIE установлен в 1, генерируется прерывание. Запись 1 в бит CLR_OPERR в регистре FLASH_CCR сбрасывает OPERR. 0: ошибка записи/стирания не возникает. 1: ошибка записи/стирания возникает.

Бит 21 INCERR: Флаг ошибки несогласованности. Флаг

INCERR устанавливается при возникновении ошибки несогласованности. Если INCERRIE установлен в 1, генерируется прерывание. Запись 1 в бит CLR_INCERR в регистре FLASH_CCR сбрасывает флаг INCERR.

0: ошибка несогласованности отсутствует 1:

ошибка несогласованности

Бит 20 зарезервирован, должен оставаться в сбросовом значении.

Бит 19 STRBERR: Флаг ошибки строба. Флаг STRBERR

устанавливается при возникновении ошибки строба (когда ведущее устройство пытается несколько раз записать один и тот же байт в буфер записи). Прерывание генерируется, если бит STRBERRIE установлен в 1. Запись 1 в бит CLR_STRBERR в регистре FLASH_CCR очищает STRBERR. 0: ошибка строба не возникает.

1: возникает ошибка стробоскопа

Бит 18 PGSERR: Флаг ошибки последовательности программирования.

Флаг PGSERR устанавливается при возникновении ошибки последовательности. Если бит PGSERRIE установлен в 1, генерируется прерывание. Запись 1 в бит CLR_PGSERR в регистре FLASH_CCR сбрасывает флаг PGSERR.

0: ошибка последовательности не возникает.

1: ошибка последовательности возникает.

Бит 17 WRPERR: Флаг ошибки защиты от записи

Флаг WRPERR устанавливается при возникновении ошибки защиты во время выполнения программы. Прерывание также генерируется, если флаг WRPERRIE установлен в 1. Запись 1 в бит CLR_WRPERR в регистре FLASH_CCR сбрасывает флаг WRPERR. 0: ошибка защиты от записи отсутствует; 1: ошибка защиты от записи.

Бит 16 EOP: Флаг завершения программы

Флаг EOP устанавливается после завершения операции программирования. Если флаг EOPIE установлен в 1, генерируется прерывание. Сбрасывать флаг EOP перед началом новой операции не требуется. Бит EOP обнуляется путем записи 1 в бит CLR_EOP в регистре FLASH_CCR. 0: операция программирования не завершена; 1: операция программирования завершена.

Биты 15:4 зарезервированы, должны оставаться в состоянии сброса.

Бит 3 CRC_BUSY: Флаг занятости CRC. Флаг

CRC_BUSY устанавливается, когда выполняется вычисление CRC. Этот бит нельзя принудительно установить в 0.

Пользователь должен дождаться завершения вычисления CRC или отключить вычисление CRC. 0: вычисление CRC не выполняется. 1: вычисление CRC выполняется.

Бит 2 QW: Флаг очереди ожидания

Флаг QW устанавливается, когда в буфере очереди команд ожидается операция записи, стирания или изменения байта опции. Невозможно определить, какой тип операции программирования находится в очереди.

Этот флаг сбрасывается аппаратно, когда все операции записи, стирания или изменения байта опции выполнены и, следовательно, удалены из очереди (очереди) ожидания. Этот бит нельзя принудительно установить в 0. Он сбрасывается через детерминированное время, если не запрашиваются другие операции. 0: в очередях операций нет ожидающих операций записи, стирания или изменения байта опции. 1: в очереди операций ожидается как минимум одна операция записи, стирания или изменения байта опции.

Бит 1 WBNE: Флаг "Буфер записи не пуст". Флаг WBNE

устанавливается, когда встроенная флэш-память ожидает завершения записи новых данных в буфер. В этом состоянии буфер записи не пуст. WBNE сбрасывается аппаратно каждый раз, когда запись в буфер завершена или буфер записи опустошается в результате одного из следующих событий: – программное обеспечение приложения принудительно запускает операцию записи с помощью бита FW в FLASH_CR; – встроенная флэш-память обнаруживает ошибку, приводящую к потере данных; – программное обеспечение приложения отключило операции записи.

Этот бит нельзя принудительно установить в 0. Чтобы сбросить его, очистите буфер записи, выполнив любое из перечисленных выше действий, или отправьте недостающие данные. 0: буфер записи пуст или заполнен. 1: буфер записи ожидает завершения передачи данных.

Бит 0 BSY: Флаг занятости

Флаг BSY устанавливается, когда выполняется операция записи, стирания или изменения байта опции. Невозможно определить, какой тип операции выполняется.

Значение BSY нельзя принудительно установить в 0. Оно автоматически сбрасывается оборудованием каждый раз после завершения шага операции записи, стирания или изменения байта опции. 0: операция программирования, стирания или изменения байта опции не выполняется. 1: операция программирования, стирания или изменения байта опции выполняется.

4.9.6 Регистр управления очисткой FLASH (FLASH_CCR)

Смещение адреса: 0x014

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.		CLR_CRCEND			CLR_RDSERR	CLR_RDPERR	CLR_OPERR	CLR_INCERR	Рез.		CLR_PGSERR	CLR_WRPERR	CLR_EOP
			В	В	В	В	В	В	В	В		В	В	В	В
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.

Биты 31:29 зарезервированы, должны оставаться в состоянии сброса.

- Бит 28 CLR_CRCRDERR: Бит сброса флага CRCRDERR
Установка этого бита в 1 сбрасывает флаг CRCRDERR в регистре FLASH_SR в 0.
- Бит 27 CLR_CRCEND: Бит сброса флага CRCEND
Установка этого бита в 1 сбрасывает флаг CRCEND в регистре FLASH_SR в 0.
- Бит 26 CLR_DBECCERR: Бит сброса флага DBECCERR
Установка этого бита в 1 сбрасывает флаг DBECCERR в регистре FLASH_SR в 0. Если SNECCERR
Флаг регистра FLASH_SR устанавливается в 0, регистр FLASH_ECC_FAR также сбрасывается в 0.
- Бит 25 CLR_SNECCERR: Бит сброса флага SNECCERR
Установка этого бита в 1 сбрасывает флаг SNECCERR в регистре FLASH_SR в 0. Если DBECCERR
Флаг регистра FLASH_SR устанавливается в 0, регистр FLASH_ECC_FAR также сбрасывается в 0.
- Бит 24 CLR_RDSERR: Бит сброса флага RDSERR
Установка этого бита в 1 сбрасывает флаг RDSERR в регистре FLASH_SR в значение 0.
- Бит 23 CLR_RDPERR: Бит сброса флага RDPERR
Установка этого бита в 1 сбрасывает флаг RDPERR в регистре FLASH_SR в значение 0.
- Бит 22 CLR_OPERR: Бит сброса флага OPERR
Установка этого бита в 1 сбрасывает флаг OPERR в регистре FLASH_SR в 0.
- Бит 21 CLR_INCERR: Бит сброса флага INCERR
Установка этого бита в 1 сбрасывает флаг INCERR в регистре FLASH_SR в 0.
- Бит 20 зарезервирован, должен оставаться в сбросовом значении.
- Бит 19 CLR_STRBERR: Бит сброса флага STRBERR
Установка этого бита в 1 сбрасывает флаг STRBERR в регистре FLASH_SR в 0.
- Бит 18 CLR_PGSERR: Бит сброса флага PGSERR
Установка этого бита в 1 сбрасывает флаг PGSERR в регистре FLASH_SR в значение 0.



- Бит 17 CLR_WRPERR: Бит сброса флага WRPERR
- Установка этого бита в 1 сбрасывает флаг WRPERR в регистре FLASH_SR в значение 0.
- Бит 16 CLR_EOP: Бит сброса флага EOP
- Установка этого бита в 1 сбрасывает флаг EOP в регистре FLASH_SR в 0.
- Биты 15:0 зарезервированы, должны оставаться в состоянии сброса.

4.9.7 Регистр управления опциями FLASH (FLASH_OPTCR)

- Смещение адреса: 0x018
- Значение сброса: 0xX000 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
	РВ														
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Б	rs

- Бит 31 зарезервирован, должен оставаться в сбросовом значении.
- Бит 30 OPTCHANGEERRIE: Бит разрешения прерывания при ошибке изменения байта опции
- Бит OPTCHANGEERRIE определяет, необходимо ли генерировать прерывание при возникновении ошибки во время изменения байта опции.
- 0: прерывание не генерируется при возникновении ошибки во время изменения байта параметра.
- 1: Прерывание генерируется при возникновении ошибки во время изменения байта параметра.
- Биты 29:5 зарезервированы, должны оставаться в состоянии сброса.

Биты 4:2 зарезервированы, должны оставаться в состоянии сброса.

Бит 1 OPTSTART: Начало байта опции, изменение бита конфигурации опции

OPTSTART запускает операцию изменения байта опции. Пользователь может установить только OPTSTART.
Когда бит OPTLOCK установлен в 0, встроенная флэш-память сбрасывает OPTSTART, когда
Операция изменения байта опции подтверждена.
Пользовательское приложение не может изменять какие-либо регистры встроенной флэш-памяти, если не выбрана соответствующая опция.
Операция по внесению изменений завершена.
Перед установкой этого бита пользователь должен записать необходимые значения в файл FLASH_XXX_PRG.
регистры. Регистры FLASH_XXX_PRG будут заблокированы до изменения байта опции.
Операция была выполнена в энергонезависимой памяти.
Невозможно начать операцию изменения байта опции, если выполняется вычисление контрольной суммы CRC.
Попытка установить OPTSTART при установленном значении CRC_BUSY в регистре FLASH_SR не дает результата;
Изменение байта параметра не запускается, и ошибка не генерируется.

Бит 0 OPTLOCK: Бит конфигурации параметра блокировки FLASH_OPTCR

Бит OPTLOCK блокирует регистр FLASH_OPTCR, а также все регистры _PRG.
Правильная последовательность записи в регистр FLASH_OPTKEYR разблокирует этот бит. Если последовательность неправильная,
Если последовательность разблокировки FLASH_OPTKEYR выполнена дважды, этот бит остаётся.
Заблокировано до следующей перезагрузки системы.
Можно установить значение OPTLOCK, запрограммировав его на 1. При установке значения 1 запускается новая последовательность разблокировки.
Для разблокировки это обязательно. Когда OPTLOCK меняется с 0 на 1, остальные биты
Регистр FLASH_OPTCR не изменяется.
0: Регистр FLASH_OPTCR разблокирован
1: Регистр FLASH_OPTCR заблокирован.

4.9.8 Регистр состояния опций FLASH (FLASH_OPTSR_CUR)

Смещение адреса: 0x01C

Значение сброса: 0xFFFF XXXX

Подробную информацию о значении сброса см. в [таблице 18: Организация байтов параметров](#) .

Этот регистр только для чтения отражает текущие значения соответствующих битов параметров.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	...	IO_HSLV	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	ВЕРСИЯ	ST_RAM_SIZE[1:0]		...	...	Рез.
	Р	Р								Р	Р	Р	Р	Р	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
РДП[7:0]								...	...	Рез.	IWDG1_SW	БОР_ЛЕВ[1:0]		Рез.	OPT_BUSY
Р	Р	Р	Р	Р	Р	Р	Р	Р	Р		Р	Р	Р		Р

Бит 31 зарезервирован, должен оставаться в сбросовом значении.

Бит 30 OPTCHANGEERR: Флаг ошибки изменения байта параметра

Флаг OPTCHANGEERR указывает на ошибку, допущенную во время операции изменения байта опции. Если OPTCHANGEERR установлен в 1, операция изменения байта опции не была успешно завершена. При поднятии этого флага генерируется прерывание, если бит OPTCHANGEERRIE регистра FLASH_OPTCR установлен в 1.

Запись значения 1 в регистр CLR_OPTCHANGEERR регистра FLASH_OPTCCR очищает OPTCHANGEERR. 0:

ошибок при изменении байта опции не

произошло. 1: во время операции изменения байта опции произошла одна или несколько ошибок.

Бит 29 IO_HSLV: Бит состояния высокоскоростного ввода-вывода при низком напряжении

Этот бит указывает на то, что изделие работает при напряжении ниже 2,5 В.

0: Изделие работает во всем диапазоне напряжений, оптимизация скорости ввода-вывода при низком напряжении отключена. 1:

Изделие работает при напряжении ниже 2,5 В, функция оптимизации скорости ввода-вывода при низком напряжении разрешена.

Биты 28:26 зарезервированы, должны оставаться в состоянии сброса.

Биты 25:22 зарезервированы, должны оставаться в состоянии сброса.

Бит 21 БЕЗОПАСНОСТЬ: Бит состояния параметра включения безопасности

0: Функция безопасности отключена. 1:

Функция безопасности включена.

Биты 20:19 ST_RAM_SIZE[1:0]: статус параметра размера ОЗУ ST 00: 2 Кбайта

зарезервировано для кода ST 01: 4 Кбайта

зарезервировано для кода ST 10: 8 Кбайт

зарезервировано для кода ST 11: 16 Кбайт

зарезервировано для кода ST Примечание: это

битовое поле действует только при включенной защите (SECURITY = 1).

Вся оперативная память DTCM всегда доступна для приложения независимо от конфигурации байтов параметра ST_RAM_SIZE.

Бит 18 IWDG_FZ_SDBY: Бит состояния опции заморозки режима ожидания IWDG

При установке этой опции независимый сторожевой таймер IWDG1 замораживается в режиме ожидания системы.

0: Независимый сторожевой таймер завис в режиме ожидания. 1:

Независимый сторожевой таймер продолжает работать в режиме ожидания.

Бит 17 IWDG_FZ_STOP: Бит состояния опции заморозки режима остановки IWDG

При установке независимый сторожевой таймер IWDG1 находится в режиме остановки системы.

0: Независимый сторожевой таймер завис в режиме остановки системы. 1:

Независимый сторожевой таймер продолжает работу в режиме остановки системы.

Бит 16 зарезервирован, должен оставаться в сбросовом значении.

Биты 15:8 RDP[7:0]: Байт состояния опции уровня защиты считывания 0xAA: глобальный

уровень защиты считывания 0 0xCC: глобальный уровень

защиты считывания 2 другие значения: глобальный

уровень защиты считывания 1.

Бит 7 NRST_STDY_D1: Бит состояния параметра сброса записи резервного сервера домена D1

0: при переходе в режим DStandby в домене D1 генерируется сообщение о сбросе. 1: при переходе в

режим DStandby в домене D1 сообщение о сбросе не генерируется.

Бит 6 NRST_STOP_D1: Бит состояния параметра сброса записи DStop домена D1

0: при переходе в режим DStop в домене D1 генерируется сброс. 1: при переходе в режим DStop

в домене D1 сброс не генерируется.

Бит 5 зарезервирован, должен оставаться в сбросовом значении.

Бит 4 IWDG1_SW: Бит состояния параметра режима управления IWDG1

- 1: Сторожевой таймер IWDG1 управляется программным обеспечением.
- 0: Сторожевой таймер IWDG1 управляется аппаратно.

Биты 3:2 BOR_LEV[1:0]: Бит состояния опции уровня пониженного напряжения

- Эти биты отражают уровень мощности, при котором происходит перезагрузка системы.
- 00: Порог сброса при пониженном напряжении 0 (VBOR0)
 - 01: Порог сброса при пониженном напряжении 1 (VBOR1)
 - 10: Порог сброса при пониженном напряжении 2 (VBOR2)
 - 11: Порог сброса при пониженном напряжении 3 (VBOR3)

Бит 1 зарезервирован, должен оставаться в сбросовом значении.

Бит 0 OPT_BUSY: Флаг текущего изменения байта параметра

- OPT_BUSY указывает, выполняется ли изменение байта опции. Когда этот бит установлен в 1, Встроенная флэш-память изменяет параметры, и изменить какие-либо из них невозможно. встроенный регистр флэш-памяти.
- 0: изменение байта опции не выполняется
 - 1: выполняется изменение байта опции, и все операции записи в регистры Flash-памяти блокируются до тех пор, пока Изменение байта опции завершено.

4.9.9 Регистр состояния опций FLASH (FLASH_OPTSR_PRG)

Смещение адреса: 0x020

Значение сброса: 0xFFFF XXXX

Подробную информацию о значении сброса см. в [таблице 18: Организация байтов параметров](#).

Этот регистр используется для программирования значений в соответствующих битах параметров. Значения после сброса. отражает текущие значения соответствующих битов опции.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	IO_HSLV	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	ВВОДИМОСТЬ		ST_RAM_SIZE[1:0]		Рез.
		рв								рв	рв	рв	рв	рв	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
РДП[7:0]										Рез.	IWDG1_SW	BOR_LEV[1:0]		Рез.	Рез.
рв	рв	рв	рв	рв	рв	рв	рв	рв	рв		рв	рв	рв		



Биты 31:30 зарезервированы, должны оставаться в состоянии сброса.

Бит 29 IO_HSLV: Бит конфигурации высокоскоростного ввода-вывода при низком напряжении.

Этот бит указывает, что изделие работает при напряжении ниже 2,5 В.

0: Изделие работает во всем диапазоне напряжений, оптимизация скорости ввода-вывода при низком напряжении отключена. 1:

Изделие работает при напряжении ниже 2,5 В, функция оптимизации скорости ввода-вывода при низком напряжении разрешена.

Биты 28:26 зарезервированы, должны оставаться в состоянии сброса.

Биты 25:22 зарезервированы, должны оставаться в состоянии сброса.

Бит 21 БЕЗОПАСНОСТЬ: Бит конфигурации параметра включения безопасности

Бит опции SECURITY включает режим безопасного доступа устройства во время изменения бита опции. Это изменение будет учтено при следующем включении и перезагрузке. После включения функция безопасности может быть отключена, если ни одна область не защищена режимом PCROP или режимом безопасного доступа. Если есть области, защищенные только безопасным режимом или режимом PCROP, выполните регрессионный анализ (с уровня 1 до 0) и установите все биты для снятия защиты с областей, защищенных только безопасным режимом, и областей, защищенных режимом PCROP.

0: Функция безопасности отключена. 1:

Функция безопасности включена.

Биты 20:19 ST_RAM_SIZE[1:0]: Биты конфигурации параметра размера ST RAM

00: 2 Кбайта зарезервировано для кода ST 01: 4

Кбайта зарезервировано для кода ST 10: 8 Кбайт

зарезервировано для кода ST 11: 16 Кбайт

зарезервировано для кода ST Примечание: Это

битовое поле действует только при включенной защите (SECURITY = 1).

Вся оперативная память DTCM всегда доступна для приложения независимо от конфигурации байтов параметра ST_RAM_SIZE.

Бит 18 IWDG_FZ_SDBY: Бит конфигурации параметра заморозки независимого сторожевого таймера IWDG1 в режиме

ожидания системы. Этот бит используется для определения того, замораживать или нет независимый сторожевой таймер IWDG1 в режиме ожидания системы.

0: Независимый сторожевой таймер завис в режиме ожидания. 1:

Независимый сторожевой таймер продолжает работать в режиме ожидания.

Бит 17 IWDG_FZ_STOP: Бит конфигурации параметра заморозки режима остановки IWDG. Этот бит используется

для определения того, замораживать или нет независимый сторожевой таймер IWDG1 в системном режиме остановки.

0: Независимый сторожевой таймер завис в режиме остановки системы. 1:

Независимый сторожевой таймер продолжает работу в режиме остановки системы.

Бит 16 зарезервирован, должен оставаться в сбросовом значении.

Биты 15:8 RDP[7:0]: Биты конфигурации параметра уровня защиты считывания. Биты RDP используются

для изменения уровня защиты считывания. Это изменение возможно только в том случае, если текущий уровень защиты отличается от уровня 2. Возможные конфигурации: 0xAA: глобальный уровень защиты считывания 0; 0xCC: глобальный уровень защиты считывания 2; другие значения: глобальный уровень защиты считывания 1.

Бит 7 NRST_STDY_D1: Бит конфигурации параметра сброса записи DStandby в домене D1. 0: сброс генерируется при

переходе в режим DStandby в домене D1. 1: сброс не генерируется при переходе в режим DStandby в домене D1.

Бит 6 NRST_STOP_D1: Бит конфигурации параметра сброса записи DStop в домене D1. 0: сброс выполняется при

переходе в режим DStop в домене D1. 1: сброс не выполняется при переходе в режим DStop в домене D1.

Бит 5 зарезервирован, должен оставаться в сбросовом значении.

Бит 4 IWDG1_SW: Бит конфигурации параметра режима управления IWDG1

Бит опции IWDG1_SW используется для выбора того, будет ли независимый сторожевой таймер IWDG1 управляться... аппаратным или программным обеспечением.

1: Сторожевой таймер IWDG1 управляется программным обеспечением.

0: Сторожевой таймер IWDG1 управляется аппаратно.

Биты 3:2 BOR_LEV[1:0]: Бит конфигурации опции уровня понижения напряжения

Эти биты параметров используются для определения уровня мощности, при котором происходит перезагрузка системы. 00 и 11: уровень сброса установлен на 2,1 В.

01: напряжение сброса установлено на 2,4 В.

10: напряжение сброса установлено на 2,7 В.

Биты 1:0 зарезервированы, должны оставаться в состоянии сброса.

4.9.10 Регистр управления очисткой опции FLASH (FLASH_OPTCCR)

Смещение адреса: 0x024

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	...	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
	В														
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.

Бит 31 зарезервирован, должен оставаться в сбросовом значении.

Бит 30 CLR_OPTCHANGEERR: Бит сброса OPTCHANGEERR

Этот бит используется для сброса флага OPTCHANGEERR в FLASH_OPTSR_CUR или Регистр FLASH_OPTSR2_CUR. Регистр FLASH_OPTCCR доступен только для записи.

Сброс осуществляется путем программирования значения 1.

Биты 29:0 зарезервированы, должны оставаться в состоянии сброса.



4.9.11 Адрес защиты FLASH (FLASH_PRAR_CUR)

Смещение адреса: 0x028

Значение сброса: 0xFFFF 0XXX

Подробную информацию о значении сброса см. в [таблице 18: Организация байтов параметров](#).

Этот регистр только для чтения отражает текущие значения соответствующих битов параметров.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DMP	Рез.	Рез.	Рез.	PROT_AREA_END[11:0]											
Р				Р	Р	Р	Р	Р	Р	Р	Р	Р	Р	Р	Р
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	PROT_AREA_START[11:0]											
				Р	Р	Р	Р	Р	Р	Р	Р	Р	Р	Р	Р

Бит 31 DMP: бит состояния опции разрешения защищенного стирания PCROP

Если DMP установлено на 1, то защищенная зона PCROP удаляется при снижении уровня защиты. (изменение уровня с 1 на 0) или происходит стирание банка данных с удалением защиты.

Биты 30:28 зарезервированы, должны оставаться в состоянии сброса.

Биты 27:16 PROT_AREA_END[11:0]: Биты состояния конца области PCROP

Эти биты содержат последний 256-байтовый блок области PCROP.

Если этот адрес равен PROT_AREA_START, то весь банк данных защищен протоколом PCROP.

Если этот адрес меньше, чем PROT_AREA_START, защита не устанавливается.

Биты 15:12 зарезервированы, должны оставаться в состоянии сброса.

Биты 11:0 PROT_AREA_START[11:0]: Биты состояния начала области PCROP

Эти биты содержат первый 256-байтовый блок области PCROP.

Если этот адрес равен PROT_AREA_END, то весь банк данных защищен протоколом PCROP.

Если этот адрес выше, чем PROT_AREA_END, защита не устанавливается.

4.9.12 Адрес защиты FLASH (FLASH_PRAR_PRG)

Смещение адреса: 0x02C

Значение сброса: 0xFFFF 0XXX

Подробную информацию о значении сброса см. в [таблице 18: Организация байтов параметров](#).

Этот регистр используется для программирования значений в соответствующих битах параметров.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DMP	Рез.	Рез.	Рез.	PROT_AREA_END[11:0]											
Рв				Рв	Рв	Рв	Рв	Рв	Рв	Рв	Рв	Рв	Рв	Рв	Рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	PROT_AREA_START[11:0]											
				Рв	Рв	Рв	Рв	Рв	Рв	Рв	Рв	Рв	Рв	Рв	Рв

Бит 31 DMES: Бит конфигурации параметра разрешения защищенного стирания PCROP

Если DMES установлено на 1, то защищенная зона PCROP удаляется при снижении уровня защиты.
(изменение уровня с 1 на 0) или происходит стирание банка данных с удалением защиты.

Биты 30:28 зарезервированы, должны оставаться в состоянии сброса.

Биты 27:16 PROT_AREA_END[11:0]: Биты конфигурации конца области PCROP

Эти биты содержат последний 256-байтовый блок области PCROP.

Если этот адрес равен PROT_AREA_START, то весь банк данных защищен протоколом PCROP.

Если этот адрес меньше, чем PROT_AREA_START, защита не устанавливается.

Биты 15:12 зарезервированы, должны оставаться в состоянии сброса.

Биты 11:0 PROT_AREA_START[11:0]: Биты конфигурации начала области PCROP

Эти биты содержат первый 256-байтовый блок области PCROP.

Если этот адрес равен PROT_AREA_END, то весь банк данных защищен протоколом PCROP.

Если этот адрес выше, чем PROT_AREA_END, защита не устанавливается.

4.9.13 Защищенный адрес FLASH (FLASH_SCAR_CUR)

Смещение адреса: 0x030

Значение сброса: 0xFFFF 0XXX

Подробную информацию о значении сброса см. в [таблице 18: Организация байтов параметров](#).

Этот регистр только для чтения отражает текущие значения соответствующих битов параметров.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DMES	Рез.	Рез.	Рез.	SEC_AREA_END[11:0]											
Р				Р	Р	Р	Р	Р	Р	Р	Р	Р	Р	Р	Р
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	SEC_AREA_START[11:0]											
				Р	Р	Р	Р	Р	Р	Р	Р	Р	Р	Р	Р

Бит 31 DMES: защищенный доступ, защищенное удаление, параметр включения, состояние бита

Если значение DMES равно 1, область только для защищенного доступа удаляется при снижении уровня защиты.
(изменение уровня с 1 на 0) или происходит стирание банка данных с удалением защиты.

Биты 30:28 зарезервированы, должны оставаться в состоянии сброса.

Биты 27:16 SEC_AREA_END[11:0]: биты состояния конца защищенной области

Эти биты содержат последний 256-байтовый блок защищенной области.

Если этот адрес равен SEC_AREA_START, то доступ ко всему банку защищен.

Если этот адрес меньше, чем SEC_AREA_START, защита не устанавливается.

Биты 15:12 зарезервированы, должны оставаться в состоянии сброса.

Биты 11:0 SEC_AREA_START[11:0]: биты состояния начала защищенной области

Эти биты содержат первые 256 байт блока защищенной области.

Если этот адрес равен SEC_AREA_END, то доступ ко всему банку защищен.

Если этот адрес выше, чем SEC_AREA_END, защита не устанавливается.



4.9.14 Защищенный адрес FLASH (FLASH_SCAR_PRG)

Смещение адреса: 0x034

Значение сброса: 0xFFFF 0XXX

Подробную информацию о значении сброса см. в [таблице 18: Организация байтов параметров](#).

Этот регистр используется для программирования значений в соответствующих битах параметров.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DMES	Рез.	Рез.	Рез.	SEC_AREA_END[11:0]											
рв				рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	SEC_AREA_START[11:0]											
				рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв

Бит 31 DMES: Бит конфигурации параметра включения опции безопасного доступа с защитой от удаления

Если значение DMES равно 1, область только для защищенного доступа удаляется при снижении уровня защиты. (изменение уровня с 1 на 0) или происходит стирание банка данных с удалением защиты.

Биты 30:28 зарезервированы, должны оставаться в состоянии сброса.

Биты 27:16 SEC_AREA_END[11:0]: Биты конфигурации конечной точки защищенной области

Эти биты содержат последний блок из 256 байтов защищенной области.

Если этот адрес равен SEC_AREA_START, то доступ ко всему банку защищен.

Если этот адрес меньше, чем SEC_AREA_START, защита не устанавливается.

Биты 15:12 зарезервированы, должны оставаться в состоянии сброса.

Биты 11:0 SEC_AREA_START[11:0]: Биты конфигурации начала защищенной области

Эти биты содержат первый блок из 256 байтов защищенной области.

Если этот адрес равен SEC_AREA_END, то доступ ко всему банку защищен.

Если этот адрес выше, чем SEC_AREA_END, защита не устанавливается.

4.9.15 Защита сектора записи FLASH (FLASH_WPSN_CUR)

Смещение адреса: 0x038

Значение сброса: 0x0000 00XX

Этот регистр только для чтения отражает текущие значения соответствующих битов параметров.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	WRPS7	WRPS6	WRPS5	WRPS4	WRPS3	WRPS2	WRPS1	WRPS0
								р	р	р	р	р	р	р	р

Биты 31:8 зарезервированы, должны оставаться в состоянии сброса.

Биты 7:0 WRPSn: Бит состояния опции защиты от записи сектора n (n = 7 до 0)

Каждый бит FLASH_WPSN_CUR отражает состояние защиты от записи соответствующего сектора.
(0: сектор защищен от записи; 1: сектор не защищен от записи)

4.9.16 Защита сектора записи FLASH (FLASH_WPSN_PRG)

Смещение адреса: 0x03C

Значение сброса: 0x0000 00XX

Этот регистр используется для программирования значений в соответствующих битах параметров.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	WRPS7	WRPS6	WRPS5	WRPS4	WRPS3	WRPS2	WRPS1	WRPS0
								рв	рв	рв	рв	рв	рв	рв	рв

Биты 31:8 зарезервированы, должны оставаться в состоянии сброса.

Биты 7:0 WRPSn: Бит состояния опции защиты от записи сектора n (n = 7 до 0)

Установка бита WRPSn в 0 обеспечивает защиту от записи соответствующего сектора (0: сектор защищен от записи; 1: сектор не защищен от записи).

4.9.17 Адрес загрузки регистра FLASH для ядра Arm® Cortex®-M7 (FLASH_BOOT_CUR)

Смещение адреса: 0x040

Значение сброса: 0xFFFF XXXX

Подробную информацию о значении сброса см. в [таблице 18: Организация байтов параметров](#).

Этот регистр отражает текущие значения соответствующих битов параметров.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
BOOT_CM_ADD1[15:0]															
р	р	р	р	р	р	р	р	р	р	р	р	р	р	р	р
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BOOT_CM_ADD0[15:0]															
р	р	р	р	р	р	р	р	р	р	р	р	р	р	р	р

Биты 31:16 BOOT_CM_ADD1[15:0]: адрес загрузки Arm® Cortex®-M7 1

Эти биты отражают старший бит адреса загрузки Arm® Cortex®-M7 , когда вывод BOOT находится в высоком состоянии.

Биты 15:0 BOOT_CM_ADD0[15:0]: адрес загрузки Arm® Cortex®-M7 0

Эти биты отражают старший бит адреса загрузки Arm® Cortex®-M7 , когда вывод BOOT находится в низком состоянии.

4.9.18 Адрес загрузки регистра FLASH для ядра Arm® Cortex®-M7 (FLASH_BOOT_PRG)

Смещение адреса: 0x044

Значение сброса: 0XXXXX XXXX

Подробную информацию о значении сброса см. в [таблице 18: Организация байтов параметров](#).

Этот регистр используется для программирования значений в соответствующих битах параметров.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
BOOT_CM_ADD1[15:0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BOOT_CM_ADD0[15:0]															
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Биты 31:16 BOOT_CM_ADD1[15:0]: Конфигурация загрузочного адреса 1 Arm® Cortex®-M7

Эти биты позволяют настроить старший бит адреса загрузки Arm® Cortex®-M7 при загрузке.

Штырь высоко расположен.

Биты 15:0 BOOT_CM_ADD0[15:0]: конфигурация загрузочного адреса 0 Arm® Cortex®-M7

Эти биты позволяют настроить старший бит адреса загрузки Arm® Cortex®-M7 при загрузке.

Сигнал находится в низком состоянии.

4.9.19 Регистр управления CRC FLASH (FLASH_CRCCR)

Смещение адреса: 0x050

Значение сброса: 0x001C 0000

Этот регистр можно изменить только в том случае, если бит CRC_EN в регистре FLASH_CR установлен в 1.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	BCE_BANK	CRC		Рез.	Рез.	CLEAN_CRC	START_CRC
									B	rw	rw			rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	CRC	ADD_SECT	CRC	Рез.	Рез.	Рез.	Рез.	Рез.	CRC		
					B	B	rw						rw	rw	rw

Биты 31:23 зарезервированы, должны оставаться в состоянии сброса.

Бит 22 ALL_BANK: бит выбора CRC. Когда

ALL_BANK установлен в 1, все секторы пользователей банка добавляются в список секторов, для которых вычисляется CRC.

Биты 21:20 CRC_BURST[1:0]: Размер пакета CRC. Биты

CRC_BURST задают размер пакетов, генерируемых блоком вычисления CRC. 00: каждый пакет имеет размер 4 слова Flash (256-бит). 01: каждый пакет имеет размер 16 слов Flash (256-бит). 10: каждый пакет имеет размер 64 слова Flash (256-бит). 11: каждый пакет имеет размер 256 слов Flash (256-бит).

Биты 19:18 зарезервированы, должны оставаться в состоянии сброса.

Бит 17 CLEAN_CRC: Бит очистки CRC.

Установка CLEAN_CRC в 1 очищает текущий результат CRC, хранящийся в регистре FLASH_CRCDATAR.

Бит 16 START_CRC: Начальный бит CRC. Бит

START_CRC запускает вычисление CRC с использованием текущей конфигурации. Вычисление CRC не может быть запущено во время операции изменения байта опции, поскольку все операции записи во встроенные регистры флэш-памяти приостанавливаются до завершения операции изменения байта опции.

Биты 15:11 зарезервированы, должны оставаться в состоянии сброса.

Бит 10 CLEAN_SECT: Бит очистки списка секторов CRC

Установка параметра CLEAN_SECT в значение 1 очищает список секторов, для которых вычисляется контрольная сумма CRC.

Бит 9 ADD_SECT: Бит выбора сектора CRC.

Установка ADD_SECT в 1 добавляет сектор, номер которого равен CRC_SECT, в список секторов, для которых вычисляется CRC.

Бит 8 CRC_BY_SECT: Бит выбора режима сектора CRC

Если параметр CRC_BY_SECT установлен в 1, вычисление CRC выполняется на уровне сектора, для секторов, присутствующих в списке секторов. Чтобы добавить сектор в этот список, используйте биты ADD_SECT и CRC_SECT. Чтобы очистить список, используйте бит CLEAN_SECT.

Когда значение CRC_BY_SECT сбрасывается до 0, вычисление CRC выполняется для всех адресов в диапазоне от CRC_START_ADDR до CRC_END_ADDR.

Биты 7:3 зарезервированы, должны оставаться в состоянии сброса.

Биты 2:0 CRC_SECT[2:0]: Номер сектора CRC. CRC_SECT

используется для выбора одного или нескольких пользовательских секторов Flash-памяти, которые будут добавлены в список секторов, для которых вычисляется CRC. CRC может быть вычислен либо между двумя адресами (с использованием регистров FLASH_CRCSADDR и FLASH_CRCEADDR), либо для списка секторов. Если выбран последний вариант, можно добавить сектор в список секторов, запрограммировав номер сектора в CRC_SECT, а затем установив ADD_SECT в 1.

Список секторов можно очистить либо установив бит CLEAN_SECT, либо отключив вычисление CRC. Бит CRC_SECT можно установить только тогда, когда бит CRC_EN регистра FLASH_CR установлен в 1. 000: сектор 0

001: сектор 1

...

111: сектор 7

4.9.20 Регистр начального адреса CRC флэш-памяти (FLASH_CRCSADDR)

Смещение адреса: 0x054

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	CRC_START_ADDR[19:16]			
												рв	рв	рв	рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CRC_START_ADDR[15:2]													Рез.	Рез.	
рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв		

Биты 31:20 зарезервированы, должны оставаться в состоянии сброса.

Биты 19:2 CRC_START_ADDR[19:2]: Начальный адрес CRC

Параметр CRC_START_ADDR используется, когда CRC_BY_SECT установлен в 0. Его необходимо запрограммировать в...
Начальный адрес области памяти банка, в которой выполняется вычисление CRC.

Биты 1:0 зарезервированы, должны оставаться в состоянии сброса.

4.9.21 Регистр конечного адреса CRC FLASH (FLASH_CRCEADDR)

Смещение адреса: 0x058

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	CRC_END_ADDR[19:16]			
												рв	рв	рв	рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CRC_END_ADDR[15:2]													Рез.	Рез.	
рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв		

Биты 31:20 зарезервированы, должны оставаться в состоянии сброса.

Биты 19:2 CRC_END_ADDR[19:2]: Конечный адрес CRC

Параметр CRC_END_ADDR используется, когда CRC_BY_SECT установлен в 0. Его необходимо запрограммировать в...
конечный адрес области памяти банка, в которой выполняется вычисление CRC.

Биты 1:0 зарезервированы, должны оставаться в состоянии сброса.

4.9.22 Регистр данных CRC флэш-памяти (FLASH_CRCDATAR)

Смещение адреса: 0x05C

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CRC_DATA[31:16]															
р	р	р	р	р	р	р	р	р	р	р	р	р	р	р	р
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CRC_DATA[15:0]															
р	р	р	р	р	р	р	р	р	р	р	р	р	р	р	р

Биты 31:0 CRC_DATA[31:0]: результат CRC

Биты CRC_DATA содержат результат последнего вычисления контрольной суммы CRC.

4.9.23 Адрес ошибки ECC во флэш-памяти (FLASH_ECC_FAR)

Смещение адреса: 0x060

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	FAIL_ECC_ADDR[14:0]														
	р	р	р	р	р	р	р	р	р	р	р	р	р	р	р

Биты 31:15 зарезервированы, должны оставаться в состоянии сброса.

Биты 14:0 FAIL_ECC_ADDR[14:0]: адрес ошибки ECC

Когда во время чтения возникает ошибка ECC (как при однократной коррекции, так и при двукратном обнаружении)

В ходе операции битовое поле FAIL_ECC_ADDR содержит адрес, вызвавший ошибку.

Флаг FAIL_ECC_ADDR сбрасывается при возникновении ошибки в регистре FLASH_SR (CLR_SNECCERR).

или CLR_DBECCERR) сбрасывается.

Встроенная флэш-память программирует адрес в этом регистре только при отсутствии ошибок ECC.

Установлены флаги. Это означает, что сохраняется только первый адрес, вызвавший ошибку ECC.

Адрес в FAIL_ECC_ADDR указан относительно области Flash-памяти, где произошла ошибка (пользовательская).

Flash, системная Flash-память).

Адрес сбоя = FAIL_ECC_ADDR[14:0] * 32 + смещение банка флэш-памяти

4.9.24 Регистр состояния опций FLASH 2 (FLASH_OPTSR2_CUR)

Смещение адреса: 0x070

Значение сброса: 0x0000 000X

Подробную информацию о значении сброса см. в [таблице 18: Организация байтов параметров](#).

Этот регистр только для чтения отражает текущие значения соответствующих битов параметров.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	CPUFREQ _СПОСОБСТВОВАТЬ РОСТУ	TCM_AXI_ОБЩИЙ[1:0]	
													р	р	р

Биты 31:3 зарезервированы, должны оставаться в состоянии сброса.

Бит 2 CPUFREQ_BOOST: Бит состояния повышения частоты процессора

Этот бит указывает, можно ли повысить частоту процессора или нет. Если он установлен, то ECC активируется. Системы ITCM и DTCM больше не используются.

Биты 1:0 TCM_AXI_SHARED[1:0]: Бит состояния совместного использования ОЗУ TCM

В этом битовом поле содержится размер памяти ITCM и объем оперативной памяти системы AXI.

00: 64 Кбайт ITCM / 320 Кбайт системный AXI

01: 128 Кбайт ITCM / 256 Кбайт системный AXI

10: 192 Кбайт ITCM / 192 Кбайт системный AXI

11: 256 Кбайт ITCM / 128 Кбайт системный AXI

4.9.25 Регистр состояния опций FLASH 2 (FLASH_OPTSR2_PRG)

Смещение адреса: 0x074

Значение сброса: 0x0000 000X

Подробную информацию о значении сброса см. в [таблице 18: Организация байтов параметров](#).

Этот регистр используется для программирования значений в соответствующих битах параметров. Значения после сброса отражает текущие значения соответствующих битов опции.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	CPUFREQ _СПОСОБСТВОВАТЬ РОСТУ	TCM_AXI_ОБЩИЙ[1:0]	
													рв	рв	рв

Биты 31:3 зарезервированы, должны оставаться в состоянии сброса.

Бит 2 CPUFREQ_BOOST: Бит состояния повышения частоты процессора.

Этот бит определяет, может ли частота процессора повышаться или нет. Если он установлен, то ECC на ITCM и DTCM больше не используются.

Биты 1:0 TCM_AXI_SHARED[1:0]: Бит состояния совместного использования

ОЗУ TCM. Это битовое поле настраивает размер памяти ITCM и системную ОЗУ AXI.

00: 64 Кбайт ITCM / 320 Кбайт системный AXI 01:

128 Кбайт ITCM / 256 Кбайт системный AXI 10: 192

Кбайт ITCM / 192 Кбайт системный AXI 11: 256 Кбайт

ITCM / 128 Кбайт системный AXI

Таблица 25. Карта регистров и таблица значений сброса.

[illegible]

[illegible]

Таблица 25. Карта регистров и таблица значений сброса (продолжение)

Компенсировать	Сброс имени регистра	30		29	28	27	26		24	23	22		20	19	18			15	14	13		11		109							1
0x074	FLASH_OTPSR2_PRG	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.
	0XXXXX 0XXX																														

Адреса границ регистрационных участков указаны в [разделе 2.3 на странице 131](#) .

