

6 Управление мощностью (PWR)

6.1 Введение

Раздел управления питанием (PWR) содержит обзор архитектуры питания для различных областей питания, а также контроллера конфигурации питания.

В нем также описываются особенности контроллеров питания и объясняется, как настраивается домен питания VCORE в зависимости от режимов работы, выбранной производительности (тактовой частоты) и масштабирования напряжения.

6.2 Основные характеристики PWR

- Источники питания и области электроснабжения

- Основные домены (VCORE = VCAP)
- Домен VDD
- Резервный домен (VSW, VBKP)
- Аналоговая область (VDDA) •

Регулирование напряжения питания системы

- Импульсный источник питания, энергоэффективный понижающий преобразователь напряжения (SMPS-понижающий преобразователь)
- Стабилизатор напряжения (LDO)

- Регулирование поставок периферийных устройств

- USB-регулятор •

Контроль источника питания


- Монитор POR/PDR
- Монитор BOR
- монитор PVD
- Монитор AVD
- Пороговые значения VBAT
- Температурные пороги •

Управление питанием

- Зарядка аккумулятора VBAT
- Режимы работы
- Регулировка масштабирования напряжения
- Режимы пониженного энергопотребления

6.3 Блок-схема PWR

Рисунок 17. Блок-схема управления питанием.



6.3.1 Контакты питания и внутренние сигналы

В таблице 28 перечислены входные и выходные сигналы PWR, подключенные к выводам или шарикам корпуса, а также в таблице 29 показаны внутренние сигналы PWR.

Таблица 28. Входные/выходные сигналы PWR, подключенные к выводам или шарикам корпуса.

Название пин-кода	Тип сигнала	Описание
VDD	Вход питания	Основной ввод/вывод и вход питания домена VDD.
VDDA	Вход питания: Внешний аналоговый источник питания для аналоговых периферийных устройств.	
VREF+, VREF-	Поставка входных данных/выход	Внешнее опорное напряжение для АЦП и ЦАП
VBAT	Поставлять ввод/вывод	Вход для резервного питания от батареи
VDDSMPS	Входное напряжение	Входное напряжение понижающего преобразователя
VLXSMPS	Поставлять выход	Выходное напряжение понижающего преобразователя
VFBSMPS	Входное напряжение	Входное напряжение понижающего преобразователя, датчик напряжения обратной связи
VSSSMPS	Входное напряжение питания.	Заземление понижающего преобразователя.
VDDLDO(1)	Входное напряжение	Входное напряжение стабилизатора напряжения
VCAP	Поставка/Входные данные Выходы	Поставка цифровых основных доменных имен
VDD50USB	Вход питания: USB-регулятор напряжения	
VDD33USB	Поставка/Входные данные Выходы	Выход стабилизатора напряжения USB или вход внешнего источника питания USB.
BCC	Вход питания. Основное заземление.	
AXB	Интерфейс регистра АНВ ввода/вывода	
PDR_ON	Вход	Включение сброса питания

1. Если стабилизатор напряжения (LDO) имеется, но вывод VDDLDO отсутствует на корпусе, то VDDLDO внутренне подключен к VDD.

Таблица 29. Внутренние входные/выходные сигналы PWR.

Название сигнала	Тип сигнала	Описание
AXB	Интерфейс регистра АНВ ввода/вывода	
pwr_pvd_wkup	Выход	Выход программируемого детектора напряжения
pwr_avd_wkup	Выход	Выход аналогового детектора напряжения
pwr_por_rst	Выход	Сброс при включении питания
pwr_bor_rst	Выход	Сброс режима пониженного напряжения
exti_c_wkup	Вход	Запрос на пробуждение ЦП
exti_d3_wkup	Вход	Запрос на пробуждение домена D3
pwr_d1_wkup	Выход	Запрос на пробуждение матричных часов шины домена D1

Таблица 29. Внутренние входные/выходные сигналы реактора PWR (продолжение)

Название сигнала	Тип сигнала	Описание
pwr_d2_wkup	Выход	Запрос на пробуждение тактовых сигналов в матрице шины домена D2
pwr_d3_wkup	Выход	Запрос на пробуждение матричных часов шины домена D3

6.4 Источники питания

Для работы устройства требуются источники питания VDD и VDDSMPS , а также независимые источники питания для VDDLDO, VDDA, VDDUSB и VCAP. Также предусмотрены стабилизированные источники питания для определенных функций (понижающий преобразователь, стабилизатор напряжения, USB-стабилизатор).

- VDD: внешний источник питания для входов/выходов и аналоговых блоков системы, таких как сброс, питание, управление и осцилляторы
- VBAT: дополнительный внешний источник питания для резервного домена, когда VDD отсутствует (VBAT режим)
При отсутствии батареи данный блок питания необходимо подключать к VDD.
- VDDSMPS: внешний источник питания для понижающего импульсного преобразователя.
Когда импульсный источник питания не используется, VDDSMPS необходимо подключить к VDD или к VSS.
- VLXSMPS: выходное напряжение понижающего преобразователя • VFBSMPS: обратная связь датчика понижающего преобразователя • VSSMPS: отдельная земля для понижающего преобразователя • VDDLDO: внешний источник питания для стабилизатора напряжения • VCAP: источник питания цифрового ядра

Этот блок питания независим от всех остальных блоков питания:

- При включении стабилизатора напряжения VCORE выдается внутренним напряжением. регулятор.
- Когда стабилизатор напряжения отключен, питание VCORE осуществляется от внешнего источника питания через вывод VCAP или от понижающего преобразователя импульсного источника питания.


- VDDA: внешний аналоговый источник питания для АЦП, ЦАП, операционных усилителей, компараторов и Буферы опорного напряжения.
Этот источник питания независим от всех остальных источников питания.
- VREF+: внешнее опорное напряжение для АЦП и ЦАП.
 - При включении буфера опорного напряжения сигналы VREF+ и VREF- передаются внутренним буфером опорного напряжения.
 - Когда буфер опорного напряжения отключен, VREF+ подается через Независимый внешний источник опорного напряжения. • VSSA: раздельное заземление аналогового и опорного напряжения.
- VDD50USB: внешний источник питания для USB-регулятора. • VDD33USB: выходной сигнал USB-регулятора для USB-интерфейса.
 - При включении USB-регулятора напряжение VDD33USB подается через внутренний USB-порт. регулятор.
 - Когда USB-регулятор отключен, напряжение VDD33USB подается от независимого внешнего источника питания.
 - VSS: общая земля для всех источников питания, кроме понижающего преобразователя и аналогового. периферийные устройства.

Примечание:

В зависимости от диапазона напряжения питания, некоторые периферийные устройства могут использоваться с...

Ограниченные возможности и производительность. Для получения более подробной информации см. раздел «Общие сведения об эксплуатации».
условия» в технических паспортах устройства.


Рисунок 18. Общий вид источника питания.



Путем настройки понижающего преобразователя импульсного источника питания и стабилизатора напряжения LDO поддерживаются конфигурации питания, показанные на [рисунке 19](#), для домена ядра VCORE и внешнего источника питания.

Примечание: Понижающий преобразователь SMPS доступен не во всех корпусах, а режим обхода доступен только при наличии SMPS.

Рисунок 19. Конфигурации системы электропитания.



Различные конфигурации питания управляются с помощью битов LDOEN, SDEN, SDEXTHP, SDLEVEL и BYPASS в регистре управления питанием 3 (PWR_CR3) в соответствии с таблицей 30.

Таблица 30. Управление конфигурацией поставок.

	Конфигурация поставок	SDLEVEL	SDEXTHP	SDEN	LDOEN	Обход	Описание
0	Конфигурация по умолчанию	00 0 1			1	0	- Питание доменов VCORE осуществляется от LDO в соответствии с... к VOS. - Понижающий импульсный преобразователь напряжения, работающий при напряжении 1,36 В, может использоваться для питания LDO.
1	Поставка LDO	xx 0 1 0					- Питание доменов VCORE осуществляется от LDO в соответствии с... к VOS. - Режим питания LDO (Основной, Низкое энергопотребление, Выкл.) будет соответствовать режиму низкого энергопотребления системы. - Понижающий импульсный преобразователь отключен.
2	Прямой импульсный понижающий преобразователь поставлять	0 1			0 0		- Питание доменов VCORE осуществляется от понижающего преобразователя импульсного источника питания в соответствии с VOS. - LDO обходен. - Режимы работы понижающего импульсного преобразователя (MR, LP, Off) будут включать: следуйте режимам энергосбережения системы.
3	Источники питания для импульсных понижающих преобразователей, LDO,	01 или 10	0 1		1	0	- Питание доменов VCORE осуществляется от LDO в соответствии с... к VOS - Режим питания LDO (Основной, Низкое энергопотребление, Выкл.) будет соответствовать режиму низкого энергопотребления системы. - Понижающий преобразователь SMPS включен в соответствии с SDLEVEL. и поставляет LDO. - Режимы работы понижающего импульсного преобразователя (MR, LP, Off) будут включать: следуйте режимам энергосбережения системы.
4	Источники питания для импульсных понижающих преобразователей. Внешние и LDO	01 или 10	1	1	1	0	- Питание доменов VCORE осуществляется от стабилизатора напряжения в соответствии с VOS. - Режим питания LDO (Основной, Низкое энергопотребление, Выкл.) будет соответствовать режиму низкого энергопотребления системы. - Понижающий преобразователь импульсного источника питания, включенный в соответствии с SDLEVEL, используется для питания внешних цепей и может также питать LDO. - В режиме MR импульсный понижающий преобразователь принудительно включается.
5	Понижающий импульсный преобразователь питает внешний источник. и обход LDO	01 или 10	1	1	0 1		- VCORE питается от внешнего источника - - Понижающий импульсный преобразователь, включенный в соответствии с SDLEVEL, используется для питания внешних цепей и может обеспечивать питание внешнего источника для VCORE. - В режиме MR импульсный понижающий преобразователь принудительно включается.

Таблица 30. Управление конфигурацией поставок (продолжение)

	Поставлять конфигурация	SDLEVEL	SDEXTHP	СДЕН	ЛДОЕН	ОБХОД	Описание
6	Понижающий импульсный источник питания преобразователь отключен и обход LDO	xx	0 0 1				– VCORE предоставлен из внешнего источника – Понижающий преобразователь импульсного источника питания отключен, а стабилизатор напряжения (LDO) зашунтирован. Мониторинг напряжения по-прежнему активен.
НА	Незаконно	xx	0 0 0				– Недопустимая комбинация, сохраняется конфигурация по умолчанию. (запись) (данные будут проигнорированы).
		xxx	1			1	
		x	0 1		0 1		
		00	x 1		1	0	
		x	1		1	0 0	
		00	1		1	0 1	

6.4.1 Запуск системы снабжения

Последовательность запуска системы после включения питания при различных конфигурациях электропитания следующая: далее (см. [рис. 20](#) и [рис. 21](#) для питания LDO и прямого питания SMPS), соответственно):

- При включении системы блок POR контролирует напряжение питания VDD . Как только напряжение VDD превысит пороговое значение...
При достижении порогового уровня POR понижающий преобразователь импульсного источника питания и стабилизатор напряжения включены, в конфигурации питания по умолчанию:
– Выходной уровень понижающего преобразователя импульсного источника питания установлен на уровне 1,36 В.
– Выходной уровень стабилизатора напряжения установлен на 1,0 В в соответствии с VOS3.
Уровень, заданный в [регистре управления доменом PWR D3 \(PWR_D3CR\)](#).
- Система остается в режиме перезагрузки до тех пор, пока VCORE не станет нестабильным.
- После стабилизации VCORE система выводится из состояния сброса, и генератор HSI запускается.
включено.
- После стабилизации генератора система инициализируется: флэш-память и байты опций.
загружены, и процессор запускается в ограниченном режиме работы (Run*).
- Затем программное обеспечение должно инициализировать систему, включая конфигурацию питания.
Программирование в [регистре управления PWR 3 \(PWR_CR3\)](#). После настройки питания.
После настройки бит ACTVOSRDY в [регистре состояния управления питанием \(PWR\)](#) установлен на 1.
Для обеспечения корректных уровней напряжения необходимо проверить параметр ([PWR_CSR1](#)) :
а) Пока ACTVOSRDY указывает на недопустимость уровней напряжения, система находится в состоянии покоя.
В режиме Run* операции записи в ОЗУ запрещены, и VOS не должен использоваться.
измененный.
б) Как только ACTVOSRDY подтвердит допустимость уровней напряжения, система перейдет в нормальное состояние.
В рабочем режиме разрешена запись в ОЗУ, а также можно изменять VOS.


VCORE питается от стабилизатора напряжения (LDO).

Когда напряжение на VCORE подается от стабилизатора напряжения (LDO), оно сразу устанавливается на уровне VOS3. Однако выходное напряжение понижающего преобразователя импульсного источника питания VFBMPS установлено на уровне 1,36 В. Бит ACTVOSRDY в [регистре состояния управления питанием 1 \(PWR_CSR1\)](#) указывает на то, что уровни напряжения недействительны.

Программное обеспечение должно запрограммировать конфигурацию питания в [регистре управления PWR 3 \(PWR_CR3\)](#). Кроме того, уровень напряжения VFBMPS должен достигать запрограммированного уровня выходного напряжения понижающего преобразователя SMPS (SDLEVEL), чтобы ACTVOSRDY отображал допустимые уровни напряжения (см. [рисунок 20](#)).

При выходе из режима ожидания конфигурация питания известна системе, поскольку содержимое [регистра управления питанием 3 \(PWR_CR3\)](#) сохраняется. Однако программное обеспечение должно дождаться установки значения ACTVOSRDY и отображения ожидаемого значения в [регистре состояния управления питанием 1 \(PWR_CSR1\)](#) функцией ACTVOS, чтобы подтвердить допустимость уровней напряжения VCORE, прежде чем выполнять операции записи в ОЗУ или изменять уровень VOS.

Рисунок 20. Запуск устройства с питанием VCORE от стабилизатора напряжения.




- 1. В режиме Run* операции записи в оперативную память запрещены.
- 2. Операции записи в ОЗУ разрешены, а VOS можно изменить только при наличии действительного значения ACTVOSRDY.

VCORE напрямую питается от понижающего преобразователя импульсного источника питания.

Когда напряжение VCORE напрямую подается от понижающего преобразователя импульсного источника питания, напряжение VCORE Сначала устанавливается на стандартный уровень VFBSMPS (1,36 В). Из-за слишком высокого напряжения питания по сравнению с... На уровне VOS3 бит ACTVOSRDY в [регистре состояния управления питанием 1 \(PWR_CSR1\)](#) указывает Недопустимые уровни напряжения. VCORE устанавливается на уровне 1,0 В (уровень VOS3), и ACTVOSRDY показывает Допустимые уровни напряжения только в том случае, если конфигурация питания запрограммирована в [PWR](#). [Регистр управления 3 \(PWR_CR3\)](#) (см. [рисунок 21](#)).

Рисунок 21. Запуск устройства с VCORE , получающим питание напрямую от
Понижающий импульсный источник питания



1. В режиме Run* операции записи в оперативную память запрещены.
2. Операции записи в ОЗУ разрешены, а VOS можно изменить только при наличии действительного значения ACTVOSRDY.

При выходе из режима ожидания система знает конфигурацию питания, поскольку Содержимое [регистра управления PWR 3 \(PWR_CR3\)](#) сохраняется. Однако программное обеспечение по-прежнему должно дождаться установки бита ACTVOSRDY в [регистре состояния управления питанием 1 \(PWR_CSR1\)](#) , чтобы Перед выполнением операций записи в ОЗУ необходимо убедиться в корректности уровней напряжения VCORE . изменение VOS.

VCORE работает в режиме обхода (LDO и SMPS выключены).


Устройства, оснащенные импульсным блоком питания (SMPS), также могут использоваться в режиме обхода (Bypass).

Когда VCORE работает в режиме обхода (LDO и SMPS выключены), внешнее питание Напряжение VCORE должно сначала стабилизироваться на уровне по умолчанию выше 1,1 В. Из-за настроек LDO по умолчанию В состоянии после включения питания (по умолчанию включено), внешнее напряжение VCORE должно оставаться выше.

Напряжение должно быть ниже 1,1 В до тех пор, пока стабилизатор напряжения не будет отключен программно.

Когда LDO отключен, внешнее напряжение VCORE можно регулировать в соответствии с потребности пользователя в приложении (см. раздел «Общие условия эксплуатации» в техническом описании). (подробная информация об уровне VCORE в сравнении с максимальной рабочей частотой).

Рисунок 22. Запуск устройства с питанием VCORE в режиме обхода.
от внешнего регулятора



Как выйти из режима Run*

Поскольку режим Run* не позволяет получить доступ к оперативной памяти, настройку питания необходимо выполнить в Файл запуска. Ниже приведен пример кода для импульсного источника питания, который можно адаптировать для любого другого. режим:

```

.....
;;
;; Выход из режима Run* в режим Direct SMPS
;;
        БОЛЬШОЙ ПАЛЕЦ
        PUBWEAK ExitRun0ModeToDirectSMPSMode
        РАЗДЕЛ .текст:КОД:НЕТРООТ:ПЕРЕОРДЕР(1)
ExitRun0ModeToDirectSMPSMode
        MOV        R1, #0x4804
        МОТИВ      R1, #0x5802
        ЛДР        R0,[R1, #+8]
        БИК        R0,R0,#0x2
        СТР        R0,[R1, #+8]

wait_actvosrdy:
        ЛДР        R2,[R1, #+0]
        ЛСЛС       R0,R2,#+18
        БПЛ.Н      wait_actvosrdy
        БХ         LR

.....
;;
;; Обработчики прерываний по умолчанию.
;;
        БОЛЬШОЙ ПАЛЕЦ
        PUBWEAK Reset_Handler
        РАЗДЕЛ .текст:КОД:НЕТРООТ:ПЕРЕОРДЕР(2)
Reset_Handler
        ЛДР        R0, =ExitRun0ModeToDirectSMPSMode
        BLX        P0

        ЛДР        R0, =SystemInit
        BLX        P0

        ЛДР        R0, =__iar_program_start
        БХ         P0

```

6.4.2

Основная область

Питание основного блока VCore может обеспечиваться понижающим импульсным преобразователем напряжения (SMPS) и линейным стабилизатором напряжения (LDO). Стабилизатор напряжения или внешний источник питания (VCAP). VCore обеспечивает питание всех цифровых схем.

за исключением резервного домена и схемы резервного питания. Домен VCORE разделен на 3 секции:

- Домен D1, содержащий ЦП (Cortex®-M7), флэш-память и некоторые периферийные устройства.
- Домен D2, содержащий некоторые периферийные устройства.
- Домен D3, содержащий систему управления, логику ввода-вывода и маломощные периферийные устройства.

При перезагрузке системы включается стабилизатор напряжения, который подает напряжение на VCORE. Понижающий преобразователь импульсного источника питания также включается, обеспечивая напряжение 1,36 В. Это позволяет системе запускаться при любой конфигурации питания (см. [рисунок 19](#)).

После перезагрузки системы программное обеспечение должно настроить используемую конфигурацию питания в [регистре управления PWR 3 \(PWR_CR3\)](#) перед изменением VOS в [регистре управления доменом PWR D3 \(PWR_D3CR\)](#) или частоты RCC ck_sys. Различные конфигурации питания системы управляются, как показано в [таблице 30](#).

Примечание:

Понижающий импульсный преобразователь и линейный стабилизатор напряжения доступны не во всех корпусах.

LDO-регулятор напряжения

Для работы встроенного стабилизатора напряжения (LDO) необходимо подключить внешние конденсаторы к выводам VCAP.

Регулятор напряжения обеспечивает три различных режима работы: основной (MR), режим низкой мощности (LP) или выключенный. Эти режимы будут использоваться в зависимости от режимов работы системы (Run, Stop и Standby).

• Режимы работы и автономного режима

LDO-регулятор находится в основном режиме и обеспечивает полное питание домена VCORE (ядро, память и цифровые периферийные устройства). Выходное напряжение регулятора может масштабироваться программно до различных уровней напряжения (VOS0, VOS1, VOS2 и VOS3), которые настраиваются с помощью битов VOS в [регистре управления доменом PWR D3 \(PWR_D3CR\)](#). Масштабирование напряжения VOS позволяет оптимизировать энергопотребление, когда система работает на частоте ниже максимальной. По умолчанию после сброса системы выбирается VOS3. VOS можно изменять на лету для адаптации к требуемой производительности системы.

- Режим остановки. Регулятор напряжения подает напряжение на домен VCORE для сохранения содержимого регистров и внутренней памяти.

Регулятор может оставаться в основном режиме для быстрого выхода из режима остановки или быть установлен в режиме низкого давления для получения более низкого уровня напряжения питания VCORE и увеличения задержки выхода из режима остановки. Режим работы регулятора выбирается с помощью битов SVOS и LPDS в [регистре управления питанием 1 \(PWR_CR1\)](#). Основной режим и режим LP допускаются при выборе масштабирования напряжения SVOS3, тогда как при масштабировании SVOS4 и SVOS5 возможен только режим LP. Благодаря более низкому уровню напряжения при масштабировании SVOS4 и SVOS5 потребление в режиме остановки может быть дополнительно снижено.

• Режим ожидания. Регулятор

напряжения выключен, и домены VCORE отключены. Содержимое регистров и памяти теряется, за исключением схем режима ожидания и резервного домена.

Примечание:

LDO доступен не во всех пакетах услуг.

Для получения более подробной информации обратитесь к разделу о стабилизаторах напряжения в технических описаниях.

Понижающий преобразователь импульсного питания (SMPS)

Для работы понижающего преобразователя импульсного источника питания необходимо подключить внешнюю катушку между выделенным выводом VLXSMPS и, через конденсатор, к выводу VSS.

Понижающий импульсный источник питания может использоваться в режиме внутреннего или внешнего питания. В режиме внутреннего питания питание подается непосредственно на область VCORE, а в режиме внешнего питания генерируется промежуточный уровень напряжения (VDD_extern 1,8 или 2,5 В), который может питать стабилизатор напряжения и, при необходимости, внешнюю схему.

Понижающий импульсный источник питания работает в трех различных режимах: основной (MR), маломощный (LP) или выключенный.

При использовании понижающего преобразователя импульсного источника питания в режиме внутреннего питания режимы работы преобразователя зависят от режимов системы (Работа, Стоп, Ожидание) и настраиваются с помощью соответствующих уровней VOS и SVOS:

- Режим работы

Понижающий преобразователь импульсного источника питания работает в режиме MR и обеспечивает полную мощность домена VCORE (ядро, память и цифровые периферийные устройства). Выходное напряжение регулятора может масштабироваться программно до различных уровней напряжения (VOS0, VOS1, VOS2 и VOS3), которые настраиваются с помощью битов VOS в [регистре управления доменом PWR D3 \(PWR_D3CR\)](#).

Масштабирование напряжения VOS позволяет оптимизировать энергопотребление, когда система работает на частоте ниже максимальной. По умолчанию после сброса системы выбирается VOS3. VOS можно изменять на лету для адаптации к требуемой производительности системы. • Режим остановки. Понижающий преобразователь импульсного источника

питания подает

питание на домен VCORE для сохранения содержимого регистров и внутренней памяти. Регулятор может оставаться в режиме MR для быстрого выхода из режима остановки или может быть установлен в режиме LP для достижения более низкого уровня питания VCORE и увеличения задержки выхода из режима остановки. Режим регулятора выбирается с помощью битов SVOS и LPDS в [регистре управления питанием 1 \(PWR_CR1\)](#). Режимы MR или LP допускаются при выборе масштабирования напряжения SVOS3, тогда как при масштабировании SVOS4 и SVOS5 возможен только режим LP. Благодаря более низкому уровню напряжения при масштабировании SVOS4 и SVOS5 потребление в режиме остановки может быть дополнительно снижено. • Режим ожидания. Понижающий преобразователь импульсного источника питания выключен, а домены VCORE

отключены.

Содержимое регистров и памяти теряется, за исключением схем резервного режима и резервного домена.

Когда понижающий преобразователь импульсного источника питания подает напряжение на внешнюю схему, генерируя промежуточный уровень напряжения, преобразователь принудительно включается и работает в режиме MR. Промежуточный уровень напряжения выбирается с помощью битов SDLEVEL в [регистре управления питанием 3 \(PWR_CR3\)](#). На напряжение VDD_extern постоянно подается полная мощность независимо от режимов работы системы (Run, Stop, Standby).

Примечание:

Понижающий преобразователь импульсного источника питания и линейный стабилизатор напряжения доступны не во всех корпусах. Если линейный стабилизатор напряжения недоступен, импульсный источник питания обеспечивает работу стабилизатора напряжения и, при необходимости, внешней схемы.

6.4.3 Внешний источник питания PWR

При питании VCORE от внешнего источника (режим обхода) могут использоваться различные режимы работы в зависимости от режимов работы системы (Работа, Автономный, Остановка или

Поддерживать):

- В режимах Run и D3 Autonomous

Внешний источник питания обеспечивает полную мощность домена VCORE (ядро, память и цифровые периферийные устройства). Выходное напряжение внешнего источника масштабируется за счет различных уровней напряжения (VOS0, VOS1, VOS2 и VOS3). Уровень внешнего напряжения должен отражаться в битах VOS регистра PWR_D3CR. Доступ к ОЗУ для операций записи возможен только тогда, когда уровень внешнего напряжения соответствует настройкам VOS.

- В режиме

остановки внешний источник подает напряжение VCORE для сохранения содержимого регистров и внутренней памяти. Регулятор может выбрать более низкий уровень напряжения VCORE для снижения потребления в режиме остановки.

- В режиме ожидания

внешний источник питания необходимо выключить, а домены VCORE — отключить. Содержимое регистров и памяти теряется, за исключением схем резервного режима и резервного домена. При выходе из резервного режима необходимо включить внешний источник питания.

6.4.4 Резервный домен

Для сохранения содержимого резервного домена (RTC, резервных регистров и резервной ОЗУ) при выключении VDD, вывод VBAT можно подключить к дополнительному напряжению, которое подается от батареи или другого источника.

Переключение на VBAT контролируется встроенным в блок Reset сигналом сброса при пониженном энергопотреблении, который отслеживает напряжение питания VDD.

Предупреждение: Во время tRSTTEMPO (временная задержка при запуске VDD) или после обнаружения ошибки PDR переключатель питания между VBAT и VDD остается подключенным к VBAT.

В фазе запуска, если напряжение VDD устанавливается на уровне меньше tRSTTEMPO (значение tRSTTEMPO см. в техническом описании) и $VDD > VBAT + 0,6 \text{ В}$, то через внутренний диод, подключенный между VDD и силовым ключом (VBAT), может подаваться ток в VBAT.

Если источник питания/батарея, подключенная к выводу VBAT, не может обеспечить подачу такого тока, настоятельно рекомендуется подключить внешний диод с низким падением напряжения между этим источником питания и выводом VBAT.

При наличии напряжения питания VDD резервный домен питается от VDD. Это позволяет продлить срок службы батареи источника питания VBAT.

Если в приложении не используется внешняя батарея, рекомендуется подключить VBAT к VDD внешним способом и добавить внешний керамический конденсатор емкостью 100 нФ между VBAT и VSS.

Когда напряжение питания VDD присутствует и превышает пороговое значение PDR, резервный домен питается от VDD, и доступны следующие функции: • PC14 и PC15 могут использоваться либо как GPIO, либо как выводы LSE. • PC13 может использоваться либо как GPIO, либо как выводы RTC_AF1 или RTC_TAMP1, при условии, что они настроены RTC. • PC1/RTC_TAMP3, если они настроены RTC как выводы для защиты от несанкционированного доступа. PC1 может использоваться либо как GPIO, либо как TAMP_IN3, при условии, что они настроены RTC для защиты от несанкционированного доступа.

Примечание:

Поскольку переключатель потребляет лишь ограниченное количество тока, использование выводов GPIO PC13 и PC15 ограничено: одновременно в качестве выхода может использоваться только один вывод, скорость которого ограничена 2 МГц, а максимальная нагрузка составляет 30 пФ. Эти выводы нельзя использовать в качестве источников тока (например, для управления светодиодом).

В режиме VBAT, когда питание VDD отсутствует, но питание на VBAT присутствует, резервный домен питается от VBAT, и доступны следующие функции: • PC14 и PC15 могут использоваться только как выводы LSE. • PC13 может

использоваться как вывод RTC_AF1 или RTC_TAMP1, если они настроены

RTC. • PC1/RTC_TAMP3, если они настроены RTC как выводы защиты от несанкционированного доступа. PC1 может использоваться как TAMP_IN3,

если он настроен RTC как вывод защиты от несанкционированного доступа.

Доступ к домену резервного копирования

После сброса резервный домен (регистры RTC и регистры резервного копирования RTC) защищен от возможных нежелательных обращений на запись. Для включения доступа к резервному домену установите бит DBP в [регистре управления питанием 1 \(PWR_CR1\)](#).

Более подробную информацию о доступе к RTC и резервной оперативной памяти см. в [разделе 8: Сброс и управление тактовой частотой \(RCC\)](#).

Резервная оперативная память

Резервный домен включает 4 Кбайта резервной оперативной памяти, доступной в 32-битном, 16-битном или 8-битном режиме передачи данных. Резервная оперативная память питается от резервного регулятора в резервном домене.

Когда резервный регулятор включен с помощью бита BREN в [регистре управления питанием 2 \(PWR_CR2\)](#), содержимое резервной ОЗУ сохраняется даже в режиме ожидания и/или VBAT (его можно рассматривать как внутреннюю EEPROM, если VBAT всегда присутствует).


Резервный регулятор может быть включен или выключен в зависимости от того, требуется ли приложению функция резервного копирования ОЗУ в режиме ожидания или в режиме VBAT.

После события несанкционированного доступа резервная оперативная память больше не может использоваться до тех пор, пока не будет явно запрошено ее стирание: чтение резервной оперативной памяти возвращает 0x0, и любая запись, отличная от 0, неэффективна. Резервную оперативную

память можно стереть: • через интерфейс флэш-памяти при запросе регрессии уровня RDP с уровня 1 на уровень 0 (см. [раздел 4.5.3: Защита от считывания \(RDP\)](#)) или путем выполнения простой фиктивной записи с нулевыми

- данными по любому адресу резервной оперативной памяти (это действие сбрасывает всю резервную оперативную память, если оно выполняется после события несанкционированного доступа).

Рисунок 23. Домен резервного копирования



6.4.5 зарядка аккумулятора VBAT

При наличии напряжения VDD внешний аккумулятор, подключенный к VBAT, может заряжаться через внутренний резистор.

Зарядка VBAT может осуществляться либо через резистор 5 кОм, либо через резистор 1,5 кОм, в зависимости от значения бита VBRS в [регистре управления питанием 3 \(PWR_CR3\)](#).

Зарядка батареи включается установкой бита VBE в [регистре управления питанием 3 \(PWR_CR3\)](#). В режиме VBAT она автоматически отключается.

6.4.6

Аналоговый источник питания

Отдельный аналоговый источник питания VDDA

Аналоговый источник питания питается от выделенных выводов VDDA и VSSA, которые позволяют фильтровать и экранировать питание от помех на печатной плате, тем самым повышая точность преобразования АЦП и ЦАП:

- Входное напряжение

аналогового питания доступно на отдельном выводе VDDA. • Изолированное заземление источника питания предусмотрено на выводе VSSA.

Аналоговое опорное напряжение VREF+/VREF-

Для повышения точности обработки низковольтных сигналов АЦП и ЦАП также имеют отдельное опорное напряжение, доступное на выводе VREF+. Пользователь может подключить отдельное внешнее опорное напряжение на выводе VREF+.

Регулятор VREF+ управляет самым высоким напряжением, представленным значением полной шкалы, а нижний опорный потенциал (VREF-) подключается к VSSA.

При включении битом ENVR в регистре управления и состояния VREFBUF (см. [раздел 32: Буфер опорного напряжения \(VREFBUF\)](#)), напряжение VREF+ подается из внутреннего буфера опорного напряжения. Внутренний буфер опорного напряжения также может подавать опорное напряжение на внешние компоненты через выводы VREF+/VREF-.

Когда внутренний буфер опорного напряжения отключается программой ENVR, напряжение VREF+ подается от независимого внешнего источника опорного напряжения.

Примечание:

Выводы VREF+ и VREF- доступны не на всех корпусах (в данном случае они подключены внутри соответственно к VDDA и VSSA). Не включайте внутренний буфер опорного напряжения, если на вывод VREF+ подается внешнее питание.

6.4.7 USB-регулятор

Питание USB-трансиверов осуществляется от специального источника VDD33USB, который может обеспечиваться либо встроенным USB-регулятором, либо внешним USB-источником питания.


При активации битом USBREGEN в [регистре управления питанием 3 \(PWR_CR3\)](#) напряжение VDD33USB подается от USB-регулятора, который питается через вывод VDD50USB, обычно подключенный к линии USB VBUS. Перед использованием VDD33USB необходимо убедиться в его доступности, отслеживая бит USB33RDY в [регистре управления питанием 3 \(PWR_CR3\)](#). Детектор уровня питания VDD33USB должен быть активирован битом USB33DEN в регистре PWR_CR3.

Если регулятор напряжения USB отключен с помощью бита USBREGEN, питание VDD33USB может осуществляться от внешнего источника. В этом случае VDD33USB и VDD50USB необходимо соединить вместе.

Перед использованием USB-трансиверов необходимо включить детектор уровня питания VDD33USB с помощью бита USB33DEN в регистре PWR_CR3.

Для получения дополнительной информации о регуляторе USB см. [раздел 62: Высокоскоростной USB для передачи данных на ходу \(OTG_HS\)](#).

Рисунок 24. Конфигурации питания USB.



6.5 контроль электропитания

Мониторинг уровня напряжения питания доступен для следующих источников питания: •

VDD (VDDSMPS) можно контролировать с помощью POR/PDR (см. [раздел 6.5.1](#)), BOR (см. [раздел 6.5.2](#)) и монитора PVD (см. [раздел 6.5.3](#))

• Мониторинг VDDA можно осуществлять через монитор AVD (см. [раздел 6.5.4](#)) •

Мониторинг VBAT можно осуществлять через пороговое значение VBAT (см. [раздел 6.5.5](#)) •

Мониторинг VSW можно осуществлять через `rst_vsw`, который поддерживает домен VSW в режиме сброса до тех пор, пока уровень не станет некорректным.

• VBKP можно контролировать с помощью бита `BRRDY` в [регистре управления питанием 2 \(PWR_CR2\)](#). • VFBSMPS

можно контролировать с помощью бита `SDEXTRDY` в [регистре управления питанием 3 \(PWR_CR3\)](#).

• Мониторинг VDD33USB может осуществляться с помощью бита `USBRDY` в [регистре управления питанием 3 \(PWR_CR3\)](#).

6.5.1


Сброс при включении питания (POR)/сброс при выключении питания (PDR)

Система имеет встроенную схему POR/PDR, обеспечивающую корректный запуск.

Система остается в режиме сброса, когда напряжение VDD ниже заданного порогового значения VPOR, без необходимости использования внешней схемы сброса. Как только уровень напряжения питания VDD превысит пороговое значение VPOR, система выходит из режима сброса (см. [рис. 25](#)). Более подробную информацию о пороговом значении сброса при включении/выключении питания см. в разделе «Электрические характеристики» технических описаний.

Функция PDR может быть включена/выключена с помощью входного контакта PDR_ON устройства.

Рисунок 25. Форма сигнала сброса при включении/выключении питания.



1. Пороговые значения и значения гистерезиса указаны в технических характеристиках.

6.5.2

Сброс при пониженном освещении (BOR)

При включении питания функция сброса при пониженном напряжении (Brownout reset, BOR) поддерживает систему в состоянии сброса до тех пор, пока напряжение питания VDD не достигнет заданного порогового значения VBOR.

Пороговое значение VBOR настраивается с помощью байтов системных параметров. По умолчанию BOR выключен. Можно выбрать следующие программируемые пороговые значения VBOR:

• BOR выключен (VBOR0)

• Уровень BOR 1 (VBOR1)

• Уровень BOR 2 (VBOR2)


• Уровень BOR 3 (VBOR3)

Более подробную информацию о пороговых значениях сброса при просадке напряжения см. в разделе «Электрические характеристики» технических описаний изделия.

Сброс системы происходит при включении BOR и падении напряжения питания VDD ниже выбранного порогового значения VBOR.

Функция BOR может быть отключена путем программирования байтов системных параметров. Для отключения функции BOR напряжение VDD должно быть выше VBOR0, чтобы запустить последовательность программирования байтов системных параметров. Затем отключение питания контролируется PDR (см. [раздел 6.5.1](#)).

Рисунок 26. Пороговые значения BOR.



1. Пороговые значения и значения гистерезиса указаны в технических характеристиках.


6.5.3 Программируемый детектор напряжения (PVD)

PVD можно использовать для мониторинга напряжения питания VDD, сравнивая его с пороговым значением, выбранным битами PLS[2:0] в [регистре управления питанием 1 \(PWR_CR1\)](#). PVD также можно использовать для мониторинга уровня напряжения на выводе PVD_IN. В этом случае напряжение PVD_IN сравнивается с внутренним уровнем VREFINT.

Функция PVD активируется установкой бита PVDE в [регистре управления питанием 1 \(PWR_CR1\)](#).

В [регистре состояния управления PWR 1 \(PWR_CSR1\)](#) доступен флаг PVDO, указывающий, превышает ли напряжение VDD или PVD_IN пороговое значение PVD или нет. Это событие внутренне связано с EXTI и может генерировать прерывание, если оно включено через регистры EXTI. Прерывание на выходе PVDO может генерироваться, когда напряжение VDD или PVD_IN падает ниже порогового значения PVD и/или когда напряжение VDD или PVD_IN поднимается выше порогового значения PVD в зависимости от конфигурации восходящего/нисходящего фронта сигнала EXTI. В качестве примера, подпрограмма обслуживания может выполнять задачи аварийного завершения работы.

Рисунок 27. Пороги ПВД



1. Пороговые значения и значения гистерезиса указаны в технических характеристиках.


6.5.4 Аналоговый детектор напряжения (AVH)

Устройство AVD можно использовать для мониторинга напряжения питания VDDA, сравнивая его с пороговым значением, выбранным битами ALS[1:0] в [регистре управления PWR 1 \(PWR_CR1\)](#).

Функция AVD активируется установкой бита AVDEN в [регистре управления питанием 1 \(PWR_CR1\)](#).

В [регистре состояния управления PWR 1 \(PWR_CSR1\)](#) доступен флаг AVDO, указывающий, превышает ли VDDA пороговое значение AVD или нет. Это событие внутренне связано с EXTI и может генерировать прерывание, если оно включено через регистры EXTI. Прерывание AVDO может генерироваться, когда VDDA падает ниже порогового значения AVD и/или когда VDDA поднимается выше порогового значения AVD в зависимости от конфигурации восходящего/нисходящего фронта сигнала EXTI. Например, подпрограмма обслуживания может указывать, когда напряжение питания VDDA падает ниже минимального уровня.

Рисунок 28. Пороги AVD



MSv40343V1

1. Пороговые значения и значения гистерезиса указаны в технических характеристиках.

6.5.5 Пороговые значения напряжения батареи

Напряжение питания батареи контролирует уровень VSW резервного домена . Контроль VSW осуществляется путем сравнения его с двумя пороговыми значениями: VBAThigh и VBATlow. Флаги VBATH и VBATL в [регистре управления питанием 2 \(PWR_CR2\)](#) указывают , превышает ли VSW пороговое значение или нет.

Мониторинг напряжения питания VBAT можно включить/выключить с помощью бита MONEN в [регистре управления питанием 2 \(PWR_CR2\)](#). При включении этого параметра пороговые значения напряжения батареи увеличивают энергопотребление. Например, мониторинг уровней VSW можно использовать для запуска события срабатывания при превышении или понижении напряжения в домене питания RTC (доступно в режиме VBAT).


VBATH и VBATL подключены к сигналам контроля RTC (см. [Раздел 51: Часы реального времени \(RTC\)](#)).

Примечание:

Контроль напряжения батареи доступен только при включенном резервном регуляторе (бит BREN установлен в [регистре управления питанием 2 \(PWR_CR2\)](#)).

Когда устройство не работает в режиме VBAT, мониторинг напряжения батареи проверяет уровень VDD . Когда VDD доступен, VSW подключается к VDD через внутренний выключатель питания (см. [раздел 6.4.4: Домен резервного питания](#)).

Рисунок 29. Пороговые значения VBAT.



1. Пороговые значения и значения гистерезиса указаны в технических характеристиках.

6.5.6 Температурные пороги

Температуру перехода можно контролировать, сравнивая ее с двумя пороговыми значениями: TEMPhigh и TEMPlow.


Флаги TEMPH и TEMPL в [регистре управления PWR 2 \(PWR_CR2\)](#) указывают, превышает ли температура устройства пороговое значение или нет.

Контроль температуры можно включить/выключить с помощью бита MONEN в [регистре управления питанием 2 \(PWR_CR2\)](#). При включении пороговые значения температуры увеличивают энергопотребление. Например, эти уровни можно использовать для запуска процедуры выполнения задач по контролю температуры.

Температурные пороги доступны только при включенном резервном регуляторе (бит BREN установлен в регистре PWR_CR2).

Прерывания пробуждения TEMPH и TEMPL доступны для сигналов проверки подлинности RTC (см. [Раздел 51: Часы реального времени \(RTC\)](#)).

Рисунок 30. Температурные пороги



1. Пороговые значения и значения гистерезиса указаны в технических характеристиках.

6.5.7 Детектор максимального уровня напряжения VCORE

В конфигурации прямого питания импульсного понижающего преобразователя VCORE защищен от слишком высоких напряжений. Защита от перенапряжения VCORE включается аппаратно при запуске после того, как конфигурация импульсного понижающего преобразователя запрограммирована в [регистр управления мощностью 3 \(PWR_CR3\)](#):

Уровень напряжения VCORE


остается в пределах допустимого диапазона:

- Бит ACTVOSRDY в [регистре состояния управления питанием 1 \(PWR_CSR1\)](#) указывает на действительность уровни напряжения.
- Система работает в обычном режиме, защита от перенапряжения VCORE отключена.

• Перенапряжение VCORE (из-за неправильно запрограммированного понижающего преобразователя импульсного источника питания) конфигурация):

- Аппаратное обеспечение принудительно устанавливает уровень напряжения понижающего преобразователя импульсного источника питания на 1,0 В.
- Индикатор ACTVOSRDY продолжает показывать недопустимые уровни напряжения. В этом случае
Необходимо исправить и заново загрузить программное обеспечение, чтобы запрограммировать правильную конфигурацию понижающего преобразователя импульсного источника питания, соответствующую подключениям питания приложения.
После этого систему необходимо перезагрузить и снова включить.

Рисунок 31. Защита от перенапряжения VCORE.



6.6 Управление питанием

Блок управления питанием контролирует подачу питания на VCORE в соответствии с режимами работы системы (см. [раздел 6.6.1](#)).

Домен VCORE разделен на следующие домены питания: • Домен D1, содержащий некоторые периферийные устройства и ядро Cortex®-M7. • Домен D2, содержащий большую часть периферийных устройств. • Домен D3, содержащий некоторые периферийные устройства и управление системой.

Модули питания D1, D2 и системный D3 могут работать в одном из следующих режимов:

- DRun/Run/Run* (питание включено, часы включены) •
- DStop/Stop (питание включено, часы выключены) •
- DStandby/Standby (питание выключено, часы выключены).

Режимы работы доменов D1 и D2 независимы. Однако режимы энергопотребления домена D3 системы зависят от режимов работы доменов D1 и D2: • Для работы домена D3 системы в режиме остановки

оба домена D1 и D2 должны находиться в режиме остановки.

Режим DStop или DStandby.

- Для работы домена D3 в режиме ожидания (Standby) домены D1 и D2 также должны находиться в режиме DStandby.

Домен D1, D2 и системный домен D3 питаются от одного регулятора на общем уровне VCore . Уровень питания VCore зависит от режима работы системы (Run, Stop, Standby). Питание доменов D1 и/или D2 может быть отключено по отдельности, когда домены находятся в режиме DStandby.

Следующие функции масштабирования напряжения позволяют управлять энергопотреблением в соответствии с требуемой производительностью системы (см. [раздел 6.6.2: Масштабирование](#)

[напряжения](#)): • Для достижения заданной производительности системы необходимо установить соответствующее масштабирование напряжения в соответствии с тактовой частотой системы. Для этого настройте биты VOS на масштабирование напряжения в режиме работы.

- Для достижения оптимального баланса между энергопотреблением и задержкой выхода из режима остановки настройте биты SVOS на масштабирование напряжения в режиме остановки.

6.6.1 Режимы работы

Доступно несколько режимов работы системы, позволяющих настроить ее в соответствии с требуемой производительностью, то есть когда ЦП не нуждается в выполнении кода и ожидает внешнего события. Пользователь может выбрать режим работы, обеспечивающий оптимальный компромисс между низким энергопотреблением, коротким временем запуска и доступными источниками пробуждения.

Режимы работы позволяют управлять распределением тактовой частоты между различными системными блоками и их питанием. Режим работы системы определяется подсистемой ЦП, подсистемой D2 и автономным пробуждением системы D3. Подсистема ЦП может включать несколько доменов в зависимости от распределения периферийных устройств (см. [раздел 8.5.11: Управление тактовой частотой периферийных устройств](#)).

Для различных системных блоков доступны следующие режимы работы (см. [Таблицу 31](#)): • Режимы подсистемы ЦП: – CRun

Периферийные устройства ЦП и подсистемы ЦП, выделенные с помощью битов RCC PERxEN, тактируются.

– CSleep

Тактовая частота ЦП приостановлена, и тактовая частота периферийных устройств, выделенных подсистеме ЦП, работает в соответствии с RCC PERxLPEN.

– Тактовые

частоты процессора и периферийных устройств подсистемы ЦП CStop приостановлены.

• Режим домена D1:

– DRun

Тактирование осуществляется через матрицу шины домена. Подсистема ЦП работает в режимах CRun или CSleep.

– DStop

Тактовый сигнал матрицы шины домена застрял.

Подсистема ЦП работает в режиме CStop, а бит PDDS_D1(a) выбирает режим DStop.

– DStandby Домен

выключен.

Подсистема ЦП работает в режиме CStop, а бит PDDS_D1 выбирает режим DStandby.

• Режим домена D2:

– DRun

Матрица доменной шины тактируется.

Подсистема ЦП имеет выделенное периферийное устройство в домене D2 и работает в режиме CRun или CSleep.

а. Биты PDDS_Dn относятся к [регистру управления ЦП PWR \(PWR_CPUCR\)](#).

– DStop

Тактовый сигнал матрицы шины домена застрял.

Подсистема ЦП не имеет периферийных устройств, выделенных в домене D2, и бит PDDS_D2(a) выбирает режим DStop.

или

Подсистема ЦП имеет выделенное периферийное устройство в домене D2, подсистема ЦП работает в режиме CStop, а бит PDDS_D2 выбирает режим DStop.

– DStandby Домен

выключен.

Подсистема ЦП не имеет выделенных периферийных устройств в домене D2, и бит PDDS_D2 выбирает режим ожидания (DStandby).

или

Подсистема ЦП имеет выделенное периферийное устройство в домене D2, подсистема ЦП работает в режиме CStop, а бит PDDS_D2 выбирает режим DStandby.

• Режимы домена System/D3

– Бер/Бег*

Системные часы и матричные часы шины домена D3 работают:

- Подсистема ЦП находится в режиме CRun или CSleep.

или

— Активен сигнал пробуждения. (т.е. автономный режим системы D3)

Режим Run* активируется после сброса POR и пробуждения из режима ожидания. В режиме Run* производительность ограничена, а конфигурация питания системы должна быть запрограммирована в [регистре управления питанием 3 \(PWR_CR3\)](#). Система переходит в режим Run только тогда, когда бит ACTVOSRDY в [регистре состояния управления питанием 1 \(PWR_CSR1\)](#) установлен в 1.

– Остановка.

Системные часы и тактовая частота матрицы шины домена D3 заблокированы: - Подсистема ЦП находится в

режиме CStop. и - все сигналы пробуждения неактивны.

- Для выбора режима остановки любого домена необходимо наличие как минимум одного бита PDDS_Dn(a) .

- Поддерживать

Система выключена: - Подсистема

ЦП находится в режиме CStop, и - все сигналы

пробуждения неактивны.

- Все биты PDDS_Dn(a) для всех доменов выбирают режим ожидания.

В режиме работы энергопотребление можно снизить одним из следующих способов: • Снижение

производительности системы за счет замедления системных тактовых частот и уменьшения уровня напряжения питания VCore с помощью битов масштабирования напряжения

VOS. • Переключение тактовых сигналов на периферийные устройства APBx и AHBx, когда они не используются, посредством Биты PERxEN.

Таблица 31. Сводная информация о режиме работы.

Система	Домен	Процессор	Вход	Проснуться	Блок питания	Блок питания	Интерфейс	Периферийные	Периферийные	Периферийные	Периферийные	Драйверы
Бегать	DRun(1)	CRun	-	-	НА	НА	НА	НА	НА			
		CSleep	WFI или возврат из ISR или ВФЭ	Любое прерывание или событие				ВМК(2)				
			SLEEPDEEP bit + WFI или возврат из ISR или ВФЭ	Любое прерывание или событие EXTI				ВМК(3)				
	Дстоп		SLEEPDEEP bit + WFI или возврат из ISR или ВФЭ									
	Стон(4)	Дстоп	CStop	SLEEPDEEP bit + WFI или возврат из ISR или WFE или Пробуждение источник очищен(5)		ВМК(6)						НА
DStandby												
Режим ожидания(7)	DStandby		Все биты PDDS_Dn + СПАТЬ ГЛУБОКО бит + WFI или возвращение из ISR или WFE или Проснись источник очищен(5)	Контакты WKUP: восходящий или нисходящий фронт, сигнализация RTC. (Тревога А или тревога В), Событие пробуждения RTC, события несанкционированного доступа к RTC, событие с меткой времени RTC, внешний сброс через вывод NRST, сброс IWDG.								

1. В домене D2 подсистема ЦП имеет выделенное периферийное устройство в домене и работает в режиме CRun или CSleep.
2. Периферийные устройства подсистемы ЦП, имеющие бит PERxLPEN, будут работать соответствующим образом.
3. Периферийные устройства подсистемы ЦП, расположенные в домене D3 и имеющие бит PERxAMEN, работают соответствующим образом.
4. Все домены должны быть переведены в режим DStop или DStandby.
5. Когда ЦП находится в режиме CStop, а домен D3 — в автономном режиме, последний источник пробуждения EXTI очищается.
6. При использовании системного генератора HSI или CSI состояние контролируется генераторами HSIKERN и CSIKERN, в противном случае... Системный генератор выключен.
7. Все домены находятся в режиме ожидания (DStandby).



6.6.2

Масштабирование напряжения

Доменов D1, D2 и D3 питается от одного стабилизатора напряжения, поддерживающего масштабирование напряжения со следующими функциями: •

Масштабирование напряжения в рабочем режиме

- VOS0: Масштаб 0 (ускорение VCORE)
- VOS1: Масштаб 1
- VOS2: Масштаб 2
- VOS3: Масштаб 3


• Масштабирование напряжения в режиме остановки

- SVOS3: Масштаб 3
- LP-SVOS4: Масштаб 4
- LP-SVOS5: Масштаб 5

Для получения более подробной информации о значениях шкалы напряжения обратитесь к техническим характеристикам изделия.

После перезагрузки система запускается с наименьшим значением масштабирования напряжения в рабочем режиме (VOS3). Затем масштабирование напряжения можно изменять на лету программным обеспечением, программируя биты VOS в [регистре управления доменом PWR D3 \(PWR_D3CR\)](#) в соответствии с требуемой производительностью системы. При выходе из режима остановки или режима ожидания масштабирование напряжения в рабочем режиме сбрасывается до значения VOS3 по умолчанию.

Перед переходом в режим остановки программное обеспечение может предварительно выбрать уровень SVOS в [регистре управления PWR 1 \(PWR_CR1\)](#). Масштабирование напряжения в режиме остановки для SVOS4 и SVOS5 также устанавливает регулятор напряжения в режим низкого энергопотребления (LP) для дальнейшего снижения энергопотребления. При предварительном выборе SVOS3 использование режима низкого энергопотребления (LP) регулятора напряжения может быть выбрано с помощью бита регистра LPDS.



6.6.3 режимы управления мощностью

Блок управления питанием обеспечивает подачу напряжения VCORE для режимов работы системы, остановки и ожидания.

Режим работы системы зависит от режимов подсистемы ЦП (CRun, CSleep, CStop), от режимов домена (DRun, DStop, DStandby) и от автономного пробуждения системы D3: в режиме Run и

- автономном режиме VCORE определяется масштабированием напряжения VOS.
Подсистема ЦП находится в режиме CRun или CSleep, либо активен сигнал пробуждения EXTI.
- В режиме остановки значение VCORE определяется масштабированием напряжения SVO.
Подсистема ЦП находится в режиме CStop, и никаких ожидающих активации EXTI не обнаружено. Домен D1 и домен D2 находятся либо в режиме DStop, либо в режиме DStandby.
- В режиме ожидания питание VCORE отключено.
Подсистема ЦП находится в режиме CStop, и ожидающих активации EXTI нет. Домен D1 и домен D2 находятся в режиме DStandby.

Режим работы домена может зависеть от подсистемы ЦП при выделении периферийных устройств в соответствующем домене. Выбор режима работы домена между DStop и DStandby настраивается с помощью выделенных для домена битов PDDS_Dn в [регистре управления ЦП PWR \(PWR_CPUCR\)](#). ЦП может выбрать, оставить ли домен в режиме DStop или разрешить домену перейти в режим DStandby.

Если домен находится в режиме ожидания (DStandby), соответствующее питание отключается.

Для всех доменов можно настроить режим работы системы (остановка или режим ожидания) с помощью Биты PDDS_Dn в [регистре управления ЦП PWR \(PWR_CPUCR\)](#). Система переходит в режим ожидания, только когда все биты PDDS_Dn для всех доменов это разрешают.

Таблица 32. Управление режимом низкого энергопотребления PDDS_Dn

PWR_CPUCR			режим D1	режим D2	режим D3
PDDS_D1	PDDS_D2	PDDS_D3			
0	x	x	Дстоп	DStop или DStandby	Беги или остановись
1			DStandby	DStop или DStandby	любой
x	0		любой	Дстоп	Беги или остановись
	1		любой	DStandby	любой
по крайней мере один = 0			DStop или DStandby	DStop или DStandby	Останавливаться
1	1	1	DStandby	DStandby	Поддерживать

[illegible]

После перезагрузки системы процессор переходит в режим CRun.

Переходы состояний управления питанием инициируются следующими событиями:

- Процессор переходит в режим CStop (переходы состояний в режиме Run отмечены зеленым и красным цветом).
 - Зеленый цвет: процессор выходит из режима CSleep.
 - Красные переходы: ЦП просыпается с перезагрузкой домена. Параметр SBF_Dn установлен.
- Выделение или освобождение периферийного устройства в домене (переходы состояний в режиме выполнения) (отмечено оранжевым и красным)
 - Оранжевые переходы: домен пробуждается после DStop
 - Красные переходы: домен выходит из режима ожидания (DStandby). Параметр SBF_Dn установлен.
- Система переходит в режим остановки или выходит из него (переходы состояний отмечены синим цветом).
 - Синим цветом обозначено событие выхода системы из режима остановки. Параметр STOPF установлен.
- Система переходит в режим ожидания или выходит из него (переходы состояний «Стоп» и «Режим ожидания»). режимы отмечены красным).
 - При выходе из режима ожидания параметр SBF устанавливается автоматически.

Когда домен выходит из режима ожидания (DStandby), периферийные устройства домена перезагружаются, в то время как сам домен... Бит SBF_Dn установлен (переходы состояний, вызывающие сброс домена, отмечены красным).

В таблице 33 показаны флаги, указывающие, из какого режима выходит домен/система. ЦП имеет набор флагов, которые можно считать из [регистра управления ЦП PWR \(PWR_CPUCR\)](#).

Таблица 33. Флаги режима выхода с низким энергопотреблением

Система режим	Режим домена D1	Режим домена D2	SBF_D1	SBF_D2	CSLP	STOPF	Комментарий
Бегать	DRun или DStop	DRun или DStop	0 0	0 0	D1, D2 и		Содержимое системы сохранены
Бегать	DStandby	Дстоп	1	0 0			Содержимое D1 потеряно, D2 и система сохраненное содержимое
Бегать	DRun или DStop	DStandby	0 1		0 0		Содержимое D2 потеряно, D1 и система сохраненное содержимое
Бегать	DStandby	DStandby	1	1	0 0		Содержимое D1 и D2 потеряно, система сохраненное содержимое
Остановившись	Дстоп	Дстоп	0 0	0		1	Содержимое D1, D2 и системы сохранено. Сброс часовой системы.
Остановившись	DStandby	Дстоп	1 0	0		1	Содержимое D1 потеряно, D2 и система Содержимое сохранено, система часов сброшена.
Остановившись	Дстоп	DStandby	0 1		0	1	Содержимое D2 потеряно, D1 и система Содержимое сохранено, система часов сброшена.
Остановившись	DStandby	DStandby	1	1	0	1	Содержимое D1 и D2 потеряно, система Содержимое сохранено, система часов сброшена.
Поддерживать	DStandby	DStandby	0(1)	0(1)	1	0	D1, D2 и содержимое системы потеряны

1. При выходе из режима ожидания значения SBF_D1 и SBF_D2 соответствуют значению после сброса.

6.6.4 Примеры управления питанием

- На рисунке 34 показано поведение масштабирования напряжения V_{CORE} в рабочем режиме.
- На рисунке 35 показано поведение масштабирования напряжения V_{CORE} в режиме остановки.
- На рисунке 36 показано поведение регулятора напряжения V_{CORE} и масштабирования напряжения в режиме ожидания.
- На рисунке 37 показано поведение масштабирования напряжения V_{CORE} в рабочем режиме, когда домены D1 и D2 находятся в режиме ожидания (DStandby).


Пример поведения масштабирования напряжения V_{CORE} в рабочем режиме.

На рисунке 34 показан следующий пример последовательности работы системы: 1. После перезагрузки система запускается из HSI с VOS3.

2. Производительность системы сначала повышается до средней частоты тактирования с помощью ФАПЧ с масштабированием напряжения VOS2. Для этого: а)
Запрограммируйте масштабирование напряжения на VOS2.
б) Как только напряжение питания V_{CORE} достигнет требуемого уровня, указанного VOSRDY, увеличьте частоту тактирования, включив ФАПЧ. в) После блокировки ФАПЧ переключите системную тактовую частоту.
3. Затем производительность системы повышается за счет высокоскоростного тактирования от ФАПЧ с масштабированием напряжения VOS1. Для этого: а)
Запрограммируйте масштабирование напряжения на VOS1.
б) Как только напряжение питания V_{CORE} достигнет требуемого уровня, указанного VOSRDY, увеличьте тактовую частоту.
4. Затем производительность системы снижается до средней тактовой частоты с масштабированием напряжения VOS2. Для этого:
а) Сначала уменьшите частоту системы. б) Затем уменьшите масштабирование напряжения до VOS2.
5. Следующий шаг — снижение производительности системы до уровня тактовой частоты HSI с масштабированием напряжения VOS3. Для этого:
а) Переключите тактовый сигнал на HSI.
б) Отключите ФАПЧ. в)
Уменьшите масштабирование напряжения до VOS3.
6. Затем производительность системы можно повысить до высокоскоростного тактового сигнала от ФАПЧ.
Сделайте следующее:
а) Запрограммируйте масштабирование напряжения на VOS1. б) Как только напряжение питания V_{CORE} достигнет требуемого уровня, указанного VOSRDY, увеличьте тактовую частоту, включив ФАПЧ. в) После блокировки ФАПЧ переключите системную тактовую частоту.

При изменении характеристик системы (тактовой частоты) необходимо соответствующим образом настроить VOS. В противном случае система может работать ненадежно.

Рисунок 34. Динамическое масштабирование напряжения в рабочем режиме.




1. Состояние битов регистра на каждом шаге отображается синим цветом.

Пример поведения масштабирования напряжения VCORE в режиме остановки.

На рисунке 35 показан пример последовательности операций системы:

1. Система работает от ФАПЧ в высокопроизводительном режиме (масштабирование напряжения VOS1).
2. Подсистема ЦП освобождает все периферийные устройства в домене D2, которые первыми войдут в систему.
Режим DStop. Системные часы D2 остановлены. Система по-прежнему обеспечивает высокопроизводительные системные часы, поэтому масштабирование напряжения должно оставаться на уровне VOS1.
3. На втором этапе подсистема ЦП переходит в режим CStop, домен D1 переходит в режим DStop. система переходит в режим остановки. Системные часы останавливаются, и
Аппаратное обеспечение снижает масштабирование напряжения до уровня, предварительно выбранного программным обеспечением в рамках SVOS4.
4. Затем подсистема ЦП пробуждается. Система выходит из режима остановки, D1.
Домен выходит из режима DStop, а подсистема ЦП — из режима CStop.
Затем аппаратное обеспечение устанавливает масштабирование напряжения на уровень VOS3 и ожидает запрошенного значения.
Уровень напряжения питания должен быть достигнут перед включением тактового генератора HSI. После стабилизации работы тактового генератора HSI, Системные часы и системные часы D1 включены.
5. Подсистема ЦП выделяет периферийное устройство в домене D2. Системные часы D2 — это... включено.
6. В результате повышается производительность системы. Для этого:
 - а) Программное обеспечение сначала устанавливает масштабирование напряжения на VOS1.
 - б) После того, как объем поставок VCORE достигнет требуемого уровня, указанного VOSRDY, Тактовую частоту можно увеличить, включив ФАПЧ.
 - в) После блокировки ФАПЧ можно переключить системные часы.

Рисунок 35. Динамическое масштабирование напряжения с диодами D1, D2 и системой в режиме остановки.



1. Состояние битов регистра на каждом шаге отображается синим цветом.


Пример работы регулятора напряжения Vcore и масштабирования напряжения в режиме ожидания.

- На [рисунке 36](#) показан следующий пример последовательности работы системы:
1. Система работает из ФАПЧ в высокопроизводительном режиме (масштабирование напряжения VOS1).
 2. Подсистема ЦП освобождает все периферийные устройства в домене D2, которые первыми перейдут в режим ожидания (DStandby). Тактовая частота матрицы шины домена D2 останавливается, и питание отключается. Производительность системы остается неизменной, поэтому масштабирование напряжения не меняется.
 3. Затем подсистема ЦП переходит в режим CStop, домен D1 переходит в режим DStandby, а система переходит в режим ожидания. Системные часы останавливаются, а регулятор напряжения отключается.
 4. Затем система пробуждается с помощью источника пробуждения. Система выходит из режима ожидания. режим. Аппаратное обеспечение устанавливает масштабирование напряжения на уровень VOS3 по умолчанию и ожидает достижения запрошенного уровня питания, прежде чем включить генератор HSI по умолчанию. После стабилизации тактовой частоты HSI включаются системная тактовая частота и тактовая частота подсистемы D1.

Поскольку в домене D2 нет выделенных периферийных устройств, этот домен остается в режиме DStop. После этого программное обеспечение должно проверить корректность параметра ACTVOSRDY, прежде чем изменять параметры производительности системы.

5.
- На следующем этапе повышается производительность системы. Для этого: а)
Программное обеспечение сначала увеличивает масштабирование напряжения до уровня VOS1; б) Перед включением ФАПЧ оно ожидает достижения требуемого уровня напряжения питания, отслеживая бит VOSRDY; в) После блокировки
ФАПЧ можно переключить системные часы.
6. Подсистема ЦП переводит домен D2 в режим ожидания (Dstandby).

Рисунок 36. Динамическое масштабирование напряжения D1, D2, режим ожидания системы.




1. Состояние битов регистра на каждом шаге отображается синим цветом.

Пример масштабирования напряжения VCORE в рабочем режиме с доменами D1 и D2 в режиме ожидания (DStandby).

На рисунке 37 показан следующий пример последовательности работы системы: 1. Система работает от ФАПЧ в режиме высокой производительности (масштабирование напряжения VOS1).

2. Подсистема ЦП освобождает все периферийные устройства в домене D2, которые первыми перейдут в режим ожидания (DStandby). Тактовая частота матрицы шины домена D2 останавливается, и её питание отключается. Производительность системы остаётся неизменной, поэтому масштабирование напряжения не меняется.
3. Затем подсистема ЦП переходит в режим CStop, а домен D1 — в режим DStandby. Тактовая частота матрицы шины домена D1 останавливается, и её питание отключается. Одновременно система переходит в режим Stop. Системные тактовые частоты останавливаются, и аппаратное обеспечение снижает масштабирование напряжения до уровня SVOS4, предварительно выбранного программным обеспечением.
4. Затем система пробуждается событием пробуждения в автономном режиме D3. Система выходит из режима остановки. Аппаратное обеспечение устанавливает масштабирование напряжения на уровень VOS3 по умолчанию и ожидает достижения запрошенного уровня питания, прежде чем включить тактовый генератор HSI. После стабилизации тактовой частоты HSI включается системная тактовая частота. Система работает в автономном режиме D3.
5. Затем источник пробуждения в автономном режиме D3 отключается, в результате чего система переходит в режим остановки. Системные часы останавливаются, а масштабирование напряжения снижается до уровня SVOS4, предварительно выбранного программным обеспечением.
6. Затем подсистема ЦП пробуждается. Система выходит из режима остановки, D1.
Домен выходит из режима ожидания (DStandby), а подсистема ЦП — из режима остановки процессора (CStop). Аппаратное обеспечение устанавливает масштабирование напряжения на уровень VOS3 по умолчанию и ожидает достижения запрошенного уровня питания, прежде чем включить генератор HSI по умолчанию. После стабилизации тактовой частоты HSI включаются системная тактовая частота и тактовая частота подсистемы D1. Домен D2 остается в режиме ожидания (DStandby).

Рисунок 37. Динамическое масштабирование напряжения с D1 и D2 в режиме ожидания и D3 в автономном режиме.



1. Состояние битов регистра на каждом шаге отображается синим цветом.

6.7

Режимы низкого энергопотребления

Доступны несколько режимов с низким энергопотреблением для экономии энергии, когда ЦП не нуждается в выполнении кода (например, при ожидании внешнего события). Пользовательское приложение должно выбрать режим, обеспечивающий наилучший компромисс между низким энергопотреблением, коротким временем запуска и доступными источниками пробуждения: • Замедление

системных часов (см. [раздел 8.5.6: Системные часы \(sys_ck\)](#))

- Управление тактовыми сигналами отдельных периферийных устройств (см. [раздел 8.5.11: Управление стробированием тактовых сигналов периферийных устройств](#)) • Режимы низкого

энергопотребления – CSleep (тактовые сигналы ЦП остановлены)

– CStop (Остановка синхронизации подсистемы ЦП)

– DStop (Остановка тактирования матричных часов доменной шины)

– Стоп (Системные часы остановлены)

– Резервный режим (домен выключен)

– Режим ожидания (система выключена)

6.7.1

Замедление системных часов

В режиме работы скорость системных часов `ck_sys` может быть снижена. Более подробную информацию см. в [разделе 8.5.6: Системные часы \(sys_ck\)](#).

6.7.2

Управление периферийными часами

В рабочем режиме (Run mode) синхронизацию HCLKx и PCLKx для отдельных периферийных устройств можно остановить, в любой момент настроив бит `PERxEN` в параметрах `RCC_C1_XXXXENR` или `RCC_XXXXENR`, чтобы снизить энергопотребление.

Для снижения энергопотребления в режиме CSleep можно отключить тактирование отдельных периферийных устройств, настроив бит `PERxLPEN` в параметрах `RCC_C1_XXXXLPENR` или `RCC_XXXXLPENR`. Для периферийных устройств, которые продолжают получать тактовый сигнал в режиме CSleep, можно замедлить их тактовую частоту перед переходом в режим CSleep.

6.7.3

Переход в режимы пониженного энергопотребления

Подсистемы ЦП CSleep и CStop переходят в режимы пониженного энергопотребления при выполнении инструкций `WFI` (Wait For Interrupt) или `WFE` (Wait for Event), а также при установке бита `SLEEPONEXIT` в регистре управления системой Cortex®-M при возврате из обработчика прерываний.

Домен D2 переходит в режим DStop или DStandby, когда подсистема ЦП не имеет выделенных периферийных устройств в домене или находится в режиме CStop. Домен D1 переходит в режим DStop или DStandby, когда подсистема ЦП находится в режиме CStop.

Система может перейти в режим остановки или ожидания с низким энергопотреблением, когда все источники пробуждения `EXTI` отключены, а остальные домены находятся в режиме DStop или DStandby.

6.7.4

Выход из режимов пониженного энергопотребления

Подсистема ЦП выходит из режима CSleep при возникновении любого прерывания или события в зависимости от того, как был введен режим пониженного энергопотребления:

- Если для перехода в режим пониженного энергопотребления использовалась инструкция WFI или возврат из обработчика прерывания, любое периферийное прерывание, подтвержденное NVIC, может вывести систему из этого режима.
- Если для перехода в режим пониженного энергопотребления используется инструкция WFE, процессор выходит из этого режима сразу после возникновения события. Событие пробуждения может быть сгенерировано одним из

следующих способов: – прерыванием NVIC IRQ.

Когда SEVONPEND = 0 в регистре управления системой Cortex®-M7, прерывание должно быть разрешено в регистре управления периферийными устройствами и в NVIC.

Когда микроконтроллер возобновляет работу после выхода из режима WFE, необходимо сбросить бит ожидания прерывания периферийного устройства и бит ожидания канала прерывания NVIC в регистре сброса ожиданий прерывания NVIC. Только прерывания NVIC с достаточным приоритетом будут пробуждать и прерывать работу микроконтроллера.

Если в регистре управления системой Cortex®-M7 значение SEVONPEND равно 1, прерывание должно быть включено в регистре управления периферийными устройствами и, при необходимости, в регистре NVIC. Когда микроконтроллер возобновляет работу после выхода из режима WFE, необходимо сбросить бит ожидания прерывания периферийного устройства и, если он включен, бит ожидания канала прерывания периферийного устройства NVIC (в регистре сброса ожиданий прерывания NVIC).

Все прерывания NVIC, даже отключенные, активируют микроконтроллер.

Только включенные прерывания NVIC с достаточным приоритетом будут вызывать пробуждение и прерывание работы микроконтроллера.

– Событие

Линия EXTI должна быть настроена в режиме событий. Когда ЦП возобновляет работу из режима WFE, нет необходимости сбрасывать бит ожидания прерывания периферийного устройства EXTI или бит ожидания канала NVIC IRQ, поскольку биты ожидания, соответствующие линии событий, не установлены. Возможно, потребуется сбросить флаг прерывания в периферийном устройстве.

Подсистема ЦП выходит из режимов CStop, DStop и Stop, активируя прерывание или событие EXTI в зависимости от того, как был введен режим пониженного энергопотребления (см. выше).

Система может выйти из режима остановки, активировав пробуждение EXTI, без пробуждения подсистемы ЦП. В этом случае система будет работать в автономном режиме D3.

Подсистема ЦП выходит из режима ожидания (DStandby) путем активации прерывания или события EXTI, независимо от способа входа в режим ожидания. Выполнение программы возобновляется с момента локального сброса ЦП (например, вектора сброса, полученного из блока конфигурации системы (SYSCFG)).

Домен D2 может выйти из режима DStop или DStandby, когда процессор выделяет первое периферийное устройство в домене.

Подсистема ЦП выходит из режима ожидания путем активации внешнего сброса (вывод NRST), сброса IWDG, восходящего фронта на одном из активированных выводов WKUPx или события RTC. Выполнение программы возобновляется так же, как и после сброса системы (например, выборка загрузочного вывода, загрузка байтов опций или выборка вектора сброса).

6.7.5 режим сна

Режим CSleep применяется только к подсистеме ЦП. В режиме CSleep тактовая частота ЦП останавливается. Периферийные тактовые генераторы подсистемы ЦП работают в соответствии со значениями битов PERxLPEN в RCC_C1_xxxxENR или RCC_xxxxENR.

Переход в режим CSleep

В режим CSleep, согласно [разделу 6.7.3: Переход в режимы пониженного энергопотребления](#), бит SLEEPDEEP в регистре управления системой Cortex®-M сбрасывается.

Подробную информацию о том, как перейти в режим CSleep, см. в [таблице 34](#).

Выход из режима CSleep

Выход из режима CSleep осуществляется в соответствии с [разделом 6.7.4: Выход из режимов с низким энергопотреблением](#).

Более подробная информация о том, как выйти из режима CSleep, приведена в [таблице 34](#).

Таблица 34. Режим сна (CSleep).

режим сна	Описание
Вход в режим	WFI (ожидание прерывания) или WFE (ожидание события) при: – SLEEPDEEP = 0 (см. регистр управления системой Cortex®-M). – Прерывания и события NVIC процессора сброшены.
	По возвращении из разведывательного центра: – SLEEPDEEP = 0 и – SLEEPONEXIT = 1 (см. регистр управления системой Cortex®-M). – Прерывания и события NVIC процессора сброшены.
Выход из режима	Если для входа использовалось прерывание WFI или возврат из обработчика прерываний: – Любое прерывание, включенное в NVIC: см. Таблицу 140: NVIC . Если для входа использовалось прерывание WFE и SEVONPEND = 0: – Любое событие: см. Раздел 20.5.3: Процедура пробуждения ЦП EXTI . Если для входа использовалось прерывание WFE и SEVONPEND = 1: – Любое прерывание, даже если оно отключено в NVIC: см. Таблицу 140: NVIC , или любое событие: см. Раздел 20.5.3: Процедура пробуждения ЦП EXTI .
Задержка пробуждения	Никто

6.7.6 режим CStop

Режим CStop применяется только к подсистеме ЦП. В режиме CStop тактовая частота ЦП останавливается. Тактовая частота большинства периферийных устройств подсистемы ЦП также останавливается, и соответственно работают только те периферийные устройства подсистемы ЦП, которые имеют бит PERxAMEN.

В режиме CStop периферийные устройства подсистемы ЦП, запрашивающие тактовую частоту ядра, по-прежнему могут запрашивать тактовую частоту ядра. Для периферийных устройств, имеющих бит PERxAMEN, этот бит должен быть установлен, чтобы иметь возможность запрашивать тактовую частоту ядра.

Переход в режим CStop

В режим CStop переходите в соответствии с [разделом 6.7.3: Переход в режимы пониженного энергопотребления](#), когда установлен бит SLEEPDEEP в регистре управления системой Cortex®-M .



Подробную информацию о том, как войти в режим CStop, см. в [таблице 35](#).

Выход из режима CStop

Выход из режима CStop осуществляется в соответствии с [разделом 6.7.4: Выход из режимов с низким энергопотреблением](#).

Более подробная информация о том, как выйти из режима CStop, приведена в [таблице 35](#).

Таблица 35. Режим CStop.

режим CStop	Описание
Вход в режим	WFI (ожидание прерывания) или WFE (ожидание события) при: – SLEEPDEEP = 1 (см. регистр управления системой Cortex®-M). – Прерывания и события NVIC процессора сброшены. – Все источники пробуждения CPU EXTИ очищены.
	По возвращении из разведывательного центра: – SLEEPDEEP = 1 и – SLEEPONEXIT = 1 (См. регистр управления системой Cortex®-M.) – Прерывания и события NVIC процессора сброшены. – Все источники пробуждения CPU EXTИ очищены.
Выход из режима	Если для въезда использовалась вода для инъекций (WFI) или обратный рейс из зоны обслуживания инсектицидов (ISR) – Прерывание EXTИ включено в NVIC: см. Таблицу 140: NVIC , для периферийных устройств, которые не останавливаются и не отключаются. Если для входа использовался WFE и SEVONPEND = 0: – Событие EXTИ: См. раздел 20.5.3: Процедура пробуждения ЦП EXTИ для периферийных устройств, которые не остановлены или не выключены. Если для входа использовался WFE и SEVONPEND = 1: – Прерывание EXTИ, даже если оно отключено в NVIC: см. Таблицу 140: Событие NVIC или EXTИ: см. Раздел 20.5.3: Процедура пробуждения ЦП EXTИ для периферийных устройств, которые не остановлены или не выключены.
Задержка пробуждения	Синхронизация пробуждения EXTИ и RCC (см. раздел 8.4.7: Последовательности включения и пробуждения)

6.7.7 Режим DStop

Домен D1 и/или домен D2 переходит в режим DStop только тогда, когда подсистема ЦП находится в режиме CStop и имеет выделенное периферийное устройство в домене (см. [Таблицу 36](#)). В режиме DStop тактирование матрицы шины домена останавливается.

Флэш-память может перейти в режим остановки с низким энергопотреблением, если она активирована через FLPS в регистре PWR_CR1. Это позволяет найти компромисс между временем перезапуска домена DStop и низким энергопотреблением.



Таблица 36. Обзор режима DStop.

Периферийное распределение	Процессор	Д1 домен	Д2 домен	Комментарий
В домене D2 не выделено ни одного периферийного устройства.	CRun или CSleep	DRun DStop		
	CStop	Дстоп	Дстоп	
Периферийное устройство, выделенное в домене D2	CRun или CSleep	Беги, беги!		Подсистема ЦП, сохранить Домен D2 активен.
	CStop	Дстоп	Дстоп	

В режиме DStop периферийные устройства домена, использующие тактовый сигнал LSI или LSE, и периферийные устройства, имеющие Запросы на изменение времени ядра по-прежнему могут выполняться.

Вход в режим DStop

Режим DStop активируется в соответствии с [разделом 6.7.3: Переход в режимы пониженной мощности](#) при как минимум один бит PDDS_Dn в [регистре управления ЦП PWR \(PWR_CPUCR\)](#) для выбора домена

Останавливаться.

Подробную информацию о том, как войти в режим DStop, см. в [таблице 37](#) .

Если программирование флэш-памяти продолжается, переход в режим DStop откладывается до тех пор, пока...
Доступ к памяти завершен.

Если осуществляется доступ к матрице шины домена, переход в режим DStop задерживается до тех пор, пока...
Доступ к матрице доменной шины завершен.

Выход из режима DStop

Выход из режима DStop осуществляется в соответствии с [разделом 6.7.4: Выход из режимов низкого энергопотребления](#).

Более подробную информацию о выходе из режима DStop см. в [таблице 37](#) .

- При выходе из режима DStop тактовые частоты подсистемы ЦП, тактовые частоты матрицы шины домена(ов)
Масштабирование напряжения зависит от режима работы системы.
- Когда система не переходит в режим остановки, подсистема ЦП тактирует, домен(ы) шины
Значения тактовых сигналов матрицы и масштабирования напряжения такие же, как и при переходе в режим DStop.
 - Когда система переходит в режим остановки, подсистема ЦП тактирует, домен(ы) шины
Тактовые частоты матрицы и масштабирование напряжения сбрасываются.

Таблица 37. Режим DStop

Режим DStop	Описание
Вход в режим	– Подсистема ЦП домена переходит в режим CStop. – Подсистема ЦП имеет выделенное периферийное устройство в домене D2 и входит в CStop. – Подсистема ЦП освободила последнее периферийное устройство в домене D2. – Бит PDDS_Dn для домена выбирает режим остановки.

Таблица 37. Режим DStop

Режим DStop	Описание
Выход из режима	– Подсистема ЦП домена выходит из режима CStop (см. Таблицу 35) – Подсистема ЦП имеет выделенное периферийное устройство в домене D2 и выход из режима CStop (см. Таблицу 35) – Подсистема ЦП выделяет первое периферийное устройство в домене D2.
Задержка пробуждения	Синхронизация пробуждения EXTI и RCC (см. раздел 8.4.7: Последовательности включения и пробуждения).

6.7.8

Режим остановки

Домен D3 системы переходит в режим остановки только тогда, когда подсистема ЦП находится в режиме CStop, источники пробуждения EXTI неактивны и в [регистре управления ЦП PWR \(PWR_CPUCR\)](#) для любого запроса остановки домена установлен хотя бы один бит PDDS_Dn. В режиме остановки системные часы, включая ФАПЧ, и тактовые сигналы матрицы шины домена D3 останавливаются.

HSI или CSI могут оставаться включенными в режиме остановки системы (HSIKERON и CSIKERON установлены в регистре RCC_CR). После выхода из режима остановки тактовый сигнал быстро становится доступен в качестве тактового сигнала ядра для периферийных устройств. Другие источники системного генератора останавливаются и требуют времени запуска после выхода из режима остановки.

В системе домен D3 в режиме остановки домены D1 и D2 находятся либо в режиме DStop, либо в режиме DStandby.

В режиме остановки периферийные устройства домена, использующие тактовый сигнал LSI или LSE, а также периферийные устройства, запросившие у ядра выбор HSI или CSI в качестве источника, по-прежнему могут работать.

В режиме остановки системы можно выбрать следующие функции, которые останутся активными, запрограммировав отдельные управляющие

биты: • Независимый сторожевой таймер (IWDG)

Независимый сторожевой таймер (IWDG) запускается путем записи в его регистр Key или с помощью аппаратной опции. После запуска его нельзя остановить, кроме как сбросом (см. [раздел 50.3](#) в [разделе 50: Независимый сторожевой таймер](#)

(IWDG)). • Часы реального времени (RTC)

Это настраивается с помощью бита RTCEN в [регистре управления резервным доменом RCC \(RCC_BDCR\)](#).

- Внутренний RC-генератор (LSI RC)

Это настраивается с помощью бита LSION в [регистре управления тактовой частотой и состоянием RCC \(RCC_CSR\)](#).

- Внешний генератор 32,768 кГц (LSE OSC)

Это настраивается с помощью бита LSEON в [регистре управления резервным доменом RCC \(RCC_BDCR\)](#).

- Периферийные устройства, способные работать на тактовой частоте LSI или LSE.
- Периферийные устройства, запрашивающие часы ядра.
- Внутренние RC-генераторы (HSI и CSI)
Это настраивается с помощью битов HSIKERON и CSIKERON в [модуле управления тактовой частотой RCC](#) и [Регистр состояния \(RCC_CSR\)](#).
- АЦП или ЦАП также могут потреблять энергию в режиме остановки, если они не отключены.
перед переходом в этот режим. Чтобы отключить их, необходимо изменить бит ADON в регистре ADC_CR2 и Оба бита ENx в регистре DAC_CR должны быть записаны в 0.

Выбранные уровни SVOS4 и SVOS5 добавляют дополнительную задержку при выходе из системы.
Режим остановки системы (см. [Таблицу 38](#)).

Таблица 38. Работа в режиме остановки.

SVOS LPDS		Режим остановки Регулятор напряжения операция	Задержка пробуждения
SVOS3	0	Основной	Дополнительного времени на пробуждение не требуется.
	1	LP	Время пробуждения регулятора напряжения из режима низкого давления.
SVOS4 или SVOS5	x	LP	Время пробуждения регулятора напряжения из режима низкого напряжения + напряжение Время пробуждения уровня SVOS4 или SVOS5 до уровня VOS3 уровень

Переход в режим остановки

Режим «Стоп» включается в соответствии с [разделом 6.7.3: Включение режимов пониженной мощности](#) при достижении определенного значения.
как минимум один бит PDDS_Dn n [Регистр управления ЦП PWR \(PWR_CPUCR\)](#) для любого домена
Запрос на остановку.

Подробную информацию о том, как перейти в режим остановки, см. в [таблице 39](#) .

Если программирование флэш-памяти продолжается, переход в режим остановки откладывается до тех пор, пока память не будет готова.
Доступ завершен.

Если осуществляется доступ к шинной матрице (AXI, AHB или APB), переход в режим остановки задерживается.
до завершения доступа к шинной матрице.

Для того чтобы периферийные устройства, запрашивающие тактовую частоту ядра, могли работать в режиме остановки, система должна использовать уровень SVOS3.

Примечание: Используйте инструкцию DSB, чтобы гарантировать завершение незавершенных операций с памятью до того, как они закончатся.
Переход в режим остановки.

Выход из режима остановки

Выход из режима «Стоп» осуществляется в соответствии с [разделом 6.7.4: Выход из режимов низкого энергопотребления](#).

Более подробная информация о том, как выйти из режима остановки, приведена в [таблице 39](#) .

При выходе из режима остановки системные часы, тактовые частоты матрицы доменной шины D3 и напряжение
Масштабирование сброшено.

Флаг состояния STOPF в [регистре управления ЦП PWR \(PWR_CPUCR\)](#) указывает на то, что система
вышел из режима остановки (см. [Таблицу 33](#)).



Таблица 39. Режим остановки	
Режим остановки	Описание
Вход в режим	– Когда процессор находится в режиме CStop и отсутствует активный сигнал пробуждения EXTI источник и Run_D3 = 0. – Для выбора любого домена необходимо наличие как минимум одного бита PDDS_Dn.
Выход из режима	– При пробуждении EXTI.
Задержка пробуждения	Запуск системного генератора (в отключенном состоянии). + Синхронизация пробуждения EXTI и RCC. + Масштабирование напряжения см. в таблице 38 (см. раздел 6.6.2: Масштабирование напряжения)

Состояния ввода/вывода в режиме остановки

Конфигурация контактов ввода/вывода остается неизменной в режиме остановки.

6.7.9 режим ожидания D

Как и режим DStop, режим DStandby основан на режиме CStop подсистемы ЦП. Однако питание VCORE домена отключается. Домен переходит в режим DStandby только тогда, когда подсистема ЦП находится в режиме CStop, если в домене выделены периферийные устройства и бит PDDS_Dn в [регистре управления ЦП PWR \(PWR_CPUCR\)](#) для домена настроен соответствующим образом. В режиме DStandby домен отключается, и содержимое ОЗУ и регистров домена теряется.

Переход в режим ожидания DStandby

Режим ожидания (DStandby) включается в соответствии с [разделом 6.7.3: Переход в режимы пониженного энергопотребления](#), когда бит PDDS_Dn в [регистре управления ЦП PWR \(PWR_CPUCR\)](#) для домена Dn выбирает режим ожидания.

Подробную информацию о том, как перейти в режим ожидания (DStandby), см. в [таблице 40](#).

Если выполняется программирование флэш-памяти, переход в режим ожидания (DStandby) откладывается до завершения доступа к памяти.

Если продолжается доступ к матрице шины домена, переход в режим DStandby откладывается до завершения доступа к матрице шины домена.

Примечание:

Когда процессор устанавливает бит PDDS_D2 для выбора режима ожидания, домен D2 переходит в режим DStandby (процессор не имеет выделенных периферийных устройств в домене D2).

Выход из режима ожидания (DStandby).

Выход из режима ожидания DStandby осуществляется в соответствии с [разделом 6.7.4: Выход из режимов низкого энергопотребления](#).

Более подробная информация о выходе из режима ожидания (DStandby) приведена в [таблице 40](#).

Примечание:

Когда домен D2 находится в режиме ожидания (DStandby), и процессор устанавливает бит PDDS_D2 домена в значение, указывающее на режим остановки (Stop), домен D2 остается в режиме ожидания. Домен D2 выйдет из режима ожидания только тогда, когда процессор выделит периферийное устройство в домене D2.

При выходе из режима DStandby происходит перезагрузка процессора домена и периферийных устройств. Однако состояние тактовых частот подсистемы ЦП, тактовых частот матрицы шины домена(ов) и масштабирования напряжения зависит от режима работы системы: •

Если система не перешла в режим Stop, тактовые частоты подсистемы ЦП, тактовые частоты матрицы шины домена(ов) и масштабирование напряжения остаются такими же, как и при переходе в режим DStandby. • Если система перешла в режим Stop или Standby, тактовые частоты подсистемы ЦП...

Тактовые сигналы и масштабирование напряжения матрицы шины домена(ов) сбрасываются.

Когда домен D2 выходит из режима ожидания (DStandby) по вине подсистемы ЦП (например, при выделении первого периферийного устройства или при выделении периферийных устройств в домене D2 и выходе подсистемы ЦП из режима CStop), ЦП должен проверить, что домен вышел из режима ожидания. Для обеспечения корректной работы рекомендуется следовать приведенной ниже последовательности:

1. Сначала убедитесь, что тактовый сигнал матрицы шины домена доступен. Состояние тактового сигнала матрицы шины домена можно проверить в регистре
RCC_CR: – Когда RCC DnCKRDY = 0, тактовый сигнал матрицы шины домена приостановлен.
– Если RCC DnCKRDY = 1, матричные часы шины домена включены.

2. Затем дождитесь выхода домена из режима ожидания (DStandby). Для этого проверьте следующее:

Флаг SBF_Dn в [регистре управления ЦП PWR \(PWR_CPUCR\)](#). Домен включен и доступен только при сбросе флага SBF_Dn. Ниже приведен пример кода:

Петля

записать PWR SBF_Dn = 0; попытаться сбросить бит. прочитать PWR

SBF_Dn Пока 1 ==> цикл

Таблица 40. Режим ожидания D

режим ожидания D	Описание
Вход в режим	– Подсистема ЦП домена переходит в режим CStop. – Подсистема ЦП имеет выделенное периферийное устройство в домене D2 и переходит в режим CStop. – Подсистема ЦП освободила последнее периферийное устройство в домене D2. – Биты PDDS_Dn для выбора режима ожидания домена. – Все биты WKUPF в регистре управления питанием/состояния (PWR_WKUPFR) равны очищено.
Выход из режима	– Подсистема ЦП выходит из режима CStop (см. Таблицу 35) – Подсистема ЦП имеет выделенное периферийное устройство в домене D2 и выход из режима CStop (см. Таблицу 35) – Подсистема ЦП выделяет первое периферийное устройство в домене D2.
Задержка пробуждения	Синхронизация пробуждения EXTI и RCC. + Включение и перезагрузка домена. (см. Раздел 8.4.7: Последовательности включения и пробуждения)

6.7.10 Режим ожидания

Режим ожидания позволяет достичь минимального энергопотребления. Как и режим остановки, он основан на режиме CStop подсистемы ЦП. Однако регулятор напряжения VCORE при этом отключается.

Домен D3 системы переходит в режим ожидания только тогда, когда домены D1 и D2 находятся в режиме ожидания (DStandby). При переходе домена D3 в режим ожидания стабилизатор напряжения отключается. В результате весь домен VCORE отключается. ФАПЧ, генератор HSI, генератор CSI, HSI48 и генератор HSE также отключаются. Содержимое SRAM и регистров теряется, за исключением регистров резервного домена (регистры RTC, резервный регистр RTC и резервная ОЗУ) и схем резервного режима (см. [раздел 6.4.4: Резервный домен](#)).

В режиме ожидания системы можно выбрать следующие функции, запрограммировав отдельные управляющие биты:

- Независимый надзорный орган (IWDG)

Независимый сторожевой таймер (IWDG) запускается путем программирования его регистра Key или с помощью аппаратной опции. После запуска его нельзя остановить, кроме как сбросом (см. [раздел 50.3 в разделе 50: Независимый сторожевой](#)

- таймер (IWDG)). • Часы реального времени (RTC)

Это настраивается с помощью бита RTCEN в регистре управления резервным доменом (RCC_BDCR).

- Внутренний RC-генератор (LSI RC)

Это настраивается битом LSION в регистре управления/состояния (RCC_CSR).

- Внешний генератор 32,768 кГц (LSE OSC)

Это настраивается битом LSEON в регистре управления резервным доменом (RCC_BDCR).

Переход в режим ожидания

Режим ожидания включается в соответствии с [разделом 6.7.3: Переход в режимы пониженного энергопотребления](#), когда все биты PDDS_Dn в [регистре управления ЦП PWR \(PWR_CPUCR\)](#) для всех доменов запрашивают режим ожидания.

Для получения более подробной информации о том, как перейти в режим ожидания, обратитесь к [таблице 42](#).

Выход из режима ожидания

Выход из режима ожидания осуществляется в соответствии с [разделом 6.7.4: Выход из режимов низкого энергопотребления](#).

Более подробная информация о том, как выйти из режима ожидания, приведена в [таблице 42](#).

Система выходит из режима ожидания при обнаружении внешнего сброса (вывод NRST), сброса IWDG, события на выводе WKUP, срабатывания сигнализации RTC, события несанкционированного доступа или события с временной меткой. После выхода из режима ожидания сбрасываются все регистры, за исключением регистров управления питанием и состояния ([регистр управления питанием 2 \(PWR_CR2\)](#), [регистр управления питанием 3 \(PWR_CR3\)](#)), бита SBF в [регистре управления питанием ЦП \(PWR_CPUCR\)](#), [регистра флага пробуждения питания \(PWR_WKUPFR\)](#) и [регистра разрешения пробуждения питания и полярности \(PWR_WKUPEFR\)](#).

После выхода из режима ожидания выполнение программы возобновляется так же, как и после перезагрузки системы (выбор параметров загрузки, получение вектора сброса загрузки и т. д.). Флаги состояния SBF в [регистрах управления ЦП PWR \(PWR_CPUCR\)](#) указывают, из какого режима вышла система (см. [Таблицу 41](#)).

Таблица 41. Флаги ожидания и остановки.

SBF_D2	SBF_D1	СБФ	СТОФФ	Описание
0	1	0 0	Домен D1	Домен D1 выходит из режима DStandby, в то время как система оставалась в режиме Run.
0	1	0	1. Домен D1	Домен D1 выходит из режима DStandby, в то время как система находилась в режиме Stop или выходит из него.
1	0	0 0	Домен D2	Домен D2 выходит из режима DStandby, в то время как система оставалась в режиме Run.
1	0	0	1. Домен D2	Домен D2 выходит из режима DStandby, пока система находилась в режиме Stop или выходит из него.
1	1	0 0		Домен D1 и D2 выходят из режима DStandby, в то время как система остается в режиме Run.
1	1	0	1	Домен D1 и D2 выходит из режима DStandby, когда система находится в режиме остановки или... Выход из этого режима.
0	0	0	1. Система	Система находилась в состоянии «Стоп» или вышла из него.
0(1)	0(1)	1 0	Система	Система выходит из режима ожидания

1. При выходе из режима ожидания значения SBF_D1 и SBF_D2 соответствуют значению после сброса.

Таблица 42. Режим ожидания

режим ожидания	Описание
Вход в режим	- Подсистема ЦП находится в режиме CStop, и активный EXTI отсутствует. - Источник пробуждения и RUN_D3 = 0. - Все биты PDDS_Dn для всех доменов выбирают режим ожидания. - Все биты WKUPF в регистре управления питанием/состояния (PWR_WKUPFR) равны очищено.
Выход из режима	Сигнализация по восходящему или нисходящему фронту сигнала на выводах WKUP, сигнализация RTC (сигнализация A и сигнализация B), Пробуждение RTC, событие несанкционированного доступа, событие с меткой времени, внешний сброс в NRST контакт, сброс IWDG.
Задержка пробуждения	Этап перезагрузки системы (см. Раздел 8.4.2: Перезагрузка системы)

Состояния ввода/вывода в режиме ожидания

В режиме ожидания все выводы ввода/вывода имеют высокое сопротивление без подтяжки, за исключением:

- Кнопка сброса (по-прежнему доступна)
- Контакт RTC_AF1, если он настроен для защиты от несанкционированного доступа, отметки времени, выхода сигнала тревоги RTC или синхронизации RTC. калибровка завершена
- Контакты WKUP (если включены). Конфигурацию подтяжки контактов WKUP можно задать через Биты регистра WKUPPUPD в [регистре разрешения пробуждения PWR](#) и [регистре полярности \(PWR_WKUPPEPR\)](#).



6.7.11 Мониторинг режимов низкого энергопотребления

Эти устройства оснащены выводами для мониторинга состояния, позволяющими отслеживать переходы между состояниями ЦП и домена. Режим низкого энергопотребления (список контактов и их описание см. в [таблице 43](#)). Контакт GPIO

Для каждого сигнала мониторинга необходимо запрограммировать альтернативный функциональный режим.

Эта функция недоступна в режиме ожидания, поскольку эти выводы ввода/вывода переведены в высокое состояние. импеданс.

Таблица 43. Обзор контактов мониторинга режимов низкого энергопотребления.

Контакты для мониторинга состояния питания	Описание
сон	Состояние спящего процессора
CDSLEEP	Состояние ЦП в режиме глубокого сна
DxPWREN	Включена мощность домена (Dx, x = 1 или 2).

Значения сигналов мониторинга отражают состояние ЦП и доменов. См. [Таблица 44](#). Состояние GPIO в зависимости от состояния ЦП и домена.

Таблица 44. Состояние GPIO в зависимости от состояния ЦП и домена.

Домен DxPWREN	Процессор		состояние питания ЦП	Домен Dx состояние мощности
	сон	CDSLEEP		
1	0	0	Процессор в рабочем режиме	Режим Drun
1	1	0	Процессор в спящем режиме	
1	0	1	Процессор в рабочем режиме	
1	1	1	Процессор в режиме глубокого сна	Режим DStop
0	-	-	-(1)	режим ожидания D

1. Весь домен находится в выключенном состоянии, и процессор также выключен.

6.8 Регистры PWR

Доступ к регистрам PWR возможен в пословном, полусловном и байтовом форматах, если не указано иное. указано.

6.8.1 Регистр управления питанием 1 (PWR_CR1)

Смещение адреса: 0x000

Значение сброса: 0xF000 C000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Исследовать...						Исследовать...	Исследовать...	Исследовать...	Исследовать...	Исследовать...	Исследовать...	Исследовать...	Исследовать...	АЛС[1:0] АВДЕН	
													рв	рв	рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
СВОС[1:0]	Рез.	Рез.	Рез.	Рез.	ФЛПС	ДАД				PLS[2:0]		PVDE	Рез.	Рез.	Рез.
рв	рв						рв	рв	рв	рв	рв	рв			рв

Биты 31:19 зарезервированы, должны оставаться в состоянии сброса.

Биты 18:17 ALS[1:0]: Выбор уровня аналогового детектора напряжения

- Эти биты определяют пороговое напряжение, обнаруживаемое AVD.
- 00: 1,7 В
- 01: 2.1 В
- 10: 2,5 В
- 11: 2,8 В

Бит 16 AVDE: Монитор напряжения периферийных устройств включен на VDDA

- 0: Монитор периферийного напряжения на VDDA отключен.
- 1: Включен монитор напряжения периферийных устройств на VDDA.

Биты 15:14 SVOS[1:0]: Выбор масштабирования напряжения в режиме остановки системы

- Эти биты управляют уровнем напряжения VCORE в режиме остановки системы для достижения оптимального компромисса. взаимосвязь между энергопотреблением и производительностью.
- 00: Зарезервировано
- 01: SVOS5 Scale 5
- 10: SVOS4 Scale 4
- 11: Масштаб SVOS3 3 (по умолчанию)

Биты 13:10 зарезервированы, должны оставаться в состоянии сброса.

Бит 9 FLPS: Режим энергосбережения во флэш-памяти в режиме DStop.

- Этот бит позволяет добиться оптимального компромисса между низким энергопотреблением и временем перезапуска. при выходе из режима DStop.
- При установке этой настройки флэш-память переходит в режим пониженного энергопотребления, когда домен D1 находится в состоянии DStop. режим.
- 0: Флэш-память остается в обычном режиме, когда домен D1 переходит в режим DStop (быстрый перезапуск). время).
- 1: Флэш-память переходит в режим пониженного энергопотребления, когда домен D1 переходит в режим DStop (режим пониженного энергопотребления). потребление).



Bit 8 DBP: Отключить защиту от записи в резервный домен.

В состоянии сброса регистр RCC_BDCR, регистры RTC (включая резервные регистры), биты BREN и MOEN в регистре PWR_CR2 защищены от паразитной записи.

Для включения возможности записи в эти регистры необходимо установить этот бит.

0: Доступ к RTC, регистрам резервного копирования RTC и резервной SRAM отключен. 1: Доступ к RTC, регистрам резервного копирования RTC и резервной SRAM включен.

Примечание: В зависимости от делителя частоты APB1, существует задержка между записью в DBP и фактическим отключением/включением защиты резервного домена. Поэтому после записи в бит DBP требуется фиктивная операция чтения из регистра PWR_CR1.

Биты 7:5 PLS[2:0]: Программируемый выбор уровня детектора напряжения

Эти биты определяют пороговое напряжение, обнаруживаемое PVD.

000: 1,95 В 001:

2,1 В 010: 2,25

В 011: 2,4 В 100:

2,55 В 101: 2,7

В

110: 2,85 В

111: Уровень внешнего напряжения на выводе PVD_IN по сравнению с внутренним уровнем VREFINT .

Примечание: Более подробная информация приведена в разделе «Электрические характеристики» технического описания изделия.

Бит 4 PVDE: Включение программируемого детектора напряжения 0:

Программируемый детектор напряжения отключен.

1: Включен программируемый детектор напряжения

Биты 3:1 зарезервированы, должны оставаться в состоянии сброса.

Бит 0 LPDS: Режим глубокого сна с низким энергопотреблением при использовании SVOS3 (SVOS4 и SVOS5 всегда используют режим низкого энергопотребления, независимо от значения этого бита).

0: Регулятор напряжения или понижающий импульсный источник питания в основном режиме (MR), когда для режима остановки выбран SVOS3.

1: Регулятор напряжения или понижающий импульсный источник питания в режиме низкого энергопотребления (LPR), когда SVOS3 выбран в режиме остановки.

6.8.2 Регистр состояния управления PWR 1 (PWR_CSR1)

Смещение адреса: 0x004

Значение сброса: 0x0000 4000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез. Рез.		Рез.	Рез. Рез.	Рез. Рез.	Рез. Рез.	Рез. Рез.	Рез. Рез.	Рез. Рез.	Рез. Рез.	Рез. Рез.	Рез. Рез.	Рез. Рез.	Рез. Рез.	Рез. Рез.	Рез. Рез.
															Р
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
АКТИВОС[1:0]		АКТИВОС РДИ		Рез. Рез.	Рез. Рез.	Рез. Рез.	Рез. Рез.	Рез. Рез.	Рез. Рез.	Рез. Рез.	Рез. Рез.	Рез. Рез.	Рез. Рез.	Рез. Рез.	Рез. Рез.
Р	Р	Р									Р				

Биты 31:17 зарезервированы, должны оставаться в состоянии сброса.

Бит 16 AVDO: Выход аналогового детектора напряжения на VDDA

Этот бит устанавливается и сбрасывается оборудованием. Он действителен только в том случае, если AVD на VDDA включен. AVDEN bit.

0: VDDA равно или выше порогового значения AVD, выбранного с помощью битов ALS[2:0].

1: VDDA ниже порогового значения AVD, выбранного с помощью битов ALS[2:0].

Примечание: Поскольку AVD отключен в режиме ожидания, этот бит равен 0 после перехода в режим ожидания или сброса.
до тех пор, пока не будет установлен бит AVEND.

Биты 15:14 ACTVOS[1:0]: VOS в настоящее время используется для выбора масштабирования напряжения VCORE .

Эти биты отражают последнее значение VOS, примененное к PMU.

Бит 13 ACTVOSRDY: Бит готовности уровней напряжения для используемых в данный момент VOS и SDLEVEL

Этот бит устанавливается в 1 аппаратно, когда стабилизатор напряжения и импульсный источник питания понижают напряжение. Оба преобразователя отключены, и в регистре управления мощностью 3 выбран режим обхода. (PWR_CR3).

0: Недопустимый уровень напряжения, выше или ниже текущих выбранных уровней VOS и SDLEVEL.

1: Допустимый уровень напряжения соответствует текущим выбранным значениям VOS и SDLEVEL.

Биты 12:5 зарезервированы, должны оставаться в состоянии сброса.

Бит 4 PVDO: Программируемый выход обнаружения напряжения

Этот бит устанавливается и сбрасывается оборудованием. Он действителен только в том случае, если функция PVD активирована. PVDE bit.

0: Напряжение VDD или PVD_IN равно или превышает пороговое значение PVD, выбранное с помощью PLS[2:0] биты.

1: Напряжение VDD или PVD_IN ниже порогового значения PVD, выбранного с помощью PLS[2:0] биты.

Примечание: поскольку PVD отключен в режиме ожидания, этот бит равен 0 после перехода в режим ожидания или сброса.
до тех пор, пока не будет установлен бит PVDE.

Биты 3:0 зарезервированы, должны оставаться в состоянии сброса.

6.8.3 Регистр управления питанием 2 (PWR_CR2)

Смещение адреса: 0x008

Значение сброса: 0x0000 0000

Этот регистр не сбрасывается при выходе из режима ожидания, сигнале RESET и VDD POR. Он сброс осуществляется только при помощи команд VSW POR и VSWRST reset.

Обращение к этому регистру запрещено, если бит VSWRST в регистре RCC_BDCR сбрасывает его. Домен VSW .

После сброса регистр PWR_CR2 защищен от записи. Перед изменением его содержимого бит DBP Для отключения защиты от записи необходимо установить значение в регистре PWR_CR1.

31	30	29	28	27		26	25	24	23	22	21	20	19	18	17	16
Рез. Рез.	Рез. Рез.	Рез. Рез.	Рез. Рез.	Рез. Рез.	Рез. Рез.	ТЕМРН	ТЕМПЛ	VBATH	VBATL	Рез. Рез.	БРРДИ					
										Р	Р	Р	Р			Р
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1		0
Исследовать.										Рез. Рез.	МОЕН	Рез. Рез.	БРЕН			
												РВ				РВ

Биты 31:24 зарезервированы, должны оставаться в состоянии сброса.

- Бит 23 ТЕМРН: Мониторинг уровня температуры в сравнении с высоким порогом
- 0: Температура ниже верхнего порогового уровня.
- 1: Температура равна или превышает верхний пороговый уровень.

- Бит 22 ТЕМПЛ: Мониторинг уровня температуры в сравнении с низким порогом
- 0: Температура выше нижнего порогового уровня.
- 1: Температура равна или ниже нижнего порогового уровня.

- Бит 21 VBATH: мониторинг уровня VBAT в сравнении с высоким порогом
- 0: Уровень VBAT ниже верхнего порогового значения.
- 1: Уровень VBAT равен или превышает верхний пороговый уровень.

- Бит 20 VBATL: мониторинг уровня VBAT по сравнению с низким порогом
- 0: Уровень VBAT выше нижнего порогового значения.
- 1: Уровень VBAT равен или ниже нижнего порогового уровня.

Биты 19:17 зарезервированы, должны оставаться в состоянии сброса.

- Бит 16 BRRDY: Резервный регулятор готов
- Этот бит устанавливается аппаратно, чтобы указать на готовность резервного регулятора.
- 0: Резервный регулятор не готов.
- 1: Резервный регулятор готов.

Биты 15:5 зарезервированы, должны оставаться в состоянии сброса.

Бит 4 MONEN: Включение мониторинга VBAT и температуры. При установке

этого параметра включается мониторинг питания VBAT и температуры.

0: Мониторинг VBAT и температуры отключен.

1: Включены мониторинг VBAT и температуры.

Примечание: Мониторинг VBAT и температуры доступен только при включенном резервном регуляторе (бит BREN установлен в 1).

Биты 3:1 зарезервированы, должны оставаться в состоянии сброса.

Бит 0 BREN: Включение резервного регулятора

При установке этой настройки включается резервный регулятор (используемый для поддержания резервного содержимого оперативной памяти в режимах ожидания и VBAT).

При сбросе BREN резервный регулятор отключается. Резервная оперативная память может по-прежнему использоваться в режимах «Работа» и «Остановка». Однако ее содержимое будет потеряно в режимах «Ожидание» и «VBAT».

Если установлен флаг BREN, приложение должно дожидаться установки флага готовности резервного регулятора (BRRDY), который указывает на то, что данные, записанные в SRAM, будут сохраняться в режимах ожидания и VBAT.

0: Резервный регулятор отключен.

1: Резервный регулятор включен.

6.8.4 Регистр управления питанием 3 (PWR_CR3)

Смещение адреса: 0x00C

Значение сброса: 0x0000 0046

Этот регистр сбрасывается только при включении питания (POR). Он не сбрасывается при выходе из режима ожидания или при подаче сигнала RESET.

Младший байт этого регистра записывается один раз после POR и должен быть записан до изменения уровня VOS или частоты тактирования `ck_sys`. К старшим байтам никаких ограничений не применяется.

Данные программирования, соответствующие недопустимой комбинации битов SDLEVEL, SDEXTNP, SDEN, LDOEN и BYPASS (см. [Таблицу 30](#)), будут проигнорированы: запись данных не будет произведена, механизм однократной записи заблокирует регистр, и любая дальнейшая запись будет проигнорирована.

Конфигурация питания по умолчанию будет сохранена, и бит ACTVOSRDY в [регистре состояния управления питанием 1 \(PWR_CSR1\)](#) будет включен, указывая на недопустимые уровни напряжения. Перед записью нового значения необходимо перезагрузить систему.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез. Рез.	Рез. Рез.	Рез. Рез.						Исследовать, Исследовать, Исследовать, Исследовать, Исследовать, Исследовать, Исследовать, Исследовать							
					р	рв	рв								р
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Исследовать, ...						ВВРС	VBE	Рес. Рес.		SDLEVEL[1:0]		SDEXTHP	SDEN	LDOEN	ОБХОД
						рв	рв			рв	рв	рв	рв	рв	рв

Биты 31:27 зарезервированы, должны оставаться в состоянии сброса.

- Бит 26 USB33RDY: USB готов к питанию.
- 0: Питание USB33 не готово.
- 1: Питание от USB33 готово.

- Бит 25 USBREGEN: Включение регулятора USB.
- 0: USB-регулятор отключен.
- 1: USB-регулятор включен.

- Бит 24 USB33DEN: Включение детектора уровня напряжения VDD33USB .
- 0: Детектор уровня напряжения VDD33USB отключен.
- 1: Детектор уровня напряжения VDD33USB включен.

Биты 23:17 зарезервированы, должны оставаться в состоянии сброса.

- Бит 16 SDEXTRDY: Понижающий импульсный преобразователь, готовый к внешнему питанию.
- Этот бит устанавливается аппаратно и указывает на то, что внешнее питание от понижающего преобразователя импульсного источника питания поступает от внешнего источника.
- готово.
- 0: Внешняя поставка не готова.
- 1: Внешняя поставка готова.

Биты 15:10 зарезервированы, должны оставаться в состоянии сброса.

- Бит 9 VBRS: выбор резистора зарядки VBAT
- 0: Зарядите VBAT через резистор 5 кОм.
- 1: Зарядите VBAT через резистор сопротивлением 1,5 кОм.

- Бит 8 VBE: Включение зарядки VBAT
- 0: Зарядка батареи VBAT отключена.
- 1: Зарядка батареи VBAT включена.

Биты 7:6 зарезервированы, должны оставаться в состоянии сброса.

- Биты 5:4 SDLEVEL[1:0]: Выбор уровня выходного напряжения понижающего преобразователя импульсного источника питания
- Этот бит используется, когда и LDO, и понижающий преобразователь SMPS включены с помощью SDEN.
- LDOEN включен или когда включен SDEXTHP. В этом случае SDLEVEL необходимо записывать с помощью
- Значение, отличное от 00, при запуске системы.
- 00: Сброс значения
- 01: 1,8 В
- 10 и 11: 2,5 В

Примечание: Недопустимые комбинации SDLEVEL, SDEXTHP, SDEN, LDOEN и BYPASS описаны в [Таблица 30.](#)

Бит 3 SDEXTHP: Понижающий преобразователь импульсного источника питания принудительно включен и находится в режиме высокой мощности MR.

- 0: Понижающий импульсный преобразователь в нормальном режиме работы.
- 1: Понижающий преобразователь импульсного источника питания принудительно включен и находится в режиме MR.

Примечание: Недопустимые комбинации SDLEVEL, SDEXTHP, SDEN, LDOEN и BYPASS описаны в Таблица 30.

Бит 2 SDEN: Включение понижающего преобразователя импульсного источника питания

- 0: Понижающий импульсный преобразователь питания отключен
- 1: Включен понижающий импульсный преобразователь (по умолчанию).

Примечание: Недопустимые комбинации SDLEVEL, SDEXTHP, SDEN, LDOEN и BYPASS описаны в Таблица 30.

Понижающий преобразователь импульсного источника питания доступен не во всех комплектациях. В этом случае понижающий преобразователь импульсного источника питания отключен.

Бит 1 LDOEN: Включение регулятора с низким падением напряжения

- 0: Регулятор с низким падением напряжения отключен.
- 1: Включен регулятор с низким падением напряжения (по умолчанию)

Примечание: Недопустимые комбинации SDLEVEL, SDEXTHP, SDEN, LDOEN и BYPASS описаны в Таблица 30.

Обход бита 0 : обход блока управления питанием

- 0: Нормальная работа блока управления питанием.
- 1: Блок управления питанием отключен, мониторинг напряжения по-прежнему активен.

Примечание: Недопустимые комбинации SDLEVEL, SDEXTHP, SDEN, LDOEN и BYPASS описаны в Таблица 30.

6.8.5 Регистр управления ЦП PWR (PWR_CPUCR)

Этот регистр позволяет управлять мощностью процессора.

Смещение адреса: 0x010

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
исследовать...															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез. Рез.	Рез. Рез.			RES_00	Рез.	CSSF	RES_02	SBF_D1	СБФ	СТОФФ	Рез. Рез.			RES_01	RES_03
				РВ		РВ	Р	Р	Р	Р			РВ	РВ	РВ

Биты 31:12 зарезервированы, должны оставаться в состоянии сброса.

Бит 11 RUN_D3: Поддерживать домен D3 системы в режиме выполнения независимо от режимов подсистем ЦП.

- 0: Домен D3 следует режимам подсистем ЦП.
- 1: Домен D3 остается в режиме выполнения независимо от режимов подсистем ЦП.

Бит 10 зарезервирован, должен оставаться в сбросовом значении.

Бит 9 CSSF: Очистка флагов режима ожидания, остановки и удержания ЦП домена D1 (всегда считаются как 0)

- Этот бит обнуляется аппаратно.
- 0: Нет эффекта.
- 1: Флаги ЦП домена D1 (HOLD2F, STOPF, SBF, SBF_D1 и SBF_D2) сбрасываются.



Бит 8 SBF_D2: Флаг DStandby домена D2. Этот бит

устанавливается оборудованием и сбрасывается при любой перезагрузке системы или при установке бита CSSF процессора.
После установки этот бит можно сбросить только тогда, когда домен D2 перестанет находиться в режиме ожидания (DStandby).
0: Домен D2 не находился в режиме DStandby. 1: Домен D2 находился в режиме DStandby.

Бит 7 SBF_D1: Флаг DStandby домена D1. Этот бит

устанавливается оборудованием и сбрасывается при любой перезагрузке системы или при установке бита CSSF процессора.
После установки этот бит можно сбросить только тогда, когда домен D1 перестанет находиться в режиме ожидания (DStandby).
0: Домен D1 не находился в режиме DStandby. 1: Домен D1 находился в режиме DStandby.

Бит 6 SBF: Флаг режима ожидания системы

Этот бит устанавливается аппаратно и сбрасывается только при включении питания (POR) или при установке соответствующего параметра.
CPU CSSF бит
0: Система не находилась в режиме ожидания
1: Система находится в режиме ожидания.

Бит 5 STOPF: флаг STOP

Этот бит устанавливается аппаратно и сбрасывается только при сбросе или установке бита CSSF процессора.
0: Система не находилась в режиме остановки. 1: Система находилась в режиме остановки.

Биты 4:3 зарезервированы, должны оставаться в состоянии сброса.

Бит 2 PDDS_D3: Системный домен D3, режим глубокого сна с отключением питания.

Этот бит позволяет процессору определять режим глубокого сна для домена System D3.
0: Сохранять режим остановки, когда домен D3 переходит в режим глубокого сна.
1: Разрешить режим ожидания, когда домен D3 переходит в режим глубокого сна.

Бит 1 PDDS_D2: Домен D2: отключение питания и переход в режим глубокого сна.

Этот бит позволяет процессору определить режим глубокого сна для домена D2.
0: Сохранять режим DStop, когда домен D2 переходит в режим глубокого сна.
1: Разрешить режим DStandby, когда домен D2 переходит в режим глубокого сна.

Бит 0 PDDS_D1: Выбор режима глубокого сна при выключении питания домена D1.

Этот бит позволяет процессору определить режим глубокого сна для домена D1.
0: Сохранять режим DStop, когда домен D1 переходит в режим глубокого сна.
1: Разрешить режим DStandby, когда домен D1 переходит в режим глубокого сна.

6.8.6 Регистр управления доменом PWR D3 (PWR_D3CR)

Этот регистр позволяет управлять питанием домена D3.

Смещение адреса: 0x018

Значение сброса: 0x0000 4000 (после включения питания; 0x0000 6000, когда регулятор работает правильно).
(настроены и для последующих сбросов)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рес. Рез.		Рез.	Исследовать. З												
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VOS[1:0]	VOSRDY	Рез. Рез. Рез. Рез. Рез. Рез. Рез. Рез. Рез. Рез. Рез. Рез. Рез. Рез. Рез.													
рв	рв	р													

Биты 31:16 зарезервированы, должны оставаться в состоянии сброса.

Биты 15:14 VOS[1:0]: Выбор масштабирования напряжения в соответствии с производительностью

Эти биты управляют уровнем напряжения VCORE и позволяют добиться оптимального компромисса между Энергопотребление и производительность:

- При повышении производительности необходимо изменить масштабирование напряжения перед увеличением. частота системы.
- При снижении производительности сначала необходимо уменьшить частоту системы.

изменение масштабирования напряжения.

00: Масштаб 0

01: Масштаб 3 (по умолчанию)

10: Шкала 2

11: Шкала 1

Бит 13 VOSRDY: Бит готовности VOS для выбора выходного сигнала масштабирования напряжения VCORE .

При использовании внутреннего регулятора этот бит указывает на то, что все функции разрешены. Можно использовать выбранные VOS.

При выборе масштабирования напряжения VOS0 гарантируется возможность регулирования тактовой частоты. при превышении текущей максимальной частоты ACTVOS[1:0] должно быть равно

Необходимо установить значения VOS[1:0] и ACTVOSRDY.

Примечание: При выборе режима обхода в регистре управления питанием 3 (PWR_CR3) VOSRDY

Вне зависимости от уровня VCORE , этот бит устанавливается аппаратно в значение 1 .

0: Не готово, уровень напряжения ниже выбранного уровня VOS.

1: Готовность, уровень напряжения равен или превышает выбранный уровень VOS.

Биты 12:0 зарезервированы, должны оставаться в состоянии сброса.

6.8.7 Регистр очистки при пробуждении PWR (PWR_WKUPCR)

Смещение адреса: 0x020

Значение сброса: 0x0000 0000 (сбрасывается только при перезагрузке системы, не сбрасывается при выходе из режима ожидания режим)

При записи в этот регистр (при сбросе бита WKUPF) требуется 5 состояний ожидания.

PWR_WKUPFR (доступ к записи АНВ завершится после очистки WKUPF).

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Исследовать, ...															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Исследовать, ...											Рез.		Рез.		
										rc_w1		rc_w1		rc_w1	rc_w1

Биты 31:6, 4, 2 зарезервированы, должны оставаться в состоянии сброса.

Биты 5, 3, 1:0 WKUPC[6, 4, 2:1]: Очистить флаг выхода из спящего режима для WKUPn, (n = 6, 4, 2, 1)

Эти биты всегда считаются как 0.

0: Нет эффекта

1: Запись значения 1 сбрасывает флаг вывода пробуждения WKUPFn (бит обнуляется аппаратно).

6.8.8 Регистр флага пробуждения PWR (PWR_WKUPFR)

Смещение адреса: 0x024

Значение сброса: 0x0000 0000 (сбрасывается только при перезагрузке системы, не сбрасывается при выходе из режима ожидания режим)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Исследовать, ...															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Исследовать, ...											Рез.		Рез.		
										р		р		р	р

Биты 31:6, 4, 2 зарезервированы, должны оставаться в состоянии сброса.

Биты 5, 3, 1:0 WKUPF[6, 4, 2:1]: Флаг пробуждения WKUPn (n = 6, 4, 2, 1)

Этот бит устанавливается аппаратно и сбрасывается только при нажатии контакта сброса или при установке бита WKUPCn.

[Регистр очистки при пробуждении PWR \(PWR_WKUPCR\).](#)

0: События пробуждения не произошло.

1: С контакта WKUPn получено событие пробуждения.

6.8.9 Регистр разрешения пробуждения PWR и регистр полярности (PWR_WKUPPR)

Смещение адреса: 0x028

Значение сброса: 0x0000 0000 (сбрасывается только при перезагрузке системы, не сбрасывается при выходе из режима ожидания режим)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез. Рес. Рез. Рес.				Рес. Рес.				Рес. Рес.							
				рв	рв			рв	рв			рв	рв	рв	рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рес. Рес.		Рес.	Рес.	Рес.	Рес.	Рес.	Рес.	Рес.	Рес.	Рес.	Рес.	Рес.	Рес.	Рес.	Рес.
		рв		рв		рв	рв			рв		рв		рв	рв

Биты 31:28, 25:24, 21:20 Зарезервировано, необходимо сохранить значение, соответствующее моменту сброса.

Биты 27:26, 23:22, 19:16 WKUPUPD[6, 4, 2:1][1:0]: Конфигурация вывода пробуждения для WKUPn, (n = 6, 4, 2, 1)

Эти биты определяют конфигурацию подтяжки выводов ввода/вывода, используемую при WKUPENn = 1. Соответствующий вывод GPIO.

Для параметра конфигурации извлечения порта необходимо установить то же значение или значение 00.

Конфигурация срабатывания кнопки пробуждения сохраняется в режиме ожидания.

00: Подтягивания не выполняются

01: Подтягивания

10: Тяга вниз

11: Зарезервировано

Биты 15:14 зарезервированы, должны оставаться в состоянии сброса.

Биты 13, 11, 9:8 WKUPPR[6, 4, 2:1]: Бит полярности вывода пробуждения для WKUPn, (n = 6, 4, 2, 1)

Эти биты определяют полярность, используемую для обнаружения событий на внешнем выводе пробуждения WKUPn.

0: Обнаружение на высоком уровне (восходящий фронт)

1: Обнаружение на низком уровне (на падающем фронте)

Биты 12, 10, 7:6 зарезервированы, должны оставаться в состоянии сброса.

Биты 5, 3, 1:0 WKUPEN[6, 4, 2:1]: Включение вывода пробуждения WKUPn, (n = n = 6, 4, 2, 1)

Каждый бит устанавливается и сбрасывается программным обеспечением.

0: Событие на выводе WKUPn не выводит систему из режима ожидания.

1: Подача сигнала восходящего или нисходящего фронта на вывод WKUPn выводит систему из режима ожидания.

Примечание: Дополнительное событие пробуждения обнаруживается, если контакт WKUPn+1 включен (путем установки параметра WKUPENn).

бит) когда уровень контакта WKUPn уже высокий, когда WKUPn+1 выбирает восходящий фронт, или низкий, когда WKUPn выбирает падающий фронт.

Таблица 45. Карта регистров управления питанием и значения сброса.

Адрес	Назначение	Биты	Состояние
0x000	PWR_CR1	31:16	Сдвиг
0x004	PWR_CSR1	31:16	Сдвиг
0x008	PWR_CR2	31:16	Сдвиг
0x00C	PWR_CR3	31:16	Сдвиг
0x010	PWR_CPUCR	31:16	Сдвиг
0x018	PWR_D3CR	31:16	Сдвиг
0x020	PWR_WKUPCR	31:16	Сдвиг
0x024	PWR_WKUPFR	31:16	Сдвиг
0x028	PWR_WKUPEPR	31:16	Сдвиг

Адреса границ регистрационных участков указаны в [разделе 2.3 на странице 131](#).