

8 Сброс и управление тактовой частотой (RCC)

Блок RCC управляет генерацией тактового сигнала и сигнала сброса для всего микроконтроллера.

Блок RCC расположен в домене D3 (подробное описание см. в [разделе 6: Управление питанием \(PWR\)](#)).

Режимы работы, упомянутые в этом разделе, определены в [разделе 6.6.1: Режимы работы](#) блока PWR.

8.1 Основные характеристики железяки

Сбросить блок

- Создание локального и системного сброса
- Двухнаправленный сброс контактов позволяет перезагрузить микроконтроллер или внешние устройства.
- Поддерживается сброс WWDG

Блок генерации тактового сигнала

- Генерация и управление тактовыми сигналами для всего устройства • 3 отдельных ФАПЧ с использованием целочисленных или дробных коэффициентов

- Возможность изменять коэффициенты дробного соотношения ФАПЧ в режиме реального времени.

- Интеллектуальное управление тактовой частотой для снижения

энергопотребления • 2 внешних генератора:

- Высокоскоростной внешний генератор (ВВЭГ), поддерживающий широкий диапазон кварцевых резонаторов от 4 до частота 50 МГц
- Низкоскоростной внешний генератор (НВГГ) для кварцевых резонаторов 32 кГц

- 4 внутренних осциллятора

- Высокоскоростной внутренний генератор (ВСИ)
- RC-генератор 48 МГц (HSI48)
- Маломощный внутренний генератор (CSI)
- Низкоскоростной внутренний генератор (LSI)

- Буферизованные тактовые выходы для внешних

устройств • Генерация двух типов линий прерываний:


- Выделенные линии прерывания для управления безопасностью синхронизации.
- Одна общая линия прерывания для других событий •

Обработка генерации тактового сигнала в режимах остановки и ожидания

- Автономный режим домена D3

8.2 Блок-схема железобетона

На рисунке 42 показана блок-схема RCC.



8.3 Контакты RCC и внутренние сигналы

В таблице 49 перечислены входные и выходные сигналы RCC, подключенные к выводам или шарикам корпуса.

Таблица 49. Входные/выходные сигналы RCC, подключенные к выводам или шарикам корпуса.

Название сигнала	Сигнал тип	Описание
HPCT	Сброс	Сброс системы ввода-вывода, может использоваться для сброса внешних устройств.
OSC32_IN	Вход	Вход генератора 32 кГц
OSC32_OUT	Выход	Выход генератора 32 кГц
OSC_IN	Вход	Вход системного генератора



Таблица 49. Входные/выходные сигналы RCC, подключенные к выводам или шарикам корпуса (продолжение)

Название сигнала	Сигнал тип	Описание
OSC_OUT	Выход	Выход генератора системы O
MKO1	Выходной	Тактовый сигнал 1 для внешних устройств
MKO2	Выходной	Тактовый сигнал 2 для внешних устройств
I2S_CKIN	•	Внешний вход тактового сигнала ядра для цифровых аудиоинтерфейсов: SPI/I2S, SAI и DFSDM
ETH_MII_TX_CLK	•	Внешний тактовый сигнал TX обеспечивается интерфейсом Ethernet MII.
ETH_MII_RX_CLK	•	Внешний тактовый сигнал приема (RX) обеспечивается интерфейсом Ethernet MII.
ETH_RMII_REF_CLK	•	Внешний опорный тактовый сигнал обеспечивается интерфейсом Ethernet RMII.
USB_PHY1	•	Входной сигнал тактирования USB предоставляется внешним USB PHY (OTG_HS_ULPI_CK).

Для этого RCC обменивается множеством внутренних сигналов со всеми компонентами изделия.
Причина в том, что в [таблице 49](#) показаны только наиболее значимые внутренние сигналы.

Таблица 50. Внутренние входные/выходные сигналы RCC.

Новое название сигнала	Сигнал тип	Описание
rcc_it	O	Общая линия запроса прерывания
rcc_hsecss_it	Сбой безопасности часов	O HSE прерывание
rcc_lsecss_it	Прерывание при сбое безопасности часов	O LSE
rcc_ckfail_evt	O	Событие, указывающее на обнаружение сбоя в системе безопасности часов HSE. Этот сигнал является подключены к таймерам
сброс	Система ввода/вывода сброшена	
iwdg1_out_rst	•	Сигнал сброса, подаваемый модулем IWDG1, указывает на истечение времени ожидания.
wwdg1_out_rst	•	Сигнал сброса, подаваемый модулем WWDG1, указывает на истечение времени ожидания.
pwr_bor_rst	•	Сброс после понижения напряжения, сгенерированный блоком PWR.
pwr_por_rst	•	Сброс при включении питания, сгенерированный блоком PWR.
pwr_vsw_rst	•	Сброс домена VSW при включении питания, вызванный блоком PWR.
rcc_perx_rst	Сброс, сгенерированный RCC для периферийных устройств.	
pwr_d[3:1]_wkup	•	Запрос на пробуждение домена, генерируемый PWR. Обычно используется для восстановления синхронизирует домен, когда этот домен выходит из DStop.
rcc_pwd_d[3:1]_req	O	Запрос на низкую мощность, генерируемый RCC. Обычно используется для запроса к PWR. Чтобы перевести домен в режим пониженного энергопотребления, когда домен находится в режиме DStop.
pwr_hold_ctrl	•	Сигналы, генерируемые PWR, для перевода процессора в режим CStop при возникновении следующих ситуаций: Выход из режима остановки системы.
c_sleep	•	Сигнал, генерируемый процессором, указывающий, находится ли процессор в режиме CRun, CSleep или CStop.
c_deepsleep	•	
perx_ker_ckreq	•	Сигнал, генерируемый некоторыми периферийными устройствами для запроса активации их Часы ядра.



Таблица 50. Внутренние входные/выходные сигналы RCC (продолжение)

Новое название сигнала	Сигнал тип	Описание
rcc_perx_ker_ck	Сигналы	Тактовой частоты ядра, генерируемые RCC для некоторых периферийных устройств.
rcc_perx_bus_ck	Тактовые	сигналы интерфейса шины О, генерируемые RCC для периферийных устройств.
rcc_bus_ck	О	Тактовые сигналы для мостов APB (rcc_apb_ck), AHB (rcc_ahb_ck) и AXI (rcc_axi_ck). сгенерировано RCC.
rcc_c_ck	О	Тактовый сигнал для ЦП, генерируемый RCC.
rcc_fclk_c	О	

8.4

Описание функциональности блока сброса RCC

Для сброса настроек может использоваться несколько источников:

- Внешнее устройство через контакт NRST
- Сбой в подаче напряжения питания на VDD
- Тайм-аут сторожевого таймера
- Программная команда

Область действия сброса зависит от источника, который его инициирует. Существует три категории сброса.

существовать:

- Сброс при включении/выключении питания
- Сброс системы
- Локальные сбросы

8.4.1

Сброс при включении/выключении питания

Сигнал сброса при включении/выключении питания (pwr_por_rst) генерируется блоком контроллера питания (PWR). Активируется, когда входное напряжение (ВДД) ниже порогового уровня. Это наиболее вероятный вариант. Полный сброс, поскольку он сбрасывает всю схему, за исключением резервного домена. Включение/выключение питания. Функцию сброса можно отключить с помощью контакта PDR_ON (см. [раздел 6.5: Питание](#)). [надзор](#).

Для получения подробной информации см. [Таблицу 51: Сводка по сбросу распределения](#).

8.4.2 Сброс системы

Системный сброс (nreset) возвращает все регистры к значениям по умолчанию, если иное не указано в описании регистров.

Сброс системы может быть выполнен одним из следующих способов:

- Сброс с контакта NRST (внешний сброс)
- Сброс с блока сброса при включении/выключении питания (pwr_por_rst)
- Сброс с блока сброса при пониженном напряжении (pwr_bor_rst)

Подробное описание функции BOR см. в [разделе 6.5.2: Сброс при пониженном напряжении \(BOR\)](#).

- Сброс от независимых сторожевых таймеров (iwdg1_out_rst)
- Программный сброс от ядра Cortex®-M7. Он генерируется с помощью сигнала

SYSRESETREQ, выдаваемого ядром Cortex®-M7. Этот сигнал также называется SFTRESET в данном документе.

- Сброс от сторожевых таймеров окна в зависимости от конфигурации WWDG (wwdg1_out_rst)
- Сброс от режима энергосбережения в зависимости от байта опции конфигурации (lpwr_rst)

Примечание:


Для принудительной программной перезагрузки устройства необходимо установить бит SYSRESETREQ в регистре управления прерываниями и сбросом приложения Cortex®-M7. Более подробную информацию см. в техническом руководстве по Cortex®-M7 с FPU (см. <http://infocenter.arm.com>).

Как показано на [рисунке 43](#), некоторые внутренние источники (такие как pwr_por_rst, pwr_bor_rst, iwdg1_out_rst) выполняют сброс системы, который также передается на вывод NRST для сброса подключенных внешних устройств. Генератор импульсов гарантирует минимальную длительность импульса сброса 20 мкс для каждого внутреннего источника сброса. В случае внешнего сброса импульс сброса генерируется, когда вывод NRST находится в низком состоянии.

Примечание:

Не рекомендуется оставлять вывод NRST неподключенным. Когда он не используется, подключите этот вывод к земле через конденсатор емкостью от 10 до 100 нФ (CR на [рисунке 43](#)).

Рисунок 43. Схема сброса системы.



8.4.3 Локальные сбросы

Сброс процессора

Процессор может перезагрузиться с помощью бита CPURST в [регистре сброса RCC АНВ3 \(RCC_AHB3RSTR\)](#).

Сброс домена

Некоторые сбросы также зависят от статуса домена. Например, когда домен D1 прекращает свое существование. Из режима ожидания (DStandby) происходит сброс (d1_rst). Тот же механизм применяется и к D2.

При выходе системы из режима ожидания применяется сброс stby_rst . Сигнал stby_rst генерирует сброс всего домена VCORE до тех пор, пока напряжение VCORE , обеспечиваемое Внутренний регулятор недействителен.

[В таблице 51](#) представлен подробный обзор источников и областей сброса.

Таблица 51. Сводка распределения сброса.

Перезагрузить источник	Сбросить имя	ЦП	ДВ-хсодинение	ДВ-хсодинение	Платформа	IWDG1	ДВ-хсодинение	ДВ-хсодинение	ДВ-хсодинение	IWDG1	ВСТЫШКА	ДВ-хсодинение	ДВ-хсодинение	Сбрасывание	ДВ-хсодинение	Комментарии
Примечание	НРСТ	xxx	-	xxxxxx	-						-	-	-	x		- Сбрасывает домены D1 и D2, а также все их содержимое. периферийные устройства - Сбрасывает настройки периферийных устройств домена D3 - Сбрасывает домен VDD : IWDG1, LDO... - Функции отладки, флэш-память, RTC и Резервная оперативная память не сбрасывается.
ПВР	pwr_bor_rst	xxx	-	xxxxxx	-						-	-	-	x		- Аналогично сбросу контакта. Контакт активируется как хорошо.
	pwr_por_rst	xxxxxxxxxx	-									-	xx			- То же самое, что и сброс pwr_bor_rst , плюс: Сброс цифрового блока флэш-памяти. (включая опцию загрузки байтов). Сброс блока отладки
	lpwr_rst	xxx	-	xxxxxx	-						-	-	-	x		- Сброс безопасности в режиме пониженного энергопотребления имеет та же область действия, что и pwr_por_rst. См. к разделу 8.4.5: Режим пониженного энергопотребления сброс безопасности (lpwr_rst) для дополнительной информация.

Таблица 51. Сводка по распределению сброса (продолжение)

Перезагрузить источник	Сбросить имя	ЦП	Резервное копирование домена	Плата	WWDG1	Резервное копирование домена	Резервное копирование домена	Резервное копирование домена	WWDG1	Вспышка	Две	Две	Сброс	Комментарии
ПКК	БДРСТ	-	-	-	-	-	-	-	-	-	-	-	-	—
	d1_rst	xxxxx	-	-	-	-	-	-	-	-	-	-	-	— Сбрасывает домен D1 и все его содержимое. периферийные устройства, когда домен выходит из строя Режим ожидания D.
	d2_rst	-	-	-	-	-	-	-	-	-	-	-	-	— Сбрасывает домен D2 и все его компоненты. периферийные устройства, когда домен выходит из строя Режим ожидания D.
	stby_rst	xxxxxxxx	-	-	-	-	-	-	-	-	-	-	-	— Когда устройство выходит из режима ожидания, Сброс всего домена VCORE — это... выполняется до тех пор, пока напряжение VCORE не будет достигнуто. Недействительно. VCORE предоставляется компанией внутренний регулятор. Сигнал NRST не активен.
	CPURST	x	-	-	-	-	-	-	-	-	-	-	-	— Этот сброс выполняется программным обеспечением. через сверло, расположенное в RCC_AHB3 Регистр сброса (RCC_AHB3RSTR) . — Сбрасывает настройки ЦП и блока WWDG1.
Процессор	SFTRESET xxx -	xxxxx	-	-	-	-	-	-	-	-	-	-	-	— Этот сброс выполняется программным обеспечением, когда запись бита SYSRESETREQ, расположенного в Регистр AIRCR ядра Cortex®-M7 . — Та же область действия, что и у сброса pwr_bor_rst .
Резервная копия домен	pwr_vsw_rst	-	-	-	-	-	-	-	-	-	-	-	-	— Этот сброс выполняется резервной копией. область, когда напряжение питания VSW равно за пределами рабочего диапазона.
WWDG1	wdg1_out_rst xxx -	xxxxx	-	-	-	-	-	-	-	-	-	-	-	— То же, что и pwr_bor_rst reset.
WWDG1	wdg1_out_rst xxx -	xxxxx	-	-	-	-	-	-	-	-	-	-	-	— То же самое, что и сброс pwr_bor_rst .

8.4.4 Сбросить идентификацию источника

Процессор может определить источник сброса, проверив флаги сброса в RCC_RSR (или регистр RCC_C1_RSR).

Процессор может сбросить флаги, установив бит RMVF.

В таблице 52 показано, как ведут себя биты состояния регистра RCC_RSR (или RCC_C1_RSR) в зависимости от ситуации, которая привела к сбросу. Например, когда истекает время ожидания IWDG1, возникает (строка #8), если процессор считывает регистр RCC_RSR (или RCC_C1_RSR) во время На этапе загрузки установлены биты PINRSTF и IWDG1RSTF, что указывает на то, что IWDG1 также... Сгенерирован сброс контакта.

Таблица 52. Идентификация источника сброса (RCC_RSR)(1)

#	Ситуации, приводящие к перезагрузке	LPWRSTF	WWDG1RSTF	IWDG1RSTF	SFTRSTF	PORRSTF	PINRSTF	БОРРСТФ	D2RSTF	D1RSTF	CPURSTF
1	Сброс при включении питания (pwr_por_rst)	0	0001				1	1	1	1	1
2	Сброс контакта (NRST)	0000	00				1	0	0	0	1
3	Сброс при понижении напряжения (pwr_bor_rst)	000			00		1	1	0	0	1
4	Сброс системы, инициированный процессором (SFTRESET)	0	00		1	0	1	0	0	0	1
5	Сброс ЦП (CPURST)	000000						0	0	0	1
6	WWDG1 reset (wwdg1_out_rst)	01		000			1	0	0	0	1
8	IWDG1 reset (iwdg1_out_rst)	00		100			1	0	0	0	1
10	D1 выходит из режима ожидания (DStandby).	000000						0	0	1	0
11	D2 выходит из режима ожидания (DStandby).	000000						0	1	0	0
12	D1 ошибочно переходит в режим ожидания (DStandby) или Процессор ошибочно переходит в режим CStop.	1	0000				1	0	0	0	1

1. Ячейки, выделенные серым цветом, показывают установленные биты регистра.

8.4.5

Сброс безопасности режима пониженного энергопотребления (lpwr_rst)

Для предотвращения случайного перехода критически важных приложений в режим пониженного энергопотребления доступны два сброса системы в этом режиме. При включении через байты опции nRST_STOP_D1 сброс системы генерируется при выполнении следующих условий:

- Процессор случайно переходит в режим CStop

Этот тип сброса активируется путем сброса байта пользовательской опции nRST_STOP_D1. В этом случае при каждом успешном выполнении последовательности входа в режим CStop процессора генерируется сброс системы.

- Домен D1 случайно переходит в режим ожидания (DStandby). Этот тип сброса активируется путем сброса байта пользовательской опции nRST_STDBY_D1. В этом случае при каждом успешном выполнении последовательности входа в режим ожидания домена D1 генерируется сброс системы.

Биты LPWRRSTF в [регистре состояния сброса RCC \(RCC_RSR\)](#) указывают на то, что произошел сброс безопасности в режиме низкого энергопотребления (см. строку № 12 в [таблице 52](#)). lpwr_rst активируется

при сбросе безопасности в режиме низкого энергопотребления, вызванном D1 или ЦП.

Дополнительную информацию см. в [разделе 4.4: Байты опций FLASH](#).

8.4.6

Сброс резервного домена

Сброс резервного домена выполняется при возникновении одного из следующих событий:

- Программный сброс, инициированный установкой бита BDRST в [контроллере резервного домена RCC](#).

[регистр \(RCC_BDCR\)](#). Все регистры RTC и регистр RCC_BDCR сбрасываются до значений по умолчанию. Резервная оперативная память остается без изменений.

- Напряжение VSW выходит за пределы рабочего диапазона. Все регистры RTC и RCC_BDCR сбрасываются до значений по умолчанию. В этом случае содержимое резервной оперативной памяти становится недействительным.

Существует два способа сброса резервной оперативной памяти:

- через интерфейс флэш-памяти путем запроса изменения уровня защиты с 1 на 0;
- при возникновении события несанкционированного доступа.

Дополнительную информацию см. в [разделе 6.4.1: Запуск системы питания](#) блока PWR.

8.4.7

Последовательности включения и пробуждения питания

Подробные схемы см. в [разделе 6.4.1: Запуск системы электропитания](#) в разделе PWR.

Временной интервал между событием, выводящим устройство из режима низкого энергопотребления, и моментом, когда ЦП способен выполнить код, зависит от состояния системы и её конфигурации. На [рисунке 44](#) показаны наиболее распространённые примеры.

Последовательность пробуждения при включении питания

Последовательность включения питания, показанная на [рисунке 44](#), отражает наиболее значимые фазы последовательности включения питания. Это самая длинная последовательность, поскольку схема не была включена. Обратите внимание, что эта последовательность остается неизменной независимо от того, присутствовало VBAT или нет.

Загрузка с помощью сброса по PIN-коду

При сбросе вывода напряжение VDD всё ещё присутствует. В результате: •

Время установления регулятора сокращается, поскольку опорное напряжение уже стабильно. • Может потребоваться задержка перезапуска HSI, если HSI не был включен во время NRST.

Если произошла ошибка, в противном случае фаза задержки перезапуска пропускается. • Задержку восстановления питания флэш-памяти также можно пропустить, если флэш-память была включена во время возникновения NRST.

Примечание:

Последовательность загрузки аналогична для pwr_bor_rst, lpwr_rst, STFXRESET, iwdg1_out_rst и wwdg1_out_rst (если WW1RSC = 1).

Загрузка из режима ожидания системы.

При выходе из режима ожидания системы опорное напряжение остается стабильным, поскольку VDD не отключается. В результате время установления регулятора быстрое. Поскольку VCORE отсутствует, задержка перезапуска HSI, восстановление питания флэш-памяти и перезагрузка байтов опций не могут быть пропущены.

Перезагрузка из системы. Остановка.

При перезагрузке системы из состояния "Стоп" напряжение VDD всё ещё присутствует. В результате последовательность действий в основном состоит из двух этапов: 1.

Время установления регулятора для достижения напряжения VOS3 (напряжение по умолчанию)

2. Задержка перезапуска HSI/CSI. Этот шаг можно пропустить, если бит HSIKERON или CSIKERON в [регистре управления источником RCC \(RCC_CR\)](#) установлен в 1.

Загрузка с резервного сервера домена (DStandby)

Последовательность загрузки домена из домена DStandby в основном состоит из двух этапов: 1. Время установления состояния выключателя питания (регулятор уже активирован).

2. Восстановление питания флэш-памяти.

Перезапустите из домена DStop

Последовательность перезапуска домена с помощью команды DStop в основном состоит из обмена данными между блоками RCC, EXTI и PWR.

Пробуждение при включении питания (с VBAT или без него)

VDD > POR

REG + BandGap

HSI

FL_PWR

FL_OPTB

БЕГАТЬ

Время

NRST идет ВЫСОКИЙ

Сброс PAD (или pwr_bor_rst, SFTRESET, iwdg1_out_rst,...)

PEG

(HSI)

(FL_PWR)

БЕГАТЬ

Время

Пробуждение из режима ожидания системы

Мероприятие «Пробуждение»

PEG

HSI

FL_PWR

FL_OPTB

БЕГАТЬ

Время

Перезагрузка системы. Остановка.

Мероприятие «Пробуждение»

REG_VOS3 (HSI/CSI) RUN

Время

Пробуждение из состояния DStandby домена

Мероприятие «Пробуждение»

ePOD

FL_PWR

БЕГАТЬ

Время

Перезапустите из Domain DStop.

Мероприятие «Пробуждение»

Д

БЕГАТЬ

Время

PEG + БандГэп	Ширина запрещенной зоны и время установления регулятора	FL_PWR	Задержка восстановления питания вышки	БЕГАТЬ	Загрузка ЦП
REG_VOS3	Время стабилизации REG для достижения VOS3	FL_OPTB	Задержка загрузки байтов параметров	Д	Задержка из-за согласования условий RCC, PWR и ЭКСТИ
PEG	Время стабилизации PEG	ePOD	Задержка включения питания	HSI/CSI	Задержка перезапуска HSI или CSI

8.5 Функциональное описание блока тактовых сигналов RCC

RCC предлагает широкий выбор генераторов тактовой частоты:

Высокоскоростной внутренний генератор (HSI): ~ 8, 16, 32 или 64 МГц • Высокоскоростной

внешний генератор (HSE): от 4 до 48 МГц • Низкоскоростной внешний

генератор (LSE): 32 кГц

- Тактовая частота LSI (низкоскоростной внутренний генератор): ~32

кГц • Тактовая частота CSI (низкопотребляющий внутренний генератор):

~4 МГц • Тактовая частота HSI48 (высокоскоростной внутренний генератор 48 МГц): ~48 МГц

Это обеспечивает высокую гибкость при выборе подходящей тактовой частоты для ЦП и периферийных устройств, в частности, для периферийных устройств, требующих определенной частоты, таких как Ethernet, USB OTG-FS и HS, SPI/I2S, SAI и SDMMC.

Для оптимизации энергопотребления каждый источник тактового сигнала может включаться или выключаться независимо.

RCC обеспечивает до 3 ФАПЧ; каждая из них может быть сконфигурирована с целочисленными или дробными коэффициентами.


Как показано на [рисунке 45](#), RCC предлагает 2 тактовых выхода (MCO1 и MCO2), обеспечивая большую гибкость в выборе тактовой частоты и ее настройке.

Блок SCGU (System Clock Generation Unit) содержит несколько делителей частоты, используемых для настройки тактовых частот ЦП и матрицы шины.

Блок PKSU (Peripheral Kernel clock Selection Unit) предоставляет несколько динамических переключателей, позволяющих выбирать оптимальный способ распределения тактовой частоты ядра между периферийными устройствами.

Блоки PKEU (Peripheral Kernel clock Enable Unit) и SCEU (System Clock Enable Unit) выполняют управление тактовой частотой периферийного ядра и управление тактовой частотой интерфейса шины/ядер/матрицы шины соответственно.

Рисунок 45. Дерево тактовых сигналов верхнего уровня.



8.5.1 Соглашение об именовании часов

RCC обеспечивает тактирование всей цепи. Во избежание недоразумений, ниже приведено следующее:
В данном документе используются следующие термины:

- Периферийные часы
- Периферийные тактовые сигналы — это сигналы, предоставляемые RCC периферийным устройствам. Существует два типа таких сигналов. Часы доступны:
 - Тактовые сигналы интерфейса шины
 - Часы ядра
- Периферийное устройство получает от RCC тактовый сигнал интерфейса шины для доступа к своему устройству. регистры и, таким образом, управляют работой периферийных устройств. Этим тактовым сигналом обычно является AHB. Тактовая частота APB или AXI зависит от того, к какой шине подключено периферийное устройство. Некоторые Периферийным устройствам требуется только тактовый сигнал интерфейса шины (например, генератор случайных чисел, TIMx).
- Некоторым периферийным устройствам также требуется отдельный тактовый генератор для обработки функций интерфейса. Тактовый сигнал называется «тактовым сигналом ядра». Например, периферийные устройства, такие как SAI, должны... для генерации конкретных и точных тактовых частот главного генератора требуются специальные Частоты тактовых сигналов ядра. Еще одно преимущество развязки тактового сигнала интерфейса шины от частоты тактового сигнала ядра. Специфические требования к интерфейсу заключаются в том, чтобы тактовую частоту шины можно было изменять без Перепрограммирование периферийного устройства.
- Тактовая частота процессора
- Тактовая частота ЦП — это частота, подаваемая на ЦП. Она формируется на основе системной тактовой частоты. (sys_ck).
- Матричные тактовые генераторы шины
- Тактовые сигналы матричной шины — это тактовые сигналы, подаваемые на различные мосты (APB, AHB или AXI). Эти тактовые частоты формируются на основе системных тактовых частот (sys_ck).


8.5.2 Описание осцилляторов

осциллятор HSE

Блок HSE может генерировать тактовый сигнал из двух возможных источников:

- Внешний кристаллический/керамический резонатор
- Внешний источник тактового сигнала

Рисунок 46. Источник тактового сигнала HSE/LSE



Внешний источник тактового сигнала (обход HSE)

В этом режиме на вывод OSC_IN должен подаваться внешний источник тактового сигнала. Этот режим выбирается путем установки битов HSEBYP и HSEON [регистра управления источником RCC \(RCC_CR\)](#) в 1. Внешний источник тактового сигнала (прямоугольный, синусоидальный или треугольный) с коэффициентом заполнения ~50% должен управлять выводом OSC_IN.

Внешний кварцевый/керамический резонатор.

Генератор включается установкой бита HSEBYP в 0 и бита HSEON в 1.

Система HSE может использоваться в тех случаях, когда для работы изделия требуются очень точные высокоскоростные часы.

Соответствующая аппаратная конфигурация показана на [рисунке 46](#): резонатор и нагрузочные конденсаторы должны быть расположены как можно ближе к выводам генератора, чтобы минимизировать искажения выходного сигнала и время стабилизации при запуске. Значения нагрузочных емкостей необходимо регулировать в соответствии с выбранным кварцевым или керамическим резонатором. Более подробная информация приведена в разделе «Электрические характеристики» технического описания.

Флаг HSERDY [регистра управления источником тактового сигнала RCC \(RCC_CR\)](#) указывает, стабилен ли генератор HSE или нет. При запуске тактовый сигнал hse_ck не снимается до тех пор, пока этот бит не будет установлен аппаратно. Прерывание может быть сгенерировано, если оно включено в [регистре разрешения прерываний источника тактового сигнала RCC \(RCC_CIER\)](#).

Устройство HSE можно включать и выключать с помощью бита HSEON. Обратите внимание, что устройство HSE нельзя выключить, если выполняется одно из двух условий:

- HSE используется напрямую (через программный мультиплексор) в качестве системных часов.
- HSE выбирается в качестве опорного тактового сигнала для PLL1, при этом PLL1 включен и выбран для обеспечить системные часы (через программный мультиплексор).

В этом случае аппаратное обеспечение не позволяет запрограммировать бит HSEON в значение 0.

Функция HSE автоматически отключается аппаратно, когда система переходит в режим остановки или ожидания (дополнительную информацию см. в [разделе 8.5.7: Обработка генераторов тактовой частоты в режимах остановки и ожидания](#)).

Кроме того, тактовый сигнал HSE может подаваться на выходы MCO1 и MCO2 и использоваться в качестве источника тактового сигнала для других компонентов приложения.

осциллятор LSE

Блок LSE может генерировать тактовый сигнал из двух возможных источников:

- Внешний кристаллический/керамический резонатор
- Внешние пользовательские часы

Внешний источник тактового сигнала (обход LSE)

В этом режиме на вывод OSC32_IN должен подаваться внешний тактовый сигнал. Входной тактовый сигнал может иметь частоту до 1 МГц. Этот режим выбирается установкой битов LSEBYP и LSEON [регистра управления резервным доменом RCC \(RCC_BDCR\)](#) в 1. На вывод OSC32_IN должен подаваться внешний тактовый сигнал (прямоугольный, синусоидальный или треугольный) с коэффициентом заполнения ~50%.

Внешний кристалл/керамический резонатор (кристалл LSE)

Тактовый генератор LSE работает на основе кварцевого резонатора или керамического резонатора с частотой 32,768 кГц. Его преимущество заключается в обеспечении маломощного и высокоточного источника тактового сигнала для часов реального времени (RTC) для синхронизации времени/календаря или других функций управления временем.

Флаг LSERDY [регистра управления резервным доменом RCC \(RCC_BDCR\)](#) указывает, стабилен ли кварцевый резонатор LSE или нет. При запуске выходной тактовый сигнал кварцевого резонатора LSE не снимается до тех пор, пока этот бит не будет установлен аппаратно. Прерывание может быть сгенерировано, если это разрешено в [регистре разрешения прерываний источника тактового сигнала RCC \(RCC_CIER\)](#).

Генератор LSE включается и выключается с помощью бита LSEON. Генератор LSE остается включенным, когда система переходит в режим остановки или ожидания.

Кроме того, тактовый сигнал LSE может подаваться на выход MCO1 и использоваться в качестве источника тактового сигнала для других компонентов приложения.

LSE также предлагает программируемую возможность управления (LSEDRV[1:0]), которая может использоваться для модуляции мощности усилителя. Эта мощность управления должна быть выбрана в соответствии с требованиями к внешнему кварцевому/керамическому компоненту для обеспечения стабильной генерации. Мощность управления должна быть установлена до включения генератора LSE.

Генератор HSI

Блок HSI обеспечивает тактовую частоту по умолчанию для данного устройства.

HSI — это высокоскоростной внутренний RC-генератор, который может использоваться непосредственно в качестве системного тактового генератора, тактового генератора периферийных устройств или в качестве входа ФАПЧ. Предделитель позволяет приложению выбирать выходную частоту HSI 8, 16, 32 или 64 МГц. Управление этим предделителем осуществляется с помощью HSIDIV.

Преимущества HSI заключаются в следующем:

- Низкая

стоимость источника тактового сигнала, поскольку не требуется внешний кварцевый

- резонатор; • Более быстрое время запуска, чем у HSE (несколько микросекунд).

Даже после калибровки частоты частота гиперспектрального взаимодействия (HSI) менее точна, чем частота внешнего кварцевого генератора или керамического резонатора.

HSI можно включать и выключать с помощью бита HSION. Обратите внимание, что HSI нельзя выключить, если выполняется одно из двух условий:

- HSI используется напрямую (через программный мультиплексор) в качестве системных часов.
- HSI выбирается в качестве опорного тактового сигнала для PLL1, при этом PLL1 включен и выбран. обеспечить системные часы (через программный мультиплексор).

В этом случае аппаратное обеспечение не позволяет запрограммировать бит HSION в значение 0.

Обратите внимание, что значение HSIDIV нельзя изменить, если HSI выбран в качестве опорного тактового сигнала хотя бы для одного включенного PLL (бит PLLXON установлен в 1). В этом случае оборудование не обновляет значение HSIDIV новым значением. Однако изменить значение HSIDIV можно, если HSI используется непосредственно в качестве системного тактового сигнала.

Флаг HSIRDY указывает, стабилен ли HSI или нет. При запуске выходной тактовый сигнал HSI не снимается до тех пор, пока этот бит не будет установлен аппаратно.

Часы HSI также могут использоваться в качестве резервного источника (вспомогательных часов) в случае отказа HSE (см. [раздел: CSS по HSE](#)). HSI может быть отключен или активирован при переходе системы в режим остановки; дополнительную информацию см. в [разделе 8.5.7: Обработка генераторов часов в режимах остановки и ожидания](#).

Кроме того, тактовый сигнал HSI может подаваться на выход MCO1 и использоваться в качестве источника тактового сигнала для других компонентов приложения.

При использовании HSI в качестве тактового сигнала ядра для коммуникационных периферийных устройств следует проявлять осторожность; приложение должно учитывать следующие параметры:

временной интервал между моментами генерации тактового сигнала ядра периферийным устройством.

запрос и момент, когда часы действительно доступны,

• точность частоты.

Примечание:

Индикатор HSI может оставаться включенным, даже когда система находится в режиме остановки (см. [раздел 8.5.7](#) для получения дополнительной информации).

Биты HSION, HSIRDY и HSIDIV находятся в [регистре управления источником RCC \(RCC_CR\)](#).

калибровка HSI

Частота RC-генератора может различаться от одной микросхемы к другой из-за особенностей технологического процесса производства. Именно поэтому каждое устройство калибруется на заводе компанией STMicroelectronics для повышения точности (подробную информацию см. в техническом описании продукта).

После перезагрузки при включении питания значение заводской калибровки загружается в биты HSICAL[11:0].

Если приложение подвержено колебаниям напряжения или температуры, это может повлиять на частоту RC-генератора. Пользовательское приложение может регулировать частоту HSI с помощью битов HSITRIM.

Осциллятор CSI

CSI — это маломощный RC-генератор, который можно использовать непосредственно в качестве системного тактового генератора, тактового генератора периферийных устройств или входа ФАПЧ.

Преимущества CSI заключаются в следующем:

• Низкая стоимость источника тактового сигнала, поскольку не требуется внешний кварцевый резонатор.

• Более быстрое время запуска, чем у HSE (несколько микросекунд)

• Очень низкое энергопотребление,

CSI обеспечивает тактовую частоту около 4 МГц, в то время как HSI способен обеспечить тактовую частоту до 64 МГц.

Даже с учетом калибровки частоты, точность измерения частоты CSI ниже, чем у внешнего кварцевого генератора или керамического резонатора.

Сигнал CSI можно включать и выключать с помощью бита CSION. Флаг CSIRDY указывает, стабилен ли сигнал CSI или нет. При запуске тактовый сигнал на выходе CSI не снимается до тех пор, пока этот бит не будет установлен аппаратно.

Отключить CSI невозможно, если выполняется одно из двух условий:

- CSI используется напрямую (через программный мультиплексор) в качестве системных часов.
- CSI выбирается в качестве опорного тактового сигнала для PLL1, при этом PLL1 включен и выбран, обеспечить системные часы (через программный мультиплексор).

В этом случае аппаратное обеспечение не позволяет запрограммировать бит CSION в значение 0.

При переходе системы в режим остановки функция CSI может быть отключена или активирована (дополнительную информацию см. в [разделе 8.5.7: Обработка генераторов тактовой частоты в режимах остановки и ожидания](#)).

Кроме того, тактовый сигнал CSI может подаваться на выход MCO2 и использоваться в качестве источника тактового сигнала для других компонентов приложения.

Даже если время установления CSI быстрее, чем HSI, следует проявлять осторожность при использовании CSI в качестве тактового сигнала ядра для коммуникационных периферийных устройств: приложение должно учитывать следующие параметры:

- временной

интервал между моментами генерации тактового сигнала ядра периферийным устройством.

запрос и момент, когда часы действительно доступны,

- Точность частоты.

калибровка CSI

Частота RC-генератора может варьироваться от одного чипа к другому из-за особенностей производственного процесса, поэтому каждое устройство калибруется на заводе STMicroelectronics для достижения улучшенных характеристик (подробнее см. в техническом описании продукта).

После сброса значение заводской калибровки загружается в биты CSICAL[7:0].

Если приложение подвержено колебаниям напряжения или температуры, это может повлиять на частоту RC-генератора. Пользовательское приложение может регулировать частоту CSI с помощью битов CSITRIM.

Генератор HSI48

HSI48 — это RC-генератор, обеспечивающий тактовую частоту 48 МГц, которую можно использовать непосредственно в качестве тактовой частоты ядра для некоторых периферийных устройств.

Основная задача генератора HSI48 — обеспечение высокоточной тактовой частоты для периферийного устройства USB с помощью специальной схемы восстановления тактовой частоты (CRS), которая может использовать сигнал USB SOF, LSE или внешний сигнал для автоматической регулировки частоты генератора в режиме реального времени с очень малой точностью.

Генератор HSI48 отключается, как только система переходит в режим остановки или ожидания. Когда CRS не используется, этот генератор работает в свободном режиме и, следовательно, подвержен вариациям, связанным с производственным процессом. Именно поэтому каждое устройство калибруется на заводе компанией STMicroelectronics для достижения точности ACCHSI48 (подробнее см. в техническом описании продукта).

Более подробную информацию о настройке и использовании системы восстановления тактовой частоты (CRS) см. в [разделе 9: Система восстановления тактовой частоты \(CRS\)](#).

Флаг HSI48RDY указывает, стабилен ли генератор HSI48 или нет. При запуске выходной тактовый сигнал HSI48 не снимается до тех пор, пока этот бит не будет установлен аппаратно.

HSI48 можно включать и выключать с помощью бита HSI48ON.

Тактовый сигнал HSI48 также может подаваться на мультиплексор MCO1 и использоваться в качестве источника тактового сигнала для других компонентов приложения.

Примечание:

Биты HSI48ON и HSI48RDY расположены в [регистре управления источником RCC \(RCC_CR\)](#).

Генератор LSI

Микросхема LSI выступает в качестве маломощного источника тактового сигнала, который может продолжать работать, когда система находится в режиме остановки или ожидания, для независимого сторожевого таймера (IWDG) и блока автоматического пробуждения (AWU). Тактовая частота составляет около 32 кГц. Для получения более подробной информации см. раздел «Электрические характеристики» в техническом описании.

Микросхему LSI можно включать и выключать с помощью бита LSION. Флаг LSIRDY указывает, стабилен ли генератор LSI или нет. Если запускается независимый сторожевой таймер (аппаратный или программный), микросхема LSI принудительно включается и не может быть отключена.

Микросхема LSI остается включенной, когда система переходит в режим остановки или ожидания (дополнительную информацию см. в [разделе 8.5.7: Обработка генераторов тактовой частоты в режимах остановки и ожидания](#)).

При запуске LSI тактовый сигнал не подается до тех пор, пока аппаратное обеспечение не установит бит LSIRDY. Прерывание может быть сгенерировано, если это разрешено в [регистре разрешения прерывания источника тактового сигнала RCC \(RCC_CIER\)](#).

Кроме того, тактовый сигнал от LSI может подаваться на выход MCO2 и использоваться в качестве источника тактового сигнала для других компонентов приложения.

Примечание:

Биты LSION и LSIRDY находятся в [регистре управления тактовой частотой и состоянием RCC \(RCC_CSR\)](#).

8.5.3 Система контроля времени (CSS)

CSS в HSE

Система защиты часов может быть активирована программно с помощью бита HSECSSON. Бит HSECSSON может быть активирован даже при значении HSEON, равном 0.

Включение CSS на HSE происходит аппаратно, когда HSE активирован и готов к работе, а HSECSSON установлен в значение 1.

Функция CSS в HSE отключается, когда HSE отключен. В результате эта функция не работает, когда система находится в режиме остановки.

Сбросить бит HSECSSON напрямую программным способом невозможно.

Бит HSECSSON сбрасывается аппаратно при перезагрузке системы или при переходе системы в режим ожидания (см. [раздел 8.4.2: Перезагрузка системы](#)).

Если на тактовом сигнале HSE обнаружен сбой, система автоматически переключается на HSI для обеспечения безопасного тактового сигнала. Затем HSE автоматически отключается, на входы прерывания таймеров с расширенным управлением (TIM1, TIM8, TIM15, TIM16 и TIM17) отправляется событие сбоя тактового сигнала, и генерируется прерывание для информирования программного обеспечения о сбое (прерывание CSS: rcc_hsecss_it), что позволяет микроконтроллеру выполнить восстановительные операции. Если выход HSE использовался в качестве источника тактового сигнала для ФАПЧ в момент сбоя, ФАПЧ также отключаются.

Если при включенном CSS происходит сбой синхронизации HSE, CSS генерирует прерывание, которое приводит к автоматической генерации NMI. Флаг HSECSSF в [регистре флагов прерывания источника тактового сигнала RCC \(RCC_CIFR\)](#) устанавливается в 1, чтобы приложение могло определить источник сбоя. Подпрограмма NMI выполняется бесконечно, пока бит HSECSSF не будет сброшен. Вследствие этого приложению необходимо сбросить флаг HSECSSF в обработчике прерывания NMI, установив бит HSECSSC в [регистре сброса прерывания источника тактового сигнала RCC \(RCC_CICR\)](#).

CSS на LSE

Систему защиты тактовой частоты на генераторе LSE можно включить программно, запрограммировав бит LSECSSON в [регистре управления резервным доменом RCC \(RCC_BDCR\)](#).

Этот бит может быть отключен аппаратно только при соблюдении следующих условий:

- после `pwrg_vsw_rst` (программный сброс VSW)
- или после обнаружения сбоя в LSE.

Бит LSECSSON необходимо записать после того, как LSE включен (бит LSEON устанавливается программно) и готов к работе (бит LSERDY устанавливается аппаратно), а также после того, как тактовая частота RTC выбрана с помощью бита RTCSEL.

CSS на LSE работает во всех режимах (Работа, Остановка и Ожидание), кроме VBAT.

Если обнаружен сбой LSE, тактовый сигнал LSE больше не поступает в RTC, но значения битов RTCSEL, LSECSSON и LSEON не изменяются аппаратно.

В режиме ожидания генерируется сигнал пробуждения. В других режимах для пробуждения программного обеспечения может быть отправлено прерывание (rcc_lsecss_it). После этого программное обеспечение должно отключить бит LSECSSON, остановить неисправный LSE (сбросить бит LSEON) и может изменить источник тактирования RTC (отсутствие тактирования, LSI или HSE) с помощью битов RTCSEL или предпринять любые необходимые действия для обеспечения безопасности приложения.

8.5.4 Генерация тактового сигнала (MCO1/MCO2)

Доступны два вывода тактового сигнала микроконтроллера (MCO), MCO1 и MCO2. Для каждого выхода можно выбрать источник тактового сигнала. Выбранный тактовый сигнал можно разделить с помощью настраиваемого делителя частоты (см. [рисунок 45](#) для получения дополнительной информации о выборе сигнала).

Выходы MCO1 и MCO2 управляются через MCO1PRE[3:0], MCO1[2:0], MCO2PRE[3:0] и MCO2[2:0], расположенные в [регистре конфигурации тактовой частоты RCC \(RCC_CFGR\)](#).

Соответствующий каждому выводу MCO порт GPIO необходимо запрограммировать в альтернативном функциональном режиме.

Тактовая частота, подаваемая на выходы MCO, не должна превышать максимальную частоту выводов (информацию о поддерживаемой частоте выводов см. в техническом описании изделия).

8.5.5 Описание PLL


В состав RCC входят три ФАПЧ:

- Основной ФАПЧ, PLL1, который обычно используется для подачи тактовых импульсов на ЦП и некоторые другие компоненты.
периферийные устройства.
- Два выделенных ФАПЧ, PLL2 и PLL3, используются для генерации тактового сигнала ядра.
периферийные устройства.

Интегрированные в RCC ФАПЧ полностью независимы. Они обладают следующими характеристиками:

- Два встроенных генератора управляемого напряжением (VCO):
 - Генератор управляемого напряжением (VCON) широкого диапазона
 - Низкочастотный генератор управляемого напряжением (VCOL)
- Диапазон входных частот: от
 - 1 до 2 МГц при использовании VCOL.
 - от 2 до 16 МГц при использовании VCON
- Возможность работы как в целочисленном, так и в дробном режиме.
- 13-битный сигма-дельта модулятор, позволяющий точно настраивать частоту ГУН с шагом от 11 до 0,3 ppm.
- Сигма-дельта модулятор можно обновлять на лету без генерации частоты.
Перерегулирование на выходах ФАПЧ.
- Каждая ФАПЧ имеет 3 выхода с делителями частоты.

Рисунок 47. Блок-схема ФАПЧ.



Управление ФАПЧ осуществляется через регистры RCC_PLLxDIVR, RCC_PLLxFRACR, RCC_PLLCFGR и RCC_CR.

Частота опорного тактового сигнала, подаваемого на ФАПЧ (refx_ck), должна находиться в диапазоне от 1 до 16 МГц. Пользовательское приложение должно правильно запрограммировать делители DIVMx **регистра выбора источника тактового сигнала ФАПЧ (RCC_PLLCKSELR)**, чтобы обеспечить соответствие этому условию. Кроме того, поле PLLxRGE **регистра конфигурации ФАПЧ (RCC_PLLCFGR)** должно быть установлено в соответствии с частотой опорного входного сигнала для обеспечения оптимальной работы ФАПЧ.

Затем пользовательское приложение может настроить соответствующий генератор управляемого напряжением (ГУН): если частота опорного тактового сигнала ниже или равна 2 МГц, необходимо выбрать VCOL. В противном случае, если частота равна или выше 2 МГц, необходимо выбрать VCON. Для снижения энергопотребления рекомендуется настроить выход ГУН на самую низкую частоту.

Делитель частоты DIVNх должен быть запрограммирован таким образом, чтобы обеспечить ожидаемую частоту на выходе генератора управляемого напряжением (ГУН). Кроме того, необходимо соблюдать диапазон выходного сигнала ГУН.

ФАПЧ работают в целочисленном режиме, когда значение SH_REG (теневой регистр FRACNx) установлено в 0. Значение SH_REG обновляется значением FRACNx, когда бит PLLxFRACEN переходит из 0 в 1. Сигма-дельта модулятор разработан для минимизации влияния дрожания сигнала при одновременном допущении очень малых шагов изменения частоты.

Активировать ФАПЧ можно, установив PLLxON в 1. Биты PLLxRDY указывают на то, что ФАПЧ готова (т.е. заблокирована).

Примечание:

Перед включением ФАПЧ убедитесь, что опорная частота (refx_ck), подаваемая на ФАПЧ, стабильна, чтобы оборудование не позволяло изменять DIVMx при включенной ФАПЧ, а также не было возможности изменять PLLSRC при включении одной из ФАПЧ.

Аппаратная защита предотвращает запись значения PLL1ON в 0, если PLL1 в данный момент используется для генерации системного тактового сигнала. Существуют и другие аппаратные средства защиты генераторов тактовых сигналов (см. разделы «Генератор HSE», «Генератор HSI» и «Генератор CSI»).

Следующие параметры ФАПЧ нельзя изменить после включения ФАПЧ: DIVNx, PLLxRGE, PLLxVCOSEL, DIVPx, DIVQx, DIVRx, DIVPxEN, DIVQxEN и DIVRxEN.

Для обеспечения оптимальной работы ФАПЧ при использовании одного из постделителей (DIVP, DIVQ или DIVR) Если этот параметр не используется, приложение должно установить бит разрешения (DIVyEN), а также соответствующий параметр. обнулить биты после делителя (DIVP, DIVQ или DIVR).

Если вышеуказанные правила не соблюдаются, выходная частота ФАПЧ не гарантируется.

вычисление выходной частоты

Когда ФАПЧ настроена в целочисленном режиме (SH_REG = 0), частота ГУН (FVCO) равна
Задается следующим выражением:

$$FVCO \text{ FREF_CK} = \frac{F_{PLL_y_CK}}{DIVy} \times DIVN$$

$$F_{PLL_y_CK} \text{ FVCO} = \left(\frac{F_{HSE}}{2^y} \right) \times DIVN \quad \text{где } y = P, Q \text{ или } R$$

Когда ФАПЧ настроена в дробном режиме (SH_REG отличается от 0), делитель DIVN
Перед включением ФАПЧ необходимо выполнить инициализацию. Однако значение можно изменить.
FRACNx запускается в режиме реального времени без изменения выходного сигнала ФАПЧ.

Эта функция может использоваться для генерации определенной частоты из любого значения кварцевого резонатора. высокая точность или возможность точной настройки частоты в процессе работы.

Для каждой ФАПЧ частота генератора управляемого напряжением определяется следующей формулой:

$$FVCO \text{ Fref_ck} = \frac{F_{HSE}}{DIVN} \times \left(\frac{F_{RACN}}{2^{13}} + 1 \right)$$

Примечание:

Для PLL1 битовое поле DIVP может принимать только нечетные значения или 1 (деление невозможно).

Аппаратное отключение ФАПЧ происходит в следующих случаях:

- Система переходит в режим остановки или ожидания.
- Сбой HSE происходит, когда HSE или PLL (тактируемый HSE) используются в качестве системных часов.

фаза инициализации ФАПЧ

На рисунке 48 показана рекомендуемая последовательность инициализации ФАПЧ в целочисленном и дробном форматах. режим. PLLx должны быть отключены в начале последовательности инициализации:


1. Инициализируйте регистры ФАПЧ в соответствии с требуемой частотой.
 - Установите значение 0 для регистра конфигурации PLLxFRACEN RCC (RCC_PLLCFGR) .
целочисленный режим.
 - Для режима дробного деления установите значение FRACN равным требуемому начальному значению (FracInitValue) и затем установите PLLxFRACEN равным 1.
2. После установки бита PLLxON в 1 пользовательское приложение должно дождаться, пока бит PLLxRDY также не будет установлен в 1. Если PLLx находится в дробном режиме, бит PLLxFRACEN не должен быть установлен обратно в 0, пока PLLxRDY = 0.
3. После установки бита PLLxRDY в значение 1, PLLx готов к использованию.
4. Если приложение предполагает настройку частоты PLLx в режиме реального времени (возможно только в дробном режиме), то: а)
параметр PLLxFRACEN должен быть установлен в значение 0,
Когда PLLxFRACEN = 0, сигма-дельта модулятор продолжает работать, и его значение зафиксировано в SH_REG.

b) Необходимо загрузить новое значение в PLLxFRACR (FracValue(n)). c) Для фиксации содержимого PLLxFRACR в PLLxFRACR необходимо установить значение PLLxFRACR равным 1.
его теневой регистр.

Примечание:

Когда значение PLLxRDY становится равным 1, это означает, что разница между выходной частотой PLLx и целевым значением составляет менее $\pm 2\%$.

Рисунок 48. Блок-схема инициализации ФАПЧ.



8.5.6 Системные часы (sys_ck)

Выбор системных часов

После перезагрузки системы HSI выбирается в качестве системного тактового генератора, и все ФАПЧ отключаются. Если в качестве системных часов используется источник тактовой частоты, программное обеспечение не может отключить выбранный источник с помощью битов xxxON.

Разумеется, системные часы могут быть остановлены аппаратно, когда система переходит в режим остановки или ожидания.

Когда система запущена, пользовательское приложение может выбрать системные часы (sys_ck) из следующих 4 источников: • HSE

- HSI
- CSI или
- pll1_p_ck

Эта функция управляется путем программирования [регистра конфигурации тактовой частоты RCC \(RCC_CFGR\)](#).

Переключение с одного источника тактовой частоты на другой происходит только в том случае, если целевой источник тактовой частоты готов (тактовая частота стабильна после задержки запуска или ФАПЧ заблокирована). Если выбран источник тактовой частоты, который еще не готов, переключение происходит, когда источник тактовой частоты готов.

Биты состояния SWS в [регистре конфигурации тактовых сигналов RCC \(RCC_CFGR\)](#) указывают, какие тактовые сигналы в данный момент используются в качестве системных. Другие биты состояния в регистре RCC_CR указывают, какие тактовые сигналы готовы (готовы).

Генерация системных часов


[На рисунке 49](#) представлено упрощенное изображение распределения тактовой частоты для ЦП и шин. Все делители, показанные на блок-схеме, могут изменяться на лету без возникновения нарушений синхронизации. Эта функция представляет собой очень простое решение для адаптации частот шин к потребностям приложения, что позволяет оптимизировать энергопотребление.

Делитель D1CPRE можно использовать для регулировки тактовой частоты процессора. Однако это также влияет на тактовую частоту всей шинной матрицы.

Аналогичным образом, делитель HPRE можно использовать для регулировки тактовой частоты матрицы шины домена D1, но это также влияет на тактовую частоту матрицы шины доменов D2 и D3.

Большинство делителей частоты управляются через регистры RCC_D1CFGR, RCC_D2CFGR и RCC_D3CFGR.

Рисунок 49. Генерация тактовых сигналов ядра и шины.



Этот блок также обеспечивает тактовую частоту для таймеров (rcc_timx_ker_ck и rcc_timy_ker_ck). Частота тактового сигнала таймеров зависит от делителя частоты APB, соответствующего шине, к которому подключен таймер, и на бите TIMERE. В таблице 53 показано, как выбрать таймер. тактовая частота.

Таблица 53. Соотношение между тактовой частотой таймера и тактовой частотой PCLK.

D2PPRE1 (1) D2PPRE2	TIMERE (2)		Frcc_timx_ker_ck Frcc_timy_ker_ck	Frcc_pclk1 Frcc_pclk2	Комментарии
0xx	0	Frcc_hclk1 0		Frcc_hclk1	Время работы таймера совпадает со временем работы шины.
100		Frcc_hclk1 0	Frcc_hclk1 /	Frcc_hclk1 / 2	Таймер работает в два раза быстрее, чем автобус. часы.
101	2 0	Frcc_hclk1 / 4 0		Frcc_hclk1 / 4	
110		Frcc_hclk1 / 8		Frcc_hclk1 / 8	
111				Frcc_hclk1 / 16	

Таблица 53. Соотношение между тактовым сигналом таймера и тактовой частотой импульсов (продолжение)

D2PPRE1 (1) D2PPRE2	TIMERE (2)		Frcc_timx_ker_ck Frcc_timy_ker_ck	Frcc_pclk1 Frcc_pclk2	Комментарии
0xx	1	Frcc_hclk1		Frcc_hclk1	Время работы таймера совпадает со временем работы шины.
100	1	Frcc_hclk1		Frcc_hclk1 / 2	Таймер работает в два раза быстрее, чем автобус. часы.
101	1	Frcc_hclk1 1		Frcc_hclk1 / 4	Таймер работает в 4 раза быстрее, чем шина. часы.
110		Frcc_hclk1 / 2 1	Frcc_hclk1 /	Frcc_hclk1 / 8	
111	4			Frcc_hclk1 / 16	

1. D2PPRE1 и D2PPRE2 относятся к [регистру конфигурации тактовой частоты домена 2 RCC \(RCC_D2CFGR\)](#).
2. TIMPRE относится к [регистру конфигурации тактовой частоты RCC \(RCC_CFGR\)](#).

8.5.7

Управление генераторами тактовой частоты в режимах остановки и ожидания.

Когда вся система переходит в режим остановки, все часы (системные и ядерные) отключаются.
а также следующие источники тактовой частоты:

- CSI, HSI (в зависимости от битов HSIKERON и CSIKERON)
- PLL1, PLL2 и PLL3
- HSI48

Содержимое регистров RCC не изменяется, за исключением PLL1ON, PLL2ON и PLL3ON.
HSEON и HSI48ON установлены на 0.

Выход из режима остановки

Когда микроконтроллер выходит из режима остановки системы посредством события пробуждения, приложение может
Выберите, какой генератор (HSI и/или CSI) будет использоваться для перезапуска. Бит STOPWUCK выбирает...
Генератор, используемый в качестве системных часов. Бит STOPKERWUCK выбирает генератор, используемый в качестве системных часов.
Часы ядра для периферийных устройств. Бит STOPKERWUCK полезен, если после остановки системы...
Периферийному устройству требуется тактовый генератор ядра, создаваемый генератором, отличным от того, который используется для
системные часы.

Все эти биты относятся к [регистру конфигурации тактовой частоты RCC \(RCC_CFGR\)](#). В [таблице 54](#) приведена информация.
подробное описание их поведения.

Таблица 54. Описание STOPWUCK и STOPKERWUCK.

СТОПВУК	СТОП	КЕРВУК	Активировано осциллятор, когда система завершает работу Стоп режим	Распределенные часы при работе системы выходит из режима остановки	
				Системные часы	Часы ядра
0	0		HSI	HSI	HSI
	1		HSI и CSI		HSI и/или CSI
1	0			CSI	CSI
	1				

В режиме остановки

Существует два конкретных случая, когда HSI или CSI могут быть включены в режиме остановки системы:

- Когда выделенное периферийное устройство запрашивает тактовую частоту
ядра: в этом случае периферийное устройство получит HSI или CSI в соответствии с источником тактовой частоты ядра, выбранным для этого периферийного устройства (через PERxSRC).
- Когда установлены биты HSIKERON или CSIKERON:
В этом случае HSI и CSI продолжают работать в режиме остановки, но их выходы управляются стробирующим образом. Таким образом, тактовый сигнал будет доступен сразу же после выхода системы из режима остановки или когда периферийное устройство запросит тактовый сигнал ядра (подробности см. в таблице 55).

Биты HSIKERON и CSIKERON относятся к [регистру управления источником RCC \(RCC_CR\)](#).
В [таблице 55](#) приведено подробное описание их поведения.

Таблица 55. Поведение HSIKERON и CSIKERON.

ХСИКЕРОН (CSIKERON)		Состояние HSI (CSI) в режиме остановки	Время установки HSI (CSI)
0		выключенный	tsu(HSI) (tsu(CSI)) ⁽¹⁾
1		Бег и соревнования с ограждением	Немедленный

1. tsu(HSI) и tsu(CSI) — это время запуска генераторов HSI и CSI (см. техническое описание продукта).
(для значений этих параметров).

Когда микроконтроллер выходит из режима ожидания системы, HSI выбирается в качестве системного и тактового генератора ядра, а регистры RCC сбрасываются до своих исходных значений, за исключением регистров RCC_RSR (или RCC_C1_RSR) и RCC_BDCR.

Следует также отметить, что выходы HSI и CSI обеспечивают два пути тактирования (см. [рисунок 45](#)): • один путь для системного тактового сигнала (hsi_ck или csi_ck) • один путь для тактового сигнала периферийного ядра (hsi_ker_ck или csi_ker_ck).

Когда периферийное устройство запрашивает тактовую частоту ядра в режиме остановки системы, активируется только тот путь, который предоставляет hsi_ker_ck или csi_ker_ck .

Внимание: Нет гарантии, что процессор автоматически получит те же тактовые частоты при выходе из режима CStop: это в основном зависит от состояния системы. Например, если процессор переходит в режим CStop, в то время как домен D3 остается в режиме CRun, то при выходе из режима CStop настройки тактовой частоты останутся неизменными. Если домен D3 переходит в режим CStop, когда процессор также находится в режиме CStop, то при выходе из режима CStop процессор будет работать в режимах HSI или CSI, которые были в режиме CStop.

8.5.8 Выбор тактовой частоты ядра

Некоторые периферийные устройства разработаны для работы с двумя различными асинхронными тактовыми доменами:

- тактовым доменом,

синхронным с регистром и интерфейсом шины (ckg_bus_perx clock) • и тактовым доменом, обычно синхронным с периферийным устройством (kernel clock).

Преимущество наличия периферийных устройств, поддерживающих эти два тактовых домена, заключается в том, что пользовательское приложение имеет больше свободы в выборе оптимизированной тактовой частоты для ЦП, матрицы шины и для ядра, обрабатывающего данные на периферийном устройстве.

В результате пользовательское приложение может изменять частоту шины без перепрограммирования периферийных устройств. Например, текущая передача данных по UART не будет прервана, если частота APB будет изменена на лету.

В [таблице 56](#) показана тактовая частота ядра, которую RCC может передавать на периферийные устройства. Каждая строка [таблицы 56](#) представляет собой мультиплексор и периферийные устройства, подключенные к его выходу. Столбцы, начиная с 5-го, представляют источники тактовой частоты. В столбце 3 указана максимально допустимая частота на каждом выходе мультиплексора. Пользователь должен соблюдать эти требования.

Вспомогательные часы				Источники				Домен				Источники			
Имя	Тип	Частота	Время задержки	Источники				VDD	VDDA	VDDIO	VDDIO2	Источники			
				VDD	VDDA	VDDIO	VDDIO2					VDD	VDDA	VDDIO	VDDIO2
SP45	SP45SEL	250	180	125	75										
SWPMI	SWPMISEL	137,5	100	75	43										
USART1_6, UART9	USART16910SEL	137,5	100	75	43										
USART2,3, UART4,5,7,8	USART234578SEL	137,5	100	75	43										
USBTOTG	USBTSEL	125	100	50	50										
USBULPI	-	60	60	45	40										
AC12,2,3	ACSEL	160(4)	160(4)	60	40(4)										
I2C4	I2C4SEL	137,5	100	75	43										
LP1TIM2	LP1TIM2SEL	137,5	100	75	43										
LP1TIM3,4,5	LP1TIM345SEL	137,5	100	75	43										
LPUART1	LPUART1SEL	137,5	100	75	43										
SAI4_A	SAI4ASEL	166	150	113	75										
SAI4_B	SAI4BSEL	166	150	113	75										
SPI12S16	SPI6SEL	250	180	125	75										
RVUJ	RTCSEL														

На [рисунках с 50 по 60](#) представлено более подробное описание распределения тактовых сигналов ядра. Для упрощения схем тактовые сигналы интерфейса шины (pclk, hclk) не показаны, даже если они управляются сигналами разрешения. Более подробная информация приведена в [разделе 8.5.11: Управление тактовыми сигналами периферийных устройств](#).

Для уменьшения количества переключателей некоторые периферийные устройства используют один и тот же источник тактовой частоты ядра. Тем не менее, все периферийные устройства имеют свой собственный сигнал разрешения.

Периферийные устройства, предназначенные для аудиоприложений.

Аудиопериферийные устройства, как правило, требуют точных частот, за исключением SPDIFRX.

Как показано на [рисунках 50 и 51](#), тактовый сигнал ядра SAI или SPI(I2S) может генерироваться: • PLL1, когда необходимо уменьшить количество активных PLL.

• PLL2 или PLL3 для оптимальной гибкости в генерации частоты • HSE, HSI или CSI для случаев, когда потребление тока имеет решающее значение • I2S_CKIN, когда необходимо использовать внешний опорный тактовый сигнал.

Примечание:

SPDIFRX не требует определенной частоты, а лишь достаточно высокой частоты тактового генератора ядра для корректной работы периферийного устройства. Более подробную информацию см. в описании SPDIFRX.

DFSDM1 может использовать тот же тактовый генератор, что и SAI1A. Это полезно, когда DFSDM1 используется в аудиоприложениях.

Для повышения гибкости SAI4 может использовать разные тактовые генераторы для каждого подблока.

Интерфейсы SPI/I2S1, 2 и 3 используют один и тот же источник тактовой частоты ядра (см. [рисунок 52](#)).

PKK

SPDIFRXSEL

pll1_q_ck

pll2_r_ck

pll3_r_ck

hsi_ker_ck

SAI4SELA

pll1_q_ck

pll2_p_ck

pll3_p_ck

I2S_CKIN

per_ck

spdifrx_symb_ck

SAI4SELB

pll1_q_ck

pll2_p_ck

pll3_p_ck

I2S_CKIN

per_ck

spdifrx_symb_ck

SPDIFRXEN

SPDIFRXLPEN

Логика

SPDIFRX

spdifrx_ker_ck

SAI4EN

SAI4LPEN

Логика

sai_a_ker_ck

CAI4

sai_b_ker_ck

Переключатель динамический: переход между двумя входами происходит без сбоев .

MSv63809V3

-
- The diagram illustrates the internal structure of the SAI1 peripheral, which is divided into three main functional blocks: PKK (Peripheral Kernel), ПКСУ (Peripheral Control Subsystem), and ПКЕУ (Peripheral Control Unit).
- PKK (Peripheral Kernel):** This block contains the core logic for signal processing. It includes:
 - DFSDM1SEL:** A multiplexer that selects between different data sources for the DFSDM1 module.
 - SAI1SEL:** A multiplexer that selects between different data sources for the SAI1 module.
 - DFSDMEN and DFSDMLPEN:** Control signals for the DFSDM1 module.
 - SAI1EN and SAI1LPEN:** Control signals for the SAI1 module.
 - Logic (Логика):** Internal logic blocks that process the selected signals and generate control signals for the DFSDM1 and SAI1 modules.
 - ПКСУ (Peripheral Control Subsystem):** This block contains the control logic for the peripheral. It includes:
 - DFSDM1SEL:** A multiplexer that selects between different data sources for the DFSDM1 module.
 - SAI1SEL:** A multiplexer that selects between different data sources for the SAI1 module.
 - pll1_q_ck, pll2_p_ck, pll3_p_ck, I2S_CKIN, per_ck:** Input signals for the PLLs and the I2S module.
 - per_ck:** A clock signal for the peripheral.
 - ПКЕУ (Peripheral Control Unit):** This block contains the control logic for the peripheral. It includes:
 - DFSDMEN and DFSDMLPEN:** Control signals for the DFSDM1 module.
 - SAI1EN and SAI1LPEN:** Control signals for the SAI1 module.
 - Logic (Логика):** Internal logic blocks that process the selected signals and generate control signals for the DFSDM1 and SAI1 modules.
- The diagram also shows the external connections of the SAI1 peripheral. The SAI1 module is connected to the SAI1SEL multiplexer, which selects between different data sources. The SAI1 module is also connected to the SAI1EN and SAI1LPEN control signals. The SAI1 module is connected to the SAI1SEL multiplexer, which selects between different data sources. The SAI1 module is also connected to the SAI1EN and SAI1LPEN control signals. The SAI1 module is connected to the SAI1SEL multiplexer, which selects between different data sources. The SAI1 module is also connected to the SAI1EN and SAI1LPEN control signals.

- 339/3357

Периферийные устройства, предназначенные для управления и передачи данных.

Периферийные устройства, такие как SPI, I2C, UART, не нуждаются в определенной частоте тактового сигнала ядра, а требуют достаточно быстрого тактового сигнала для генерации правильной скорости передачи данных или необходимого битового тактового сигнала на последовательном интерфейсе. Для этой цели в качестве источника можно выбрать один из следующих вариантов:

- PLL1, если необходимо уменьшить количество активных PLL.


- PLL2 или PLL3, если требуется большая гибкость. Например, это решение позволяет изменять частотную шину через PLL1 без влияния на скорость некоторых последовательных интерфейсов.

- HSI или CSI для сценариев с низким энергопотреблением или когда периферийному устройству необходимо быстро выйти из режима остановки (например, UART, I2C...).

Примечание:

В UART также необходим тактовый сигнал LSE, когда высокая скорость передачи данных не требуется.


Рисунок 52. Распределение тактовой частоты ядра для SPI и SPI/I2S.



1. X обозначает выбранный вход мультимплектора после перезагрузки системы.


2. На этом рисунке не показано подключение тактового сигнала интерфейса шины к периферийному устройству. Для получения более подробной информации о каждой ячейке разрешения, пожалуйста, обратитесь к разделу 8.5.11: Управление стробированием тактового сигнала периферийного устройства.

Рисунок 53. Распределение тактовой частоты ядра для интерфейсов I2C.



- 1. X обозначает выбранный вход мультиплексора после сброса системы.
- 2. На этом рисунке не показано подключение тактового сигнала интерфейса шины к периферийному устройству. Подробную информацию о каждой ячейке разрешения см. в разделе 8.5.11: Управление стробированием тактового сигнала периферийного устройства.


Рисунок 54. Распределение тактовой частоты ядра для UART, USART и LPUART1.



1. X обозначает выбранный вход мультиплексора после перезагрузки системы.

2. На этом рисунке не показано подключение тактового сигнала интерфейса шины к периферийному устройству. Подробную информацию о каждой ячейке разрешения см. в разделе [8.5.11: Управление стробированием тактового сигнала периферийного устройства](#).

Рисунок 55. Распределение тактовой частоты ядра для LTDC.




1. X обозначает выбранный вход мультимплексора после перезагрузки системы.

2. На этом рисунке не показано подключение тактового сигнала интерфейса шины к периферийному устройству. Подробную информацию о каждой ячейке разрешения см. в разделе 8.5.11: Управление стробированием тактового сигнала периферийного устройства.

Для большей гибкости модули FMC, OCTOSPI и SDMMC1/2 также могут использовать тактовый сигнал, отличный от тактового сигнала интерфейса шины.


Рисунок 56. Распределение тактовой частоты ядра для SDMMC, OCTOSPI и FMC.



1. X обозначает выбранный вход мультимплексора после перезагрузки системы.

2. На этом рисунке не показано подключение тактового сигнала интерфейса шины к периферийному устройству. Подробную информацию о каждой ячейке разрешения см. в разделе 8.5.11: Управление стробированием тактового сигнала периферийного устройства.


Рисунок 59. Распределение тактовой частоты ядра для АЦП, SWPMI, RNG и FDCAN (2)



1. X обозначает выбранный вход мультиплексора после перезагрузки системы.

2. На этом рисунке не показано подключение тактового сигнала интерфейса шины к периферийному устройству. Подробную информацию о каждой ячейке разрешения см. в разделе [8.5.11: Управление стробированием тактового сигнала периферийного устройства](#).

Рисунок 60. Распределение тактовой частоты ядра для LPTIM и HDMI-CEC (2)



1. X обозначает выбранный вход мультиплексора после сброса системы. 2. На этом

рисунке не показано подключение тактового сигнала интерфейса шины к периферийному устройству. Подробную информацию о каждой ячейке разрешения см. в разделе 8.5.11: Управление стробированием тактового сигнала периферийного устройства.

Часы RTC/AWU

Источником тактового сигнала `rtc_ck` может

быть: • `hse_1M_ck` (`hse_ck`, деленный на программируемый делитель частоты) • `Lse_ck` • или

`lsi_ck`

Выбор источника тактового сигнала осуществляется путем программирования битов `RTCSEL[1:0]` в [регистре управления резервным доменом RCC \(RCC_BDCR\)](#) и битов `RTCPRE[5:0]` в [регистре конфигурации тактового сигнала RCC \(RCC_CFGR\)](#).

Этот параметр нельзя изменить без сброса домена резервного копирования.

Если в качестве источника часов RTC выбран LSE, то часы RTC будут работать в обычном режиме даже при отключении резервного источника питания или источника питания VDD.

Тактовый генератор LSE находится в резервном домене, в то время как другие генераторы — нет. В результате:

- Если в качестве тактового генератора RTC выбран LSE, то RTC продолжает работать даже при выключении питания VDD, при условии поддержания питания VBAT.
- Если в качестве тактового генератора RTC выбран LSI, состояние AWU не гарантируется при выключенном питании VDD.
- Если тактовый генератор HSE используется в качестве генератора RTC, состояние RTC не гарантируется, если питание VDD отключено или питание VCore отключено.

Тактовый сигнал rtc_ck включается с помощью бита RTCEN, расположенного в [регистре управления резервным доменом RCC \(RCC_BDCR\)](#).

Тактовая частота интерфейса шины RTC (тактовая частота APB) включается с помощью битов RTCAPIEN и RTCAPIBLEN, расположенных в регистрах RCC_APB4ENR/LPENR.

Примечание:

Для чтения регистра календаря RTC, когда частота тактового генератора APB меньше семикратной частоты тактового генератора RTC ($F_{APB} < 7 \times F_{RTC}$), программное обеспечение должно дважды считать данные из регистров времени и даты календаря. Данные считаются корректными, если второе чтение регистра RTC_TR дает тот же результат, что и первое. В противном случае необходимо выполнить третье чтение.

Сторожевые часы

RCC обеспечивает тактовый сигнал для четырех блоков сторожевого таймера, имеющих на схеме.

Независимый сторожевой таймер (IWDG1) подключен к LSI. Оконный сторожевой таймер (WWDG1) подключен к тактовому сигналу APB.

Если независимый сторожевой таймер запускается либо аппаратным способом, либо программным доступом, микросхема LSI принудительно включается и не может быть отключена. После задержки настройки генератора LSI тактовый сигнал подается на IWDG.

Внимание: Перед включением WWDG1 приложение должно установить бит WW1RSC в значение 1. Если значение WW1RSC остается равным 0, если включен WWDG1, однако его поведение не гарантируется. Бит WW1RSC находится в [глобальном регистре управления RCC \(RCC_GCR\)](#).

Измерение тактовой частоты с помощью TIMx

Большинство частот генератора тактовой частоты можно измерить с помощью захвата входного сигнала TIMx.

- Калибровка HSI или CSI с помощью LSE.

Основная цель подключения LSE к входному сигналу TIMx — точное измерение HSI или CSI. Для этого необходимо использовать HSI или CSI в качестве источника системного тактового сигнала либо напрямую, либо через PLL1. Количество импульсов системного тактового сигнала между последовательными фронтами сигнала LSE дает измерение периода внутреннего тактового сигнала. Благодаря высокой точности кварцевых резонаторов LSE (обычно несколько десятков ppm) мы можем определить внутреннюю тактовую частоту с тем же разрешением и настроить источник для компенсации отклонений частоты, связанных с производственным процессом и/или температурой и напряжением.

Основная концепция заключается в предоставлении относительного измерения (например, отношения HSI/LSE): точность, следовательно, тесно связана с отношением между двумя источниками тактовой частоты. Чем больше это отношение, тем точнее измерение.

Для этих целей генераторы HSI и CSI имеют выделенные доступные пользователю калибровочные биты (см. [регистр конфигурации RCC CSI \(RCC_CSICFGR\)](#) для устройств версии Y и [регистр конфигурации RCC HSI \(RCC_HSICFGR\)](#)/ [регистр конфигурации RCC CSI](#)).

([RCC_CSICFGR](#)) для устройств версии V). При использовании HSI или CSI через PLLx системную тактовую частоту также можно точно настроить с помощью дробного делителя PLL.

- Калибровка LSI с помощью HSI. Частоту

LSI также можно измерить: это полезно для приложений, в которых отсутствует кварцевый резонатор. Генератор LSI со сверхнизким энергопотреблением имеет значительные отклонения в технологическом процессе производства. Измеряя его относительно источника тактовой частоты HSI, можно определить его частоту с точностью HSI. Измеренное значение можно использовать для более точных тайм-аутов базовой станции RTC (когда LSI используется в качестве источника тактовой частоты RTC) и/или тайм-аута IWDG с приемлемой точностью.

8.5.9 Общий обзор концепции часов

RCC управляет распределением тактовых сигналов ЦП, интерфейса шины и периферийных устройств для системы (домены D1, D2 и D3) в соответствии с режимом работы каждой функции (подробнее об определениях тактовых сигналов см. в [разделе 8.5.1: Соглашение об именовании тактовых сигналов](#)).

Для каждого периферийного устройства приложение может управлять активацией/деактивацией тактовых сигналов ядра и интерфейса шины. Перед использованием периферийного устройства процессор должен включить его (установив PERXEN в 1) и определить, останется ли это периферийное устройство активным в режиме CSleep (установив PERxLPEN в 1). Это называется «выделением» периферийного устройства процессору (подробнее см. [раздел 8.5.10: Выделение периферийных устройств](#)).

Распределение периферийных устройств используется модулем RCC для автоматического управления тактированием в соответствии с режимами работы ЦП и домена, а модулем PWR — для управления напряжениями питания доменов D1, D2 и D3.

На [рисунке 61](#) приведен пример распределения периферийных


устройств: • ЦП включил SDMMC1, SPI5 и SRAM1, AXISRAM, ITCM, DTCM1, DTCM2

и SRAM4 неявно выделены для ЦП. Группа, состоящая из ЦП, матрицы шин 1/2/3 и выделенных периферийных устройств, образует подсистему (CPU_SS).

Примечание:

FLASH, AXISRAM, ITCM, DTCM1, DTCM2, SRAM4, IWDG1, PWR, EXTI и RCC являются общими ресурсами и неявно выделяются центральному процессору.

Рисунок 61. Пример распределения периферийных устройств



Когда ЦП переходит в режим CStop, RCC автоматически отключает интерфейс шины и тактовые генераторы ядра всех периферийных устройств CPU_SS, а также тактовый генератор ЦП. ФАПЧ, если они включены, не отключаются RCC, поскольку D3 продолжает работать.

Домен D3 может оставаться в режиме DRun, пока ЦП находится в режиме CStop, а домены D1 и D2 — в режимах DStop или DStandby. Это достигается установкой бита RUN_D3 в регистрах PWR_CPUCR.

- Если RUN_D3 установлено в 1, то D3 поддерживается в режиме DRun независимо от режимов ЦП (см. регистр PWR_CPUCR в разделе «Управление питанием»).
- Если RUN_D3 установлено в 0, то домен D3 переходит в режим DStop или DStandby, когда ЦП переходит в режим CStop (см. [Таблицу 57](#)).

Обратите внимание, что ЦП может управлять тем, разрешается ли доменам D1, D2 или D3 переходить в режим ожидания (DStandby) при выполнении определенных условий, с помощью битов PDDS_D1, PDDS_D2 и PDDS_D3 параметра PWR_CPUCR.

Событие пробуждения позволит вывести домены D1, D2 и D3 из режима ожидания (DStandby) или остановки (DStop).

Кроме того, некоторым периферийным устройствам, расположенным в домене D3, может быть предоставлена большая автономность (подробнее см. [раздел: Автономный режим домена D3](#)).

Автономный режим домена D3

Автономный режим позволяет передавать тактовые сигналы периферийным устройствам, расположенным в домене D3, даже если процессор находится в режиме CStop. Когда у периферийного устройства включен автономный бит, оно получает тактовые сигналы в соответствии с состоянием домена D3, если процессор находится в режиме CStop: если

- домен D3 находится в режиме DRun, периферийные устройства с активированным автономным режимом получают свои тактовые сигналы; если
- домен D3 находится в режиме DStop, тактовые сигналы от периферийных устройств не передаются.

Автономный режим не препятствует переходу домена D3 в режимы DStop или DStandby.

Автономные биты расположены в [регистре автономного режима RCC D3 \(RCC_D3AMR\)](#).

Например, ЦП может перейти в режим CStop, пока SAI4 заполняет SRAM4 данными, полученными от внешнего устройства через BDMA. Когда объем полученных данных будет достигнут, ЦП может быть активирован событием пробуждения. Это можно сделать, установив SAI4, BDMA и SRAM4 в автономный режим, оставив D3 в режиме DRun (RUN_D3 установлено в 1). В этом примере RCC не отключает ФАПЧ, поскольку домен D3 всегда находится в режиме DRun.

Дальнейшее снижение энергопотребления можно обеспечить, комбинируя автономный режим с возможностью некоторых периферийных устройств (UART, I2C) самостоятельно запрашивать тактовую частоту ядра, не пробуждая ЦП. Например, если система ожидает сообщений через I2C4, всю систему можно перевести в режим остановки. Когда периферийное устройство I2C4 обнаруживает бит START, оно генерирует «запрос на тактовую частоту ядра». Этот запрос активирует HSI или CSI, и тактовая частота ядра предоставляется только запрашивающему устройству (в нашем примере I2C4). Затем I2C4 декодирует входящее сообщение. В этом случае возможны

- несколько сценариев: если адрес устройства в сообщении не совпадает, I2C4 отменяет свой «запрос на тактовую частоту ядра» до тех пор, пока не будет обнаружено новое условие START.
- Если адрес устройства входящего сообщения совпадает, его необходимо сохранить в локальной памяти D3. I2C4 способен генерировать событие пробуждения при совпадении адреса, чтобы перевести домен D3 в режим DRun. Затем сообщение передается в память через BDMA, и домен D3 возвращается в режим DStop без активации ЦП. Следует отметить, что если объем данных, переданных в память, достигнет счетчика передачи, BDMA также может сгенерировать прерывание для пробуждения ЦП.
- Если адрес устройства во входящем сообщении совпадает и периферийное устройство настроено на пробуждение ЦП, то I2C4 генерирует событие пробуждения для активации ЦП.

Пожалуйста, обратитесь к описанию блока EXTI, чтобы узнать, какое периферийное устройство способно выполнять событие пробуждения для какого домена.

Обработка памяти

Центральный процессор может получить доступ ко всем областям памяти, доступным в продукте: • AXISRAM, ITCM, DTCM1, DTCM2 и FLASH, • SRAM1 и SRAM2, • SRAM4 и BKPRAM.

Как показано на [рисунке 61](#), FLASH, AXISRAM, SRAM4, ITCM, DTCM1 и DTCM2 неявно выделяются для ЦП. В результате отсутствует бит разрешения, позволяющий ЦП выделять эти области памяти.

Если процессор хочет использовать память, расположенную в домене D2 (SRAM1 и SRAM2), он должен включить её.

В BKPRAM имеется выделенный канал разрешения для управления тактовой частотой интерфейса шины. ЦП
Перед использованием необходимо активировать BKPRAM.

Примечание: Тактовые сигналы интерфейсов памяти (интерфейсов Flash и RAM) могут быть остановлены программно во время работы.
Режим CSleep (через биты DxSRAMLPEN).

См. разделы «Управление тактированием периферийных устройств» и «Управление тактированием ЦП и матрицы шин».
Подробную информацию о включении часов см. в соответствующих разделах.

Обзор состояний системы

В таблице 57 представлен обзор состояний системы относительно областей D1, D2 и D3.
режимы.

- Система остается в режиме Run до тех пор, пока D3 находится в режиме DRun. Несколько подсостояний.
В системе Run существуют факторы, которые здесь не описаны подробно (см. раздел 6: Управление питанием (PWR)).
(для получения дополнительной информации).
- Когда домен D1 находится в режиме DRun, домен D2 может находиться в режимах DRun, DStop или DStandby.
Когда домен D1 находится в режиме DStop или DStandby, домен D2 больше не может оставаться в этом режиме.
При запуске DRun система переключится в режим DStop или DStandby в зависимости от бита PDDS_D2.
- Благодаря битам RUN_D3, D3 может работать, пока D1 и D2 находятся в режиме DStop/DStandby.
Регистры PWR_CPUCR или когда D3 находится в автономном режиме.
- Система остается в режиме остановки до тех пор, пока D3 находится в режиме DStop. Это означает...
Это подразумевает, что D1 и D2 находятся в режиме DStop или DStandby. Как только D1 или D2 выйдут из режима DStop или DStandby...
В режиме ожидания D3 переключается в режим работы.
- Система остается в режиме ожидания до тех пор, пока D1, D2 и D3 находятся в режиме ожидания (DStandby).
- Состояния домена против состояний ЦП:
 - Когда домен D1 находится в режиме DRun, это означает, что его шинная матрица тактируется, и
Процессор находится в режиме CRun.
 - Когда домен D2 находится в режиме DRun, это означает, что его шинная матрица тактируется, и
Процессор находится в режиме CRun, и ему выделено как минимум одно периферийное устройство домена D2.
 - Когда домен D1 находится в режиме DStop, это означает, что его шинная матрица больше не активна.
Настроена тактовая частота, и процессор находится в режиме CStop.
 - Когда домен D2 находится в режиме DStop, это означает, что его шинная матрица больше не активна.
Зафиксировано. Такая ситуация возникает, когда:
 - Процессор не выделил периферийные устройства домена D2.
 - Процессор выделил периферийные устройства домена D2, но находится в состоянии CStop или
CS-резерв,
 - Когда домен находится в режиме ожидания (DStandby), это означает, что домен, включая его процессор, не работает.
отключены.

Таблица 57. Обзор состояний системы.

Состояние системы	Штат D1	Штат D2	Штат D3
Бегать	ДРун	DRun/DStop/DStandby	ДРун
	DStop/DStandby	DStop/DStandby	
Остановившись	DStop/DStandby	DStop/DStandby	Дстоп
Поддерживать	DStandby	DStandby	DStandby

8.5.10 Периферийное распределение

Центральный процессор может выделить периферийное устройство и, следовательно, управлять тактовой частотой ядра и интерфейса шины.

Процессор может выделить периферийное устройство, установив соответствующий бит PERxEN, расположенный в:

• регистрах RCC_XXXXENR или • регистрах

RCC_C1_XXXXENR.

В режиме CSleep процессор может управлять управлением тактовой частотой периферийных устройств с помощью битов PERxLPEN, расположенных в следующих элементах:

• Регистры RCC_XXXXLPENR или • Регистры

RCC_C1_XXXXLPENR.

Дополнительную информацию см. в [разделе 8.7.1: Обзор сопоставления регистров](#).

Биты распределения периферийных устройств (биты PERxEN) используются оборудованием для передачи тактовых сигналов ядра и интерфейса шины периферийным устройствам. Однако они также используются для связи периферийных устройств с ЦП (подсистемой ЦП). Таким образом, оборудование может безопасно регулировать тактовые сигналы периферийных устройств и тактовые сигналы матрицы шины в соответствии с состояниями ЦП. Блок PWR также использует эту информацию для корректного управления состояниями доменов.


Переключатели тактовой частоты и стробирование

• Задержки переключения тактового сигнала

Выбор входного сигнала, осуществляемый переключением тактовой частоты ядра, может динамически изменяться без возникновения паразитных сигналов или нарушений синхронизации. Вследствие этого переключение с исходного на новый вход возможно только при наличии тактового сигнала на обоих входах. В противном случае тактовый сигнал на периферийное устройство подаваться не будет. Для восстановления работоспособности устройства пользователю необходимо обеспечить подачу корректного тактового сигнала на оба входа.

Во время перехода от одного входа к другому тактовый сигнал ядра, подаваемый на периферийное устройство, будет подаваться, в худшем случае, в течение 2 тактовых циклов ранее выбранного тактового сигнала и 2 тактовых циклов нового выбранного тактового сигнала. Как показано на [рисунке 62](#), оба входных тактовых сигнала должны присутствовать во время перехода.

Рисунок 62. Переключение тактовой частоты ядра.



- Задержки включения тактирования.

Аналогичным образом, логика управления тактированием синхронизирует команду включения (обычно поступающую от запроса тактирования ядра или битов PERxEN) с выбранным тактовым сигналом, чтобы избежать генерации паразитных сигналов.

- Максимальная задержка между включенными часами может составлять два периода.

Команда enable и первый восходящий фронт тактового сигнала. Команда enable может представлять собой восходящий фронт битов PERxEN регистров RCC_XXXXENR или запрос тактового сигнала ядра, поданный периферийным устройством.

- Максимальная задержка между отключенными часами может составлять 1,5 периода.

Команда отключения может быть вызвана последним спадающим фронтом тактового сигнала. Командой отключения может быть спадающий фронт битов PERxEN регистров RCC_XXXXENR или запрос на ввод тактового сигнала ядра, отправленный периферийным устройством.

Примечание:

Задержка повторной синхронизации влияет как на тактовые частоты ядра, так и на тактовые частоты интерфейса шины.

Кроме того, задержка включения тактового сигнала может значительно увеличиться, если приложение впервые включает периферийное устройство, не входящее в тот же домен. Это связано с тем, что домен, в котором находится периферийное устройство, может находиться в режиме DStop или DStandby. Домен необходимо перевести в режим DRun, прежде чем приложение сможет использовать это периферийное устройство.

Например, если ЦП включает периферийное устройство, расположенное в домене D2, когда домен D2 находится в режиме DStop/DStandby, то контроллер питания (PWR) должен сначала подать напряжение питания на D2, а затем RCC должен дождаться подтверждения от PWR, прежде чем включить тактовые сигналы домена D2. Для корректной обработки этой ситуации блоки RCC и PWR имеют четыре флага: – D1CKRDY/D2CKRDY, расположенные в [регистре управления источником RCC \(RCC_CR\)](#)

- SBF_D1 и SBF_D2 расположены в регистре PWR_CPUCR.

Чтобы избежать этой проблемы, можно выполнить следующую последовательность

действий: а) включить тактирование периферийных устройств (т.е. выделить периферийное устройство), записав соответствующий бит PERxEN в регистр RCC_XXXXENR в значение 1; б) считать

данные из регистра RCC_XXXXENR, чтобы убедиться, что предыдущая запись верна.

Операция не находится в буфере записи в ожидании.

- с) Если периферийное устройство находится в другом домене, выполните следующие два шага:

Считывайте значение DxCCKRDY до тех пор, пока оно не станет равным 1.

Запишите значение SBF_Dx в ноль и считайте его обратно, чтобы проверить, находится ли домен, в котором расположено периферийное устройство, все еще в режиме ожидания (DStandby). Если соответствующий бит равен 1, это означает, что домен все еще находится в режиме ожидания. Повторяйте эту операцию до тех пор, пока SBF_Dx не станет равным 0, затем продолжайте выполнение остальных шагов.

- д) Выполните фиктивную операцию чтения в регистр включенного периферийного устройства. Эта операция займет не менее 2 тактовых циклов, что равно максимальной задержке команды включения.

- е) После этого периферийное устройство можно использовать.

Примечание:

Когда тактовый сигнал интерфейса шины не активен, операции чтения или записи в регистры периферийных устройств не поддерживаются. Операция чтения вернет недопустимые данные. Операция записи будет проигнорирована и не вызовет ошибок шины.

8.5.11

Управление тактированием периферийных устройств

Как уже упоминалось ранее, каждому периферийному устройству требуется тактовый сигнал интерфейса шины, называемый `rcc_perx_bus_ck` (от 'x' — периферийное устройство). Этот тактовый сигнал может быть сигналом APB, AHB или AXI, в зависимости от того, к какой шине подключено периферийное устройство.

В качестве интерфейса шины для периферийных устройств, расположенных в домене D1, могут использоваться тактовые сигналы `rcc_aclk`, `rcc_hclk3` или `rcc_pclk3`, в зависимости от шины, подключенной к каждому периферийному устройству. Для простоты эти тактовые сигналы называются `rcc_bus_d1_ck`.

Аналогичным образом, сигнал с именем `rcc_bus_d2_ck` представляет собой `rcc_hclk1`, `rcc_hclk2`, `rcc_pclk1` или `rcc_pclk2` в зависимости от шины, подключенной к каждому периферийному устройству домена D2.

Аналогично, сигнал `rcc_bus_d3_ck` представляет собой `rcc_hclk4` или `rcc_pclk4` для периферийных устройств, расположенных в D3.

Некоторые периферийные устройства (SAI, UART и др.) также требуют выделенного тактового генератора для своего интерфейса связи. Этот тактовый генератор, как правило, асинхронен относительно тактового генератора интерфейса шины. Он называется тактовым генератором ядра (`perx_ker_ckreq`). Оба тактовых генератора могут управляться в соответствии с несколькими условиями, подробно описанными ниже.

Как показано на [рисунке 63](#), включение тактовых сигналов ядра и интерфейса шины каждого периферийного устройства зависит от нескольких входных сигналов:

- Биты `PERxEN` и `PERxLPEN`

`PERxEN` обозначает бит разрешения (распределения) периферийных устройств для ЦП. ЦП может записывать эти биты в 1 через регистры `RCC_C1_xxxENR` или `RCC_xxxENR`.

- Биты `PERxAMEN`

Биты `PERxAMEN` относятся к [регистру автономного режима RCC D3 \(`RCC\_D3AMR`\)](#). • Состояние ЦП (сигналы `c_sleep` и


`c_deepsleep`) • Состояние домена D3 (сигнал `d3_deepsleep`) • Запрос

тактовой частоты ядра (`perx_ker_ckreq`) самого периферийного

устройства, когда эта функция активна
доступный.

Более подробная информация содержится в [разделе 8.5.10: Распределение периферийных устройств](#).

Рисунок 63. Детали логики разрешения тактирования ядра периферийных устройств.



В таблице 58 приведено подробное описание логики управления периферийными тактовыми генераторами для Периферийные устройства, расположенные в доменах D1 или D2 и выделяемые центральным процессором.

Таблица 58. Включение тактовой частоты периферийных устройств D1 и D2.

PERKSEN	PERLPEN	PERXSRC		Состояние ЦП		Комментарии
0	X	X	X	X	0 0	На периферийное устройство не подается тактовый сигнал, поскольку PERXEN=0
1	X	X	X	CRUN 1	1	Тактовые сигналы ядра и интерфейса шины подаются на периферийные устройства. потому что процессор находится в режиме CRUN, и PERXEN=1
1	0	X	X	CSleep	0 0	На периферийное устройство не подается тактовый сигнал, поскольку процессор находится в режиме ожидания. CSleep и PERXLPEN=0
1	1	X	X		1 1	Тактовые сигналы ядра и интерфейса шины подаются на периферийные устройства. потому что процессор находится в режиме CSleep, и PERXLPEN=1
1	0	X	X	CStop	0 0	На периферийное устройство не подается тактовый сигнал, поскольку PERXLPEN Бит установлен в 0.
1	1	нет lsi_ck и no lse_ck и нет hsi_ker_ck и нет csi_ker_ck	X		0 0	На периферийное устройство не подается тактовый сигнал, поскольку процессор находится в режиме CStop. и lse_ck, lsi_ck, hsi_ker_ck или csi_ker_ck не являются выбрано.
1	1	lsi_ck или lse_ck	X		1 (1) 0	Тактовая частота ядра передается на периферийное устройство, потому что PERXEN = PERXLPEN=1 и выбраны lsi_ck или lse_ck . Тактовая частота интерфейса шины не предоставляется, поскольку процессор находится в режиме CStop.
1	1	hsi_ker_ck или csi_ker_ck	1		1 0	Тактовый сигнал ядра подается на периферийное устройство, потому что req_ker_perx = 1, и PERXEN = PERXLPEN=1 и Выбраны параметры hsi_ker_ck или csi_ker_ck . Тактовая частота интерфейса шины не предоставляется, поскольку процессор находится в режиме CStop.
1	1	hsi_ker_ck или csi_ker_ck	0		0 0	Тактовая частота для периферийного устройства не подается, поскольку ЦП находится в режиме CStop. и нет ожидающих запросов на изменение времени ядра.

1. Для блока генератора случайных чисел (RNG) тактовая частота ядра не передается, если процессор, которому он выделен, находится в режиме CStop, даже если тактовая частота...
Выбрано значение lsi_ck или lse_ck.

В заключение можно сказать, что тактовая частота ядра передается на периферийные устройства, расположенные на домены D1 и D2 при выполнении следующих условий:

- 1. Процессор находится в режиме CRun, и периферийное устройство выделено.
- 2. Процессор находится в режиме CSleep, и периферийному устройству назначен параметр PERxLPEN = 1.
- 3. Процессор находится в режиме CStop, периферийное устройство выделено с параметром PERxLPEN = 1, и
Периферийное устройство генерирует запрос на ввод тактового сигнала ядра, и выбранный тактовый сигнал — hsi_ker_ck. или csi_ker_ck.
- 4. Процессор находится в режиме CStop, периферийное устройство выделено с параметром PERxLPEN = 1, и
В качестве источника тактового сигнала ядра для периферийного устройства используется lse_ck или lsi_ck.

Тактовый сигнал интерфейса шины будет подаваться на периферийные устройства только при выполнении условий 1 или 2. встретил.

В таблице 59 приведено подробное описание логики включения часов ядра для всех Периферийные устройства расположены в D3.

Таблица 59. Включение тактовой частоты периферийных устройств D3.

PERxSEN	PERxLPEN	PERxAMEN	PERxSRC	perx_ker_ckreq	Состояние	DWat			Комментарии
0	X		X	X	Любой	Любой	0	0	На периферийное устройство не подается тактовый сигнал, так как PERxEN=0
1	X		X	X	CRun	DRun	1	1	Тактовые сигналы ядра и интерфейса шины предоставляются для периферийное устройство, потому что процессор находится в режиме CRun. и PERxEN=1
1	0	X	X	X	CSleep		0	0	На периферийное устройство не подается тактовый сигнал, потому что Процессор находится в режиме CSleep, и PERxLPEN=0.
1	1	X	X	X			1	1	Тактовые сигналы ядра и интерфейса шины предоставляются для периферийное устройство, потому что процессор находится в режиме CSleep. и PERxLPEN=1
1	X	0	X	X	CStop		0	0	Поскольку процессор находится в режиме CStop, и PERxEN=1, то Управление тактовой частотой ядра зависит от состояния D3. и биты PERxAMEN. На периферийное устройство не подается тактовый сигнал, потому что PERxAMEN = 0.
1	X	1	X	X			1	1	Тактовые генераторы ядра и интерфейса шины: Это обусловлено тем, что даже если процессор находится в режиме CStop, это необходимо для обеспечения бесперебойной работы. В режиме D3 используется программа DRun с PERxEN. Биты PERxAMEN установлены в 1.
1	X	1	не lse_ck и не lsi_ck	0		DStop	0	0	На периферийное устройство не подается тактовый сигнал, потому что D3 находится в DStop, req_ker_perx = 0, и lse_ck или lsi_ck не выбраны.

Таблица 59. Включение тактовой частоты периферийных устройств D3 (продолжение)

PERXSEN	PERXLPEN	PERXAMEN	PERXSRC	perx_ker_ckreq	Состояние	D3bat	PERXCLKSEL	PERXCLKSEL2	Комментарии
1 X 1			нет hsi_ker_ck и не csi_ker_ck и не lse_ck и не lsi_ck	1	CStop	DСтоп	0 0		На периферийное устройство не подается тактовый сигнал, поскольку даже если req_ker_perx = 0, lse_ck, lsi_ck, hsi_ker_ck или csi_ker_ck не выбираются.
1 X 1			hsi_ker_ck или csi_ker_ck	1			1 0		Тактовый сигнал ядра передается на периферийное устройство, поскольку req_ker_perx = 1, PERXEN = PERXAMEN=1, и выбранный тактовый сигнал — hsi_ker_ck или csi_ker_ck. Тактовый сигнал интерфейса шины не предоставляется, поскольку D3 находится в режиме DStop.
1 X 1			lse_ck или lsi_ck	X			1 0		Тактовая частота ядра передается на периферийное устройство, поскольку PERXEN = PERXAMEN=1 и выбраны lse_ck или lsi_ck, в то время как D3 находится в состоянии STOP. Тактовый сигнал интерфейса шины не предоставляется, поскольку D3 находится в режиме DSTOP.

В заключение можно сказать, что тактовая частота ядра передается на периферийные устройства D3, если выполняются следующие условия: 1. ЦП находится в

режиме CRun, и периферийное устройство выделено.

2. Процессор находится в режиме CSleep, и периферийному устройству назначен параметр PERXLPEN = 1.

3. Процессор находится в режиме CStop, периферийное устройство выделено, а домен D3 находится в режиме DRun.
режим с PERXAMEN = 1.

4. ЦП находится в режиме CStop, периферийное устройство выделено, домен D3 находится в режиме DStop с PERXAMEN = 1, периферийное устройство генерирует запрос на тактирование ядра, а источником тактирования ядра является hsi_ker_ck или csi_ker_ck.

5. ЦП находится в режиме CStop, периферийное устройство выделено, домен D3 находится в режиме DStop с PERXAMEN = 1, а источником тактовой частоты ядра для периферийного устройства является lse_ck или lsi_ck.

Тактовый сигнал интерфейса шины будет подаваться на периферийные устройства только при выполнении условия 1, 2 или 3.

Примечание:

Если эти биты установлены в 1, то автономные биты указывают на то, что связанное периферийное устройство будет получать тактовый сигнал ядра в соответствии с состоянием D3, а не в соответствии с режимом работы процессора.

Только периферийные устройства I2C, U(S)ART и LPUART могут запрашивать тактовую частоту ядра. Эта функция позволяет периферийному устройству передавать данные с оптимальным энергопотреблением.

Автономные биты, выделенные для некоторых периферийных устройств, расположенных в домене D3, позволяют передавать данные на внешние устройства без активации процессора.

Для того чтобы LPTIMER работал с сигналами lse_ck или lsi_ck, когда схема находится в режиме остановки, пользовательское приложение должно выбрать lsi_ck или lse_ck через поля LPTIMxSEL и установить биты LPTIMxAMEN и LPTIMxLPEN в 1.

8.5.12 Управление тактированием ЦП и матрицы шины


Для каждого домена можно управлять включением/выключением тактовой частоты ЦП и тактовой частоты шины.

Информацию о соглашениях об именовании см. в [разделе 8.5.11: Управление тактированием периферийных устройств](#).

Тактирование процессора, мостов AHB и AXI, а также шин APB осуществляется в соответствии с приведенными ниже правилами:

- Тактовая частота ЦП gcc_ck включается, когда ЦП находится в режиме CRun. • Тактовая частота моста AXI включается, когда ЦП находится в режиме CRun. • Тактовые частоты мостов AHB домена D2 включаются, когда:
 - Процессор находится в режиме CRun или
 - Если процессор находится в режиме CSleep, и к этой шине подключено хотя бы одно периферийное устройство (ведущее) при условии, что значения PERxEN и PERxLPEN равны 1, или
 - Если процессор находится в режиме CSleep, и при этом хотя бы одна шина APB имеет включенный тактовый сигнал.
 - Тактовый генератор моста AHB домена D3 включается, когда: – ЦП находится в режиме CRun или CSleep; – Когда бит RUN_D3 установлен в 1, независимо от режимов ЦП; – Когда сигнал d3_deepsleep неактивен (0), независимо от режимов ЦП. • Шины APB1, 2, 3 включаются, когда: – ЦП находится в режиме CRun; – Если ЦП находится в режиме CSleep, и к этой шине подключено хотя бы одно периферийное устройство, у которого сигналы PERxEN и PERxLPEN установлены в 1.
 - Шина APB4 активируется, когда домен D3 находится в режиме DRun.
- Как показано на [рисунке 64](#), включение тактовой частоты ядра и шины каждого домена зависит от нескольких входных сигналов: • сигналы c_sleep и c_deepsleep от ЦП,
- сигнал d3_sleepdeep, • биты RCC_XXXXENR.PERxEN периферийных устройств, расположенных в домене D2.

Рисунок 64. Логика разрешения тактирования шины.



8.6 Прерывания RCC

Устройство RCC обеспечивает 3 линии прерывания:

- rcc_it: линия прерывания общего типа, обеспечивающая обработку событий, когда ФАПЧ готовы, или когда Генераторы готовы.
- rcc_hsecss_it: линия прерывания, предназначенная для обнаружения сбоев в работе часов HSE. Система безопасности.
- rcc_lsecss_it: линия прерывания, предназначенная для обнаружения сбоев в работе тактового генератора LSE. Система безопасности.

Разрешение прерываний управляется через [регистр разрешения прерываний источника тактового сигнала RCC \(RCC_CIER\)](#), за исключением сбоя HSE CSS. Когда функция HSE CSS включена, она не работает. Возможно замаскировать генерацию прерывания.

Флаги прерываний можно проверить с помощью [регистра флагов прерываний источника тактового сигнала RCC \(RCC_CIFR\)](#), и эти флаги можно сбросить с помощью [регистра сброса прерывания источника тактового сигнала RCC \(RCC_CICR\)](#).

Примечание: Флаги прерывания не имеют значения, если соответствующий бит разрешения прерывания не установлен.

В [таблице 60](#) приведено краткое описание источников прерываний и способов управления ими.

Таблица 60. Источники прерываний и управление.

Прерывать Источник	Описание	Прерывать давать возможность	Действия по устранению прерывать	Линия прерывания
LSIRDYF LSI готов		LSIRDYIE	Установите LSIRDYC равным 1.	rcc_it
LSERDYF LSE готов		ЛСЕРДИЕ	Установите значение LSERDYC равным 1.	
HSIDRYF HSI готов		HSIDRYIE	Установите HSIRDYC равным 1.	
HSERDYF HSE готов		ХСЕРДИЕ	Установите HSERDYC равным 1.	
CSIRDYF CSI готов		CSIRDYIE	Установите CSIRDYC равным 1.	
HSI48RDYF HSI48 готов		Установите значение HSI48RDYIE равным 1.		
PLL1RDYF PLL1 готов		PLL1RDYIE	Установите PLL1RDYC в значение 1.	
PLL2RDYF PLL2 готов		PLL2RDYIE	Установите PLL2RDYC в значение 1.	
PLL3RDYF PLL3 готов		PLL3RDYIE	Установите PLL3RDYC в значение 1.	
LSECSSF LSE Сбой системы безопасности часов		LSECSSFIE (1) Установить LSECSSC равным 1		rcc_lsecss_it
Сбой системы безопасности часов HSECSSF HSE		-(2)	Установите значение HSECSSC равным 1.	rcc_hsecss_it

1. Для генерации прерываний также необходимо включить функцию системы безопасности (LSECSSON = 1).
2. Замаскировать это прерывание невозможно, если включена функция системы безопасности (HSECSSON = 1).

8.7 Реестры RCC

8.7.1 Обзор сопоставления регистров


Обратите внимание, что управление битами PERxEN и PERxLPEN может осуществляться по двум различным адресным смещениям: 0x0D0 и 0x130. Таким образом, приложение может использовать регистры со следующими именами:

- RCC_xxxENR или RCC_C1_xxxENR для управления битами PERxEN
- RCC_xxxLPENR или RCC_C1_xxxLPENR для управления битами PERxLPEN
- RCC_RSR или RCC_C1_RSR для управления битами состояния флага сброса.

Эта функция предусмотрена для обеспечения совместимости с другими продуктами данного семейства.

На рисунке 65 представлен общий обзор картирования RCC.

Рисунок 65. Обзор картирования RCC.



8.7.2 Регистр управления источником RCC (RCC_CR)

Смещение адреса: 0x000

Значение сброса: 0x0000 0001

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	PLL3RDY	PLL3ON	PLL2RDY	PLL2ON	PLL1RDY	PLL1ON	Рез.	Рез.	Рез.	Рез.	...	HSEBYP	HSERDY	HSEON
		р	рв	р	рв	р	рв					г5	рв	р	рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
...	...	...	...	Рез.	Рез.	...	CSIRDY	КСИОН	Рез.	HSIDVF	HSIDV[1:0]		ХСИРДИ	...	НСИОН
р	р	р	рв			рв	р	рв		р	рв	рв	р	рв	рв

Биты 31:30 зарезервированы, должны оставаться в состоянии сброса.

Бит 29 PLL3RDY: Флаг готовности тактового сигнала PLL3

Устанавливается аппаратно, чтобы указать на блокировку PLL3.

0: PLL3 разблокирован (по умолчанию после сброса)

1: PLL3 заблокирован

Бит 28 PLL3ON: Включение PLL3

Устанавливается и сбрасывается программным обеспечением для включения PLL3.

Сбрасывается оборудованием при переходе в режим остановки или ожидания.

0: PLL3 ВЫКЛ. (по умолчанию после сброса)

1: PLL3 ВКЛ.

Бит 27 PLL2RDY: Флаг готовности тактового сигнала PLL2

Устанавливается аппаратно, чтобы указать на блокировку PLL2.

0: PLL2 разблокирован (по умолчанию после сброса)

1: PLL2 заблокирован

Бит 26 PLL2ON: Включение PLL2

Устанавливается и сбрасывается программным обеспечением для включения PLL2.

Сбрасывается оборудованием при переходе в режим остановки или ожидания.

0: PLL2 ВЫКЛ. (по умолчанию после сброса)

1: PLL2 ВКЛ.

Бит 25 PLL1RDY: Флаг готовности тактового сигнала PLL1

Устанавливается аппаратно, чтобы указать на блокировку PLL1.

0: PLL1 разблокирован (по умолчанию после сброса)

1: PLL1 заблокирован

Бит 24 PLL1ON: Включение PLL1

Устанавливается и сбрасывается программным обеспечением для включения PLL1.

Сбрасывается аппаратным обеспечением при переходе в режим остановки или ожидания. Обратите внимание, что аппаратное обеспечение предотвращает запись.

Если выход PLL1 используется в качестве системного тактового сигнала, обнулите этот бит.

0: PLL1 ВЫКЛ. (по умолчанию после сброса)

1: PLL1 ВКЛ.

Биты 23:20 зарезервированы, должны оставаться в состоянии сброса.

Бит 19 HSECSSON: Включение системы безопасности часов HSE

Настраивается программным обеспечением для включения системы контроля времени в системе охраны труда и техники безопасности.

Этот бит "только устанавливается" (отключается при перезагрузке системы или при переходе системы в режим ожидания).

При установке параметра HSECSSON детектор тактовой частоты включается аппаратно, когда HSE готов, и отключается аппаратно, если обнаружен сбой генератора.

Этот бит можно сбросить программно, но сброс этого бита через программное обеспечение не повлияет на работу функции.

0: Система безопасности часов в режиме HSE выключена (детектор часов выключен) (по умолчанию после сброса)

1: Система контроля часов на HSE включена (детектор часов включен, если генератор HSE стабилен, выключен, если нет).

Бит 18 HSEBYP: обход тактового сигнала HSE. Устанавливается

и сбрасывается программно для обхода генератора внешним тактовым сигналом. Внешний тактовый сигнал должен быть включен с помощью бита HSEON, чтобы устройство могло его использовать.

Запись в бит HSEBYP возможна только в том случае, если генератор HSE отключен.

0: Генератор HSE не отключен (по умолчанию после сброса)

1: Генератор HSE зашунтирован внешним тактовым сигналом.

Бит 17 HSERDY: Флаг готовности тактового генератора HSE.

Устанавливается аппаратно, указывая на стабильность генератора HSE.

0: Часы HSE не готовы (значение по умолчанию после сброса)

1: Часы HSE готовы.

Бит 16 HSEON: разрешение тактирования HSE

Устанавливается и сбрасывается программным обеспечением.

Аппаратная настройка позволяет остановить систему HSE при переходе в режим остановки или ожидания.

Этот бит нельзя сбросить, если HSE используется напрямую (через программный мультиплексор) в качестве системного тактового генератора или если HSE выбран в качестве опорного тактового генератора для PLL1 с включенным PLL1 (бит PLL1ON установлен в 1).

0: HSE выключен (по умолчанию после сброса)

1: Охрана труда и техника безопасности включена.

Бит 15 D2CKRDY: Флаг готовности тактовых сигналов домена D2

Устанавливается аппаратно, чтобы указать на доступность тактовых сигналов домена D2.

0: Тактовые сигналы домена D2 недоступны (по умолчанию после сброса).

1: Доступны тактовые генераторы домена D2.

Бит 14 D1CKRDY: Флаг готовности тактовых сигналов домена D1

Устанавливается аппаратно, чтобы указать на доступность тактовых сигналов домена D1 (ЦП, шины и периферийных устройств).

0: Тактовые сигналы домена D1 недоступны (по умолчанию после сброса)

1: Доступны тактовые генераторы домена D1.

Бит 13 HSI48RDY: Флаг готовности тактового генератора HSI48.

Устанавливается аппаратно, указывая на стабильность генератора HSI48.

0: Тактовый генератор HSI48 не готов (значение по умолчанию после сброса)

1: Тактовый генератор HSI48 готов.

Бит 12 HSI48ON: разрешение тактирования HSI48

Устанавливается программно и сбрасывается программно или аппаратно при переходе системы в режим остановки или ожидания.

0: HSI48 выключен (по умолчанию после сброса)

1: HSI48 включен

Биты 11:10 зарезервированы, должны оставаться в состоянии сброса.

Бит 9 CSIKERON: Включение тактирования CSI в режиме остановки

Устанавливается и сбрасывается программно для принудительного включения CSI, даже в режиме остановки, чтобы обеспечить быструю доступность в качестве тактового сигнала ядра для некоторых периферийных устройств. Этот бит не влияет на значение CSION. 0: не влияет на CSI (значение по умолчанию после сброса)

1: CSI принудительно включается даже в режиме остановки.

Бит 8 CSIRDY: Флаг готовности тактового генератора

CSI. Устанавливается аппаратно, указывая на стабильность генератора CSI. Этот бит активируется только в том случае, если RC включен CSION (он не активируется, если CSI включен CSIKERON или по запросу периферийного устройства).

0: Часы CSI не готовы (значение по умолчанию после сброса)

1: Часы CSI готовы

Бит 7 CSION: Включение тактирования CSI

Настройка и сброс с помощью программного обеспечения для включения/выключения тактового сигнала CSI для системы и/или периферийных устройств.

Устанавливается аппаратно для принудительного включения CSI при выходе системы из режима остановки, если STOPWUCK = 1 или STOPKERWUCK = 1.

Этот бит нельзя сбросить, если CSI используется напрямую (через программный мультиплексор) в качестве системного тактового сигнала или если CSI выбран в качестве опорного тактового сигнала для PLL1 с включенным PLL1 (бит PLL1ON установлен в 1).

0: CSI отключен (по умолчанию после сброса)

1: Сериал «CSI» включен.

Бит 6 зарезервирован, должен оставаться в сбросовом значении.

Бит 5 HSIDIVF: Флаг делителя HSI устанавливается

и сбрасывается аппаратно.

Поскольку операция записи в HSIDIV не оказывает немедленного влияния на частоту, этот флаг указывает текущее состояние делителя HSI. HSIDIVF немедленно обнуляется при изменении значения HSIDIV и возвращается к 1, когда выходная частота соответствует значению, запрограммированному в HSIDIV. 0: новый коэффициент деления еще не передан в hsi(_ker)_ck (значение по умолчанию после сброса) 1: тактовая частота hsi(_ker)_ck соответствует новому значению HSIDIV

Биты 4:3 HSIDIV[1:0]: делитель тактовой частоты HSI.

Устанавливается и сбрасывается программно.

Эти биты позволяют выбрать коэффициент деления для настройки желаемой частоты тактового сигнала HSI. Значение HSIDIV нельзя изменить, если HSI выбран в качестве опорного тактового сигнала хотя бы для одного включенного PLL (бит PLLxON установлен в 1). В этом случае новое значение HSIDIV игнорируется.

00: Деление на 1, hsi(_ker)_ck = 64 МГц (значение по умолчанию после сброса)

01: Деление на 2, hsi(_ker)_ck = 32 МГц 10: Деление на 4, hsi(_ker)_ck = 16 МГц 11: Деление на 8, hsi(_ker)_ck = 8 МГц

Бит 2 HSIRDY: Флаг готовности тактового генератора

HSI. Устанавливается аппаратно, указывая на стабильность генератора HSI.

0: Тактовый генератор HSI не готов (значение по умолчанию после сброса)

1: Часы HSI готовы

Бит 1 HSIKERN: Включение высокоскоростного внутреннего тактового сигнала в режиме остановки.

Устанавливается и сбрасывается программно для принудительного включения HSI, даже в режиме остановки, чтобы обеспечить быструю доступность в качестве тактового сигнала ядра для периферийных устройств. Этот бит не влияет на значение HSION. 0: не влияет на HSI (значение по умолчанию после сброса)

1: Индикатор HSI принудительно включается даже в режиме остановки.

Бит 0 HSION: Включение высокоскоростного внутреннего тактового генератора.

Устанавливается и сбрасывается программно.

Устанавливается аппаратно для принудительного включения HSI при выходе изделия из режима остановки, если STOPWUCK = 0 или STOPKERWUCK = 0.

Эта настройка устанавливается аппаратно для принудительного включения HSI при выходе устройства из режима ожидания или в случае сбоя HSE, используемого в качестве источника системных часов.

Этот бит нельзя сбросить, если HSI используется напрямую (через программный мультиплексор) в качестве системного тактового генератора или если HSI выбран в качестве опорного тактового генератора для PLL1 с включенным PLL1 (бит PLL1ON установлен в 1).

0: HSI выключен.

1: HSI включен (по умолчанию после сброса).

8.7.3 Регистр конфигурации RCC HSI (RCC_HSI CFGR)

Смещение адреса: 0x004

Значение сброса: 0x4000 0XXX

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	ХСИТРИМ[6:0]							Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
	рв	рв	рв	рв	рв	рв	рв								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	HSICAL[11:0]											
				р	р	р	р	р	р	р	р	р	р	р	р

Бит 31 зарезервирован, должен оставаться в сбросовом значении.

Биты 30:24 HSITRIM[6:0]: подстройка тактовой частоты HSI

Настраивается программным обеспечением для регулировки калибровки.

Поле HSITRIM добавляется к байтам инженерных параметров, загружаемым на этапе сброса. (FLASH_HSI_opt) для формирования значения калибровочной коррекции.

HSICAL = HSITRIM + FLASH_HSI_opt.

Примечание: значение сброса поля равно 0x40.

Биты 23:12 зарезервированы, должны оставаться в состоянии сброса.

Биты 11:0 HSICAL[11:0]: Калибровка часов HSI

Устанавливается аппаратно путем загрузки байтов параметров во время сброса системы (nreset).

Корректировка выполняется программным обеспечением с помощью битов обрезки HSITRIM.

В этом поле представлена сумма значения калибровки байта инженерного параметра и значения битов HSITRIM.

8.7.4 Регистр восстановления тактовой частоты RCC (RCC_CRRCR)

Смещение адреса: 0x008

Значение сброса: 0x0000 0XXX

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	HSI48CAL[9:0]									
						р	р	р	р	р	р	р	р	р	р

- Биты 31:10 зарезервированы, должны оставаться в состоянии сброса.
- Биты 9:0 HSI48CAL[9:0]: Внутренняя калибровка тактовой частоты RC 48 МГц
 - Устанавливается аппаратно путем загрузки байтов параметров во время сброса системы (preset).
 - Только для чтения.

8.7.5 Регистр конфигурации CSI RCC (RCC_CSICFGR)

Смещение адреса: 0x00C

Значение сброса: 0x2000 0XXX

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	CSITRIM[5:0]						Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
		рв	рв	рв	рв	рв	рв								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	CSICAL[9:0]									
						р	р	р	р	р	р	р	р	р	р

Биты 31:30 зарезервированы, должны оставаться в состоянии сброса.

Биты 29:24 CSITRIM[5:0]: подстройка тактовой частоты CSI

Настраивается программным обеспечением для регулировки калибровки.
Битовое поле CSITRIM добавляется к байтам инженерных параметров, загружаемым на этапе сброса.
(FLASH_CSI_opt) для формирования значения калибровочной подгонки.
CSICAL = CSITRIM + FLASH_CSI_opt.

Примечание: значение сброса этого битового поля равно 0x10.

Биты 23:8 зарезервированы, должны оставаться в состоянии сброса.

Биты 9:0 CSICAL[9:0]: Калибровка часов CSI

Устанавливается аппаратно путем загрузки байтов параметров во время сброса системы (nreset).
Корректировка выполняется программным обеспечением с помощью битов обрезки CSITRIM.
Это битовое поле представляет собой сумму значения калибровки байта инженерной опции и значения CSITRIM.

8.7.6 Регистр конфигурации тактовой частоты RCC (RCC_CFGR)

Смещение адреса: 0x010

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MCO2[2:0]			MCO2PRE[3:0]				MCO1[2:0]			MCO1PRE[3:0]				Рез.	Рез.
rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw	rw		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIMERE	Рез.	RTCPRE[5:0]						СТОПБУК	i	SWS[2:0]			SW[2:0]		
rw		rw	rw	rw	rw	rw	rw	rw	rw	r	r	r	rw	rw	rw

Биты 31:29 MCO2[2:0]: Выход тактовой частоты микроконтроллера 2

Устанавливается и сбрасывается программно. Выбор источника тактовой частоты может вызывать сбой в работе MCO2. Настоятельно рекомендуется настраивать эти биты только после сброса, перед включением внешнего интерфейса. осцилляторы и ФАПЧ.

000: Выбраны системные часы (sys_ck) (по умолчанию после сброса)

001: Выбран тактовый сигнал генератора PLL2 (pll2_p_ck)

010: Выбраны часы HSE (hse_ck)

011: Выбран тактовый сигнал PLL1 (pll1_p_ck)

100: Выбран тактовый генератор CSI (csi_ck)

101: Выбран тактовый генератор LSI (lsi_ck)

другие: зарезервированные

Биты 28:25 MCO2PRE[3:0]: делитель частоты MCO2

Устанавливается и сбрасывается программным обеспечением для настройки делителя частоты MCO2. Модификация этого делителя частоты. Может вызывать сбой в работе MCO2. Настоятельно рекомендуется изменять этот делитель частоты только после сброса. перед включением внешних генераторов и ФАПЧ.

0000: делитель частоты отключен (по умолчанию после сброса)

0001: деление на 1 (обходной путь)

0010: деление на 2

0011: деление на 3

0100: деление на 4

...

1111: деление на 15

Биты 24:22 MCO1[2:0]: Выход тактовой частоты микроконтроллера 1

Устанавливается и сбрасывается программно. Выбор источника тактовой частоты может вызывать сбой на MCO1. Настоятельно рекомендуется настраивать эти биты только после сброса, перед включением внешнего интерфейса. осцилляторы и ФАПЧ.

000: Выбран тактовый генератор HSI (hsi_ck) (значение по умолчанию после сброса)

001: Выбран тактовый генератор LSE (lse_ck)

010: Выбраны часы HSE (hse_ck)

011: Выбран тактовый сигнал PLL1 (pll1_q_ck)

100: Выбран тактовый генератор HSI48 (hsi48_ck)

другие: зарезервированные

Биты 21:18 MCO1PRE[3:0]: делитель частоты MCO1

Устанавливается и сбрасывается программно для настройки делителя частоты MCO1. Изменение этого делителя частоты может вызвать сбой в работе MCO1. Настоятельно рекомендуется изменять этот делитель частоты только после сброса, перед включением внешних генераторов и ФАПЧ. 0000: делитель частоты отключен (по умолчанию после сброса) 0001: деление на 1 (обход) 0010: деление на 2 0011: деление на 3 0100: деление на 4

...

1111: деление на 15

Биты 17:16 зарезервированы, должны оставаться в состоянии сброса.

Бит 15 TIMER: Выбор делителя частоты тактовых импульсов таймеров

Этот бит устанавливается и сбрасывается программно для управления тактовой частотой всех таймеров, подключенных к доменам APB1 и APB2.

0: Тактовая частота ядра таймеров равна rcc_hclk1 , если D2PPREx соответствует делению на 1 или 2, в противном случае она равна $2 \times Frcc_pclkx_d2$ (значение по умолчанию после сброса).

1: Тактовая частота ядра таймеров равна rcc_hclk1 , если D2PPREx соответствует делению на 1, 2 или 4, в противном случае она равна $4 \times Frcc_pclkx_d2$

Пожалуйста, обратитесь к [таблице 53: Соотношение между тактовой частотой таймера и тактовой частотой PCLK](#).

Бит 14 зарезервирован, должен оставаться в сбросовом значении.

Биты 13:8 RTCPRE[5:0]: Коэффициент деления HSE для часов RTC

Устанавливается и сбрасывается программным обеспечением для разделения HSE с целью генерации тактового сигнала для RTC.

Внимание: Программное обеспечение должно правильно установить эти биты, чтобы гарантировать, что тактовая частота, подаваемая на RTC, будет ниже 1 МГц. Эти биты необходимо настроить при необходимости перед выбором источника тактовой частоты RTC. 000000: нет тактовой частоты (по умолчанию после сброса)

000001: нет тактовой частоты

000010: HSE/2

000011: HSE/3

000100: HSE/4

...

111110: HSE/62

111111: HSE/63

Бит 7 STOPKERWUCK: Выбор времени ядра после пробуждения от системной остановки.

Настройка и сброс с помощью программного обеспечения для выбора часов пробуждения ядра из параметра "Остановка системы".

0: HSI выбирается в качестве тактового генератора для пробуждения из состояния остановки системы (по умолчанию после перезагрузки).

1: CSI выбирается в качестве источника тактового сигнала для пробуждения из режима

остановки системы. Подробнее см. [раздел 8.5.7: Обработка генераторов тактового сигнала в режимах остановки и ожидания](#).

Бит 6 STOPWUCK: Выбор системных часов после пробуждения от системной остановки.

Настройка и сброс с помощью программного обеспечения для выбора системного таймера пробуждения из параметра "Остановка системы".

Выбранные часы также используются в качестве аварийных часов для системы контроля времени на предприятии по охране труда и технике безопасности.

0: HSI выбирается в качестве тактового генератора для пробуждения из состояния остановки системы (по умолчанию после перезагрузки).

1: CSI выбирается в качестве источника тактового сигнала для пробуждения из режима

остановки системы. Подробнее см. [раздел 8.5.7: Обработка генераторов тактового сигнала в режимах остановки и ожидания](#).

Внимание: STOPWUCK нельзя изменять, если включена система защиты часов (посредством

Бит HSECSSON) и системные часы находятся в режиме HSE (SWS="10") или запрашивается включение режима HSE (SW="10").

Биты 5:3 SWS[2:0]: Состояние переключения системных часов.

Устанавливается и сбрасывается аппаратно, чтобы указать, какой источник тактовой частоты используется в качестве системных часов.

000: HSI используется в качестве системных часов (hsi_ck) (по умолчанию после сброса)

001: CSI используется в качестве системных часов (csi_ck)

010: HSE используется в качестве системных часов (hse_ck)

011: PLL1 используется в качестве системного тактового генератора (pll1_p_ck)

остальное: Зарезервировано

Биты 2:0 SW[2:0]: Переключатель системных часов.

Устанавливается и сбрасывается программно для выбора источника системных часов (sys_ck).

Устанавливается аппаратно для того,

чтобы: – принудительно выбирать HSI или CSI (в зависимости от выбора STOPWUCK) при выходе из режима остановки системы; – принудительно выбирать HSI в случае отказа

HSE при прямом или косвенном использовании.

в качестве системных часов.

000: HSI выбран в качестве системных часов (hsi_ck) (по умолчанию после сброса)

001: CSI выбран в качестве системных часов (csi_ck)

010: HSE выбран в качестве системных часов (hse_ck)

011: PLL1 выбран в качестве системного тактового генератора (pll1_p_ck)

другие: Зарезервировано

8.7.7 Регистр конфигурации тактовой частоты домена 1 RCC (RCC_D1CFGR)

Смещение адреса: 0x018

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	D1CPRE[3:0]				Рез.	D1PPRE[2:0]			HPRE[3:0]			
				рв	рв	рв	рв		рв	рв	рв	рв	рв	рв	рв

Биты 31:12 зарезервированы, должны оставаться в состоянии сброса.

Биты 11:8 D1CPRE[3:0]: Домен D1 Основной предделитель

Устанавливается и сбрасывается программным обеспечением для управления коэффициентом деления тактовой частоты ЦП в домене D1.

Изменение коэффициента деления влияет на частоту тактового генератора ЦП и на всю матрицу шин. часы.

Тактовые частоты делятся на новый делитель частоты. Этот делитель варьируется от 1 до 16 периодов.

Самая медленная тактовая частота APB среди gcc_pclk[4:1] после обновления D1CPRE. Приложение может проверить, если Новый множитель деления учитывается путем считывания данных из этого регистра.

0xxx: sys_ck не разделен (значение по умолчанию после сброса)

1000: sys_ck, деленное на 2

1001: sys_ck, деленное на 4

1010: sys_ck, деленное на 8

1011: sys_ck, деленное на 16

1100: sys_ck, деленное на 64

1101: sys_ck, деленное на 128

1110: sys_ck, деленное на 256

1111: sys_ck, деленное на 512

Бит 7 зарезервирован, должен оставаться в сбросовом значении.

Биты 6:4 D1PPRE[2:0]: D1 домен APB3 предделитель

Устанавливается и сбрасывается программно для управления коэффициентом деления `rcc_pclk3`.

После записи в D1PPRE тактовая частота делится на новый делитель частоты от 1 до 16 циклов `rcc_hclk3`.

0xx: $rcc_pclk3 = rcc_hclk3$ (значение по умолчанию после

сброса) 100: $rcc_pclk3 = rcc_hclk3 / 2$

101: $rcc_pclk3 = rcc_hclk3 / 4$ 110:

$rcc_pclk3 = rcc_hclk3 / 8$ 111: rcc_pclk3

$= rcc_hclk3 / 16$

Биты 3:0 HPRE[3:0]: Предделитель АНВ в домене D1.

Устанавливается и сбрасывается программно для управления коэффициентом деления `rcc_hclk3` и `rcc_aclk`.

Изменение этого коэффициента деления влияет на частоту всех тактовых

сигналов шинной матрицы. 0xxx: $rcc_hclk3 = sys_d1cpre_ck$

(значение по умолчанию после сброса) 1000:

$rcc_hclk3 = sys_d1cpre_ck / 2$ 1001: $rcc_hclk3 =$

$sys_d1cpre_ck / 4$ 1010: $rcc_hclk3 = sys_d1cpre_ck /$

8 1011: $rcc_hclk3 = sys_d1cpre_ck / 16$ 1100:

$rcc_hclk3 = sys_d1cpre_ck / 64$ 1101: $rcc_hclk3 =$

$sys_d1cpre_ck / 128$ 1110: $rcc_hclk3 = sys_d1cpre_ck /$

256 1111: $rcc_hclk3 = sys_d1cpre_ck / 512$

Примечание: Тактовые частоты делятся на новый делитель частоты от 1 до 16 периодов самого медленного APB.
часы среди `rcc_pclk[4:1]` после обновления HPRE.

Примечание: Обратите также внимание, что `rcc_hclk3 = rcc_aclk`.

Внимание: следует соблюдать осторожность при использовании масштабирования напряжения. Из-за задержки распространения сигнала

После изменения коэффициента делителя частоты и перед понижением напряжения VCORE необходимо считать данные из этого регистра, чтобы убедиться, что новое значение делителя частоты учтено.

В зависимости от частоты источника тактового сигнала и диапазона напряжения, программное приложение должно запрограммировать корректное значение в HPRE, чтобы гарантировать, что частота системы не превысит максимальную частоту.

8.7.8 Регистр конфигурации тактовой частоты домена 2 RCC (RCC_D2CFGR)

Смещение адреса: 0x01C

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	D2PPRE2[2:0]			Рез.	D2PPRE1[2:0]			Рез.	Рез.	Рез.	Рез.
					рв	рв	рв		рв	рв	рв				

Биты 31:11 зарезервированы, должны оставаться в состоянии сброса.

Биты 10:8 D2PPRE2[2:0]: D2 домен APB2 предделитель

Настройка и сброс параметров осуществляется программным обеспечением для управления коэффициентом деления тактовой частоты APB2 в домене D2.

После D2PPRE2 тактовая частота делится на новый делитель частоты от 1 до 16 циклов rcc_hclk1.

писать.

0xx: rcc_pclk2 = rcc_hclk1 (значение по умолчанию после сброса)

100: rcc_pclk2 = rcc_hclk1 / 2

101: rcc_pclk2 = rcc_hclk1 / 4

110: rcc_pclk2 = rcc_hclk1 / 8

111: rcc_pclk2 = rcc_hclk1 / 16

Бит 7 зарезервирован, должен оставаться в сбросовом значении.

Биты 6:4 D2PPRE1[2:0]: D2 домен APB1 предделитель

Устанавливается и сбрасывается программно для управления коэффициентом деления тактовой частоты APB1 в домене D2.

После D2PPRE1 тактовая частота делится на новый делитель частоты от 1 до 16 циклов rcc_hclk1.

писать.

0xx: rcc_pclk1 = rcc_hclk1 (значение по умолчанию после сброса)

100: rcc_pclk1 = rcc_hclk1 / 2

101: rcc_pclk1 = rcc_hclk1 / 4

110: rcc_pclk1 = rcc_hclk1 / 8

111: rcc_pclk1 = rcc_hclk1 / 16

Биты 3:0 зарезервированы, должны оставаться в состоянии сброса.

8.7.9 Регистр конфигурации тактовой частоты домена 3 RCC (RCC_D3CFGR)

Смещение адреса: 0x020

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	D3PPRE[2:0]			Рез.	Рез.	Рез.	Рез.
									рв	рв	рв				

Биты 31:7 зарезервированы, должны оставаться в состоянии сброса.

Биты 6:4 D3PPRE[2:0]: D3 домен APB4 предделитель

Настройка и сброс с помощью программного обеспечения для управления коэффициентом деления тактовой частоты APB4 в домене D3.

После D3PPRE тактовая частота делится на новый делитель частоты от 1 до 16 циклов rcc_hclk4.
писать.

0xx: rcc_pclk4 = rcc_hclk4 (значение по умолчанию после сброса)

100: rcc_pclk4 = rcc_hclk4 / 2

101: rcc_pclk4 = rcc_hclk4 / 4

110: rcc_pclk4 = rcc_hclk4 / 8

111: rcc_pclk4 = rcc_hclk4 / 16

Биты 3:0 зарезервированы, должны оставаться в состоянии сброса.

8.7.10 Регистр выбора источника тактового сигнала RCC PLL (RCC_PLLCKSELR)

Смещение адреса: 0x028
Значение сброса: 0x0202 0200

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	DIVM3[5:0]						Рез.	Рез.	DIVM2[5:4]	
						рв	рв	рв	рв	рв	рв			рв	рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIVM2[3:0]				Рез.	Рез.	DIVM1[5:0]						Рез.	Рез.	PLLSRC[1:0]	
рв	рв	рв	рв			рв	рв	рв	рв	рв	рв			рв	рв

Биты 31:26 зарезервированы, должны оставаться в состоянии сброса.

Биты 25:20 DIVM3[5:0]: Предделитель для PLL3

Устанавливается и сбрасывается программно для настройки делителя частоты ФАПЧ3.
Аппаратное обеспечение не позволяет вносить какие-либо изменения в этот делитель частоты при включенной PLL3 (PLL3ON = 1).
Для экономии энергии при отсутствии PLL3 значение DIVM3 необходимо установить равным 0.
000000: делитель частоты отключен (по умолчанию после сброса)
000001: деление на 1 (обходной путь)
000010: деление на 2
000011: деление на 3
...
100000: деление на 32 (значение по умолчанию после сброса)
...
111111: деление на 63

Биты 19:18 зарезервированы, должны оставаться в состоянии сброса.

Биты 17:12 DIVM2[5:0]: Предделитель для PLL2

Устанавливается и сбрасывается программно для настройки делителя частоты ФАПЧ2.
Аппаратное обеспечение не позволяет вносить какие-либо изменения в этот делитель частоты при включенной PLL2 (PLL2ON = 1).
Для экономии энергии при отсутствии PLL2 значение DIVM2 необходимо установить равным 0.
000000: делитель частоты отключен
000001: деление на 1 (обходной путь)
000010: деление на 2
000011: деление на 3
...
100000: деление на 32 (значение по умолчанию после сброса)
...
111111: деление на 63

Биты 11:10 зарезервированы, должны оставаться в состоянии сброса.

Биты 9:4 DIVM1[5:0]: Предделитель для PLL1. Устанавливается

и сбрасывается программно для настройки предделителя PLL1.

Аппаратное обеспечение не позволяет вносить какие-либо изменения в этот делитель частоты, когда PLL1 включен (PLL1ON = 1).

Для экономии энергии при неиспользовании PLL1 значение DIVM1 необходимо установить равным 0. 000000: делитель частоты отключен 000001: деление на 1
(обход) 000010: деление на 2 000011: деление на 3

...

100000: деление на 32 (значение по умолчанию после сброса)

...

111111: деление на 63

Биты 3:2 зарезервированы, должны оставаться в состоянии сброса.

Биты 1:0 PLLSRC[1:0]: Выбор источника тактовой частоты DIVMx и PLL

Выбор источника тактового сигнала ФАПЧ осуществляется программно.

Запись этих битов возможна только при отключенных всех ФАПЧ.

Для экономии энергии, если ФАПЧ не используется, значение PLLSRC необходимо установить равным '11'.

00: HSI выбран в качестве тактового генератора ФАПЧ (hsi_ck) (значение по умолчанию после сброса)

01: CSI выбран в качестве тактового сигнала ФАПЧ (csi_ck)

10: HSE выбран в качестве тактового генератора ФАПЧ (hse_ck)

11: Нет тактовой частоты, передаваемой на делитель DIVMx и ФАПЧ.

8.7.11 Регистр конфигурации ФАПЧ RCC (RCC_PLLCFGR)

Смещение адреса: 0x02C

Значение сброса: 0x01FF 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
							рв	рв	рв	рв	рв	рв	рв	рв	рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	PLL3RGE[1:0]		Рез.	Рез.	PLL2RGE[[1:0]		Рез.	Рез.	PLL1RGE[1:0]		Рез.	Рез.
				рв	рв	рв	рв	рв		рв	рв	рв		рв	рв

Биты 31:25 зарезервированы, должны оставаться в состоянии сброса.

Бит 24 DIVR3EN: Включение выхода делителя PLL3 DIVR

Установка и сброс с помощью программного обеспечения для включения выхода pll3_r_ck модуля PLL3.
Для экономии энергии биты DIVR3EN и DIVR3 необходимо установить в 0, когда pll3_r_ck не используется.
Запись в этот бит возможна только при отключенном PLL3 (PLL3ON = 0 и PLL3RDY = 0).
0: вывод pll3_r_ck отключен
1: Выход pll3_r_ck включен (по умолчанию после сброса)

Бит 23 DIVQ3EN: разрешение выхода делителя DIVQ PLL3

Установка и сброс с помощью программного обеспечения для включения выхода pll3_q_ck модуля PLL3.
Для экономии энергии биты DIVR3EN и DIVR3 необходимо установить в 0, когда pll3_r_ck не используется.
Запись в этот бит возможна только при отключенном PLL3 (PLL3ON = 0 и PLL3RDY = 0).
0: вывод pll3_q_ck отключен
1: Выход pll3_q_ck включен (по умолчанию после сброса)

Бит 22 DIVP3EN: Разрешение выхода делителя DIVP PLL3

Установка и сброс с помощью программного обеспечения для включения выхода pll3_p_ck модуля PLL3.
Запись в этот бит возможна только при отключенном PLL3 (PLL3ON = 0 и PLL3RDY = 0).
Для экономии энергии биты DIVR3EN и DIVR3 необходимо установить в 0, когда pll3_r_ck не используется.
0: вывод pll3_p_ck отключен
1: Выход pll3_p_ck включен (по умолчанию после сброса)

Бит 21 DIVR2EN: Включение выхода делителя PLL2 DIVR

Устанавливается и сбрасывается программно для включения выхода pll2_r_ck модуля PLL2.
Для экономии энергии биты DIVR2EN и DIVR2 необходимо установить в 0, когда pll2_r_ck не используется.
Запись в этот бит возможна только при отключенном PLL2 (PLL2ON = 0 и PLL2RDY = 0).
0: вывод pll2_r_ck отключен
1: Выход pll2_r_ck включен (по умолчанию после сброса)

Бит 20 DIVQ2EN: разрешение выхода делителя DIVQ PLL2

Установка и сброс с помощью программного обеспечения для включения выхода pll2_q_ck модуля PLL2.
Для экономии энергии биты DIVR2EN и DIVR2 необходимо установить в 0, когда pll2_r_ck не используется.
Запись в этот бит возможна только при отключенном PLL2 (PLL2ON = 0 и PLL2RDY = 0).
0: вывод pll2_q_ck отключен
1: Выход pll2_q_ck включен (по умолчанию после сброса)

Бит 19 DIVP2EN: Включение вывода делителя DIVP PLL2

Установка и сброс с помощью программного обеспечения для включения выхода pll2_p_ck модуля PLL2.

Запись в этот бит возможна только при отключенном PLL2 (PLL2ON = 0 и PLL2RDY = 0).

Для экономии энергии биты DIVR2EN и DIVR2 должны быть установлены в 0, когда pll2_r_ck не используется. 0: выход pll2_p_ck отключен; 1: выход pll2_p_ck включен (по

умолчанию после сброса).

Бит 18 DIVR1EN: Включение выхода делителя DIVR PLL1. Устанавливается

и сбрасывается программно для включения выхода pll1_r_ck PLL1.

Для экономии энергии биты DIVR1EN и DIVR1 должны быть установлены в 0, когда pll1_r_ck не используется.

Этот бит можно записать только тогда, когда PLL1 отключен (PLL1ON = 0 и PLL1RDY = 0). 0: выход pll1_r_ck отключен; 1: выход

pll1_r_ck включен (по умолчанию после

сброса).

Бит 17 DIVQ1EN: Включение выхода делителя DIVQ PLL1. Устанавливается

и сбрасывается программно для включения выхода pll1_q_ck PLL1.

Для экономии энергии, когда выход pll1_q_ck микросхемы PLL1 не используется, выход pll1_q_ck необходимо отключить.

Этот бит можно записать только тогда, когда PLL1 отключен (PLL1ON = 0 и PLL1RDY = 0). 0: выход pll1_q_ck отключен; 1: выход

pll1_q_ck включен (по умолчанию после

сброса).

Бит 16 DIVP1EN: разрешение выхода делителя DIVP PLL1

Установка и сброс программным обеспечением для включения выхода pll1_p_ck ФАПЧ1.

Запись в этот бит возможна только при отключенном PLL1 (PLL1ON = 0 и PLL1RDY = 0).

Для экономии энергии, когда выход pll1_p_ck микросхемы PLL1 не используется, выход pll1_p_ck необходимо отключить.

0: вывод pll1_p_ck отключен 1: вывод pll1_p_ck

включен (по умолчанию после сброса)

Биты 15:12 зарезервированы, должны оставаться в состоянии сброса.

Биты 11:10 PLL3RGE[1:0]: Диапазон входной частоты PLL3. Устанавливается и

сбрасывается программно для выбора правильного диапазона опорной частоты, используемого для PLL3.

Эти биты необходимо записать до включения PLL3.

00: Диапазон частоты тактового сигнала на входе PLL3 (ref3_ck) составляет от 1 до 2 МГц (по умолчанию после сброса).

01: Диапазон частоты тактового сигнала на входе PLL3 (ref3_ck) составляет от 2 до 4 МГц. 10: Диапазон частоты

тактового сигнала на входе PLL3 (ref3_ck) составляет от 4 до 8 МГц. 11: Диапазон частоты тактового сигнала на

входе PLL3 (ref3_ck) составляет от 8 до 16 МГц.

Бит 9 PLL3VCOSEL: выбор генератора управляемого напряжением PLL3

Настройка и сброс с помощью программного обеспечения позволяют выбрать правильный диапазон частот генератора управляемого напряжением (VCO), используемый для ФАПЧ3.

Этот фрагмент кода необходимо записать до включения PLL3.

0: Широкий диапазон VCO: от 192 до 836 МГц (по умолчанию после сброса)

1: Средний диапазон VCO: от 150 до 420 МГц

Бит 8 PLL3FRACEN: разрешение дробной защелки PLL3

Настройка и сброс осуществляются программным обеспечением для фиксации содержимого FRACN3 в сигма-дельта модуляторе.

Для того чтобы зафиксировать значение FRACN3 в сигма-дельта модуляторе, необходимо сначала установить PLL3FRACEN в 0, а затем в 1:

переход от 0 к 1 передает содержимое FRACN3 в модулятор. Дополнительную информацию см. в [разделе: Фаза инициализации PLL](#).

Биты 7:6 PLL2RGE[1:0]: Диапазон входных частот PLL2

Настройка и сброс осуществляются программно для выбора правильного диапазона опорных частот, используемых для PLL2.

Эти биты необходимо записать до включения PLL2.

00: Диапазон частоты тактового сигнала на входе PLL2 (ref2_ck) составляет от 1 до 2 МГц (по умолчанию после сброса).

01: Диапазон частоты тактового сигнала на входе PLL2 (ref2_ck) составляет от 2 до 4 МГц. 10: Диапазон частоты тактового сигнала на входе PLL2 (ref2_ck) составляет от 4 до 8 МГц. 11: Диапазон частоты тактового сигнала на входе PLL2 (ref2_ck) составляет от 8 до 16 МГц.

Бит 5 PLL2VCOSEL: выбор генератора управляемого напряжением PLL2

Настройка и сброс с помощью программного обеспечения позволяют выбрать правильный диапазон частот VCO, используемый для PLL2.

Этот фрагмент кода необходимо записать до включения PLL2.

0: Широкий диапазон VCO: от 192 до 836 МГц (по умолчанию после сброса)

1: Средний диапазон VCO: от 150 до 420 МГц

Бит 4 PLL2FRACEN: разрешение дробной защелки PLL2

Настройка и сброс осуществляются программным обеспечением для фиксации содержимого FRACN2 в сигма-дельта модуляторе.

Для того чтобы зафиксировать значение FRACN2 в сигма-дельта модуляторе, необходимо сначала установить PLL2FRACEN в 0, а затем в 1: переход от 0 к 1 передает содержимое FRACN2 в модулятор. Дополнительную информацию см. в [разделе: Фаза инициализации PLL](#).

Биты 3:2 PLL1RGE[1:0]: Диапазон входной частоты PLL1

Настройка и сброс выполняются программно для выбора правильного диапазона опорных частот, используемых для PLL1.

Этот фрагмент кода необходимо записать до включения PLL1.

00: Диапазон частоты тактового сигнала на входе PLL1 (ref1_ck) составляет от 1 до 2 МГц (по умолчанию после сброса).

01: Диапазон частоты тактового сигнала на входе PLL1 (ref1_ck) составляет от 2 до 4 МГц. 10: Диапазон частоты тактового сигнала на входе PLL1 (ref1_ck) составляет от 4 до 8 МГц. 11: Диапазон частоты тактового сигнала на входе PLL1 (ref1_ck) составляет от 8 до 16 МГц.

Бит 1 PLL1VCOSEL: выбор генератора управляемого напряжением PLL1

Настройка и сброс с помощью программного обеспечения позволяют выбрать правильный диапазон частот VCO, используемый для PLL1.

Эти биты необходимо записать до включения PLL1.

0: Широкий диапазон VCO: от 192 до 836 МГц (по умолчанию после сброса)

1: Средний диапазон VCO: от 150 до 420 МГц

Бит 0 PLL1FRACEN: разрешение дробной защелки PLL1

Настройка и сброс осуществляются программным обеспечением для фиксации содержимого FRACN1 в сигма-дельта модуляторе.

Для того чтобы зафиксировать значение FRACN1 в сигма-дельта модуляторе, необходимо сначала установить PLL1FRACEN в 0, а затем в 1: переход от 0 к 1 передает содержимое FRACN1 в модулятор. Дополнительную информацию см. в [разделе: Фаза инициализации PLL](#).

8.7.12 Регистр конфигурации делителей RCC PLL1 (RCC_PLL1DIVR)

Смещение адреса: 0x030

Значение сброса: 0x0101 0280

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	DIVR1[6:0]							Рез.	DIVQ1[6:0]						
	рв	рв	рв	рв	рв	рв	рв		рв	рв	рв	рв	рв	рв	рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIVP1[6:0]								DIVN1[8:0]							
рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв

Бит 31 зарезервирован, должен оставаться в сбросовом значении.

Биты 30:24 DIVR1[6:0]: Коэффициент деления DIVR PLL1

Устанавливается и сбрасывается программно для управления частотой тактового генератора pll1_r_ck .

Запись в эти биты возможна только при отключенном PLL1 (PLL1ON = 0 и PLL1RDY = 0).

0000000: pll1_r_ck = vco1_ck

0000001: pll1_r_ck = vco1_ck / 2 (значение по умолчанию после сброса)

0000010: pll1_r_ck = vco1_ck / 3

0000011: pll1_r_ck = vco1_ck / 4

...

1111111: pll1_r_ck = vco1_ck / 128

Бит 23 зарезервирован, должен оставаться в сбросовом значении.

Биты 22:16 DIVQ1[6:0]: Коэффициент деления DIVQ PLL1.

Устанавливается и сбрасывается программно для управления частотой тактового сигнала pll1_q_ck .

Эти биты можно записывать только тогда, когда PLL1 отключен (PLL1ON = 0 и PLL1RDY = 0). 0000000: pll1_q_ck =

vco1_ck 0000001: pll1_q_ck = vco1_ck / 2

(значение по умолчанию после сброса) 0000010: pll1_q_ck = vco1_ck /

3 0000011: pll1_q_ck = vco1_ck / 4

...

1111111: pll1_q_ck = vco1_ck / 128

Биты 15:9 DIVP1[6:0]: Коэффициент деления DIVP PLL1.

Устанавливается и сбрасывается программно для управления частотой тактового сигнала pll1_p_ck .

Запись в эти биты возможна только при отключенном PLL1 (PLL1ON = 0 и PLL1RDY = 0).

Обратите внимание, что деление на нечетные множители не допускается, за исключением 1 (деление невозможно).

0000000: pll1_p_ck = vco1_ck 0000001:

pll1_p_ck = vco1_ck / 2 (значение по умолчанию после сброса)

0000010: Не разрешено

0000011: pll1_p_ck = vco1_ck / 4

...

1111111: pll1_p_ck = vco1_ck / 128

Биты 8:0 DIVN1[8:0]: Коэффициент умножения для генератора VCO PLL1.

Устанавливается и сбрасывается программно для управления коэффициентом умножения генератора VCO.

Эти биты можно записывать только при отключенной ФАПЧ (PLL1ON = 0 и PLL1RDY = 0). 0x003: DIVN1 = 4

0x004: DIVN1 = 5

0x005: DIVN1 = 6

...

0x080: DIVN1 = 129 (значение по умолчанию после сброса)

...

0x1FF: DIVN1 = 512

Другие: неправильные настройки

Внимание: Программное обеспечение должно правильно установить эти биты, чтобы гарантировать правильную выходную частоту генератора управляемого напряжением (ГУН).

в пределах допустимого диапазона частот, который составляет:

– от 192 до 836 МГц, если PLL1VCOSEL = 0

– от 150 до 420 МГц, если PLL1VCOSEL = 1

–

Выходная частота VCO = Fref1_ck x DIVN1, когда в FRACN1 загружено дробное значение 0.
с:

– DIVN1 между 4 и 512

– Входная частота Fref1_ck находится в диапазоне от 1 МГц до 16 МГц.

8.7.13 Регистр дробного делителя RCC PLL1 (RCC_PLL1FRACR)

Смещение адреса: 0x034

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FRACN1[12:0]													Рез.	Рез.	Рез.
рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв			

Биты 31:16 зарезервированы, должны оставаться в состоянии сброса.

Биты 15:3 FRACN1[12:0]: Дробная часть множителя для генератора управляемого напряжением ФАПЧ1

Настройка и сброс параметров осуществляются программным обеспечением для управления дробной частью коэффициента умножения генератора управляемого напряжением (ГУН).

Эти биты можно записывать в любое время, что позволяет динамически точно настраивать генератор управляемого напряжением PLL1.

Внимание: Программное обеспечение должно правильно установить эти биты, чтобы гарантировать правильную выходную частоту генератора управляемого напряжением (ГУН).

в пределах допустимого диапазона частот, который составляет:

- от 192 до 836 МГц, если PLL1VCOSEL = 0
- от 150 до 420 МГц, если PLL1VCOSEL = 1

Выходная частота $VCO = Fref1_{ck} \times (DIVN1 + (FRACN1 / 213))$, при этом

- Значение DIVN1 должно находиться в диапазоне от 4 до 512.
- Значение FRACN1 может находиться в диапазоне от 0 до 213-1 .

– Входная частота Fref1_ck должна находиться в диапазоне от 1 до 16 МГц.

Для изменения значения FRACN на лету, даже при включенной PLL, приложение должно продолжать работу следующим образом.
следовать:

- установите бит PLL1FRACEN в 0,
- Запишите новое дробное значение в FRACN1.
- установите бит PLL1FRACEN в 1.

Биты 2:0 зарезервированы, должны оставаться в состоянии сброса.

8.7.14 Регистр конфигурации делителей RCC PLL2 (RCC_PLL2DIVR)

Смещение адреса: 0x038

Значение сброса: 0x0101 0280

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	DIVR2[6:0]							Рез.	DIVQ2[6:0]						
	рв	рв	рв	рв	рв	рв	рв		рв	рв	рв	рв	рв	рв	рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIVP2[6:0]								DIVN2[8:0]							
рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв

Бит 31 зарезервирован, должен оставаться в сбросовом значении.

Биты 30:24 DIVR2[6:0]: Коэффициент деления DIVR PLL2

Устанавливается и сбрасывается программно для управления частотой тактового генератора pll2_r_ck .

Запись в эти биты возможна только при отключенном PLL2 (PLL2ON = 0 и PLL2RDY = 0).

0000000: pll2_r_ck = vco2_ck

0000001: pll2_r_ck = vco2_ck / 2 (значение по умолчанию после сброса)

0000010: pll2_r_ck = vco2_ck / 3

0000011: pll2_r_ck = vco2_ck / 4

...

1111111: pll2_r_ck = vco2_ck / 128

Бит 23 зарезервирован, должен оставаться в сбросовом значении.

Биты 22:16 DIVQ2[6:0]: Коэффициент деления DIVQ PLL2.

Устанавливается и сбрасывается программно для управления частотой тактового сигнала pll2_q_ck .
 Эти биты можно записывать только тогда, когда PLL2 отключен (PLL2ON = 0 и PLL2RDY = 0). 0000000: pll2_q_ck = vco2_ck / 0000001: pll2_q_ck = vco2_ck / 2 (значение по умолчанию после сброса) 0000010: pll2_q_ck = vco2_ck / 3 0000011: pll2_q_ck = vco2_ck / 4
 ...
 1111111: pll2_q_ck = vco2_ck / 128

Биты 15:9 DIVP2[6:0]: Коэффициент деления DIVP PLL2.

Устанавливается и сбрасывается программно для управления частотой тактового сигнала pll2_p_ck .
 Запись в эти биты возможна только при отключенном PLL2 (PLL2ON = 0 и PLL2RDY = 0).
 0000000: pll2_p_ck = vco2_ck / 0000001: pll2_p_ck = vco2_ck / 2 (значение по умолчанию после сброса)
 0000010: pll2_p_ck = vco2_ck / 3 0000011: pll2_p_ck = vco2_ck / 4
 ...
 1111111: pll2_p_ck = vco2_ck / 128

Биты 8:0 DIVN2[8:0]: Коэффициент умножения для генератора VCO PLL2.

Устанавливается и сбрасывается программно для управления коэффициентом умножения генератора VCO.
 Запись в эти биты возможна только при отключенной ФАПЧ (PLL2ON = 0 и PLL2RDY = 0).

Внимание: Программное обеспечение должно правильно установить эти биты, чтобы гарантировать правильную выходную частоту генератора управляемого напряжением (ГУН) в пределах допустимого диапазона частот, который составляет:

- от 192 до 836 МГц, если PLL2VCOSEL = 0
- от 150 до 420 МГц, если PLL2VCOSEL = 1

Выходная частота VCO = Fref2_ck x DIVN2, когда в FRACN2 загружено дробное значение 0.
 с

- DIVN2 между 4 и 512
- Входная частота Fref2_ck находится в диапазоне от 1 МГц до 16 МГц.

0x003: DIVN2 = 4
 0x004: DIVN2 = 5
 0x005: DIVN2 = 6
 ...
 0x080: DIVN2 = 129 (значение по умолчанию после сброса)
 ...
 0x1FF: DIVN2 = 512

Другие: неправильные настройки

8.7.15 Регистр дробного делителя RCC PLL2 (RCC_PLL2FRACR)

Смещение адреса: 0x03C

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FRACN2[12:0]													Рез.	Рез.	Рез.
рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв			

Биты 31:16 зарезервированы, должны оставаться в состоянии сброса.

Биты 15:3 FRACN2[12:0]: Дробная часть множителя для генератора управляемого напряжением ФАПЧ2

Настройка и сброс параметров осуществляются программным обеспечением для управления дробной частью коэффициента умножения генератора управляемого напряжением (ГУН).

Эти биты можно записывать в любое время, что позволяет динамически точно настраивать генератор управляемого напряжением PLL2.

Внимание: Программное обеспечение должно правильно установить эти биты, чтобы гарантировать правильную выходную частоту генератора управляемого напряжением (ГУН).

в пределах допустимого диапазона частот, который составляет:

- от 192 до 836 МГц, если PLL2VCOSEL = 0
- от 150 до 420 МГц, если PLL2VCOSEL = 1

Выходная частота $VCO = Fref2_{ck} \times (DIVN2 + (FRACN2 / 213))$, при этом

- Значение DIVN2 должно находиться в диапазоне от 4 до 512.
- Значение FRACN2 может находиться в диапазоне от 0 до 213 - 1
- Входная частота Fref2_ck должна находиться в диапазоне от 1 до 16 МГц.

Для изменения значения FRACN на лету, даже при включенной ФАПЧ, приложению необходимо выполнить следующие действия:

Действуйте следующим образом:

- установите бит PLL2FRACEN в 0,
- Запишите новое дробное значение в FRACN2.
- установите бит PLL2FRACEN в 1.

Биты 2:0 зарезервированы, должны оставаться в состоянии сброса.

8.7.16 Регистр конфигурации делителей RCC PLL3 (RCC_PLL3DIVR)

Смещение адреса: 0x040

Значение сброса: 0x0101 0280

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	DIVR3[6:0]							Рез.	DIVQ3[6:0]						
	рв	рв	рв	рв	рв	рв	рв		рв	рв	рв	рв	рв	рв	рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIVP3[6:0]								DIVN3[8:0]							
рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв

Бит 31 зарезервирован, должен оставаться в сбросовом значении.

Биты 30:24 DIVR3[6:0]: Коэффициент деления DIVR PLL3

Устанавливается и сбрасывается программно для управления частотой тактового генератора pll3_r_ck .

Запись в эти биты возможна только при отключенном PLL3 (PLL3ON = 0 и PLL3RDY = 0).

0000000: $pll3_r_ck = vco3_ck$

0000001: $pll3_r_ck = vco3_ck / 2$ (значение по умолчанию после сброса)

0000010: $pll3_r_ck = vco3_ck / 3$

0000011: $pll3_r_ck = vco3_ck / 4$

...

1111111: $pll3_r_ck = vco3_ck / 128$

Бит 23 зарезервирован, должен оставаться в сбросовом значении.

Биты 22:16 DIVQ3[6:0]: Коэффициент деления DIVQ PLL3.

Устанавливается и сбрасывается программно для управления частотой тактового сигнала pll3_q_ck .

Эти биты можно записывать только тогда, когда PLL3 отключен (PLL3ON = 0 и PLL3RDY = 0). 0000000: pll3_q_ck

= vco3_ck 0000001: pll3_q_ck = vco3_ck /

2 (значение по умолчанию после сброса) 0000010: pll3_q_ck =

vco3_ck / 3 0000011: pll3_q_ck = vco3_ck / 4

...

1111111: pll3_q_ck = vco3_ck / 128

Биты 15:9 DIVP3[6:0]: Коэффициент деления DIVP PLL3.

Устанавливается и сбрасывается программно для управления частотой тактового сигнала pll3_p_ck .

Запись в эти биты возможна только при отключенном PLL3 (PLL3ON = 0 и PLL3RDY = 0).

0000000: pll3_p_ck = vco3_ck 0000001:

pll3_p_ck = vco3_ck / 2 (значение по умолчанию после сброса)

0000010: pll3_p_ck = vco3_ck / 3 0000011:

pll3_p_ck = vco3_ck / 4

...

1111111: pll3_p_ck = vco3_ck / 128

Биты 8:0 DIVN3[8:0]: Коэффициент умножения для генератора VCO PLL3.

Устанавливается и сбрасывается программно для управления коэффициентом умножения генератора VCO.

Запись в эти биты возможна только при отключенной ФАПЧ (PLL3ON = 0 и PLL3RDY = 0).

Внимание: Программное обеспечение должно правильно установить эти биты, чтобы гарантировать, что выходная частота

VCO находится в пределах допустимого диапазона частот,

который составляет: от 192 до 836 МГц, если PLL3VCOSEL = 0.

– от 150 до 420 МГц, если PLL3VCOSEL = 1

Выходная частота VCO = Fref3_ck x DIVN3, когда в FRACN3 загружено дробное значение 0.
с

– DIVN3 между 4 и 512

– Входная частота Fref3_ck находится в диапазоне от 1 МГц до 16 МГц.

0x003: DIVN3 = 4

0x004: DIVN3 = 5

0x005: DIVN3 = 6

...

0x080: DIVN3 = 129 (значение по умолчанию после сброса)

...

0x1FF: DIVN3 = 512

Другие: неправильные настройки

8.7.17 Регистр дробного делителя RCC PLL3 (RCC_PLL3FRACR)

Смещение адреса: 0x044

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FRACN3[12:0]													Рез.	Рез.	Рез.
рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв	рв			

Биты 31:16 зарезервированы, должны оставаться в состоянии сброса.

Биты 15:3 FRACN3[12:0]: Дробная часть множителя для генератора управляемого напряжением ФАПЧ3

Настройка и сброс параметров осуществляются программным обеспечением для управления дробной частью коэффициента умножения генератора управляемого напряжением (ГУН).

Эти биты можно записывать в любое время, что позволяет динамически точно настраивать генератор управляемого напряжением PLL3.

Внимание: Программное обеспечение должно правильно установить эти биты, чтобы гарантировать правильную выходную частоту генератора управляемого напряжением (ГУН).

в пределах допустимого диапазона частот, который составляет:

- от 192 до 836 МГц, если PLL3VCOSEL = 0
- от 150 до 420 МГц, если PLL3VCOSEL = 1

Выходная частота $VCO = Fref3_ck \times (DIVN3 + (FRACN3 / 213))$, при этом

- Значение DIVN3 должно находиться в диапазоне от 4 до 512.
- Значение FRACN3 может находиться в диапазоне от 0 до 213 - 1
- Входная частота Fref3_ck должна находиться в диапазоне от 1 до 16 МГц.

Для изменения значения FRACN на лету, даже при включенной ФАПЧ, приложению необходимо выполнить следующие действия:

Действуйте следующим образом:

- установите бит PLL1FRACEN в 0,
- Запишите новое дробное значение в FRACN1.
- установите бит PLL1FRACEN в 1.

Биты 2:0 зарезервированы, должны оставаться в состоянии сброса.

8.7.18 Регистр конфигурации тактовых сигналов ядра домена RCC 1
(RCC_D1CCIPR)

Смещение адреса: 0x04C
Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	CKPERSEL[1:0]		Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	i
		рв	рв												рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	ОКТОСПИЗЕЛЬ[1:0]		Рез.	Рез.	FMCSEL[1:0]	
										рв	рв			рв	рв

Примечание: Изменение источника тактового сигнала на лету допускается и не приведет к нарушению синхронизации. Однако пользователь должен убедиться, что используются как предыдущий, так и новый источники тактовой частоты. Присутствует во время переключения и на протяжении всего переходного периода. См. [раздел: Переключатели тактовой частоты и стробирование.](#)

- Биты 31:30 зарезервированы, должны оставаться в состоянии сброса.
- Биты 29:28 CKPERSEL[1:0]: выбор источника тактового сигнала per_ck
- 00: В качестве тактового генератора per_ck выбран hsi_ker_ck (по умолчанию после сброса)
 - 01: В качестве тактового генератора per_ck выбран csi_ker_ck clock
 - 10: часы hse_ck выбраны в качестве часов per_ck
 - 11: зарезервировано, часы per_ck отключены
- Биты 27:17 зарезервированы, должны оставаться в состоянии сброса.
- Бит 16 SDMMCSEL: выбор источника тактовой частоты ядра SDMMC
- 0: В качестве тактового генератора периферийных устройств ядра выбран pll1_q_ck (по умолчанию после сброса).
 - 1: В качестве тактового генератора периферийных устройств ядра выбран тактовый генератор pll2_r_ck.
- Биты 15:6 зарезервированы, должны оставаться в состоянии сброса.

Биты 5:4 OCTOSPSEL[1:0]: выбор источника тактовой частоты ядра OCTOSPI.

00: В качестве тактового сигнала периферийного устройства ядра выбран тактовый сигнал rcc_hclk3 (по умолчанию после сброса) 01: В качестве тактового сигнала периферийного устройства ядра выбран тактовый сигнал pll1_q_ck 10: В качестве тактового сигнала периферийного устройства ядра выбран тактовый сигнал pll2_r_ck 11: В качестве тактового сигнала периферийного устройства ядра выбран тактовый сигнал per_ck

Биты 3:2 зарезервированы, должны оставаться в состоянии сброса.

Биты 1:0 FMCSEL[1:0]: Выбор источника тактовой частоты ядра FMC 00: тактовая частота rcc_hclk3

выбрана в качестве тактовой частоты периферийного устройства ядра (по умолчанию после сброса) 01: тактовая частота pll1_q_ck выбрана в качестве тактовой частоты периферийного устройства ядра 10: тактовая частота pll2_r_ck выбрана в качестве тактовой частоты периферийного устройства ядра 11: тактовая частота per_ck выбрана в качестве тактовой частоты периферийного устройства ядра

8.7.19 Регистр конфигурации тактовых сигналов ядра домена 2 RCC
(RCC_D2CCIP1R)

Смещение адреса: 0x050

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SWPMISEL	Рез.	FDCANSEL[1:0]		Рез.	Рез.	Рез.	DFSDM1SEL	Рез.	Рез.	SPDIFRXSEL[1:0]		Рез.	SPI45SEL[2:0]		
рв		рв	рв				рв			рв	рв		рв	рв	рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.			Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	SAI1SEL[2:0]		
	рв	рв	рв										рв	рв	рв

Примечание:

Изменение источника тактового сигнала на лету допускается и не приведет к нарушению синхронизации. Однако пользователь должен убедиться, что оба источника синхронизации — предыдущий и новый — работают. Присутствует во время переключения и на протяжении всего переходного периода. См. [раздел: Переключатели тактовой частоты и стробирование](#).

Бит 31 SWPMISEL: выбор источника тактовой частоты ядра SWPMI

- Настройка и сброс осуществляются программным обеспечением.
- 0: pclk выбран в качестве тактового генератора ядра SWPMI (по умолчанию после сброса)
- 1: В качестве тактового генератора ядра SWPMI выбран hsi_ker_ck clock.

Бит 30 зарезервирован, должен оставаться в состоянии сброса.

Биты 29:28 FDCANSEL[1:0]: Выбор источника тактовой частоты ядра FDCAN

- Настройка и сброс осуществляются программным обеспечением.
- 00: В качестве тактового генератора ядра FDCAN выбран hse_ck clock (по умолчанию после сброса).
- 01: В качестве тактового генератора ядра FDCAN выбран тактовый генератор pll1_q_ck.
- 10: В качестве тактового генератора ядра FDCAN выбран тактовый генератор pll2_q_ck.
- 11: зарезервировано, часы ядра отключены

Биты 27:25 зарезервированы, должны оставаться в состоянии сброса.

Бит 24 DFSDM1SEL: выбор источника тактового сигнала ядра DFSDM1 Clk

- Настройка и сброс осуществляются программным обеспечением.
- Примечание: выбор источника тактового сигнала ACLK для DFSDM1 осуществляется модулем SAI1SEL.
- 0: gsc_pclk2 выбран в качестве тактового генератора ядра DFSDM1 Clk (по умолчанию после сброса)
- 1: В качестве тактового генератора ядра DFSDM1 Clk выбран тактовый генератор sys_ck.

Биты 23:22 зарезервированы, должны оставаться в состоянии сброса.

Биты 21:20 SPDIFRXSEL[1:0]: Выбор источника тактовой частоты ядра SPDIFRX 00: тактовая частота pll1_q_ck

выбрана в качестве тактовой частоты ядра SPDIFRX (по умолчанию после сброса) 01: тактовая частота pll2_r_ck

выбрана в качестве тактовой частоты ядра SPDIFRX 10: тактовая частота pll3_r_ck

выбрана в качестве тактовой частоты ядра SPDIFRX 11: тактовая частота hsi_ker_ck

выбрана в качестве тактовой частоты ядра SPDIFRX

Бит 19 зарезервирован, должен оставаться в сбросовом значении.

Биты 18:16 SPI45SEL[2:0]: Выбор источника тактовой частоты ядра SPI4 и 5. Установка и сброс

программным обеспечением.

000: В качестве тактового генератора ядра выбран тактовый генератор APB (по умолчанию после сброса)

001: В качестве тактового генератора ядра выбран тактовый генератор

pll2_q_ck 010: В качестве тактового генератора ядра выбран тактовый генератор

pll3_q_ck 011: В качестве тактового генератора ядра выбран тактовый генератор

hsi_ker_ck 100: В качестве тактового генератора ядра выбран тактовый генератор

csi_ker_ck 101: В качестве тактового генератора ядра выбран тактовый

генератор hse_ck другие: зарезервировано, тактовый генератор ядра отключен

Бит 15 зарезервирован, должен оставаться в сбросовом значении.

Биты 14:12 SPI123SEL[2:0]: Выбор источника тактовой частоты ядра SPI/I2S1,2 и 3. Установка и сброс программным

обеспечением.

Внимание: Если выбранный тактовый сигнал является внешним и этот тактовый сигнал остановлен, переключение на другой тактовый сигнал будет невозможно. Дополнительную информацию см. в разделе «Переключение тактовых сигналов и управление» . 000: тактовый сигнал

pll1_q_ck выбран в качестве тактового сигнала ядра SPI/I2S1,2 и 3 (по умолчанию после сброса) 001: тактовый сигнал

pll2_p_ck выбран в качестве тактового сигнала ядра SPI/I2S1,2 и 3 010: тактовый сигнал pll3_p_ck

выбран в качестве тактового сигнала ядра SPI/I2S1,2 и 3 011: тактовый сигнал I2S_CKIN выбран

в качестве тактового сигнала ядра SPI/I2S1,2 и 3 100: тактовый сигнал per_ck выбран в качестве

тактового сигнала ядра SPI/I2S1,2 и 3 другие: зарезервировано, тактовый сигнал ядра

отключен Примечание: I2S_CKIN — это внешний тактовый сигнал,

получаемый с вывода.

Биты 11:3 зарезервированы, должны оставаться в состоянии сброса.

Биты 2:0 SAI1SEL[2:0]: Выбор источника тактового сигнала Aclk ядра SAI1 и DFSDM1

Настройка и сброс осуществляются программным обеспечением.

Внимание: если выбраны внешние часы, и эти часы остановлены, переключение на другие часы будет невозможно. Дополнительную информацию см. в разделе «Переключение часов и управление» .

Примечание: Выбор источника тактовой частоты DFSDM1 осуществляется с помощью DFSDM1SEL.

000: Тактовый сигнал pll1_q_ck выбран как тактовый сигнал ядра SAI1 и DFSDM1 Aclk (по умолчанию после сброса) 001: Тактовый сигнал

pll2_p_ck выбран как тактовый сигнал ядра SAI1 и DFSDM1 Aclk 010: Тактовый сигнал pll3_p_ck выбран как

тактовый сигнал ядра SAI1 и DFSDM1 Aclk 011: Тактовый сигнал I2S_CKIN выбран как тактовый сигнал

ядра SAI1 и DFSDM1 Aclk 100: Тактовый сигнал per_ck выбран как тактовый сигнал ядра SAI1 и DFSDM1

Aclk другие: зарезервировано, тактовый сигнал ядра отключен Примечание: I2S_CKIN — это внешний

тактовый сигнал, получаемый с вывода.

8.7.20 Регистр конфигурации тактовых сигналов ядра домена 2 RCC
(RCC_D2CCIP2R)

Смещение адреса: 0x054

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	LPTIM1SEL[2:0] (1)			Рез.	Рез.	Рез.	Рез.	CECSEL[1:0] (1)	USBSEL[1:0] (1)	Рез.			Рез.	Рез.	Рез.
	рв	рв	рв					рв	рв	рв	рв				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	I2C1235SEL[1:0] (1)		Рез.	Рез.	RNGSEL[1:0] (1)		Рез.	Рез.	USART16910SEL[2:0] (1)			USART234578SEL[2:0] (1)		
		рв	рв			рв	рв			рв	рв	рв	рв	рв	рв

1. Изменение источника тактового сигнала на лету разрешено и не приведет к нарушению синхронизации. Однако пользователь должен выполнить следующие действия:
Убедитесь, что как предыдущий, так и новый источники тактового сигнала присутствуют во время переключения и на протяжении всего переходного периода.
См. [раздел: Переключатели тактовой частоты и стробирование](#).

Бит 31 зарезервирован, должен оставаться в сбросовом значении.

Биты 30:28 LPTIM1SEL[2:0]: Выбор источника тактовой частоты ядра LPTIM1

- Настройка и сброс осуществляются программным обеспечением.
- 000: В качестве тактового генератора периферийных устройств ядра выбран тактовый генератор rcc_pclk1 (по умолчанию после сброса)
- 001: Тактовый генератор pll2_p_ck выбран в качестве тактового генератора периферийного устройства ядра.
- 010: В качестве тактового генератора периферийных устройств ядра выбран тактовый генератор pll3_r_ck.
- 011: В качестве тактового генератора периферийных устройств ядра выбран тактовый генератор lse_ck.
- 100: Тактовый генератор lsi_ck выбран в качестве тактового генератора периферийного устройства ядра.
- 101: тактовый генератор per_ck выбран в качестве тактового генератора периферийного устройства ядра.
- другие: зарезервировано, часы ядра отключены

Биты 27:24 зарезервированы, должны оставаться в состоянии сброса.

Биты 23:22 CECSEL[1:0]: Выбор источника тактовой частоты ядра HDMI-CEC

- Настройка и сброс осуществляются программным обеспечением.
- 00: В качестве тактового генератора ядра выбран lse_ck (по умолчанию после сброса).
- 01: В качестве тактового генератора ядра выбран lsi_ck clock.
- 10: csi_ker_ck, деленное на 122, выбирается в качестве тактового сигнала ядра.
- 11: зарезервировано, часы ядра отключены

Биты 21:20 USBSEL[1:0]: выбор источника тактовой частоты ядра USBOTG1

- Настройка и сброс осуществляются программным обеспечением.
- 00: Отключить часы ядра (по умолчанию после сброса)
- 01: В качестве тактового генератора ядра выбран тактовый генератор pll1_q_ck.
- 10: В качестве тактового генератора ядра выбран pll3_q_ck clock
- 11: В качестве тактового генератора ядра выбран hsi48_ck clock.

Биты 19:14 зарезервированы, должны оставаться в состоянии сброса.

Биты 13:12 I2C1235SEL[1:0]: выбор источника тактовой частоты ядра I2C1/2/3/5

- Настройка и сброс осуществляются программным обеспечением.
- 00: В качестве тактового генератора ядра выбран rcc_pclk1 (по умолчанию после сброса)
- 01: В качестве тактового генератора ядра выбран модуль pll3_r_ck.
- 10: В качестве тактового генератора ядра выбран hsi_ker_ck clock.
- 11: В качестве тактового генератора ядра выбран csi_ker_ck clock.

Биты 11:10 зарезервированы, должны оставаться в состоянии сброса.

Биты 9:8 RNGSEL[1:0]: Выбор источника тактовой частоты ядра генератора случайных чисел.

Установка и сброс программным

обеспечением. 00: тактовая частота hsi8_ck выбрана в качестве тактовой частоты ядра (по умолчанию

после сброса). 01: тактовая частота pll1_q_ck выбрана в качестве тактовой

частоты ядра. 10: тактовая частота lse_ck выбрана в качестве тактовой

частоты ядра. 11: тактовая частота lsi_ck выбрана в качестве тактовой частоты ядра.

Биты 7:6 зарезервированы, должны оставаться в состоянии сброса.

Биты 5:3 USART16910SEL[2:0]: Выбор источника тактовой частоты ядра USART1/6/9/10

Установка и сброс программным

обеспечением. 000: тактовый сигнал gcc_pclk2 выбран в качестве тактового сигнала ядра (по умолчанию

после сброса) 001: тактовый сигнал pll2_q_ck выбран в качестве тактового

сигнала ядра 010: тактовый сигнал pll3_q_ck выбран в качестве тактового

сигнала ядра 011: тактовый сигнал hsi_ker_ck выбран в качестве тактового

сигнала ядра 100: тактовый сигнал csi_ker_ck выбран в качестве тактового

сигнала ядра 101: тактовый сигнал lse_ck выбран в качестве тактового

сигнала ядра остальные: зарезервировано, тактовый сигнал ядра отключен

Биты 2:0 USART234578SEL[2:0]: Выбор источника тактовой частоты ядра для USART2/3, UART4/5/7/8 (APB1). Установка и сброс программным

обеспечением. 000: тактовая частота

gcc_pclk1 выбрана в качестве тактовой частоты ядра (по умолчанию после сброса). 001: тактовая частота

pll2_q_ck выбрана в качестве тактовой частоты ядра. 010: тактовая частота

pll3_q_ck выбрана в качестве тактовой частоты ядра. 011: тактовая частота

hsi_ker_ck выбрана в качестве тактовой частоты ядра. 100: тактовая частота

csi_ker_ck выбрана в качестве тактовой частоты ядра. 101: тактовая частота

lse_ck выбрана в качестве тактовой частоты ядра. Другие:

зарезервировано, тактовая частота ядра отключена.

8.7.21 Регистр конфигурации тактовых сигналов ядра домена 3 RCC (RCC_D3CCIPR)

Смещение адреса: 0x058

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	SPI6SEL[2:0] (1)			Рез.	SAI4BSEL[2:0] (1)			SAI4ASEL[2:0] (1)			Рез.	Рез.	Рез.	ADCSSEL[1:0] (1)	
	рв	рв	рв		рв	рв	рв	рв	рв	рв				рв	рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LPTIM345SEL[2:0] (1)			LPTIM2SEL[2:0] (1)			I2C4SEL[1:0] (1)		Рез.	Рез.	Рез.	Рез.	Рез.	LPUART1SEL[2:0] (1)		
рв	рв	рв	рв	рв	рв	рв	рв						рв	рв	рв

1. Изменение источника тактового сигнала на лету разрешено и не приведет к нарушению синхронизации. Однако пользователь должен выполнить следующие действия:
Убедитесь, что как предыдущий, так и новый источники тактового сигнала присутствуют во время переключения и на протяжении всего переходного периода.
См. [раздел: Переключатели тактовой частоты и стробирование](#).

Бит 31 зарезервирован, должен оставаться в сбросовом значении.

Биты 30:28 SPI6SEL[2:0]: Выбор источника тактовой частоты ядра SPI6

Настройка и сброс осуществляются программным обеспечением.

000: В качестве тактового генератора периферийных устройств ядра выбран gcc_pclk4 (по умолчанию после сброса)

001: В качестве тактового генератора периферийных устройств ядра выбран тактовый генератор pll2_q_ck.

010: В качестве тактового генератора периферийных устройств ядра выбран тактовый генератор pll3_q_ck.

011: hsi_ker_ck clock выбран в качестве тактового генератора периферийного устройства ядра.

100: csi_ker_ck clock выбран в качестве тактового генератора периферийного устройства ядра.

101: часы hse_ck выбраны в качестве часов периферийного устройства ядра.

110: i2s_ckin clock выбран в качестве тактового генератора периферийного устройства ядра.

другие: зарезервировано, часы ядра отключены

Бит 27 зарезервирован, должен оставаться в сбросовом значении.

Биты 26:24 SAI4BSEL[2:0]: Подблок В выбора источника тактовой частоты ядра SAI4

Настройка и сброс осуществляются программным обеспечением.

Внимание: если выбраны внешние часы, и эти часы остановлены, то выполнить операцию будет невозможно.

Переключитесь на другие часы. Дополнительные сведения см. в [разделе: Переключение часов и управление временем](#).

информация.

000: Тактовый генератор pll1_q_ck выбран в качестве тактового генератора периферийных устройств ядра (по умолчанию после сброса)

001: Тактовый генератор pll2_p_ck выбран в качестве тактового генератора периферийного устройства ядра.

010: В качестве тактового генератора периферийных устройств ядра выбран тактовый генератор pll3_p_ck.

011: Тактовый сигнал I2S_CKIN выбран в качестве тактового сигнала периферийного устройства ядра.

100: тактовый генератор per_ck выбран в качестве тактового генератора периферийного устройства ядра.

101: тактовый генератор spdifrx_symb_ck выбран в качестве тактового генератора периферийного устройства ядра.

другие: зарезервировано, часы ядра отключены

Примечание: I2S_CKIN — это внешний тактовый сигнал, получаемый с контакта.

Биты 23:21 SAI4ASEL[2:0]: Подблок А выбора источника тактовой частоты ядра SAI4. Установка и сброс программным обеспечением.

Внимание: если выбраны внешние часы, и эти часы остановлены, то выполнить операцию будет невозможно.

Переключитесь на другие часы. Дополнительную информацию см. в разделе «Переключение часов и управление временем».

000: тактовый сигнал pll1_q_ck выбран в качестве тактового сигнала периферийного устройства ядра (по умолчанию после сброса) 001: тактовый сигнал pll2_p_ck выбран в качестве тактового сигнала периферийного устройства ядра 010: тактовый сигнал pll3_p_ck выбран в качестве тактового сигнала периферийного устройства ядра 011: тактовый сигнал I2S_CKIN выбран в качестве тактового сигнала периферийного устройства ядра 100: тактовый сигнал per_ck выбран в качестве тактового сигнала периферийного устройства ядра 101: тактовый сигнал spdifrx_symb_ck выбран в качестве тактового сигнала периферийного устройства ядра другие: зарезервировано, тактовый сигнал ядра отключен Примечание: I2S_CKIN — это внешний тактовый сигнал, получаемый с вывода.

Биты 20:18 зарезервированы, должны оставаться в состоянии сброса.

Биты 17:16 ADCSEL[1:0]: Выбор источника тактовой частоты ядра АЦП SAR. Установка и сброс программным

обеспечением. 00: тактовая частота pll2_p_ck выбрана в качестве тактовой частоты периферийного устройства ядра (по умолчанию после сброса). 01: тактовая частота pll3_r_ck выбрана в качестве тактовой частоты периферийного устройства ядра. 10: тактовая частота per_ck выбрана в качестве тактовой частоты периферийного устройства ядра. Другие значения: зарезервированы, тактовая частота ядра отключена.

Биты 15:13 LPTIM345SEL[2:0]: выбор источника тактовой частоты ядра LPTIM3,4,5

Устанавливается и сбрасывается программно. 000: тактовый сигнал gcc_pclk4 выбран в качестве тактового сигнала периферийного устройства ядра (по умолчанию после сброса) 001: тактовый сигнал pll2_p_ck выбран в качестве тактового сигнала периферийного устройства ядра 010: тактовый сигнал pll3_r_ck выбран в качестве тактового сигнала периферийного устройства ядра 011: тактовый сигнал lse_ck выбран в качестве тактового сигнала периферийного устройства ядра 100: тактовый сигнал lsi_ck выбран в качестве тактового сигнала периферийного устройства ядра 101: тактовый сигнал per_ck выбран в качестве тактового сигнала периферийного устройства ядра другие: зарезервировано, тактовый сигнал ядра отключен

Биты 12:10 LPTIM2SEL[2:0]: Выбор источника тактовой частоты ядра LPTIM2. Установка и сброс программным

обеспечением. 000: тактовая частота gcc_pclk4 выбрана в качестве тактовой частоты периферийного устройства ядра (по умолчанию после сброса) 001: тактовая частота pll2_p_ck выбрана в качестве тактовой частоты периферийного устройства ядра 010: тактовая частота pll3_r_ck выбрана в качестве тактовой частоты периферийного устройства ядра 011: тактовая частота lse_ck выбрана в качестве тактовой частоты периферийного устройства ядра 100: тактовая частота lsi_ck выбрана в качестве тактовой частоты периферийного устройства ядра 101: тактовая частота per_ck выбрана в качестве тактовой частоты периферийного устройства ядра. Другие значения: зарезервированы, тактовая частота ядра отключена.

Биты 9:8 I2C4SEL[1:0]: выбор источника тактовой частоты ядра I2C4

Устанавливается и сбрасывается программно.

00: тактовый сигнал rcc_pclk4 выбран в качестве тактового сигнала периферийного устройства ядра (по умолчанию после сброса) 01:

тактовый сигнал pll3_r_ck выбран в качестве тактового сигнала периферийного устройства ядра

10: тактовый сигнал hsi_ker_ck выбран в качестве тактового сигнала периферийного устройства ядра

11: тактовый сигнал csi_ker_ck выбран в качестве тактового сигнала периферийного устройства ядра

Биты 7:3 зарезервированы, должны оставаться в состоянии сброса.

Биты 2:0 LPUART1SEL[2:0]: Выбор источника тактового сигнала ядра LPUART1. Устанавливается и сбрасывается

программно. 000: тактовый сигнал

rcc_pclk_d3 выбран в качестве тактового сигнала периферийного устройства ядра (по умолчанию после сброса). 001: тактовый

сигнал pll2_q_ck выбран в качестве тактового сигнала периферийного устройства ядра. 010:

тактовый сигнал pll3_q_ck выбран в качестве тактового сигнала периферийного устройства

ядра. 011: тактовый сигнал hsi_ker_ck выбран в качестве тактового сигнала периферийного

устройства ядра. 100: тактовый сигнал csi_ker_ck выбран в качестве тактового сигнала

периферийного устройства ядра. 101: тактовый сигнал lse_ck выбран в качестве

тактового сигнала периферийного устройства ядра. Другие: зарезервировано, тактовый сигнал ядра отключен.

8.7.22 Регистр разрешения прерывания источника тактового сигнала RCC (RCC_CIER)

Смещение адреса: 0x060

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.										LSIRDYIE
						рв	рв	рв	рв	рв	рв	рв	рв	рв	рв

Биты 31:10 зарезервированы, должны оставаться в состоянии сброса.

- Бит 9 LSECSSIE: Разрешение прерывания системы безопасности часов LSE

Настройка и сброс программным обеспечением для включения/отключения прерываний, вызванных системой безопасности часов. **внешний генератор на 32 кГц.**

0: Прерывание LSE CSS отключено (по умолчанию после сброса)

1: Прерывание LSE CSS включено
- Бит 8 PLL3RDYIE: PLL3 готов. Разрешение прерывания.

Настройка и сброс программным обеспечением для включения/отключения прерываний, вызванных блокировкой PLL3.

0: Прерывание блокировки PLL3 отключено (по умолчанию после сброса)

1: Прерывание блокировки PLL3 включено
- Бит 7 PLL2RDYIE: PLL2 готов. Разрешение прерывания.

Устанавливается и сбрасывается программно для включения/отключения прерываний, вызванных блокировкой PLL2.

0: Прерывание блокировки PLL2 отключено (по умолчанию после сброса)

1: Прерывание блокировки PLL2 включено
- Бит 6 PLL1RDYIE: PLL1 готов. Разрешение прерывания.

Устанавливается и сбрасывается программно для включения/отключения прерывания, вызванного блокировкой PLL1.

0: Прерывание блокировки PLL1 отключено (по умолчанию после сброса)

1: Прерывание блокировки PLL1 включено
- Бит 5 HSI48RDYIE: Разрешение прерывания готовности HSI48

Настройка и сброс программным обеспечением для включения/выключения прерываний, вызванных стабилизацией генератора HSI48.

0: Прерывание готовности HSI48 отключено (по умолчанию после сброса)

1: Прерывание готовности HSI48 включено
- Бит 4 CSIRDYIE: CSI готов. Разрешение прерывания.

Устанавливается и сбрасывается программно для включения/отключения прерываний, вызванных стабилизацией генератора CSI.

0: Прерывание готовности CSI отключено (по умолчанию после сброса)

1: Прерывание готовности CSI включено
- Бит 3 HSERDYIE: HSE готов. Разрешение прерывания.

Настройка и сброс программным обеспечением для включения/отключения прерываний, вызванных стабилизацией генератора HSE.

0: Прерывание готовности HSE отключено (по умолчанию после сброса)

1: Прерывание готовности HSE включено

Бит 2 HSIRDYIE: HSI готов. Разрешение прерывания.

Устанавливается и сбрасывается программно для включения/отключения прерываний, вызванных стабилизацией генератора HSI.

0: Прерывание готовности HSI отключено (по умолчанию после сброса)

1: Прерывание готовности HSI включено

Бит 1 LSERDYIE: LSE готов. Разрешение прерывания.

Устанавливается и сбрасывается программно для включения/отключения прерываний, вызванных стабилизацией генератора LSE.

0: Прерывание готовности LSE отключено (по умолчанию после сброса)

1: Прерывание готовности LSE включено

Бит 0 LSIRDYIE: LSI готов. Разрешение прерывания.

Устанавливается и сбрасывается программно для включения/отключения прерываний, вызванных стабилизацией генератора LSI.

0: Прерывание готовности LSI отключено (по умолчанию после сброса)

1: Прерывание готовности LSI включено

8.7.23 Регистр флага прерывания источника тактового сигнала RCC (RCC_CIFR)

Смещение адреса: 0x64

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.											LSIRDYF
					Р	Р	Р	Р	Р	Р	Р	Р	Р	Р	Р

Биты 31:11 зарезервированы, должны оставаться в состоянии сброса.

- Бит 10 HSECSSF: Флаг прерывания системы безопасности часов HSE
- Сброс осуществляется программным обеспечением путем записи бита HSECSSC.
- Устанавливается аппаратно в случае сбоя часов HSE.
- 0: Отсутствие прерывания защиты часов, вызванного сбоем часов HSE (по умолчанию после сброса)
- 1: Сбой в работе системы безопасности часов, вызванный отказом часов HSE.
- Бит 9 LSECSSF: Флаг прерывания системы безопасности часов LSE
- Сброс осуществляется программным способом путем записи бита LSECSSC.
- Устанавливается аппаратно при обнаружении сбоя внешнего генератора 32 кГц и при наличии параметра LSECSSIE.
- 0: На внешнем генераторе 32 кГц не обнаружено сбоев (значение по умолчанию после сброса)
- 1: Обнаружена неисправность внешнего генератора 32 кГц.
- Бит 8 PLL3RDYF: Флаг прерывания готовности PLL3
- Сброс осуществляется программно путем записи бита PLL3RDYC.
- Устанавливается аппаратно при блокировке PLL3 и включении параметра PLL3RDYIE.
- 0: Отсутствует прерывание готовности тактового сигнала, вызванное блокировкой PLL3 (по умолчанию после сброса)
- 1: Прерывание готовности тактового сигнала, вызванное блокировкой PLL3.
- Бит 7 PLL2RDYF: Флаг прерывания готовности PLL2
- Сброс осуществляется программно путем записи бита PLL2RDYC.
- Устанавливается аппаратно при блокировке PLL2 и включении параметра PLL2RDYIE.
- 0: Отсутствует прерывание готовности тактового сигнала, вызванное блокировкой PLL2 (по умолчанию после сброса)
- 1: Прерывание готовности тактового сигнала, вызванное блокировкой PLL2.
- Бит 6 PLL1RDYF: Флаг прерывания готовности PLL1
- Сброс осуществляется программно путем записи бита PLL1RDYC.
- Устанавливается аппаратно при блокировке PLL1 и наличии параметра PLL1RDYIE.
- 0: Отсутствует прерывание готовности тактового сигнала, вызванное блокировкой PLL1 (по умолчанию после сброса)
- 1: Прерывание готовности тактового сигнала, вызванное блокировкой PLL1.
- Бит 5 HSI48RDYF: Флаг прерывания готовности HSI48
- Сброс осуществляется программным способом путем записи бита HSI48RDYC.
- Устанавливается аппаратно, когда тактовая частота HSI48 стабилизируется и будет задан параметр HSI48RDYIE.
- 0: Отсутствие прерывания готовности тактового сигнала, вызванного генератором HSI48 (по умолчанию после сброса)
- 1: Прерывание готовности тактового сигнала, вызванное генератором HSI48.

Бит 4 CSIRDYF: Флаг прерывания готовности CSI сбрасывается

программно путем записи бита CSIRDYC.

Устанавливается аппаратно, когда тактовая частота CSI стабилизируется и параметр CSIRDYIE будет задан.

0: Отсутствие прерывания готовности тактового сигнала, вызванного CSI (по умолчанию после сброса)

1: Прерывание готовности тактового сигнала, вызванное CSI.

Бит 3 HSERDYF: Флаг прерывания готовности HSE

Сброс осуществляется программным способом путем записи бита HSERDYC.

Устанавливается аппаратно, когда часы HSE стабилизируются и будет задан параметр HSERDYIE.

0: Отсутствует прерывание готовности тактового сигнала, вызванное HSE (по умолчанию после сброса)

1: Прерывание готовности тактового сигнала, вызванное системой охраны труда и техники безопасности.

Бит 2 HSIRDYF: Флаг прерывания готовности HSI сбрасывается

программно путем записи бита HSIRDYC.

Устанавливается аппаратно, когда тактовая частота HSI стабилизируется и параметр HSIRDYIE будет задан.

0: Отсутствие прерывания готовности тактового сигнала, вызванного HSI (по умолчанию после сброса)

1: Прерывание готовности тактового сигнала, вызванное HSI.

Бит 1 LSERDYF: Флаг прерывания готовности LSE

Сброс осуществляется программным способом путем записи бита LSERDYC.

Устанавливается аппаратно, когда тактовая частота LSE стабилизируется и устанавливается значение LSERDYIE.

0: Отсутствие прерывания готовности тактового сигнала, вызванного LSE (по умолчанию после сброса)

1: Прерывание готовности тактового сигнала, вызванное LSE.

Бит 0 LSIRDYF: Флаг прерывания готовности LSI сбрасывается

программно путем записи бита LSIRDYC.

Устанавливается аппаратно, когда тактовая частота LSI стабилизируется и параметр LSIRDYIE будет задан.

0: Отсутствие прерывания готовности тактового сигнала, вызванного микросхемой LSI (по умолчанию после сброса)

1: Прерывание готовности тактового сигнала, вызванное микросхемой LSI.

8.7.24 Регистр сброса прерывания источника тактирования RCC (RCC_CICR)

Смещение адреса: 0x68

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.							CSIRDYC		HSIRDYC		LSIRDYC
					rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1	rc_w1		

Биты 31:11 зарезервированы, должны оставаться в состоянии сброса.

Бит 10 HSECSSF: Система безопасности часов HSE. Сброс прерывания.

- Программа устанавливает параметр для очистки HSECSSF.
- После завершения очистки происходит сброс аппаратным обеспечением.
- 0: HSECSSF не оказывает никакого эффекта (значение по умолчанию после сброса)
- 1: HSECSSF одобрено

Бит 9 LSECSSF: Система безопасности часов LSE. Сброс прерывания.

- Программа устанавливает параметр для очистки LSECSSF.
- После завершения очистки происходит сброс аппаратным обеспечением.
- 0: LSECSSF не оказывает никакого эффекта (значение по умолчанию после сброса)
- 1: LSECSSF одобрен

Бит 8 PLL3RDYC: PLL3 готов. Сброс прерывания.

- Устанавливается программно для очистки PLL3RDYF.
- После завершения очистки происходит сброс аппаратным обеспечением.
- 0: PLL3RDYF не оказывает никакого эффекта (значение по умолчанию после сброса)
- 1: PLL3RDYF пройден

Бит 7 PLL2RDYC: PLL2 готов. Сброс прерывания.

- Устанавливается программно для сброса PLL2RDYF.
- После завершения очистки происходит сброс аппаратным обеспечением.
- 0: PLL2RDYF не оказывает никакого эффекта (значение по умолчанию после сброса)
- 1: PLL2RDYF пройден

Бит 6 PLL1RDYC: PLL1 готов. Сброс прерывания.

- Устанавливается программным обеспечением для очистки PLL1RDYF.
- После завершения очистки происходит сброс аппаратным обеспечением.
- 0: PLL1RDYF не оказывает никакого эффекта (значение по умолчанию после сброса)
- 1: PLL1RDYF пройден

Бит 5 HSI48RDYC: HSI48 готов. Сброс прерывания.

- Программа устанавливает параметр для очистки HSI48RDYF.
- После завершения очистки происходит сброс аппаратным обеспечением.
- 0: HSI48RDYF не оказывает никакого эффекта (значения по умолчанию после сброса)
- 1: HSI48RDYF пройден

Бит 4 CSIRDYC: Сброс прерывания готовности CSI.

Устанавливается программно для сброса CSIRDYF.

После завершения очистки происходит сброс аппаратным обеспечением.

0: CSIRDYF не оказывает никакого эффекта (значение по умолчанию после сброса)

1: CSIRDYF пройден

Бит 3 HSERDYC: готовность HSE. Сброс прерывания.

Устанавливается программно для сброса HSERDYF.

После завершения очистки происходит сброс аппаратным обеспечением.

0: HSERDYF не оказывает никакого эффекта (значение по умолчанию после сброса)

1: HSERDYF очищен

Бит 2 HSIRDYC: Сброс прерывания готовности HSI.

Устанавливается программно для сброса HSIRDYF.

После завершения очистки происходит сброс аппаратным обеспечением.

0: HSIRDYF не оказывает никакого эффекта (значение по умолчанию после сброса)

1: HSIRDYF пройден

Бит 1 LSERDYC: LSE готов. Сброс прерывания.

Устанавливается программно для сброса LSERDYF.

После завершения очистки происходит сброс аппаратным обеспечением.

0: LSERDYF не оказывает никакого эффекта (значение по умолчанию после сброса)

1: LSERDYF очищен

Бит 0 LSIRDYC: Сброс прерывания готовности LSI.

Устанавливается программно для сброса LSIRDYF.

После завершения очистки происходит сброс аппаратным обеспечением.

0: LSIRDYF не оказывает никакого эффекта (значение по умолчанию после сброса)

1: LSIRDYF пройден

8.7.25 Регистр управления резервным доменом RCC (RCC_BDCR)

Смещение адреса: 0x070

Значение сброса резервного домена: 0x0000 0000

Доступ: 0 состояние ожидания 7, доступ по слову, полуслову и байту. Состояния ожидания вставляются в случае последовательных обращений к этому реестру.

После перезагрузки системы регистр RCC_BDCR защищен от записи. Для изменения этого регистра необходимо выполнить следующие действия:
Бит DBP в регистре управления питанием 1 (PWR_CR1) должен быть установлен в 1. Биты RCC_BDCR являются
Сброс происходит только после сброса резервного домена (см. [Раздел 8.4.6: Сброс резервного домена](#)). Любые другие действия недопустимы .
Внутренний или внешний сброс никак не повлияет на эти биты.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	рез.
															рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RTCEN	Рез.	Рез.	Рез.	Рез.	Рез.	RTCSEL[1:0]		Рез.			LSEDRV[1:0]		LSEBYP	LSETRDI	LSEON
рв						рво	рво		р	гS	рв	рв	рв	р	рв

Биты 31:17 зарезервированы, должны оставаться в состоянии сброса.

Бит 16 BDRST: Сброс программного обеспечения резервного копирования домена

Настройка и сброс осуществляются программным обеспечением.

0: Сброс не активирован (по умолчанию после сброса резервного домена)
1: Сбрасывает весь домен VSW.

Бит 15 RTCEN: Включение тактирования RTC

Настройка и сброс осуществляются программным обеспечением.

0: Часы rtc_ck отключены (по умолчанию после сброса резервного домена)
1: Часы rtc_ck включены

Биты 14:10 зарезервированы, должны оставаться в состоянии сброса.

Биты 9:8 RTCSEL[1:0]: выбор источника тактовой частоты RTC

Эти биты устанавливаются программно для выбора источника тактовой частоты для RTC. Запись в эти биты возможна только один раз. (за исключением случаев обнаружения сбоев в LSE). Эти биты должны быть записаны до того, как будет запущен LSECSOON. включено. Бит BDRST можно использовать для их сброса, после чего их можно записать еще один раз.

Если в качестве часов RTC выбран HSE, эти часы теряются, когда система находится в режиме остановки или в случае Сброс контакта (NRST).

00: Нет часов (по умолчанию после сброса резервного домена)
01: Часы LSE используются в качестве часов RTC.

10: Тактовый генератор LSI используется в качестве тактового генератора RTC.

11: В качестве частоты RTC используется значение HSE, деленное на значение RTCPRE.

Бит 7 зарезервирован, должен оставаться в сбросовом значении.

Бит 6 LSECSSD: Обнаружение сбоев в системе безопасности часов LSE

Устанавливается аппаратно для индикации обнаружения сбоя системой безопасности часов на внешнем генераторе частотой 32 кГц.

0: Сбой не обнаружен на генераторе 32 кГц (значение по умолчанию после сброса резервного домена)

1: Обнаружена неисправность генератора 32 кГц.

Бит 5 LSECSSON: Включение системы безопасности тактовых сигналов LSE.

Устанавливается программно для включения системы безопасности тактовых сигналов на генераторе 32 кГц.

LSECSSON необходимо включить после включения LSE (LSEON включен) и готовности (LSERDY установлен оборудованием), а также после выбора RTCSEL.

После включения этот бит нельзя отключить, за исключением случаев обнаружения ошибки LSE (LSECSSD = 1). В этом случае программное обеспечение должно отключить LSECSSON.

0: Система безопасности часов на генераторе 32 кГц ВЫКЛ. (по умолчанию после сброса резервного домена)

1: Система защиты часов на генераторе 32 кГц включена.

Биты 4:3 LSEDRV[1:0]: Возможности управления генератором LSE. Устанавливается

программно для выбора возможностей управления генератором LSE.

00: Самый нижний диск (по умолчанию после сброса домена резервного копирования)

01: Средне-низкий уровень привода

10: Средне-высокий привод

11: Максимальная скорость

Бит 2 LSEBYP: обход генератора LSE. Устанавливается и

сбрасывается программно для обхода генератора в режиме отладки. Этот бит не должен записываться, когда LSE включен (с помощью LSEON) или готов (LSERDY = 1).

0: Генератор LSE не отключен (по умолчанию после сброса резервного домена)

1: Генератор LSE отключен

Бит 1 LSERDY: готовность генератора LSE.

Устанавливается и сбрасывается аппаратно, чтобы указать, когда генератор LSE стабилен. Для того чтобы этот бит сработал, требуется 6 тактов тактового сигнала lse_ck после того, как LSEON будет установлен в 0.

0: Генератор LSE не готов (по умолчанию после сброса резервного домена)

1: Осциллятор LSE готов

Бит 0 LSEON: генератор LSE включен

Настройка и сброс осуществляются программным обеспечением.

0: Генератор LSE выключен (по умолчанию после сброса резервного домена)

1: Генератор LSE включен

8.7.26 Регистр управления и состояния часов RCC (RCC_CSR)

Смещение адреса: 0x074

Значение сброса: 0x0000 0000

Доступ: 0 состояние ожидания 7, доступ по слову, полуслову и байту.

Состояния ожидания добавляются в случае последовательных обращений к этому регистру.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.

Биты 31:2 зарезервированы, должны оставаться в состоянии сброса.

Бит 1 LSIRDY: Генератор LSI готов

- Устанавливается и сбрасывается аппаратно для индикации стабилизации работы внутреннего низкоскоростного RC-генератора.
- Для того чтобы этот бит сработал после установки LSION в значение 0, требуется 3 такта тактового сигнала lsi_ck .
- Этот бит может быть установлен даже при выключенном LSION, если поступает запрос на тактовый сигнал LSI от источника тактового сигнала.
- Система безопасности на LSE, либо с помощью низкоскоростного сторожевого таймера, либо с помощью RTC.
- 0: Тактовый генератор LSI не готов (значение по умолчанию после сброса)
- 1: Тактовый генератор LSI готов.

Бит 0 LSION: Разрешение генератора LSI

- Настройка и сброс осуществляются программным обеспечением.
- 0: LSI выключен (по умолчанию после сброса)
- 1: LSI включен

8.7.27 Регистр сброса RCC AHB3 (RCC_AHB3RSTR)

Смещение адреса: 0x07C
Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CPURST	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	OTFD2RST	OTFD1RST	...	Рез.	...	Рез.	Рез.	...
rs								рв	рв	рв		рв			рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	...	Рез.	ФММРСТ	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	DMA2DRST	Рез.	Рез.	Рез.	МДМАРСТ
	рв		рв								рв				рв

Бит 31 CPURST: Сброс процессора

Настройка и сброс осуществляются программным обеспечением.

0: не перезагружает процессор (значение по умолчанию после перезагрузки)
1: перезагружает процессор

Биты 30:24 зарезервированы, должны оставаться в состоянии сброса.

Бит 23 OTFD2RST: сброс OTFDEC2

Настройка и сброс осуществляются программным обеспечением.

0: не сбрасывает OTFDEC2 (значение по умолчанию после сброса)
1: сбрасывает OTFDEC2

Бит 22 OTFD1RST: сброс OTFDEC1

Настройка и сброс осуществляются программным обеспечением.

0: не сбрасывает OTFDEC1 (значение по умолчанию после сброса)
1: сбрасывает OTFDEC1

Бит 21 IOMNGRRST: сброс диспетчера ввода-вывода OCTOSPI.

Настройка и сброс осуществляются программным обеспечением.

0: не сбрасывает менеджер ввода-вывода OCTOSPI (значение по умолчанию после сброса)
1: Перезагружает менеджер ввода-вывода OCTOSPI

Бит 20 зарезервирован, должен оставаться в сбросовом значении.

Бит 19 OCTOSPI2IRST: сброс блока задержки OCTOSPI2 и OCTOSPI2.

Настройка и сброс осуществляются программным обеспечением.

0: не сбрасывает OCTOSPI2 и блок задержки OCTOSPI2 (значение по умолчанию после сброса)
1: сбрасывает OCTOSPI2 и блок задержки OCTOSPI2

Биты 18:17 зарезервированы, должны оставаться в состоянии сброса.

Бит 16 SDMMC1RST: SDMMC1 и сброс блока задержки SDMMC1

Настройка и сброс осуществляются программным обеспечением.

0: не сбрасывает SDMMC1 и блок задержки SDMMC1 (значение по умолчанию после сброса)
1: сбрасывает SDMMC1 и блок задержки SDMMC1.

Бит 15 зарезервирован, должен оставаться в сбросовом значении.

Бит 14 OCTOSPI1RST: Сброс OCTOSPI1 и блока задержки OCTOSPI1. Устанавливается и сбрасывается

программно. 0: не сбрасывает OCTOSPI1

и блок задержки OCTOSPI1 (значение по умолчанию после сброса). 1: сбрасывает OCTOSPI1 и блок задержки

OCTOSPI1.

Бит 13 зарезервирован, должен оставаться в сбросовом значении.

Бит 12 FMCRST: сброс блока FMC

Установка и сброс осуществляются

программно. 0: не сбрасывает блок FMC (по умолчанию после сброса)

1: сбрасывает блок FMC

Биты 11:5 зарезервированы, должны оставаться в состоянии сброса.

Бит 4 DMA2DRST: сброс блока DMA2D

Устанавливается и сбрасывается

программно. 0: не сбрасывает блок DMA2D (значение по умолчанию после

сброса) 1: сбрасывает блок DMA2D

Биты 3:1 зарезервированы, должны оставаться в состоянии сброса.

Бит 0 MDMARST: Сброс блока MDMA

Устанавливается и сбрасывается

программно. 0: не сбрасывает блокировку MDMA (по умолчанию после

сброса) 1: сбрасывает блокировку MDMA

8.7.28 Регистр сброса периферийного устройства RCC_AHB1 (RCC_AHB1RSTR)

Смещение адреса: 0x080

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	?	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
						рв									
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
?	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	ADC12RST	Рез.	Рез.	Рез.	DMA2RST	DMA1RST
рв										рв				рв	рв

- Биты 31:26 зарезервированы, должны оставаться в состоянии сброса.
- Бит 25 USB10TGRST: сброс блока USB10TG (OTG_HS1).
- Настройка и сброс осуществляются программным обеспечением.
- 0: не сбрасывает блок USB10TG (значение по умолчанию после сброса)
- 1: сбрасывает блок USB10TG
- Биты 24:16 зарезервированы, должны оставаться в состоянии сброса.
- Бит 15 ETH1MACRST: сброс блока ETH1MAC
- Настройка и сброс осуществляются программным обеспечением.
- 0: не сбрасывает блок ETH1MAC (значение по умолчанию после сброса)
- 1: сбрасывает блок ETH1MAC
- Биты 14:6 зарезервированы, должны оставаться в состоянии сброса.
- Бит 5 ADC12RST: сброс блоков ADC1 и 2
- Настройка и сброс осуществляются программным обеспечением.
- 0: не сбрасывает блоки ADC1 и 2 (по умолчанию после сброса)
- 1: Сбрасывает блоки АЦП1 и 2
- Биты 4:2 зарезервированы, должны оставаться в состоянии сброса.
- Бит 1 DMA2RST: сброс блока DMA2
- Настройка и сброс осуществляются программным обеспечением.
- 0: не сбрасывает блок DMA2 (по умолчанию после сброса)
- 1: сбрасывает блок DMA2
- Бит 0 DMA1RST: сброс блока DMA1
- Настройка и сброс осуществляются программным обеспечением.
- 0: не сбрасывает блок DMA1 (значение по умолчанию после сброса)
- 1: сбрасывает блок DMA1

8.7.29 Регистр сброса периферийного устройства RCC_AHB2 (RCC_AHB2RSTR)

Смещение адреса: 0x084

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
														РВ	РВ
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	РНГРСТ	ХЭШРСТ	КРИПТСТ	Рез.	Рез.	Рез.	Рез.
						РВ			РВ	РВ	РВ				РВ

Биты 31:18 зарезервированы, должны оставаться в состоянии сброса.

Бит 17 CORDICRST: сброс блока сопроцессора CORDIC

Настройка и сброс осуществляются программным обеспечением.

0: не сбрасывает блок CORDIC (значение по умолчанию после сброса)

1: сбрасывает блок CORDIC

Бит 16 FMACRST: сброс FMAC

Настройка и сброс осуществляются программным обеспечением.

0: не сбрасывает FMAC (значение по умолчанию после сброса)

1: сбрасывает FMAC

Биты 15:10 зарезервированы, должны оставаться в состоянии сброса.

Бит 9 SDMMC2RST: SDMMC2 и сброс блока задержки SDMMC2

Настройка и сброс осуществляются программным обеспечением.

0: не сбрасывает SDMMC2 и блок задержки SDMMC2 (значение по умолчанию после сброса)

1: сбрасывает SDMMC2 и блок задержки SDMMC2.

Биты 8:7 зарезервированы, должны оставаться в состоянии сброса.

Бит 6 RNGRST: Сброс блока генератора случайных чисел

Настройка и сброс осуществляются программным обеспечением.

0: не сбрасывает блок генератора случайных чисел (по умолчанию после сброса)

1: сбрасывает блок генератора случайных чисел

Бит 5 HASHRST: Сброс хеш-блока

Настройка и сброс осуществляются программным обеспечением.

0: не сбрасывает хеш-блок (по умолчанию после сброса)

1: сбрасывает хеш-блок

Бит 4 CRYPTRST: Сброс криптографического блока. Устанавливается и

сбрасывается программно. 0: не

сбрасывает криптографический блок (по умолчанию после сброса). 1: сбрасывает
криптографический блок.

Биты 3:1 зарезервированы, должны оставаться в состоянии сброса.

Бит 0 DCMI_PSSIIRST: Сброс блока интерфейса цифровой камеры (DCMI или PSSI, в зависимости от того, какое периферийное устройство используется).
активный)

Настройка и сброс осуществляются

программно. 0: не сбрасывает периферийное устройство DCMI/PSSI (значение по умолчанию после
сброса). 1: сбрасывает периферийное устройство DCMI/PSSI.

8.7.30 Регистр сброса периферийного устройства RCC АНВ4 (RCC_AHB4RSTR)

Смещение адреса: 0x088

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	1	1	Рез.	Рез.	1	Рез.	1	Рез.	Рез.	Рез.
						рв	рв			рв		рв			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	1	1	Рез.	1	1	1	1	1	1	1	1
					рв	рв		рв	рв	рв	рв	рв	рв	рв	рв

Биты 31:26 зарезервированы, должны оставаться в состоянии сброса.

Бит 25 HSEMRST: сброс блока HSEM

Настройка и сброс осуществляются программным обеспечением.

0: не сбрасывает блок HSEM (значение по умолчанию после сброса)

1: сбрасывает блок HSEM

Бит 24 ADC3RST: сброс блока ADC3

Настройка и сброс осуществляются программным обеспечением.

0: не сбрасывает блок ADC3 (по умолчанию после сброса)

1: сбрасывает блок ADC3

Биты 23:22 зарезервированы, должны оставаться в состоянии сброса.

Бит 21 BDMA RST: сброс блока BDMA

Настройка и сброс осуществляются программным обеспечением.

0: не сбрасывает блок BDMA (по умолчанию после сброса)

1: сбрасывает блок BDMA

Бит 20 зарезервирован, должен оставаться в сбросовом значении.

Бит 19 RCRCRST: сброс блока CRC

Настройка и сброс осуществляются программным обеспечением.

0: не сбрасывает блок CRC (значение по умолчанию после сброса)

1: сбрасывает блок CRC

Биты 18:11 зарезервированы, должны оставаться в состоянии сброса.

Бит 10 GPIOKRST: сброс блока GPIOK

Настройка и сброс осуществляются программным обеспечением.

0: не сбрасывает блок GPIOK (значение по умолчанию после сброса)

1: сбрасывает блок GPIOK

Бит 9 GPIOJ RST: сброс блока GPIOJ

Настройка и сброс осуществляются программным обеспечением.

0: не сбрасывает блок GPIOJ (по умолчанию после сброса)

1: сбрасывает блок GPIOJ

Бит 8 зарезервирован, должен оставаться в сбросовом значении.

Бит 7 GPIOHRST: сброс блока GPIOH

Установка и сброс осуществляются
программно. 0: не сбрасывает блок GPIOH (по умолчанию после сброса) 1: сбрасывает блок GPIOH

Бит 6 GPIOGRST: сброс блока GPIOG

Установка и сброс осуществляются
программно. 0: не сбрасывает блок GPIOG (по умолчанию после сброса) 1: сбрасывает блок GPIOG

Бит 5 GPIOFRST: сброс блока GPIOF

Установка и сброс осуществляются
программно. 0: блок GPIOF не сбрасывается (по умолчанию после сброса). 1: блок GPIOF сбрасывается.

Бит 4 GPIOERST: сброс блока GPIOE

Установка и сброс осуществляются
программно. 0: не сбрасывает блок GPIOE (значение по умолчанию после сброса) 1: сбрасывает блок GPIOE

Бит 3 GPIODRST: сброс блока GPIOD

Установка и сброс осуществляются
программно. 0: не сбрасывает блок GPIOD (значение по умолчанию после сброса) 1: сбрасывает блок GPIOD

Бит 2 GPIOCRST: сброс блока GPIOC

Установка и сброс осуществляются
программно. 0: не сбрасывает блок GPIOC (значение по умолчанию после сброса) 1: сбрасывает блок GPIOC

Бит 1 GPIOBRST: сброс блока GPIOB

Установка и сброс осуществляются
программно. 0: блок GPIOB не сбрасывается (значение по умолчанию после сброса). 1: блок GPIOB сбрасывается.

Бит 0 GPIOARST: сброс блока GPIOA

Установка и сброс осуществляются
программно. 0: не сбрасывает блок GPIOA (по умолчанию после сброса) 1: сбрасывает блок GPIOA

8.7.31 Регистр сброса периферийного устройства RCC APB3 (RCC_APB3RSTR)

Смещение адреса: 0x08C

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
												РВ			

Биты 31:4 зарезервированы, должны оставаться в состоянии сброса.

Бит 3 LTDCRST: Сброс блока LTDC

- Настройка и сброс осуществляются программным обеспечением.
- 0: не сбрасывает блок LTDC (по умолчанию после сброса)
- 1: сбрасывает блок LTDC

Биты 2:0 зарезервированы, должны оставаться в состоянии сброса.

8.7.32 Регистр сброса периферийного устройства RCC APB1 (RCC_APB1LRSTR)

Смещение адреса: 0x090
Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
			Рез.	CECRST	Рез.	I2C5RST	Рез.	I2C3RST	I2C2RST	I2C1RST					
рв	рв	рв		рв		рв		рв	рв	рв	рв	рв	рв	рв	рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SP13RST	SP12RST	Рез.	Рез.	Рез.	Рез.					TIM7RST	TIM6RST	TIM5RST	TIM4RST	TIM3RST	TIM2RST
рв	рв					рв	рв	рв	рв	рв	рв	рв	рв	рв	рв

- Бит 31 UART8RST: сброс блока UART8

Настройка и сброс осуществляются программным обеспечением.

0: не сбрасывает блок UART8 (по умолчанию после сброса)
1: сбрасывает блок UART8
- Бит 30 UART7RST: сброс блока UART7

Настройка и сброс осуществляются программным обеспечением.

0: не сбрасывает блок UART7 (по умолчанию после сброса)
1: Сбрасывает блок UART7
- Бит 29 DAC12RST: сброс блоков DAC1 и 2

Настройка и сброс осуществляются программным обеспечением.

0: не сбрасывает блоки DAC1 и 2 (значение по умолчанию после сброса)
1: Сбрасывает блоки DAC1 и 2
- Бит 28 зарезервирован, должен оставаться в сбросовом значении.
- Бит 27 CECRST: сброс блока HDMI-CEC

Настройка и сброс осуществляются программным обеспечением.

0: не сбрасывает блок HDMI-CEC (значение по умолчанию после сброса)
1: Сбрасывает блокировку HDMI-CEC
- Бит 26 зарезервирован, должен оставаться в сбросовом значении.
- Бит 25 I2C5RST: сброс блока I2C5

Настройка и сброс осуществляются программным обеспечением.

0: не сбрасывает блок I2C5 (значение по умолчанию после сброса)
1: Сбрасывает блок I2C5
- Бит 24 зарезервирован, должен оставаться в сбросовом значении.
- Бит 23 I2C3RST: сброс блока I2C3

Настройка и сброс осуществляются программным обеспечением.

0: не сбрасывает блок I2C3 (по умолчанию после сброса)
1: Сбрасывает блок I2C3

Бит 22 I2C2RST: сброс блока I2C2

Установка и сброс осуществляются
программно. 0: не сбрасывает блок I2C2 (по умолчанию после сброса)
1: сбрасывает блок I2C2

Бит 21 I2C1RST: сброс блока I2C1

Установка и сброс осуществляются
программно. 0: не сбрасывает блок I2C1 (по умолчанию после сброса)
1: сбрасывает блок I2C1

Бит 20 UART5RST: сброс блока UART5

Установка и сброс осуществляются
программно. 0: не сбрасывает блок UART5 (по умолчанию после сброса)
1: сбрасывает блок UART5

Бит 19 UART4RST: сброс блока UART4

Установка и сброс осуществляются
программно. 0: не сбрасывает блок UART4 (по умолчанию после сброса)
1: сбрасывает блок UART4

Бит 18 USART3RST: сброс блока USART3

Установка и сброс осуществляются
программно. 0: блок USART3 не сбрасывается (по умолчанию после сброса).
1: блок USART3 сбрасывается.

Бит 17 USART2RST: сброс блока USART2

Установка и сброс осуществляются
программно. 0: блок USART2 не сбрасывается (значение по умолчанию после сброса). 1: блок USART2 сбрасывается.

Бит 16 SPDIFRXRST: сброс блока SPDIFRX

Установка и сброс осуществляются
программно. 0: не сбрасывает блок SPDIFRX (по умолчанию после сброса) 1:
сбрасывает блок SPDIFRX

Бит 15 SPI3RST: сброс блока SPI3

Установка и сброс осуществляются
программно. 0: не сбрасывает блок SPI3 (по умолчанию после сброса)
1: сбрасывает блок SPI3

Бит 14 SPI2RST: сброс блока SPI2

Установка и сброс осуществляются
программно. 0: блок SPI2 не сбрасывается (значение по умолчанию после сброса). 1: блок SPI2 сбрасывается.

Биты 13:10 зарезервированы, должны оставаться в состоянии сброса.

Бит 9 LPTIM1RST: сброс блока LPTIM1

Установка и сброс осуществляются
программно. 0: не сбрасывает блок LPTIM1 (значение по умолчанию
после сброса) 1: сбрасывает блок LPTIM1

Бит 8 TIM14RST: сброс блока TIM14

Установка и сброс осуществляются
программно. 0: не сбрасывает блок TIM14 (по умолчанию после сброса)
1: сбрасывает блок TIM14

Бит 7 TIM13RST: сброс блока TIM13

Установка и сброс осуществляются
программно, 0: не сбрасывает блок TIM13 (по умолчанию после сброса)
1: сбрасывает блок TIM13

Бит 6 TIM12RST: сброс блока TIM12

Установка и сброс осуществляются
программно, 0: не сбрасывает блок TIM12 (значение по умолчанию после сброса) 1: сбрасывает блок TIM12

Бит 5 TIM7RST: сброс блока TIM7

Установка и сброс осуществляются
программно, 0: не сбрасывает блок TIM7 (значение по умолчанию после сброса) 1: сбрасывает блок TIM7

Бит 4 TIM6RST: сброс блока TIM6

Установка и сброс осуществляются
программно, 0: блок TIM6 не сбрасывается (значение по умолчанию после сброса), 1: блок TIM6 сбрасывается.

Бит 3 TIM5RST: сброс блока TIM5

Настройка и сброс осуществляются
программно, 0: не сбрасывает блок TIM5 (значение по умолчанию после сброса) 1: сбрасывает блок TIM5

Бит 2 TIM4RST: сброс блока TIM4

Установка и сброс осуществляются
программно, 0: не сбрасывает блок TIM4 (значение по умолчанию после сброса) 1: сбрасывает блок TIM4

Бит 1 TIM3RST: сброс блока TIM3

Настройка и сброс осуществляются
программно, 0: блок TIM3 не сбрасывается (значение по умолчанию после сброса), 1: блок TIM3 сбрасывается.

Бит 0 TIM2RST: сброс блока TIM2

Установка и сброс осуществляются
программно, 0: блок TIM2 не сбрасывается (значение по умолчанию после сброса) 1: блок TIM2 сбрасывается

8.7.33 Регистр сброса периферийного устройства RCC APB1 (RCC_APB1HRSTR)

Смещение адреса: 0x094

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	1	1	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
						рв	рв								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	1	Рез.	Рез.	1	1	Рез.	1	КРСРСТ	Рез.
							рв			рв	рв		рв	рв	

- Биты 31:26 зарезервированы, должны оставаться в состоянии сброса.
- Бит 25 TIM24RST: сброс блока TIM24
- Настройка и сброс осуществляются программным обеспечением.
- 0: не сбрасывает блок TIM24 (значение по умолчанию после сброса)
- 1: сбрасывает блок TIM24
- Бит 24 TIM23RST: сброс блока TIM23
- Настройка и сброс осуществляются программным обеспечением.
- 0: не сбрасывает блок TIM23 (значение по умолчанию после сброса)
- 1: сбрасывает блок TIM23
- Биты 23:9 зарезервированы, должны оставаться в состоянии сброса.
- Бит 8 FDCANRST: сброс блока FDCAN
- Настройка и сброс осуществляются программным обеспечением.
- 0: не сбрасывает блок FDCAN (значение по умолчанию после сброса)
- 1: сбрасывает блок FDCAN
- Биты 7:6 зарезервированы, должны оставаться в состоянии сброса.
- Бит 5 MDIOSRST: сброс блока MDIOS
- Настройка и сброс осуществляются программным обеспечением.
- 0: не сбрасывает блок MDIOS (значение по умолчанию после сброса)
- 1: сбрасывает блок MDIOS
- Бит 4 OPAMPRST: сброс блока операционного усилителя
- Настройка и сброс осуществляются программным обеспечением.
- 0: не сбрасывает блок операционного усилителя (по умолчанию после сброса)
- 1: сбрасывает блок операционного усилителя
- Бит 3 зарезервирован, должен оставаться в сбросовом значении.

Бит 2 SWPMIRST: сброс блока SWPMI

Устанавливается и сбрасывается
программно. 0: не сбрасывает блок SWPMI (значение по умолчанию после сброса) 1: сбрасывает блок SWPMI

Бит 1 CRSRST: Сброс системы восстановления часов.

Устанавливается и сбрасывается
программно. 0: не сбрасывает CRS (значение по умолчанию после сброса). 1: сбрасывает CRS.

Бит 0 зарезервирован, должен оставаться в сбросовом значении.

Значение сброса: 0x0000 0000

1: сбрасывает блок TIM15

Биты 15:14 зарезервированы, должны оставаться в состоянии сброса.

Бит 13 SPI4RST: сброс блока SPI4

Установка и сброс осуществляются
программно. 0: не сбрасывает блок SPI4 (по умолчанию после сброса)
1: сбрасывает блок SPI4

Бит 12 SPI1RST: сброс блока SPI1

Установка и сброс осуществляются
программно. 0: блок SPI1 не сбрасывается (значение по умолчанию после сброса). 1: блок SPI1 сбрасывается.

Биты 11:8 зарезервированы, должны оставаться в состоянии сброса.

Бит 7 USART10RST: сброс блока USART10

Установка и сброс осуществляются
программно. 0: не сбрасывает блок USART10 (по умолчанию после сброса) 1:
сбрасывает блок USART10

Бит 6 UART9RST: сброс блока UART9

Установка и сброс осуществляются
программно. 0: не сбрасывает блок UART9 (по умолчанию после сброса) 1:
сбрасывает блок UART9

Бит 5 USART6RST: сброс блока USART6

Установка и сброс осуществляются
программно. 0: блок USART6 не сбрасывается (по умолчанию после сброса).
1: блок USART6 сбрасывается.

Бит 4 USART1RST: сброс блока USART1

Установка и сброс осуществляются
программно. 0: блок USART1 не сбрасывается (значение по умолчанию после сброса). 1: блок USART1 сбрасывается.

Биты 3:2 зарезервированы, должны оставаться в состоянии сброса.

Бит 1 TIM8RST: сброс блока TIM8

Установка и сброс осуществляются
программно. 0: блок TIM8 не сбрасывается (значение по умолчанию
после сброса) 1: блок TIM8 сбрасывается

Бит 0 TIM1RST: сброс блока TIM1

Установка и сброс осуществляются
программно. 0: блок TIM1 не сбрасывается (значение по умолчанию после сброса). 1: блок TIM1 сбрасывается.

8.7.35 Регистр сброса периферийного устройства RCC APB4 (RCC_APB4RSTR)

Смещение адреса: 0x09C

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
					РВ					РВ					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ВЕРФРСТ		Рез.					Рез.	I2C4RST	Рез.	SPI6RST	Рез.		Рез.		Рез.
РВ	РВ		РВ	РВ	РВ	РВ		РВ		РВ		РВ		РВ	

- Биты 31:26 зарезервированы, должны оставаться в состоянии сброса.
- Бит 26 DTSRST: Сброс блока цифрового датчика температуры
- Настройка и сброс осуществляются программным обеспечением.
- 0: не сбрасывает блок цифрового датчика температуры (значение по умолчанию после сброса)
- 1: Сбрасывает блок цифрового датчика температуры
- Биты 25:22 зарезервированы, должны оставаться в состоянии сброса.
- Бит 21 SAI4RST: Сброс блока SAI4
- Настройка и сброс осуществляются программным обеспечением.
- 0: не сбрасывает блок SAI4 (значение по умолчанию после сброса)
- 1: сбрасывает блок SAI4

- Биты 20:16 зарезервированы, должны оставаться в состоянии сброса.
- Бит 15 VREFRST: сброс блока VREFBUF
- Настройка и сброс осуществляются программным обеспечением.
- 0: не сбрасывает блок VREF (значение по умолчанию после сброса)
- 1: сбрасывает блок VREF
- Бит 14 COMP12RST: Сброс блоков COMP12
- Настройка и сброс осуществляются программным обеспечением.
- 0: не сбрасывает блоки COMP1 и 2 (значение по умолчанию после сброса)
- 1: Сбрасывает блоки COMP1 и COMP2

- Бит 13 зарезервирован, должен оставаться в сброновом значении.
- Бит 12 LPTIM5RST: сброс блока LPTIM5
- Настройка и сброс осуществляются программным обеспечением.
- 0: не сбрасывает блок LPTIM5 (значение по умолчанию после сброса)
- 1: сбрасывает блок LPTIM5
- Бит 11 LPTIM4RST: сброс блока LPTIM4
- Настройка и сброс осуществляются программным обеспечением.
- 0: не сбрасывает блок LPTIM4 (значение по умолчанию после сброса)
- 1: сбрасывает блок LPTIM4

Бит 10 LPTIM3RST: сброс блока LPTIM3

Установка и сброс осуществляются программно. 0: не сбрасывает блок LPTIM3 (по умолчанию после сброса) 1: сбрасывает блок LPTIM3

Бит 9 LPTIM2RST: сброс блока LPTIM2

Установка и сброс осуществляются программно. 0: не сбрасывает блок LPTIM2 (по умолчанию после сброса) 1: сбрасывает блок LPTIM2

Бит 8 зарезервирован, должен оставаться в сбросовом значении.

Бит 7 I2C4RST: сброс блока I2C4

Установка и сброс осуществляются программно. 0: не сбрасывает блок I2C4 (по умолчанию после сброса) 1: сбрасывает блок I2C4

Бит 6 зарезервирован, должен оставаться в сбросовом значении.

Бит 5 SPI6RST: сброс блока SPI6.

Установка и сброс осуществляются программно. 0: блок SPI6 не сбрасывается (значение по умолчанию после сброса). 1: блок SPI6 сбрасывается.

Бит 4 зарезервирован, должен оставаться в сбросовом значении.

Бит 3 LPUART1RST: сброс блока LPUART1

Установка и сброс осуществляются программно. 0: не сбрасывает блок LPUART1 (по умолчанию после сброса) 1: сбрасывает блок LPUART1

Бит 2 зарезервирован, должен оставаться в сбросовом значении.

Бит 1 SYSCFG_RST: сброс блока SYSCFG

Устанавливается и сбрасывается программно. 0: не сбрасывает блок SYSCFG (значение по умолчанию после сброса) 1: сбрасывает блок SYSCFG

Бит 0 зарезервирован, должен оставаться в сбросовом значении.

8.7.36 Глобальный регистр управления RCC (RCC_GCR)

Смещение адреса: 0x0A0

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	1
															В

Биты 31:1 зарезервированы, должны оставаться в состоянии сброса.

Бит 0 WW1RSC: WWDG1 сброс управления осциллографом

Этот бит может быть установлен программно, но сбрасывается аппаратно во время перезагрузки системы.

Для корректной работы перед включением WWDG1 этот бит необходимо установить в значение 1.

8.7.37 Регистр автономного режима RCC D3 (RCC_D3AMR)

Автономный режим позволяет подавать тактовые сигналы на периферийные устройства, расположенные в ячейке D3, даже если процессор находится в режиме CStop. Когда периферийное устройство включено и имеет автономный режим. Если включен бит, процессор получает тактовые сигналы от периферийных устройств в соответствии с состоянием домена D3, если процессор находится в этом состоянии. Режим CStop.

Смещение адреса: 0x0A8

Значение сброса: 0x0000 0000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.			Рез.	DTSAMEN	Рез.	ADC3AMEN	Рез.	Рез.	SAI4AMEN	Рез.	CRCAMEN	Рез.	Рез.	RTCAMEN
		рв	рв		рв		рв			рв		рв			рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ВРЕ4AMEN		Рез.					Рез.	I2C4AMEN	Рез.	СПИ4AMEN	Рез.		Рез.	Рез.	БДМА4AMEN
рв	рв		рв	рв	рв	рв		рв		рв		рв			рв

Биты 31:30 зарезервированы, должны оставаться в состоянии сброса.

Бит 29 SRAM4AMEN: Включение автономного режима SRAM4

Настройка и сброс осуществляются программным обеспечением.

- 0: Тактирование SRAM4 отключается, когда процессор находится в режиме CStop (по умолчанию после сброса).
- 1: Тактовая частота периферийной шины SRAM4 включается, когда домен D3 находится в режиме DRun.

Дополнительную информацию см. в разделе 8.5.11: Управление тактированием периферийных устройств.

Бит 28 BKPRAMAMEN: Включение автономного режима резервного копирования ОЗУ

Настройка и сброс осуществляются программным обеспечением.

- 0: Резервный тактовый генератор ОЗУ отключается, когда ЦП находится в режиме CStop (по умолчанию после перезагрузки).
- 1: Включение резервного тактирования ОЗУ контролируется состоянием домена D3.

Дополнительную информацию см. в разделе 8.5.11: Управление тактированием периферийных устройств.

Бит 27 зарезервирован, должен оставаться в сбросовом значении.

Бит 26 DTSAMEN: Цифровой датчик температуры. Включение автономного режима.

Настройка и сброс осуществляются программным обеспечением.

- 0: Тактирование периферийных устройств цифрового датчика температуры отключается, когда процессор находится в режиме CStop (по умолчанию). (после перезагрузки)
- 1: Тактирование периферийных устройств цифрового датчика температуры включается, когда домен D3 находится в режиме DRun.

Дополнительную информацию см. в разделе 8.5.11: Управление тактированием периферийных устройств.

Биты 26:25 зарезервированы, должны оставаться в состоянии сброса.

Бит 24 ADC3AMEN: Включение автономного режима ADC3

Настройка и сброс осуществляются программным обеспечением.

- 0: Тактирование периферийных устройств ADC3 отключается, когда ЦП находится в режиме CStop (по умолчанию после сброса).
- 1: Тактирование периферийных устройств ADC3 включается, когда домен D3 находится в режиме DRun.

Дополнительную информацию см. в разделе 8.5.11: Управление тактированием периферийных устройств.

Биты 23:22 зарезервированы, должны оставаться в состоянии сброса.



Бит 21 SAI4AMEN: Включение автономного режима SAI4

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств SAI4 отключается, когда процессор находится в режиме CStop (по умолчанию после сброса).

1: Периферийные тактовые генераторы SAI4 включаются, когда домен D3 находится в режиме DRun.

Дополнительную информацию см. в [разделе 8.5.11: Управление тактированием периферийных устройств](#).

Бит 20 зарезервирован, должен оставаться в сбросовом значении.

Бит 19 CRCAMEN: Включение автономного режима CRC

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств CRC отключается, когда ЦП находится в режиме CStop (по умолчанию после сброса).

1: Периферийные тактовые сигналы CRC включаются, когда домен D3 находится в режиме DRun.

Дополнительную информацию см. в [разделе 8.5.11: Управление тактированием периферийных устройств](#).

Биты 18:17 зарезервированы, должны оставаться в состоянии сброса.

Бит 16 RTCAMEN: Включение автономного режима RTC

Настройка и сброс осуществляются программным обеспечением.

0: Периферийные тактовые генераторы RTC отключаются, когда процессор находится в режиме CStop (по умолчанию после сброса).

1: Периферийные часы RTC включаются, когда домен D3 находится в режиме DRun.

Дополнительную информацию см. в [разделе 8.5.11: Управление тактированием периферийных устройств](#).

Бит 15 VREFAMEN: Включение автономного режима VREF

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств VREF отключается, когда ЦП находится в режиме CStop (по умолчанию после сброса).

1: Периферийные тактовые генераторы VREF включаются, когда домен D3 находится в режиме DRun.

Дополнительную информацию см. в [разделе 8.5.11: Управление тактированием периферийных устройств](#).

Бит 14 COMP12AMEN: Включение автономного режима COMP12

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств COMP12 отключается, когда процессор находится в режиме CStop (по умолчанию после сброса).

1: Периферийные тактовые генераторы COMP12 включаются, когда домен D3 находится в режиме DRun.

Дополнительную информацию см. в [разделе 8.5.11: Управление тактированием периферийных устройств](#).

Бит 13 зарезервирован, должен оставаться в сбросовом значении.

Бит 12 LPTIM5AMEN: Включение автономного режима LPTIM5

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств LPTIM5 отключается, когда ЦП находится в режиме CStop (по умолчанию после сброса).

1: Периферийные тактовые генераторы LPTIM5 включаются, когда домен D3 находится в режиме DRun.

Дополнительную информацию см. в [разделе 8.5.11: Управление тактированием периферийных устройств](#).

Бит 11 LPTIM4AMEN: Включение автономного режима LPTIM4

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств LPTIM4 отключается, когда ЦП находится в режиме CStop (по умолчанию после сброса).

1: Периферийные тактовые генераторы LPTIM4 включаются, когда домен D3 находится в режиме DRun.

Дополнительную информацию см. в [разделе 8.5.11: Управление тактированием периферийных устройств](#).

Бит 10 LPTIM3AMEN: Включение автономного режима LPTIM3

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств LPTIM3 отключается, когда ЦП находится в режиме CStop (по умолчанию после сброса).

1: Периферийные тактовые генераторы LPTIM3 включаются, когда домен D3 находится в режиме DRun.

Дополнительную информацию см. в [разделе 8.5.11: Управление тактированием периферийных устройств](#).

Бит 9 LPTIM2AMEN: Включение автономного режима LPTIM2

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств LPTIM2 отключается, когда ЦП находится в режиме CStop (по умолчанию после сброса).

1: Периферийные тактовые генераторы LPTIM2 включаются, когда домен D3 находится в режиме DRun.

Дополнительную информацию см. в [разделе 8.5.11: Управление тактированием периферийных устройств](#).

Бит 8 зарезервирован, должен оставаться в сбросовом значении.

Бит 7 I2C4AMEN: Включение автономного режима I2C4

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств I2C4 отключается, когда ЦП находится в режиме CStop (по умолчанию после сброса).

1: Тактирование периферийных устройств I2C4 включается, когда домен D3 находится в режиме DRun.

Дополнительную информацию см. в [разделе 8.5.11: Управление тактированием периферийных устройств](#).

Бит 6 зарезервирован, должен оставаться в сбросовом значении.

Бит 5 SPI6AMEN: включение автономного режима SPI6.

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств SPI6 отключается, когда ЦП находится в режиме CStop (по умолчанию после сброса).

1: Тактирование периферийных устройств SPI6 включается, когда домен D3 находится в режиме DRun.

Дополнительную информацию см. в [разделе 8.5.11: Управление тактированием периферийных устройств](#).

Бит 4 зарезервирован, должен оставаться в сбросовом значении.

Бит 3 LPUART1AMEN: Включение автономного режима LPUART1

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств LPUART1 отключается, когда процессор находится в режиме CStop (по умолчанию после сброса).

1: Тактирование периферийных устройств LPUART1 включается, когда домен D3 находится в режиме DRun.

Дополнительную информацию см. в [разделе 8.5.11: Управление тактированием периферийных устройств](#).

Биты 2:1 зарезервированы, должны оставаться в состоянии сброса.

Бит 0 BDMAAMEN: Включение автономного режима BDMA и DMAMUX

Настройка и сброс осуществляются программным обеспечением.

0: Периферийные тактовые генераторы BDMA и DMAMUX отключаются, когда процессор находится в режиме CStop (по умолчанию после сброса).

1: Периферийные тактовые генераторы BDMA и DMAMUX включаются, когда домен D3 находится в режиме DRun.

Дополнительную информацию см. в [разделе 8.5.11: Управление тактированием периферийных устройств](#).

8.7.38 Регистр состояния сброса RCC (RCC_RSR)

Доступ к этому регистру возможен по двум различным адресам смещения.

Таблица 61. Смещение адреса RCC_RSR и значение сброса.

Имя регистратора	Смещение адреса	Сбросить значение
RCC_RSR	0x0D0	0x00FA 0000 (1)
RCC_C1_RSR	0x130	

1. Сброс осуществляется только путем включения питания.

Доступ: 0 состояние ожидания 7, доступ по слову, полуслову и байту. Состояния ожидания вставляются в случае последовательных обращений к этому реестру.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	LPWRRSTF	Рез.		Рез.	IWDG1RSTF	Рез.	SFTRSTF	PORRSTF	PINRSTF	БОРРСТФ	D2RSTF	D1RSTF	Рез.	CPURSTF	РМВФ
	р		р		р		р	р	р	р	р	р		р	рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.

- Бит 31 зарезервирован, должен оставаться в сбросовом значении.
- Бит 30 LPWRRSTF: Сброс из-за недопустимого флага D1 DStandby или CPU CStop.

Сброс осуществляется программно путем записи бита RMVF.

Устанавливается оборудованием, когда домен D1 ошибочно переходит в режим ожидания (DStandby) или когда процессор ошибочно переходит в режим ожидания (CPU). CStop.

0: Несанкционированный сброс не произошел (значение по умолчанию после перезагрузки при включении питания)

1: Произошел недопустимый сброс D1 DStandby или CPU CStop.
- Бит 29 зарезервирован, должен оставаться в сбросовом значении.
- Бит 28 WWDG1RSTF: Флаг сброса сторожевого таймера окна

Сброс осуществляется программно путем записи бита RMVF.

Устанавливается аппаратно при сбросе сторожевого таймера Windows.

0: Сброс сторожевого таймера Windows не произошел из WWDG1 (значение по умолчанию после перезагрузки при включении питания).

1: Сброс сторожевого таймера Windows произошел из WWDG1
- Бит 27 зарезервирован, должен оставаться в сбросовом значении.
- Бит 26 IWDG1RSTF: Независимый флаг сброса сторожевого таймера

Сброс осуществляется программно путем записи бита RMVF.

Устанавливается аппаратно при независимом сбросе сторожевого таймера.

0: Независимый сброс сторожевого таймера не произошел (значение по умолчанию после перезагрузки при включении питания).

1: Произошла независимая перезагрузка сторожевого таймера.
- Бит 25 зарезервирован, должен оставаться в состоянии сброса.

Бит 24 SFRSTF: Сброс системы по флагу сброса ЦП. Сброс осуществляется

программно путем записи бита RMVF.

Определяется аппаратно, когда сброс системы происходит по вине ЦП. ЦП может инициировать сброс системы, записав бит SYSRESETREQ в регистр AIRCR микроконтроллера CM7.

0: Программный сброс ЦП не произошел (значение по умолчанию после перезагрузки при включении питания)

1: Процессор инициировал сброс системы.

Бит 23 PORRSTF: Флаг сброса POR/PDR. Сброс осуществляется

программно путем записи бита RMVF.

Устанавливается аппаратно при сбросе POR/PDR.

0: Сброс POR/PDR не произошел. 1: Сброс POR/

PDR произошел (значения по умолчанию после перезагрузки при включении питания).

Бит 22 PINRSTF: Флаг сброса контакта (NRST)

Сброс осуществляется программно путем записи бита RMVF.

Устанавливается аппаратно при сбросе с помощью контакта.

0: Сброс с контакта не произошел. 1: Сброс с

контакта произошел (значение по умолчанию после перезагрузки при включении питания).

Бит 21 BORRSTF: Флаг сброса BOR. Сбрасывается

программно путем записи бита RMVF.

Устанавливается аппаратно при сбросе BOR (pwr_bor_rst).

0: Сброс BOR не произошел. 1: Сброс BOR

произошел (значение по умолчанию после перезагрузки при включении питания).

Бит 20 D2RSTF: Флаг сброса выключателя питания домена D2. Сброс

осуществляется программно путем записи бита RMVF.

Устанавливается аппаратно при выходе домена D2 из режима ожидания (DStandby) или после перезагрузки при включении питания.

Подробности см. в [таблице 52](#).

0: Сброс выключателя питания домена D2 не произошел.

1: Произошел сброс выключателя питания домена D2 (ePOD2) (значения по умолчанию после сброса при включении питания).

Бит 19 D1RSTF: Флаг сброса выключателя питания домена D1. Сброс

осуществляется программно путем записи бита RMVF.

Устанавливается аппаратно при выходе домена D1 из режима ожидания (DStandby) или после перезагрузки при включении питания.

Подробности см. в [таблице 52](#).

0: Сброс выключателя питания домена D1 не произошел.

1: Произошел сброс выключателя питания домена D1 (ePOD1) (значение по умолчанию после сброса при включении питания).

Бит 18 зарезервирован, должен оставаться в сбросовом значении.

Бит 17 CPURSTF: Флаг сброса ЦП. Сбрасывается

программно путем записи бита RMVF.

Устанавливается аппаратно каждый раз при перезагрузке процессора.

0: Сброс ЦП не произошел 1: Произошел

сброс ЦП (значение по умолчанию после включения питания)

Бит 16 RMVF: Удаление флага сброса. Установка и

сброс с помощью программного обеспечения для сброса значений флагов сброса.

0: Сброс флагов сброса не активирован (по умолчанию после перезагрузки при включении питания)

1: Сбросить значения флагов сброса.

Биты 15:0 зарезервированы, должны оставаться в состоянии сброса.

8.7.39 Регистр тактовой частоты RCC АНВЗ (RCC_AHB3ENR)

Доступ к этому регистру возможен по двум различным адресам смещения.

Таблица 62. Смещение адреса и значение сброса RCC_AHB3ENR

Имя регистратора	Смещение адреса	Сбросить значение
RCC_AHB3ENR	0x0D4	0x0000 0000
RCC_C1_AHB3ENR	0x134	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	OTFD2EN	OTFD1EN	ИОНГРЕН	Рез.	Рез.	Рез.	Рез.	Рез.
								рв	рв	рв		рв			рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	ФМЛЕН	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	DMA2DEN	Рез.	Рез.	Рез.	МДМАЭН
	рв		рв								рв				рв

Биты 31:24 зарезервированы, должны оставаться в состоянии сброса.

Бит 23 OTFD2EN: разрешение тактирования OTFDEC2

Настройка и сброс осуществляются программным обеспечением.

- 0: Тактовый генератор OTFDEC2 отключен (по умолчанию после сброса)
- 1: Тактовый сигнал OTFDEC2 включен

Бит 22 OTFD1EN: разрешение тактирования OTFDEC1

Настройка и сброс осуществляются программным обеспечением.

- 0: Тактовый сигнал OTFDEC1 отключен (по умолчанию после сброса)
- 1: Тактовый сигнал OTFDEC1 включен

Бит 21 ИОНГРЕН: Включение тактирования менеджера ввода-вывода OCTOSPI

Настройка и сброс осуществляются программным обеспечением.

- 0: Тактирование менеджера ввода-вывода OCTOSPI отключено (по умолчанию после сброса)
- 1: Включена тактовая частота менеджера ввода-вывода OCTOSPI.

Бит 20 зарезервирован, должен оставаться в сбросовом значении.

Бит 19 OCTOSPI2EN: OCTOSPI2 и разрешение задержки тактирования OCTOSPI2

Настройка и сброс осуществляются программным обеспечением.

- 0: OCTOSPI2 и тактовая частота задержки OCTOSPI2 отключены (по умолчанию после сброса)
- 1: OCTOSPI2 и тактовый генератор задержки OCTOSPI2 включены.

Биты 18:17 зарезервированы, должны оставаться в состоянии сброса.

Бит 16 SDMMC1EN: SDMMC1 и разрешение задержки тактирования SDMMC1

Настройка и сброс осуществляются программным обеспечением.

- 0: Тактирование задержки SDMMC1 и SDMMC1 отключено (по умолчанию после сброса)
- 1: Включены SDMMC1 и тактовый генератор задержки SDMMC1.

Бит 15 зарезервирован, должен оставаться в сбросовом значении.

Бит 14 OCTOSPI1EN: OCTOSPI1 и OCTOSPI1 — разрешение задержки тактирования. Установка и сброс осуществляются

программно.

0: Тактирование задержки OCTOSPI1 и OCTOSPI1 отключено (по умолчанию после сброса)

1: OCTOSPI1 и тактовый генератор задержки OCTOSPI1 включены.

Бит 13 зарезервирован, должен оставаться в сбросовом значении.

Бит 12 FMCEN: Включение и сброс тактовых сигналов периферийных устройств FMC.

Установка и сброс осуществляются программно.

0: Тактирование периферийных устройств FMC отключено (по умолчанию после сброса)

1: Включены периферийные тактовые сигналы FMC.

Периферийными тактовыми сигналами FMC являются: тактовый сигнал ядра, выбранный FMCSEL и подаваемый на вход fmc_ker_ck, и тактовый сигнал интерфейса шины gsc_hclk3 .

Биты 11:5 зарезервированы, должны оставаться в состоянии сброса.

Бит 4 DMA2DEN: Разрешение тактирования периферийных устройств DMA2D

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийного устройства DMA2D отключена (по умолчанию после сброса)

1: Включен периферийный тактовый генератор DMA2D.

Биты 3:1 зарезервированы, должны оставаться в состоянии сброса.

Бит 0 MDMAEN: Включение тактирования периферийных устройств MDMA

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийного устройства MDMA отключена (по умолчанию после сброса)

1: Включен периферийный тактовый генератор MDMA.

8.7.40 Регистр тактирования RCC AHB1 (RCC_AHB1ENR)

Доступ к этому регистру возможен по двум различным адресам смещения.

Таблица 63. Смещение адреса и значение сброса RCC_AHB1ENR.

Имя регистратора	Смещение адреса	Сбросить значение
RCC_AHB1ENR	0x0D8	0x0000 0000
RCC_C1_AHB1ENR	0x138	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	USB1OTGHSEN		Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	ETH1RXEN	ETH1TXEN
					рв	рв								рв	рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	ADC12EN	Рез.	Рез.	Рез.	DMA2EN	DMA1EN
рв										рв				рв	рв

Биты 31:27 зарезервированы, должны оставаться в состоянии сброса.

Бит 26 USB1OTGHSULPIEN: Включение тактирования USB_PHY1

Настройка и сброс осуществляются программным обеспечением.

- 0: Тактирование PHY-сигналов USB1ULPI отключено (по умолчанию после сброса)
- 1: Включены тактовые генераторы PHY USB1ULPI

Бит 25 USB1OTGHSEN: Включение тактирования периферийных устройств USB1OTG (OTG_HS1).

Настройка и сброс осуществляются программным обеспечением.

- 0: Тактирование периферийных устройств USB1OTG отключено (по умолчанию после сброса)
- 1: Включены тактовые сигналы периферийных устройств USB1OTG.
- Периферийные тактовые генераторы USB1OTG: тактовый генератор ядра, выбираемый USBSEL, и тактовый сигнал интерфейса шины gcc_hclk1 .

Биты 24:18 зарезервированы, должны оставаться в состоянии сброса.

Бит 17 ETH1RXEN: Включение синхронизации приема Ethernet

Настройка и сброс осуществляются программным обеспечением.

- 0: Часы приема Ethernet отключены (по умолчанию после сброса)
- 1: Включены часы приема Ethernet.

Бит 16 ETH1TXEN: Включение тактирования передачи по Ethernet.

Настройка и сброс осуществляются программным обеспечением.

- 0: Часы передачи Ethernet отключены (по умолчанию после сброса)
- 1: Включена тактовая частота передачи Ethernet.

Бит 15 ETH1MACEN: Включение тактирования интерфейса шины MAC Ethernet

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование интерфейса шины MAC Ethernet отключено (по умолчанию после сброса)

1: Включена тактовая частота интерфейса шины MAC Ethernet.

Биты 14:6 зарезервированы, должны оставаться в состоянии сброса.

Бит 5 ADC12EN: Включение тактирования периферийных устройств ADC1/2

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств ADC1 и ADC2 отключено (по умолчанию после сброса)

1: Включены периферийные тактовые сигналы АЦП1 и 2.

Периферийные тактовые сигналы АЦП1 и 2: тактовый сигнал ядра, выбранный ADCSEL и передаваемый на adc_ker_ck_input, и тактовый сигнал интерфейса шины gcc_hclk1 .

Биты 4:2 зарезервированы, должны оставаться в состоянии сброса.

Бит 1 DMA2EN: Разрешение тактирования DMA2

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование DMA2 отключено (по умолчанию после сброса)

1: Тактовый сигнал DMA2 включен

Бит 0 DMA1EN: Разрешение тактирования DMA1

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование DMA1 отключено (по умолчанию после сброса)

1: Тактовый сигнал DMA1 включен

8.7.41 Регистр тактирования RCC_AHB2 (RCC_AHB2ENR)

Доступ к этому регистру возможен по двум различным адресам смещения.

Таблица 64. Смещение адреса и значение сброса RCC_AHB2ENR.

Имя регистратора	Смещение адреса	Сбросить значение
RCC_AHB2ENR	0x0DC	0x0000 0000
RCC_C1_AHB2ENR	0x13C	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	SRAM2EN	SRAM1EN	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	CORDICEN	FMACEN
	рв	рв												рв	рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	SDMMCZEN	Рез.	Рез.	РНГЕН	ХАШЕН	КРИПТЕН	Рез.	Рез.	Рез.	Рез.
						рв			рв	рв	рв				рв

Бит 31 зарезервирован, должен оставаться в сбросовом значении.

Бит 30 SRAM2EN: разрешение блока SRAM2

Настройка и сброс осуществляются программным обеспечением.

Если этот бит установлен, это указывает на то, что память SRAM2 выделена процессором. Это приводит к активации домена D2. Также следует учитывать режимы работы ЦП, то есть поддержание домена D2 в режиме DRUN, когда ЦП занят. в CRUN.

- 0: Тактовый сигнал интерфейса SRAM2 отключен. (по умолчанию после сброса)
- 1: Тактовый сигнал интерфейса SRAM2 включен.

Бит 29 SRAM1EN: разрешение блока SRAM1

Настройка и сброс осуществляются программным обеспечением.

Если этот бит установлен, это указывает на то, что память SRAM1 выделена процессором. Это приводит к активации домена D2. Также следует учитывать режимы работы ЦП, то есть поддержание домена D2 в режиме DRUN, когда ЦП занят. в CRUN.

- 0: Тактовый сигнал интерфейса SRAM1 отключен. (по умолчанию после сброса)
- 1: Тактовый сигнал интерфейса SRAM1 включен.

Биты 28:18 зарезервированы, должны оставаться в состоянии сброса.

Бит 17 CORDICEN: Включение тактовой частоты периферийного устройства CORDIC

Настройка и сброс осуществляются программным обеспечением.

- 0: Часы CORDIC отключены (по умолчанию после сброса)
- 1: Часы CORDIC включены

Бит 16 FMACEN: разрешение тактирования периферийного устройства FMAC

Настройка и сброс осуществляются программным обеспечением.

- 0: Часы FMAC отключены (по умолчанию после сброса)
- 1: Часы FMAC включены

Биты 15:10 зарезервированы, должны оставаться в состоянии сброса.

Бит 9 SDMMC2EN: SDMMC2 и разрешение задержки тактирования SDMMC2

Настройка и сброс осуществляются программным обеспечением.

0: SDMMC2 и SDMMC2 Delay Clock отключены (по умолчанию после сброса)

1: Включены SDMMC2 и тактовый генератор задержки SDMMC2.

Биты 8:7 зарезервированы, должны оставаться в состоянии сброса.

Бит 6 RNGEN: Тактовые сигналы периферийных устройств генератора случайных чисел

включаются. Установка и сброс осуществляются программно.

0: Периферийные тактовые генераторы случайных чисел отключены (по умолчанию после сброса)

1: Включены периферийные тактовые сигналы генератора

случайных чисел: периферийные тактовые сигналы генератора случайных чисел: тактовый сигнал ядра, выбранный RNGSEL и подаваемый на вход rng_ker_ck , и тактовый сигнал интерфейса шины gsc_hclk2 .

Бит 5 HASHEN: Включение тактовой частоты периферийного устройства HASH.

Установка и сброс программным обеспечением.

0: Тактовая частота периферийного устройства HASH отключена (по умолчанию после сброса)

1: Включен периферийный тактовый генератор HASH.

Бит 4 CRYPTEN: Включение тактовой частоты периферийного устройства CRYPT

Настройка и сброс осуществляются программным обеспечением.

0: Тактовый сигнал периферийного устройства CRYPT отключен (по умолчанию после сброса)

1: Включен периферийный тактовый генератор CRYPT.

Биты 3:1 зарезервированы, должны оставаться в состоянии сброса.

Бит 0 DCMI_PSSIEN: Разрешение тактирования интерфейса цифровой камеры (DCMI или PSSI, в зависимости от того, какое периферийное устройство используется).

активный)

Настройка и сброс осуществляются программным обеспечением.

0: Периферийные часы DCMI/PSSI отключены (по умолчанию после сброса)

1: Включен периферийный тактовый генератор DCMI/PSSI.

8.7.42 Регистр тактирования RCC_AHB4 (RCC_AHB4ENR)

Доступ к этому регистру возможен по двум различным адресам смещения.

Таблица 65. Смещение адреса и значение сброса RCC_AHB4ENR.

Имя регистратора	Смещение адреса	Сбросить значение
RCC_AHB4ENR	0x0E0	0x0000 0000
RCC_C1_AHB4ENR	0x140	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	ГСЕМЕНЫ	ADC3EN	Рез.	Рез.	БДМАЭН	Рез.	КРЦЕН	Рез.	Рез.	Рез.
			рв			рв	рв			рв		рв			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
					рв	рв		рв	рв	рв	рв	рв	рв	рв	рв

Биты 31:29 зарезервированы, должны оставаться в состоянии сброса.

Бит 28 ВКPRAMEN: Разрешение резервного тактирования ОЗУ

Настройка и сброс осуществляются программным обеспечением.

0: Резервное копирование тактовой частоты ОЗУ отключено (по умолчанию после сброса)

1: Включено резервное копирование тактового сигнала оперативной памяти.

Биты 27:26 зарезервированы, должны оставаться в состоянии сброса.

Бит 25 HSEMEN: разрешение тактирования периферийных устройств HSEM

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийного устройства HSEM отключена (по умолчанию после сброса)

1: Включен периферийный тактовый генератор HSEM.

Бит 24 ADC3EN: Включение тактирования периферийных устройств ADC3

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств ADC3 отключено (по умолчанию после сброса)

1: Включены тактовые сигналы периферийных устройств ADC3.

Периферийные тактовые генераторы ADC3: тактовый генератор ядра, выбираемый ADCSEL и предоставляемый adc_ker_ck_input и тактовый сигнал интерфейса шины rcc_hclk4 .

Биты 23:22 зарезервированы, должны оставаться в состоянии сброса.

Бит 21 BDMAEN: Включение тактирования BDMA и DMAMUX2

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование BDMA и DMAMUX2 отключено (по умолчанию после сброса)

1: Включены тактовые сигналы BDMA и DMAMUX2.

Бит 20 зарезервирован, должен оставаться в сброшенном значении.

Бит 19 RCEN: Включение тактирования периферийных устройств CRC.

Устанавливается и сбрасывается программно.

0: Тактирование периферийных устройств CRC отключено (по умолчанию после сброса)

1: Включен периферийный тактовый генератор CRC.

Биты 18:11 зарезервированы, должны оставаться в состоянии сброса.

Бит 10 GPIOEN: Включение тактирования периферийного устройства GPIOK

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийного устройства GPIOK отключена (по умолчанию после сброса)

1: Включен периферийный тактовый генератор GPIOK.

Бит 9 GPIOJEN: Включение тактирования периферийного устройства GPIOJ

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийного устройства GPIOJ отключена (по умолчанию после сброса)

1: Включен тактовый сигнал периферийного устройства GPIOJ.

Бит 8 зарезервирован, должен оставаться в сбросовом значении.

Бит 7 GPIOHEN: Включение тактирования периферийного устройства GPIOH

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийного устройства GPIOH отключена (по умолчанию после сброса)

1: Включен периферийный тактовый генератор GPIOH.

Бит 6 GPIOGEN: Включение тактовой частоты периферийного устройства GPIOG

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийного устройства GPIOG отключена (по умолчанию после сброса)

1: Включен периферийный тактовый генератор GPIOG.

Бит 5 GPIOFEN: разрешение тактирования периферийного устройства GPIOF

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийного устройства GPIOF отключена (по умолчанию после сброса)

1: Тактовая частота периферийного устройства GPIOF включена.

Бит 4 GPIOEEN: Включение тактирования периферийного устройства GPIOE

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийного устройства GPIOE отключена (по умолчанию после сброса)

1: Включен периферийный тактовый генератор GPIOE.

Бит 3 GPIODEN: Включение тактирования периферийного устройства GPIOD

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийного устройства GPIOD отключена (по умолчанию после сброса)

1: Включен периферийный тактовый генератор GPIOD.

Бит 2 GPIOCEN: разрешение тактирования периферийного устройства GPIOC

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийного устройства GPIOC отключена (по умолчанию после сброса)

1: Включен периферийный тактовый генератор GPIOC.

Бит 1 GPIOBEN: Разрешение тактирования периферийного устройства GPIOB

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийного устройства GPIOB отключена (по умолчанию после сброса)

1: Включен периферийный тактовый генератор GPIOB.

Бит 0 GPIOAEN: Включение тактирования периферийного устройства GPIOA

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийного устройства GPIOA отключена (по умолчанию после сброса)

1: Включен тактовый сигнал периферийного устройства GPIOA.

8.7.43 Регистр тактирования RCC APB3 (RCC_APB3ENR)

Доступ к этому регистру возможен по двум различным адресам смещения.

Таблица 66. Смещение адреса и значение сброса RCC_APB3ENR.

Имя регистратора	Смещение адреса	Сбросить значение
RCC_APB3ENR	0x0E4	0x0000 0000
RCC_C1_APB3ENR	0x144	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.

- Биты 31:7 зарезервированы, должны оставаться в состоянии сброса.
- Бит 6 WWDG1EN: Включение тактирования WWDG1

Устанавливается программно и сбрасывается аппаратно при перезагрузке системы.

Обратите внимание, что для корректной работы перед включением WWDG1 необходимо установить бит WW1RSC в значение 1.

0: Отключение тактовой частоты периферийного устройства WWDG1 (по умолчанию после сброса)

1: Включен периферийный тактовый генератор WWDG1.

- Биты 5:4 зарезервированы, должны оставаться в состоянии сброса.
- Бит 3 LTDCEN: Разрешение тактирования периферийных устройств LTDC

Предоставляет тактовый сигнал пикселя (ltdc_ker_ck) блоку LTDC.

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийного устройства LTDC отключена (по умолчанию после сброса)

1: Периферийный тактовый сигнал LTDC подается на блок LTDC.

Биты 2:0 зарезервированы, должны оставаться в состоянии сброса.

8.7.44 Регистр тактирования RCC APB1 (RCC_APB1LENR)

Доступ к этому регистру возможен по двум различным адресам смещения.

Таблица 67. Смещение адреса RCC_APB1LENR и значение сброса.

Имя регистратора	Смещение адреса	Сбросить значение
RCC_APB1LENR	0x0E8	0x0000 0000
RCC_C1_APB1LENR	0x148	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
UART8EN	UART7EN	UART6EN	Рез.	ЦЕН	Рез.	I2C5EN	Рез.	I2C3EN	I2C2EN	I2C1EN	USART10EN	USART9EN	USART8EN	USART7EN	USART6EN
рв	рв	рв		рв		рв		рв	рв	рв	рв	рв	рв	рв	рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SP13ZEN	SP12ZEN	Рез.	Рез.	Рез.	Рез.	USART4EN	USART3EN	USART2EN	USART1EN	TIM7EN	TIM6EN	TIM5EN	TIM4EN	TIM3EN	TIM2EN
рв	рв					рв	рв	рв	рв	рв	рв	рв	рв	рв	рв

Бит 31 UART8EN: Включение тактирования периферийных устройств UART8

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств UART8 отключено (по умолчанию после сброса)

1: Включены тактовые сигналы периферийных устройств UART8.

Периферийные тактовые генераторы UART8: тактовый генератор ядра, выбираемый модулем USART234578SEL, и предоставляется на вход usart_ker_ck, а также тактовый сигнал интерфейса шины rcc_pclk1 .

Бит 30 UART7EN: Включение тактирования периферийных устройств UART7

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств UART7 отключено (по умолчанию после сброса)

1: Включены тактовые сигналы периферийных устройств UART7.

Периферийные тактовые генераторы UART7: тактовый генератор ядра, выбранный модулем USART234578SEL, и предоставляется на вход usart_ker_ck, а также тактовый сигнал интерфейса шины rcc_pclk1 .

Бит 29 DAC12EN: Включение тактирования периферийных устройств DAC1 и 2

Настройка и сброс осуществляются программным обеспечением.

0: Отключение тактовой частоты периферийных устройств ЦАП 1 и 2 (по умолчанию после сброса)

1: Включены тактовые сигналы периферийных устройств ЦАП 1 и 2.

Бит 28 зарезервирован, должен оставаться в сбросовом значении.

Бит 27 CECN: Включение тактовой частоты периферийного устройства HDMI-CEC

Настройка и сброс осуществляются программным обеспечением.

0: Отключение синхронизации периферийных устройств HDMI-CEC (по умолчанию после сброса)

1: Включена тактовая частота периферийного устройства HDMI-CEC.

В качестве периферийных тактовых генераторов HDMI-CEC используются: тактовый генератор ядра, выбранный CECSEL и предоставляемый...
Вход sec_ker_ck и тактовый сигнал интерфейса шины rcc_pclk1 .

Бит 26 зарезервирован, должен оставаться в состоянии сброса.



Бит 25 I2C5EN: Тактовые сигналы периферийных устройств I2C5 позволяют устанавливать и

сбрасывать параметры программным обеспечением.

0: Тактирование периферийных устройств I2C5 отключено (по умолчанию после сброса)

1: Включены периферийные тактовые сигналы I2C5.

Периферийные тактовые сигналы I2C3: тактовый сигнал ядра, выбранный I2C1235SEL и подаваемый на вход i2c_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk1 .

Биты 24 зарезервированы, должны оставаться в состоянии сброса.

Бит 23 I2C3EN: Тактовые сигналы периферийных устройств I2C3 позволяют устанавливать и

сбрасывать параметры программным обеспечением.

0: Тактирование периферийных устройств I2C3 отключено (по умолчанию после сброса)

1: Включение периферийных тактовых сигналов I2C3.

Периферийными тактовыми сигналами I2C3 являются: тактовый сигнал ядра, выбранный I2C1235SEL и подаваемый на вход i2c_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk1 .

Бит 22 I2C2EN: Включение и сброс тактовых сигналов периферийных устройств

I2C2.

0: Тактирование периферийных устройств I2C2 отключено (по умолчанию после сброса)

1: Включение периферийных тактовых сигналов I2C2.

Периферийные тактовые сигналы I2C2: тактовый сигнал ядра, выбранный I2C1235SEL и подаваемый на вход i2c_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk1 .

Бит 21 I2C1EN: Включение и сброс тактовых сигналов периферийных устройств

I2C1.

0: Тактирование периферийных устройств I2C1 отключено (по умолчанию после сброса)

1: Включение периферийных тактовых сигналов I2C1.

Периферийные тактовые сигналы I2C1: тактовый сигнал ядра, выбранный I2C1235SEL и подаваемый на вход i2c_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk1 .

Бит 20 UART5EN: Включение тактирования периферийных устройств UART5

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств UART5 отключено (по умолчанию после сброса)

1: Включены периферийные тактовые сигналы UART5.

Периферийными тактовыми сигналами UART5 являются: тактовый сигнал ядра, выбранный USART234578SEL и подаваемый на вход uart_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk1 .

Бит 19 UART4EN: Включение тактирования периферийных устройств UART4

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств UART4 отключено (по умолчанию после сброса)

1: Включены периферийные тактовые сигналы UART4.

Периферийными тактовыми сигналами UART4 являются: тактовый сигнал ядра, выбранный USART234578SEL и подаваемый на вход uart_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk1 .

Бит 18 USART3EN: Включение и сброс тактовых сигналов периферийных устройств USART3.

Установка и сброс программно.

0: Тактирование периферийных устройств USART3 отключено (по умолчанию после сброса)

1: Включены периферийные тактовые сигналы USART3.

Периферийными тактовыми сигналами USART3 являются: тактовый сигнал ядра, выбранный модулем USART234578SEL и подаваемый на вход usart_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk1 .

Бит 17 USART2EN: Включение и сброс тактовых сигналов периферийных устройств USART2.

0: Тактирование периферийных устройств USART2 отключено (по умолчанию после сброса)

1: Включены периферийные тактовые сигналы USART2.

Периферийными тактовыми сигналами USART2 являются: тактовый сигнал ядра, выбранный модулем USART234578SEL и подаваемый на вход usart_ker_ck, и тактовый сигнал интерфейса шины gcc_pclk1.

Бит 16 SPDIFRXEN: Включение и сброс тактовых сигналов периферийных устройств SPDIFRX осуществляется

программно.

0: Тактирование периферийных устройств SPDIFRX отключено (по умолчанию после сброса)

1: Включены периферийные тактовые сигналы SPDIFRX. Периферийными

тактовыми сигналами SPDIFRX являются: тактовый сигнал ядра, выбранный SPDIFRXSEL и подаваемый на вход spdifrx_ker_ck, и тактовый сигнал интерфейса шины gcc_pclk1.

Бит 15 SPI3EN: Включение и сброс тактовых сигналов периферийных устройств SPI3.

Установка и сброс осуществляются программно.

0: Тактирование периферийных устройств SPI3 отключено (по умолчанию после сброса)

1: Включены периферийные тактовые сигналы SPI3.

Периферийные тактовые сигналы SPI3: тактовый сигнал ядра, выбранный I2S123SRC и подаваемый на вход spi_ker_ck, и тактовый сигнал интерфейса шины gcc_pclk1.

Бит 14 SPI2EN: Включение и сброс тактовых сигналов периферийных устройств SPI2.

Установка и сброс осуществляются программно.

0: Тактирование периферийных устройств SPI2 отключено (по умолчанию после сброса)

1: Включены периферийные тактовые сигналы SPI2.

Периферийные тактовые сигналы SPI2: тактовый сигнал ядра, выбранный I2S123SRC и подаваемый на вход spi_ker_ck, и тактовый сигнал интерфейса шины gcc_pclk1.

Биты 13:10 зарезервированы, должны оставаться в состоянии сброса.

Бит 9 LPTIM1EN: Включение тактирования периферийных устройств LPTIM1

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств LPTIM1 отключено (по умолчанию после сброса)

1: Включение периферийных тактовых сигналов LPTIM1.

Периферийными тактовыми сигналами LPTIM1 являются: тактовый сигнал ядра, выбранный LPTIM1SEL и подаваемый на вход lptim_ker_ck, и тактовый сигнал интерфейса шины gcc_pclk1.

Бит 8 TIM14EN: Включение и сброс тактовой частоты периферийного устройства TIM14.

Устанавливается и сбрасывается программно.

0: Отключение тактовой частоты периферийного устройства TIM14 (по умолчанию после сброса)

1: Включен периферийный тактовый генератор TIM14.

Бит 7 TIM13EN: Включение тактирования периферийного устройства TIM13

Настройка и сброс осуществляются программным обеспечением.

0: Отключение тактовой частоты периферийного устройства TIM13 (по умолчанию после сброса)

1: Включен периферийный тактовый генератор TIM13.

Бит 6 TIM12EN: Включение тактовой частоты периферийного устройства TIM12

Настройка и сброс осуществляются программным обеспечением.

0: Отключение тактовой частоты периферийного устройства TIM12 (по умолчанию после сброса)

1: Включен периферийный тактовый генератор TIM12.

Бит 5 TIM7EN: Включение и сброс тактовой частоты периферийного устройства

TIM7. Устанавливается и сбрасывается программно.

0: Отключение тактовой частоты периферийного устройства TIM7 (по умолчанию после сброса)

1: Включен периферийный тактовый генератор TIM7.

Бит 4 TIM6EN: Включение и сброс тактовой частоты периферийного устройства

TIM6. Устанавливается и сбрасывается программно.

0: Отключение тактовой частоты периферийного устройства TIM6 (по умолчанию после сброса)

1: Включен периферийный тактовый генератор TIM6.

Бит 3 TIM5EN: Включение и сброс тактовой частоты периферийного устройства

TIM5. Устанавливается и сбрасывается программно.

0: Отключение тактовой частоты периферийного устройства TIM5 (по умолчанию после сброса)

1: Включен периферийный тактовый генератор TIM5.

Бит 2 TIM4EN: Включение и сброс тактовой частоты периферийного устройства

TIM4. Устанавливается и сбрасывается программно.

0: Отключение тактовой частоты периферийного устройства TIM4 (по умолчанию после сброса)

1: Включен периферийный тактовый генератор TIM4.

Бит 1 TIM3EN: Включение тактовой частоты периферийного устройства TIM3.

Установка и сброс программным обеспечением.

0: Отключение тактовой частоты периферийного устройства TIM3 (по умолчанию после сброса)

1: Включен периферийный тактовый генератор TIM3.

Бит 0 TIM2EN: Включение тактовой частоты периферийного устройства TIM2.

Установка и сброс программным обеспечением.

0: Отключение тактовой частоты периферийного устройства TIM2 (по умолчанию после сброса)

1: Включен периферийный тактовый генератор TIM2.

8.7.45 Регистр тактирования RCC APB1 (RCC_APB1HENR)

Доступ к этому регистру возможен по двум различным адресам смещения.

Таблица 68. Смещение адреса RCC_APB1ENR и значение сброса.

Имя регистратора	Смещение адреса	Сбросить значение
RCC_APB1HENR	0x0EC	0x0000 0000
RCC_C1_APB1HENR	0x14C	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	⋮	⋮	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
						рв	рв								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	⋮	Рез.	Рез.	⋮	⋮	Рез.	⋮	КРСЕН	Рез.
							рв			рв	рв		рв	рв	

Биты 31:26 зарезервированы, должны оставаться в состоянии сброса.

Бит 25 TIM24EN: Включение тактовых сигналов периферийных устройств TIM24

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств TIM24 отключено (по умолчанию после сброса)

1: Включены тактовые сигналы периферийных устройств TIM24:

Бит 24 TIM23EN: Включение периферийных тактовых сигналов TIM23

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств TIM23 отключено (по умолчанию после сброса)

1: Включены тактовые сигналы периферийных устройств TIM23:

Биты 23:9 зарезервированы, должны оставаться в состоянии сброса.

Бит 8 FDCANEN: Включение тактирования периферийных устройств FDCAN

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств FDCAN отключено (по умолчанию после сброса)

1: Включены тактовые генераторы периферийных устройств FDCAN:

Периферийные тактовые генераторы FDCAN: тактовый генератор ядра, выбираемый FDCANSEL и предоставляемый...

Входной сигнал fdcap_ker_ck и тактовый сигнал интерфейса шины rcc_pclk1 .

Биты 7:6 зарезервированы, должны оставаться в состоянии сброса.

Бит 5 MDIOSEN: Включение тактовой частоты периферийного устройства MDIOS

Настройка и сброс осуществляются программным обеспечением.

0: Отключение тактовой частоты периферийных устройств MDIOS (по умолчанию после сброса)

1: Включен тактовый генератор периферийных устройств MDIOS.

Бит 4 OPAMPEN: разрешение тактирования периферийного устройства операционного усилителя

Настройка и сброс осуществляются программным обеспечением.

0: Отключение тактирования периферийного устройства операционного усилителя (по умолчанию после сброса)

1: Включен тактовый сигнал периферийного устройства операционного усилителя.

Бит 3 зарезервирован, должен оставаться в сбросовом значении.



Бит 2 SWPMIEN: Включение тактирования периферийных устройств SWPMI

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств SWPMI отключено (по умолчанию после сброса)

1: Включены периферийные тактовые генераторы SWPMI:

Периферийными тактовыми генераторами SWPMI являются: тактовый генератор ядра, выбранный SWPMISEL и подаваемый на вход swpmi_ker_ck , и тактовый генератор интерфейса шины gcc_pclk1 .

Бит 1 CRSEN: Включение тактовой частоты периферийного устройства системы восстановления тактовой частоты.

Установка и сброс программным обеспечением.

0: Отключение тактовой частоты периферийных устройств CRS (по умолчанию после сброса)

1: Включен периферийный тактовый генератор CRS.

Бит 0 зарезервирован, должен оставаться в сбросовом значении.

8.7.46 Регистр тактирования RCC APB2 (RCC_APB2ENR)

Доступ к этому регистру возможен по двум различным адресам смещения.

Таблица 69. Смещение адреса RCC_APB2ENR и значение сброса.

Имя регистратора	Смещение адреса	Сбросить значение
RCC_APB2ENR	0x0F0	0x0000 0000
RCC_C1_APB2ENR	0x150	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.		Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	SAI1EN	Рез.	СПИ5ЕН	Рез.	TIM17EN	TIM16EN	TIM15EN
	рв								рв		рв		рв	рв	рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	SPI4EN	СПИЕН	Рез.	Рез.	Рез.	Рез.		UART9EN			Рез.	Рез.	TIM8EN	TIM1EN
		рв	рв					рв	рв	рв	рв			рв	рв

Бит 31 зарезервирован, должен оставаться в сбросовом значении.

Бит 30 DFSDM1EN: Включение тактирования периферийных устройств DFSDM1

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств DFSDM1 отключено (по умолчанию после сброса)

1: Включены периферийные тактовые генераторы DFSDM1.

В качестве периферийных тактовых сигналов DFSDM1 используются: тактовые сигналы ядра, выбранные SAI1SEL и DFSDM1SEL, и подается на входы Aclk и clk соответственно, а также на тактовый сигнал интерфейса шины gcc_pclk2 .

Биты 29:23 зарезервированы, должны оставаться в состоянии сброса.

Бит 22 SAI1EN: Включение тактирования периферийных устройств SAI1

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств SAI1 отключено (по умолчанию после сброса)

1: Включены периферийные тактовые генераторы SAI1:

Периферийные тактовые генераторы SAI1: тактовый генератор ядра, выбираемый SAI1SEL и предоставляемый...

Входы sai_a_ker_ck и sai_b_ker_ck , а также тактовый сигнал интерфейса шины gcc_pclk2 .

Бит 21 зарезервирован, должен оставаться в сбросовом значении.

Бит 20 SPI5EN: Включение тактирования периферийных устройств SPI5

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств SPI5 отключено (по умолчанию после сброса)

1: Включены тактовые сигналы периферийных устройств SPI5:

Периферийные тактовые сигналы SPI5 включают: тактовый сигнал ядра, выбираемый модулем SPI45SEL и предоставляемый ему.

вход spi_ker_ck и тактовый сигнал интерфейса шины gcc_pclk2 .

Бит 19 зарезервирован, должен оставаться в сбросовом значении.

Бит 18 TIM17EN: Включение и сброс тактовой частоты периферийного устройства

TIM17. Устанавливается и сбрасывается программно.

0: Тактовая частота периферийного устройства TIM17 отключена (по умолчанию после сброса)

1: Включен периферийный тактовый генератор TIM17.

Бит 17 TIM16EN: Включение и сброс тактовой частоты периферийного устройства

TIM16. Устанавливается и сбрасывается программно.

0: Тактовая частота периферийного устройства TIM16 отключена (по умолчанию после сброса)

1: Включен периферийный тактовый генератор TIM16.

Бит 16 TIM15EN: Включение и сброс тактовой частоты периферийного устройства

TIM15. Устанавливается и сбрасывается программно.

0: Тактовая частота периферийного устройства TIM15 отключена (по умолчанию после сброса)

1: Включен периферийный тактовый генератор TIM15.

Биты 15:14 зарезервированы, должны оставаться в состоянии сброса.

Бит 13 SPI4EN: Включение и сброс тактовых сигналов периферийных устройств SPI4.

Установка и сброс осуществляются программно.

0: Тактирование периферийных устройств SPI4 отключено (по умолчанию после сброса)

1: Включены периферийные тактовые сигналы SPI4:

Периферийные тактовые сигналы SPI4: тактовый сигнал ядра, выбранный модулем SPI45SEL и подаваемый на вход spi_ker_ck, и тактовый сигнал интерфейса шины gcc_pclk2.

Бит 12 SPI1EN: Включение и сброс тактовых сигналов периферийных устройств SPI1.

Установка и сброс осуществляются программно.

0: Тактирование периферийных устройств SPI1 отключено (по умолчанию после сброса)

1: Включены периферийные тактовые сигналы SPI1:

Периферийные тактовые сигналы SPI1: тактовый сигнал ядра, выбранный I2S123SRC и подаваемый на вход spi_ker_ck, и тактовый сигнал интерфейса шины gcc_pclk2.

Биты 11:8 зарезервированы, должны оставаться в состоянии сброса.

Бит 7 USART10EN: Тактовые сигналы периферийного устройства USART10 позволяют устанавливать и

сбрасывать значение программно.

0: Тактирование периферийных устройств USART10 отключено (по умолчанию после сброса)

1: Включены периферийные тактовые сигналы USART10: Периферийные

тактовые сигналы USART10: тактовый сигнал ядра, выбранный USART16910SEL и подаваемый на вход usart_ker_ck, и тактовый сигнал интерфейса шины gcc_pclk2.

Бит 6 UART9EN: Включение тактовых сигналов периферийных устройств UART9

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств UART9 отключено (по умолчанию после сброса)

1: Включены периферийные тактовые сигналы UART9:

Периферийными тактовыми сигналами USART9 являются тактовый сигнал ядра, выбранный USART16910SEL и подаваемый на вход usart_ker_ck, а также тактовый сигнал интерфейса шины gcc_pclk2.

Бит 5 USART6EN: Включение и сброс тактовых сигналов периферийных устройств USART6.

Установка и сброс осуществляются программно.

0: Тактирование периферийных устройств USART6 отключено (по умолчанию после сброса)

1: Включены периферийные тактовые сигналы USART6: Периферийные

тактовые сигналы USART6: тактовый сигнал ядра, выбранный USART16910SEL и подаваемый на вход usart_ker_ck, и тактовый сигнал интерфейса шины gcc_pclk2.

Бит 4 USART1EN: Включение и сброс тактовых сигналов периферийных устройств USART1.

Установка и сброс осуществляются программно.

0: Тактирование периферийных устройств USART1 отключено (по умолчанию после сброса)

1: Включены периферийные тактовые сигналы USART1:

Периферийные тактовые сигналы USART1: тактовый сигнал ядра, выбранный USART16910SEL и подаваемый на вход usart_ker_ck , и тактовый сигнал интерфейса шины rcc_pclk2 .

Биты 3:2 зарезервированы, должны оставаться в состоянии сброса.

Бит 1 TIM8EN: Включение тактовой частоты периферийного устройства TIM8.

Установка и сброс программным обеспечением.

0: Тактовая частота периферийного устройства TIM8 отключена (по умолчанию после сброса)

1: Включен периферийный тактовый генератор TIM8.

Бит 0 TIM1EN: Включение тактовой частоты периферийного устройства TIM1.

Установка и сброс программным обеспечением.

0: Тактовая частота периферийного устройства TIM1 отключена (по умолчанию после сброса)

1: Включен периферийный тактовый генератор TIM1.

8.7.47 Регистр тактирования RCC APB4 (RCC_APB4ENR)

Доступ к этому регистру возможен по двум различным адресам смещения.

Таблица 70. Смещение адреса и значение сброса RCC_APB4ENR.

Имя регистратора	Смещение адреса	Сбросить значение
RCC_APB4ENR	0x0F4	0x0001 0000
RCC_C1_APB4ENR	0x154	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	ДТСЕН	Рез.	Рез.	Рез.	Рез.	SAI4EN	Рез.	Рез.	Рез.	Рез.	Рез.
					рв					рв					рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VREFEN		Рез.	LPTIM5EN	LPTIM4EN	LPTIM3EN	LPTIM2EN	Рез.	I2C4EN	Рез.	SPI6EN	Рез.		Рез.		Рез.
рв	рв		рв	рв	рв	рв		рв		рв		рв		рв	

Биты 31:27 зарезервированы, должны оставаться в состоянии сброса.

Бит 26 DTSEN: Разрешение тактирования периферийного устройства цифрового датчика температуры

Настройка и сброс осуществляются программным обеспечением.

- 0: Тактовая частота периферийного устройства цифрового датчика температуры отключена (по умолчанию после сброса)
- 1: Включен периферийный тактовый генератор цифрового датчика температуры.

Биты 25:22 зарезервированы, должны оставаться в состоянии сброса.

Бит 21 SAI4EN: Включение тактовых сигналов периферийных устройств SAI4

Настройка и сброс осуществляются программным обеспечением.

- 0: Тактирование периферийных устройств SAI4 отключено (по умолчанию после сброса)
- 1: Включены периферийные тактовые генераторы SAI4.

Периферийные тактовые генераторы SAI4 — это: тактовые генераторы ядра, выбранные SAI4ASEL и SAI4BSEL, и предоставляется на входы sai_a_ker_ck и sai_b_ker_ck соответственно, а также интерфейсу шины gcc_pclk4. часы.

Биты 20:17 зарезервированы, должны оставаться в состоянии сброса.

Бит 16 RTCAPBEN: Включение синхронизации RTC APB

Настройка и сброс осуществляются программным обеспечением.

- 0: Интерфейс регистрового тактирования RTC (APB) отключен.
- 1: Интерфейс регистрового тактирования RTC (APB) включен (по умолчанию после сброса).

Бит 15 VREFEN: разрешение тактирования периферийного устройства VREFBUF

Настройка и сброс осуществляются программным обеспечением.

- 0: Тактовая частота периферийного устройства VREF отключена (по умолчанию после сброса)
- 1: Включен периферийный тактовый сигнал VREF.

Бит 14 COMP12EN: Включение тактирования периферийных устройств COMP1/2

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийных устройств COMP1/2 отключена (по умолчанию после сброса)

1: Включен периферийный тактовый генератор COMP1/2

Бит 13 зарезервирован, должен оставаться в сбросовом значении.

Бит 12 LPTIM5EN: Включение тактирования периферийных устройств LPTIM5

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств LPTIM5 отключено (по умолчанию после сброса)

1: Включение периферийных тактовых сигналов LPTIM5.

Периферийными тактовыми сигналами LPTIM5 являются: тактовый сигнал ядра, выбранный LPTIM345SEL и подаваемый на вход lptim_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk4 .

Бит 11 LPTIM4EN: Включение тактирования периферийных устройств LPTIM4

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств LPTIM4 отключено (по умолчанию после сброса)

1: Включение периферийных тактовых сигналов LPTIM4.

Периферийными тактовыми сигналами LPTIM4 являются: тактовый сигнал ядра, выбранный LPTIM345SEL и подаваемый на вход lptim_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk4 .

Бит 10 LPTIM3EN: Включение тактирования периферийных устройств LPTIM3

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств LPTIM3 отключено (по умолчанию после сброса)

1: Включение периферийных тактовых сигналов LPTIM3.

Периферийными тактовыми сигналами LPTIM3 являются: тактовый сигнал ядра, выбранный LPTIM345SEL и подаваемый на вход lptim_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk4 .

Бит 9 LPTIM2EN: Включение тактирования периферийных устройств LPTIM2

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств LPTIM2 отключено (по умолчанию после сброса)

1: Включение периферийных тактовых сигналов LPTIM2.

Периферийными тактовыми сигналами LPTIM2 являются: тактовый сигнал ядра, выбранный LPTIM25EL и подаваемый на вход lptim_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk4 .

Бит 8 зарезервирован, должен оставаться в сбросовом значении.

Бит 7 I2C4EN: Включение и сброс тактовых сигналов периферийных устройств I2C4.

Установка и сброс программно.

0: Тактирование периферийных устройств I2C4 отключено (по умолчанию после сброса)

1: Включение периферийных тактовых сигналов I2C4.

Периферийные тактовые сигналы I2C4: тактовый сигнал ядра, выбранный I2C45EL и подаваемый на вход i2c_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk4 .

Бит 6 зарезервирован, должен оставаться в сбросовом значении.

Бит 5 SPI6EN: Включение и сброс тактовых сигналов периферийных устройств SPI6.

Установка и сброс осуществляются программно.

0: Тактирование периферийных устройств SPI6 отключено (по умолчанию после сброса)

1: Включены периферийные тактовые сигналы SPI6.

Периферийные тактовые сигналы SPI6: тактовый сигнал ядра, выбранный SPI65EL и подаваемый на вход spi_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk4 .

Бит 4 зарезервирован, должен оставаться в сбросовом значении.

Бит 3 LPUART1EN: Включение и сброс тактовых сигналов периферийных устройств LPUART1.

Установка и сброс осуществляются программно.

0: Тактирование периферийных устройств LPUART1 отключено (по умолчанию после сброса)

1: Включение периферийных тактовых сигналов LPUART1.

Периферийными тактовыми сигналами LPUART1 являются: тактовый сигнал ядра, выбранный LPUART1SEL и подаваемый на вход lpuart_ker_ck, и тактовый сигнал интерфейса шины gsc_pclk4.

Бит 2 зарезервирован, должен оставаться в сбросовом значении.

Бит 1 SYSCFGEN: Включение тактовой частоты периферийных устройств SYSCFG. Установка

и сброс программным обеспечением.

0: Тактовая частота периферийного устройства SYSCFG отключена (по умолчанию после сброса)

1: Включен периферийный тактовый генератор SYSCFG.

Бит 0 зарезервирован, должен оставаться в сбросовом значении.

8.7.48 Регистр синхронизации сна RCC_AHB3 (RCC_AHB3LPENR)

Доступ к этому регистру возможен по двум различным адресам смещения.

Таблица 71. Смещение адреса и значение сброса RCC_AHB3LPENR

Имя регистратора	Смещение адреса	Сбросить значение
RCC_AHB3LPENR	0x0FC	0xF0E9 5111
RCC_C1_AHB3LPENR	0x15C	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
рез.	ITCM1PEN	рез.	рез.	рез.	рез.	рез.	рез.	OTFD2LPEN	OTFD1LPEN	рез.	рез.	рез.	рез.	рез.	рез.
рв	рв	рв	рв					рв	рв	рв		рв			рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
рез.	рез.	рез.	DTM1LPEN	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.	рез.
	рв		рв				рв				рв				рв

Бит 31 AXISRAMLPEN: Включение тактирования блока AXISRAM в режиме CSleep

- Настройка и сброс осуществляются программным обеспечением.
- 0: Тактовый сигнал интерфейса AXISRAM отключен в режиме CSleep.
 - 1: Тактовый сигнал интерфейса AXISRAM включен в режиме CSleep (по умолчанию после сброса)

Бит 30 ITCM1PEN: D1ITCM Включение тактирования блока во время режима CSleep

- Настройка и сброс осуществляются программным обеспечением.
- 0: Часы интерфейса D1 ITCM отключены в режиме CSleep.
 - 1: Часы интерфейса D1 ITCM включены в режиме CSleep (по умолчанию после сброса)

Бит 29 DTCM2LPEN: D1 DTCM2 Включение тактирования блока во время режима CSleep

- Настройка и сброс осуществляются программным обеспечением.
- 0: Тактовый сигнал интерфейса D1 DTCM2 отключен в режиме CSleep.
 - 1: Тактовый сигнал интерфейса D1 DTCM2 включен в режиме CSleep (по умолчанию после сброса)

Бит 28 D1DTCM1LPEN: D1DTCM1 Включение тактирования блока во время режима CSleep

- Настройка и сброс осуществляются программным обеспечением.
- 0: Тактовый сигнал интерфейса D1DTCM1 отключен в режиме CSleep.
 - 1: Тактовый генератор интерфейса D1DTCM1 включен в режиме CSleep (по умолчанию после сброса)

Биты 27:24 зарезервированы, должны оставаться в состоянии сброса.

Бит 23 OTFD2LPEN: Включение тактирования OTFDEC2 в режиме CSleep.

- Настройка и сброс осуществляются программным обеспечением.
- 0: Тактовый генератор OTFDEC2 отключен в режиме CSleep.
 - 1: Тактовый генератор OTFDEC2 включен в режиме CSleep (по умолчанию после сброса)

Бит 22 OTFD1LPEN: Включение тактирования OTFDEC1 в режиме CSleep. Устанавливается и сбрасывается программно.

0: Тактовый генератор OTFDEC1 отключен в режиме CSleep. 1: Тактовый генератор OTFDEC1 включен в режиме CSleep (по умолчанию после сброса).

Бит 21 IOMNGRLPEN: Включение тактирования менеджера ввода-вывода OCTOSPI в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Тактовый генератор менеджера ввода-вывода OCTOSPI отключен в режиме CSleep. 1: Тактовый генератор менеджера ввода-вывода OCTOSPI включен в режиме CSleep (по умолчанию после сброса).

Бит 20 зарезервирован, должен оставаться в сбросовом значении.

Бит 19 OCTO2LPEN: Включение тактирования OCTOSPI2 в режиме CSleep. Устанавливается и сбрасывается программно.

0: Тактовый генератор OCTOSPI2 отключен в режиме CSleep. 1: Тактовый генератор OCTOSPI2 включен в режиме CSleep (по умолчанию после сброса).

Биты 18:17 зарезервированы, должны оставаться в состоянии сброса.

Бит 16 SDMMC1LPEN: SDMMC1 и SDMMC1 Задержка включения тактового сигнала во время режима CSleep. Устанавливается и сбрасывается программно.

0: Тактовый сигнал задержки SDMMC1 и SDMMC1 отключен в режиме CSleep. 1: Тактовый сигнал задержки SDMMC1 и SDMMC1 включен в режиме CSleep (по умолчанию после сброса).

Бит 15 зарезервирован, должен оставаться в сбросовом значении.

Бит 14 OCTO1LPEN: Включение тактирования OCTOSPI1 в режиме CSleep. Устанавливается и сбрасывается программно.

0: Тактовый генератор OCTOSPI1 отключен в режиме CSleep. 1: Тактовый генератор OCTOSPI1 включен в режиме CSleep (по умолчанию после сброса).

Бит 13 зарезервирован, должен оставаться в сбросовом значении.

Бит 12 FMCLPEN: Включение тактовых сигналов периферийных устройств FMC в режиме CSleep.

Устанавливается и сбрасывается программно.

0: Тактовые сигналы периферийных устройств FMC отключены в режиме CSleep.

1: Тактовые сигналы периферийных устройств FMC включены в режиме CSleep (по умолчанию после сброса):

Тактовые сигналы периферийных устройств FMC: тактовый сигнал ядра, выбранный FMCSEL и подаваемый на вход fmc_ker_ck , и тактовый сигнал интерфейса шины gcc_hclk3 .

Биты 11:9 зарезервированы, должны оставаться в состоянии сброса.

Бит 8 FLASHLPEN: Включение тактирования интерфейса флэш-памяти в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование интерфейса флэш-памяти отключено в режиме CSleep. 1:

Тактирование интерфейса флэш-памяти включено в режиме CSleep (по умолчанию после сброса).

Биты 7:5 зарезервированы, должны оставаться в состоянии сброса.

Бит 4 DMA2DLPEN: Включение тактирования DMA2D в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств DMA2D отключено в режиме CSleep. 1:

Тактирование периферийных устройств DMA2D включено в режиме CSleep (по умолчанию после сброса).

Биты 3:1 зарезервированы, должны оставаться в состоянии сброса.

Бит 0 MDMALPEN: Включение тактирования MDMA в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Тактовый генератор периферийных устройств MDMA отключен в режиме CSleep.

1: Тактовый генератор периферийных устройств MDMA включен в режиме CSleep (по умолчанию после сброса).

8.7.49 Регистр синхронизации сна RCC_AHB1 (RCC_AHB1LPENR)

Доступ к этому регистру возможен по двум различным адресам смещения.

Таблица 72. Смещение адреса и значение сброса RCC_AHB1LPENR

Имя регистратора	Смещение адреса	Сбросить значение
RCC_AHB1LPENR	0x100	0x0603 8023
RCC_C1_AHB1LPENR	0x160	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	!	USB1OTGHSLPEN	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	ETH1RXLPEN	ETH1TXLPEN
					рв	рв								рв	рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
!	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	ADC12LPEN	Рез.	Рез.	Рез.	DMA2LPEN	DMA1LPEN
рв										рв				рв	рв

Биты 31:27 зарезервированы, должны оставаться в состоянии сброса.

Бит 26 USB1OTGHSLPEN: Включение тактирования USB_PHY1 в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

- 0: Тактовая частота периферийного устройства USB_PHY1 отключена в режиме CSleep.
- 1: Тактовый генератор периферийного устройства USB_PHY1 включен в режиме CSleep (по умолчанию после сброса)

Бит 25 USB1OTGHSLPEN: Включение тактирования периферийного устройства USB1OTG (OTG_HS1) в режиме CSleep.

Настройка и сброс осуществляются программным обеспечением.

- 0: Тактовая частота периферийного устройства USB1OTG отключена в режиме CSleep.
 - 1: Тактовый сигнал периферийного устройства USB1OTG включен в режиме CSleep (по умолчанию после сброса)
- Периферийные тактовые генераторы USB1OTG: тактовый генератор ядра, выбираемый USBSEL, и Тактовый сигнал интерфейса шины gsc_hclk1 .

Биты 24:18 зарезервированы, должны оставаться в состоянии сброса.

Бит 17 ETH1RXLPEN: Включение синхронизации приема Ethernet в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

- 0: Часы приема Ethernet отключены в режиме CSleep.
- 1: Часы приема Ethernet включены в режиме CSleep (по умолчанию после сброса)

Бит 16 ETH1TXLPEN: Включение тактирования передачи Ethernet в режиме CSleep.

Настройка и сброс осуществляются программным обеспечением.

- 0: Тактирование Ethernet-передачи отключено в режиме CSleep.
- 1: Часы передачи Ethernet включены в режиме CSleep (по умолчанию после сброса)



Бит 15 ETH1MACLPEN: Включение тактирования интерфейса шины MAC Ethernet в режиме CSleep. Устанавливается и сбрасывается программно.

0: Тактирование интерфейса шины MAC Ethernet отключено в режиме CSleep. 1: Тактирование интерфейса шины MAC Ethernet включено в режиме CSleep (по умолчанию после сброса).

Биты 14:6 зарезервированы, должны оставаться в состоянии сброса.

Бит 5 ADC12LPEN: Включение тактирования периферийных устройств ADC1/2 в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств ADC1/2 отключено в режиме CSleep. 1:

Тактирование периферийных устройств ADC1/2 включено в режиме CSleep (по умолчанию после сброса).

Периферийные тактовые сигналы АЦП1 и 2 включают: тактовый сигнал ядра, выбранный ADCSEL и подаваемый на adc_ker_ck_input, и тактовый сигнал интерфейса шины gsc_hclk1 .

Биты 4:2 зарезервированы, должны оставаться в состоянии сброса.

Бит 1 DMA2LPEN: Включение тактирования DMA2 в режиме CSleep. Устанавливается и

сбрасывается программно.

0: Тактирование DMA2 отключено в режиме CSleep. 1:

Тактирование DMA2 включено в режиме CSleep (по умолчанию после сброса).

Бит 0 DMA1LPEN: Включение тактирования DMA1 в режиме CSleep. Устанавливается и

сбрасывается программно.

0: Тактирование DMA1 отключено в режиме CSleep. 1:

Тактирование DMA1 включено в режиме CSleep (по умолчанию после сброса).

8.7.50 Регистр синхронизации сна RCC_AHB2 (RCC_AHB2LPENR)

Доступ к этому регистру возможен по двум различным адресам смещения.

Таблица 73. Смещение адреса RCC_AHB2LPENR и значение сброса.

Имя регистратора	Смещение адреса	Сбросить значение
RCC_AHB2LPENR	0x104	0x6003 0271
RCC_C1_AHB2LPENR	0x164	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	...	...	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	...	FMACLPEN
	рв	рв												рв	рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	...	Рез.	Рез.	РН/ЛПЕН	ХЭШ/ЛПЕН	КРИПТ/ЛПЕН	Рез.	Рез.	Рез.	...
						рв			рв	рв	рв				рв

Бит 31 зарезервирован, должен оставаться в сбросовом значении.

Бит 30 SRAM2LPEN: Включение тактирования SRAM2 в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

- 0: Тактирование SRAM2 отключено в режиме CSleep
- 1: Тактовая частота SRAM2 включена в режиме CSleep (по умолчанию после сброса)

Бит 29 SRAM1LPEN: Включение тактирования SRAM1 в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

- 0: Тактирование SRAM1 отключено в режиме CSleep
- 1: Тактовая частота SRAM1 включена в режиме CSleep (по умолчанию после сброса)

Биты 28:18 зарезервированы, должны оставаться в состоянии сброса.

Бит 17 CORDICLPEN: Включение тактирования CORDIC в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

- 0: Часы CORDIC отключены в режиме CSleep.
- 1: Часы CORDIC включены в режиме CSleep (по умолчанию после сброса)

Бит 16 FMACLPEN: Включение тактирования FMAC в режиме CSleep.

Настройка и сброс осуществляются программным обеспечением.

- 0: Часы FMAC отключены в режиме CSleep.
- 1: Часы FMAC включены в режиме CSleep (по умолчанию после сброса)

Биты 15:10 зарезервированы, должны оставаться в состоянии сброса.

Бит 9 SDMMC2LPEN: SDMMC2 и разрешение задержки тактирования SDMMC2 в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

- 0: SDMMC2 и SDMMC2 Delay Clock отключены в режиме CSleep.
- 1: SDMMC2 и SDMMC2 Delay Clock включены в режиме CSleep (по умолчанию после сброса)



Биты 8:7 зарезервированы, должны оставаться в состоянии сброса.

Бит 6 RNGLPEN: Включение тактирования периферийного устройства генератора случайных чисел в режиме CSleep.

Устанавливается и сбрасывается программно.

0: Периферийные тактовые генераторы случайных чисел отключены в режиме CSleep. 1:

Периферийные тактовые генераторы случайных чисел включены в режиме CSleep (по умолчанию после сброса).

Периферийные тактовые сигналы генератора случайных чисел включают: тактовый сигнал ядра, выбранный RNGSEL и подаваемый на вход rng_ker_ck , и тактовый сигнал интерфейса шины gcc_hclk2 .

Бит 5 HASHLPEN: Включение тактирования периферийного устройства HASH в режиме CSleep. Устанавливается и сбрасывается программно.

0: Тактовый сигнал периферийного устройства HASH отключен в режиме CSleep. 1: Тактовый

сигнал периферийного устройства HASH включен в режиме CSleep (по умолчанию после сброса).

Бит 4 CRYPTLPEN: Включение тактирования периферийного устройства CRYPT во время режима CSleep.

Настройка и сброс осуществляются программным обеспечением.

0: Часы периферийного устройства CRYPT отключены в режиме CSleep. 1: Часы периферийного устройства CRYPT включены в режиме CSleep (по умолчанию после сброса).

Биты 3:1 зарезервированы, должны оставаться в состоянии сброса.

Бит 0 DCMI_PSSILPEN: Включение тактирования интерфейса цифровой камеры в режиме CSleep (DCMI или PSSI в зависимости от того, какое периферийное устройство активно).

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийных устройств DCMI/PSSI отключена в режиме CSleep. 1: Тактовая частота периферийных устройств DCMI/PSSI включена в режиме CSleep (по умолчанию после сброса).

8.7.51 Регистр синхронизации сна RCC_AHB4 (RCC_AHB4LPENR)

Доступ к этому регистру возможен по двум различным адресам смещения.

Таблица 74. Смещение адреса и значение сброса RCC_AHB4LPENR

Имя регистратора	Смещение адреса	Сбросить значение
RCC_AHB4LPENR	0x108	0x3128 06FF
RCC_C1_AHB4LPENR	0x168	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	...	...	Рез.	Рез.	Рез.	ADC3LPEN	Рез.	Рез.	BDMALPEN	Рез.	КРКLPEN	Рез.	Рез.	Рез.
		рв	рв				рв			рв		рв			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	...	...	Рез.	...	...	...	...	...	...	...	...
					рв	рв		рв	рв	рв	рв	рв	рв	рв	рв

Биты 31:30 зарезервированы, должны оставаться в состоянии сброса.

Бит 29 SRAM4LPEN: Включение тактирования SRAM4 в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование SRAM4 отключено в режиме CSleep

1: Тактовая частота SRAM4 включена в режиме CSleep (по умолчанию после сброса)

Бит 28 BKPRAMPEN: Включение резервного тактирования ОЗУ в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Резервные часы оперативной памяти отключены в режиме CSleep.

1: Резервное копирование тактовой частоты ОЗУ включено в режиме CSleep (по умолчанию после сброса)

Биты 27:25 зарезервированы, должны оставаться в состоянии сброса.

Бит 24 ADC3LPEN: Включение тактирования периферийных устройств ADC3 в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств ADC3 отключено в режиме CSleep.

1: Тактирование периферийных устройств ADC3 включено в режиме CSleep (по умолчанию после сброса)

Периферийные тактовые генераторы ADC3: тактовый генератор ядра, выбираемый ADCSEL и предоставляемый adc_ker_ck_input и тактовый сигнал интерфейса шины rcc_hclk4 .

Биты 23:22 зарезервированы, должны оставаться в состоянии сброса.

Бит 21 BDMALPEN: Включение тактирования BDMA в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование BDMA отключено в режиме CSleep.

1: Тактирование BDMA включено в режиме CSleep (по умолчанию после сброса)

Бит 20 зарезервирован, должен оставаться в сбросовом значении.



Бит 19 CRCLPEN: Включение тактирования периферийных устройств CRC в режиме CSleep. Устанавливается

и сбрасывается программно.

0: Тактирование CRC-сигнала периферийного устройства отключено в режиме CSleep.

1: Тактирование CRC-сигнала периферийного устройства включено в режиме CSleep (по умолчанию после сброса).

Биты 18:11 зарезервированы, должны оставаться в состоянии сброса.

Бит 10 GPIOCLPEN: Включение тактирования периферийного устройства GPIOC в режиме CSleep.

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийного устройства GPIOC отключена в режиме CSleep. 1:

Тактовая частота периферийного устройства GPIOC включена в режиме CSleep (по умолчанию после сброса).

Бит 9 GPIOJLPEN: Включение тактирования периферийного устройства GPIOJ в режиме CSleep.

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийного устройства GPIOJ отключена в режиме CSleep. 1:

Тактовая частота периферийного устройства GPIOJ включена в режиме CSleep (по умолчанию после сброса).

Бит 8 зарезервирован, должен оставаться в сбросовом значении.

Бит 7 GPIOHLPEN: Включение тактирования периферийного устройства GPIOH в режиме CSleep.

Настройка и сброс осуществляются программным обеспечением.

0: Тактовый сигнал периферийного устройства GPIOH отключен в режиме CSleep. 1:

Тактовый сигнал периферийного устройства GPIOH включен в режиме CSleep (по умолчанию после сброса).

Бит 6 GPIOGLPEN: Включение тактирования периферийного устройства GPIOG в режиме CSleep.

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийного устройства GPIOG отключена в режиме CSleep. 1:

Тактовая частота периферийного устройства GPIOG включена в режиме CSleep (по умолчанию после сброса).

Бит 5 GPIOFLPEN: Включение тактирования периферийного устройства GPIOF в режиме CSleep.

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийного устройства GPIOF отключена в режиме CSleep. 1:

Тактовая частота периферийного устройства GPIOF включена в режиме CSleep (по умолчанию после сброса).

Бит 4 GPIOELPEN: Включение тактирования периферийного устройства GPIOE в режиме CSleep.

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийного устройства GPIOE отключена в режиме CSleep. 1:

Тактовая частота периферийного устройства GPIOE включена в режиме CSleep (по умолчанию после сброса).

Бит 3 GPIODLPEN: Включение тактирования периферийного устройства GPIOD в режиме CSleep.

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийного устройства GPIOD отключена в режиме CSleep. 1:

Тактовая частота периферийного устройства GPIOD включена в режиме CSleep (по умолчанию после сброса).

Бит 2 GPIOCLPEN: Включение тактирования периферийного устройства GPIOC в режиме CSleep.

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийного устройства GPIOC отключена в режиме CSleep. 1:

Тактовая частота периферийного устройства GPIOC включена в режиме CSleep (по умолчанию после сброса).

Бит 1 GPIOBLPEN: Включение тактирования периферийного устройства GPIOB в режиме CSleep.

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийного устройства GPIOB отключена в режиме CSleep. 1:

Тактовая частота периферийного устройства GPIOB включена в режиме CSleep (по умолчанию после сброса).

Бит 0 GPIOALPEN: Включение тактирования периферийного устройства GPIOA в режиме CSleep.

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийного устройства GPIOA отключена в режиме CSleep. 1:

Тактовая частота периферийного устройства GPIOA включена в режиме CSleep (по умолчанию после сброса).

8.7.52 Регистр синхронизации RCC APB3 (RCC_APB3LPENR)

Доступ к этому регистру возможен по двум различным адресам смещения.

Таблица 75. Смещение адреса и значение сброса RCC_APB3LPENR.

Имя регистратора	Смещение адреса	Сбросить значение
RCC_APB3LPENR	0x10C	0x0000 0048
RCC_C1_APB3LPENR	0x16C	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.		Рез.	Рез.	LTDCLPEN	Рез.	Рез.	Рез.
									рв			рв			

Биты 31:7 зарезервированы, должны оставаться в состоянии сброса.

Бит 6 WWDG1LPEN: Включение тактирования WWDG1 в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

- 0: Отключение часов WWDG1 в режиме CSleep
1: Часы WWDG1 включены в режиме CSleep (по умолчанию после сброса)

Биты 5:4 зарезервированы, должны оставаться в состоянии сброса.

Бит 3 LTDCLPEN: Включение тактирования периферийных устройств LTDC в режиме CSleep.

Предоставляет тактовый сигнал пикселя (ltdc_ker_ck) блоку LTDC.

Настройка и сброс осуществляются программным обеспечением.

- 0: Тактовый генератор LTDC отключен в режиме CSleep.
1: Тактовый сигнал LTDC, подаваемый на LTDC в режиме CSleep (по умолчанию после сброса)

Биты 2:0 зарезервированы, должны оставаться в состоянии сброса.



8.7.53 Регистр тактирования RCC APB1 Low Sleep (RCC_APB1LLPENR)

Доступ к этому регистру возможен по двум различным адресам смещения.

Таблица 76. Смещение адреса и значение сброса RCC_APB1LLPENR.

Имя регистратора	Смещение адреса	Сбросить значение
RCC_APB1LLPENR	0x110	0xEAFF C3FF
RCC_C1_APB1LLPENR	0x170	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
UART8LPEN	UART7LPEN	DAC12LPEN	Рез.	CECLEN	Рез.	I2C5LPEN	Рез.	I2C3LPEN	I2C2LPEN	I2C1LPEN	UART5LPEN	UART4LPEN	Рез.	Рез.	Рез.
rw	rw	rw		rw		rw		rw	rw	rw	rw	rw	rw	rw	rw
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
СПИЛПЕН	SPI2LPEN	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	TIM7LPEN	TIM6LPEN	TIM5LPEN	TIM4LPEN	TIM3LPEN	TIM2LPEN
rw	rw					rw	rw	rw	rw	rw	rw	rw	rw	rw	rw

Бит 31 UART8LPEN: Включение тактирования периферийных устройств UART8 в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств UART8 отключено в режиме CSleep.

1: Тактовые сигналы периферийных устройств UART8 включены в режиме CSleep (по умолчанию после сброса):

Периферийные тактовые генераторы UART8: тактовый генератор ядра, выбираемый модулем USART234578SEL, и предоставляется на вход usart_ker_ck , а также тактовый сигнал интерфейса шины gcc_pclk1 .

Бит 30 UART7LPEN: Включение тактирования периферийных устройств UART7 в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств UART7 отключено в режиме CSleep.

1: Тактовые сигналы периферийных устройств UART7 включены в режиме CSleep (по умолчанию после сброса):

Периферийные тактовые генераторы UART7: тактовый генератор ядра, выбранный модулем USART234578SEL, и предоставляется на вход usart_ker_ck , а также тактовый сигнал интерфейса шины gcc_pclk1 .

Бит 29 DAC12LPEN: Включение тактирования периферийных устройств DAC1/2 в режиме CSleep.

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийного устройства ЦАП1/2 отключена в режиме CSleep.

1: Тактовая частота периферийного устройства DAC1/2 включена в режиме CSleep (по умолчанию после сброса)

Бит 28 зарезервирован, должен оставаться в сбросовом значении.

Бит 27 CECLEN: Включение тактовых сигналов периферийных устройств HDMI-CEC в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: В режиме CSleep отключаются тактовые генераторы периферийных устройств HDMI-CEC.

1: В режиме CSleep (по умолчанию после перезагрузки) включены тактовые генераторы периферийных устройств HDMI-CEC.

В качестве периферийных тактовых генераторов HDMI-CEC используются: тактовый генератор ядра, выбранный CECSEL и предоставляемый...
Вход sec_ker_ck и тактовый сигнал интерфейса шины gcc_pclk1 .

Бит 26 зарезервирован, должен оставаться в сбросовом значении.

Бит 25 I2C5LPEN: Включение тактовых сигналов периферийных устройств I2C5 в режиме CSleep.

Устанавливается и сбрасывается программно.

0: Тактовые сигналы периферийных устройств I2C5 отключены в режиме CSleep.

1: Тактовые сигналы периферийных устройств I2C5 включены в режиме CSleep (по умолчанию после сброса):

Тактовые сигналы периферийных устройств I2C3: тактовый сигнал ядра, выбранный I2C1235SEL и подаваемый на вход i2c_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk1 .

Бит 24 зарезервирован, должен оставаться в сбросовом значении.

Бит 23 I2C3LPEN: Включение тактовых сигналов периферийных устройств I2C3 в режиме CSleep.

Устанавливается и сбрасывается программно.

0: Тактовые сигналы периферийных устройств I2C3 отключены в режиме CSleep.

1: Тактовые сигналы периферийных устройств I2C3 включены в режиме CSleep (по умолчанию после сброса):

Тактовые сигналы периферийных устройств I2C3: тактовый сигнал ядра, выбранный I2C1235SEL и подаваемый на вход i2c_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk1 .

Бит 22 I2C2LPEN: Включение тактовых сигналов периферийных устройств I2C2 в режиме CSleep.

Устанавливается и сбрасывается программно.

0: Тактовые сигналы периферийных устройств I2C2 отключены в режиме CSleep.

1: Тактовые сигналы периферийных устройств I2C2 включены в режиме CSleep (по умолчанию после сброса):

Тактовые сигналы периферийных устройств I2C2: тактовый сигнал ядра, выбранный I2C1235SEL и подаваемый на вход i2c_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk1 .

Бит 21 I2C1LPEN: Включение тактирования периферийных устройств I2C1 в режиме CSleep. Устанавливается

и сбрасывается программно.

0: Тактовые сигналы периферийных устройств I2C1 отключены в режиме CSleep.

1: Тактовые сигналы периферийных устройств I2C1 включены в режиме CSleep (по умолчанию после сброса):

Тактовые сигналы периферийных устройств I2C1: тактовый сигнал ядра, выбранный I2C1235SEL и подаваемый на вход i2c_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk1 .

Бит 20 UART5LPEN: Включение тактирования периферийных устройств UART5 в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств UART5 отключено в режиме CSleep. 1:

Тактирование периферийных устройств UART5 включено в режиме CSleep (по умолчанию после сброса).

Периферийные тактовые сигналы UART5 включают: тактовый сигнал ядра, выбранный модулем USART234578SEL и подаваемый на вход uart_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk1 .

Бит 19 UART4LPEN: Включение тактирования периферийных устройств UART4 в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств UART4 отключено в режиме CSleep. 1:

Тактирование периферийных устройств UART4 включено в режиме CSleep (по умолчанию после сброса).

Периферийные тактовые сигналы UART4 включают: тактовый сигнал ядра, выбранный модулем USART234578SEL и подаваемый на вход uart_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk1 .

Бит 18 USART3LPEN: Включение тактирования периферийных устройств USART3 в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Тактовые сигналы периферийных устройств USART3 отключены в режиме CSleep. 1:

Тактовые сигналы периферийных устройств USART3 включены в режиме CSleep (по умолчанию после сброса):

Тактовые сигналы периферийных устройств USART3: тактовый сигнал ядра, выбранный USART234578SEL и подаваемый на вход usart_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk1 .

Бит 17 USART2LPEN: Включение тактирования периферийных устройств USART2 в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств USART2 отключено в режиме CSleep. 1:

Тактирование периферийных устройств USART2 включено в режиме CSleep (по умолчанию после сброса).

Периферийные тактовые сигналы USART2 включают: тактовый сигнал ядра, выбранный модулем USART234578SEL и подаваемый на вход `usart_ker_ck`, и тактовый сигнал интерфейса шины `rcc_pclk1`.

Бит 16 SPDIFRXLPEN: Включение тактовых сигналов периферийных устройств SPDIFRX в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств SPDIFRX отключено в режиме CSleep. 1:

Тактирование периферийных устройств SPDIFRX включено в режиме CSleep (по умолчанию после сброса).

Периферийные тактовые сигналы SPDIFRX включают: тактовый сигнал ядра, выбранный SPDIFRXSEL и подаваемый на вход `spdifrx_ker_ck`, и тактовый сигнал интерфейса шины `rcc_pclk1`.

Бит 15 SPI3LPEN: Включение тактирования периферийных устройств SPI3 в режиме CSleep. Устанавливается

и сбрасывается программно.

0: Тактирование периферийных устройств SPI3 отключено в режиме CSleep. 1:

Тактирование периферийных устройств SPI3 включено в режиме CSleep (по умолчанию после сброса).

Периферийные тактовые сигналы SPI3 включают: тактовый сигнал ядра, выбираемый I2S123SRC и подаваемый на вход `spi_ker_ck`, и тактовый сигнал интерфейса шины `rcc_pclk1`.

Бит 14 SPI2LPEN: Включение тактирования периферийных устройств SPI2 в режиме CSleep. Устанавливается

и сбрасывается программно.

0: Тактирование периферийных устройств SPI2 отключено в режиме CSleep. 1:

Тактирование периферийных устройств SPI2 включено в режиме CSleep (по умолчанию после сброса).

Периферийные тактовые сигналы SPI2 включают: тактовый сигнал ядра, выбранный I2S123SRC и подаваемый на вход `spi_ker_ck`, и тактовый сигнал интерфейса шины `rcc_pclk1`.

Биты 13:10 зарезервированы, должны оставаться в состоянии сброса.

Бит 9 LPTIM1LPEN: Включение тактирования периферийных устройств LPTIM1 в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств LPTIM1 отключено в режиме CSleep. 1:

Тактирование периферийных устройств LPTIM1 включено в режиме CSleep (по умолчанию после сброса).

Периферийные тактовые сигналы LPTIM1 включают: тактовый сигнал ядра, выбранный модулем LPTIM1SEL и подаваемый на вход `lptim_ker_ck`, и тактовый сигнал интерфейса шины `rcc_pclk1`.

Бит 8 TIM14LPEN: Включение тактирования периферийного устройства TIM14 в режиме CSleep.

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийного устройства TIM14 отключена в режиме CSleep.

1: Тактовая частота периферийного устройства TIM14 включена в режиме CSleep (по умолчанию после сброса).

Бит 7 TIM13LPEN: Включение тактирования периферийного устройства TIM13 в режиме CSleep.

Настройка и сброс осуществляются программным обеспечением.

0: Тактовый сигнал периферийного устройства TIM13 отключен в режиме CSleep. 1:

Тактовый сигнал периферийного устройства TIM13 включен в режиме CSleep (по умолчанию после сброса).

Бит 6 TIM12LPEN: Включение тактирования периферийного устройства TIM12 в режиме CSleep.

Настройка и сброс осуществляются программным обеспечением.

0: Тактовая частота периферийного устройства TIM12 отключена в режиме CSleep.

1: Тактовая частота периферийного устройства TIM12 включена в режиме CSleep (по умолчанию после сброса).

Бит 5 TIM7LPEN: Включение тактовой частоты периферийного устройства TIM7 в режиме CSleep.

Устанавливается и сбрасывается программно.

0: Тактовая частота периферийного устройства TIM7 отключена в режиме CSleep.

1: Тактовая частота периферийного устройства TIM7 включена в режиме CSleep (по умолчанию после сброса).

Бит 4 TIM6LPEN: Включение тактовой частоты периферийного устройства TIM6 в режиме CSleep.

Устанавливается и сбрасывается программно.

0: Тактовая частота периферийного устройства TIM6 отключена в режиме CSleep.

1: Тактовая частота периферийного устройства TIM6 включена в режиме CSleep (по умолчанию после сброса).

Бит 3 TIM5LPEN: Включение тактовой частоты периферийного устройства TIM5 в режиме CSleep.

Устанавливается и сбрасывается программно.

0: Тактовая частота периферийного устройства TIM5 отключена в режиме CSleep.

1: Тактовая частота периферийного устройства TIM5 включена в режиме CSleep (по умолчанию после сброса).

Бит 2 TIM4LPEN: Включение тактовой частоты периферийного устройства TIM4 в режиме CSleep.

Устанавливается и сбрасывается программно.

0: Тактовый сигнал периферийного устройства TIM4 отключен в режиме CSleep. 1:

Тактовый сигнал периферийного устройства TIM4 включен в режиме CSleep (по умолчанию после сброса).

Бит 1 TIM3LPEN: Включение тактовой частоты периферийного устройства TIM3 в режиме CSleep.

Устанавливается и сбрасывается программно.

0: Тактовый генератор периферийного устройства TIM3 отключен в режиме CSleep.

1: Тактовый генератор периферийного устройства TIM3 включен в режиме CSleep (по умолчанию после сброса).

Бит 0 TIM2LPEN: Включение тактирования периферийного устройства TIM2 в режиме CSleep.

Устанавливается и сбрасывается программно.

0: Тактовая частота периферийного устройства TIM2 отключена в режиме CSleep.

1: Тактовая частота периферийного устройства TIM2 включена в режиме CSleep (по умолчанию после сброса).

8.7.54 Регистр тактовых сигналов RCC APB1 High Sleep (RCC_APB1HLPENR)

Доступ к этому регистру возможен по двум различным адресам смещения.

Таблица 77. Смещение адреса и значение сброса RCC_APB1HLPENR.

Имя регистратора	Смещение адреса	Сбросить значение
RCC_APB1HLPENR	0x114	0x0300 0136
RCC_C1_APB1HLPENR	0x174	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	...	...	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
						рв	рв								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	...	Рез.	Рез.	...	...	Рез.	...	CRSLPEN	Рез.
							рв			рв	рв		рв	рв	

Биты 31:26 зарезервированы, должны оставаться в состоянии сброса.

Бит 25 TIM24LPEN: Включение тактовых сигналов периферийного устройства TIM24 в режиме CSleep.

Настройка и сброс осуществляются программным обеспечением.

- 0: Тактирование периферийных устройств TIM24 отключено в режиме CSleep.
- 1: Тактовые сигналы периферийных устройств TIM24 включены в режиме CSleep (по умолчанию после сброса)

Бит 24 TIM23LPEN: Тактирование периферийных устройств TIM23 включается в режиме CSleep.

Настройка и сброс осуществляются программным обеспечением.

- 0: Тактовые сигналы периферийного устройства TIM23 отключены в режиме CSleep.
- 1: Тактовые сигналы периферийного устройства TIM23 включены в режиме CSleep (по умолчанию после сброса)

Биты 23:9 зарезервированы, должны оставаться в состоянии сброса.

Бит 8 FDCANLPEN: Включение тактирования периферийных устройств FDCAN в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

- 0: Тактирование периферийных устройств FDCAN отключено в режиме CSleep.
- 1: Тактирование периферийных устройств FDCAN включено в режиме CSleep (по умолчанию после сброса)
- Периферийные тактовые генераторы FDCAN: тактовый генератор ядра, выбираемый FDCANSEL и предоставляемый...
- Входной сигнал fdcan_ker_ck и тактовый сигнал интерфейса шины gcc_pclk1 .

Биты 7:6 зарезервированы, должны оставаться в состоянии сброса.

Бит 5 MDIOSLPEN: Включение тактирования периферийных устройств MDIOS в режиме CSleep.

Настройка и сброс осуществляются программным обеспечением.

- 0: Тактовый генератор периферийных устройств MDIOS отключен в режиме CSleep.
- 1: Тактовый генератор периферийных устройств MDIOS включен в режиме CSleep (по умолчанию после сброса)

Бит 4 OPAMPLPEN: Включение тактирования периферийного устройства операционного усилителя в режиме CSleep.

Настройка и сброс осуществляются программным обеспечением.

- 0: Тактовый сигнал периферийного устройства операционного усилителя отключен в режиме CSleep.
- 1: Тактовый сигнал периферийного устройства операционного усилителя включается в режиме CSleep (по умолчанию после сброса).

Бит 3 зарезервирован, должен оставаться в сбросовом значении.

Бит 2 SWPMILPEN: Включение тактирования периферийных устройств SWPMI в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств SWPMI отключено в режиме CSleep. 1: Тактирование периферийных устройств SWPMI включено в режиме CSleep (по умолчанию после сброса).

Периферийные тактовые генераторы SWPMI: тактовый сигнал ядра, выбранный SWPMISEL и подаваемый на вход swpmi_ker_ck , и тактовый сигнал интерфейса шины gss_pclk1 .

Бит 1 CRSLPEN: Включение тактирования периферийных устройств системы восстановления тактовой частоты во время режима CSleep.

Устанавливается и сбрасывается программно.

0: Часы периферийного устройства CRS отключены в режиме CSleep. 1: Часы периферийного устройства CRS включены в режиме CSleep (по умолчанию после сброса).

Бит 0 зарезервирован, должен оставаться в сбросовом значении.

8.7.55 Регистр синхронизации RCC APB2 (RCC_APB2LPENR)

Доступ к этому регистру возможен по двум различным адресам смещения.

Таблица 78. Смещение адреса RCC_APB2LPENR и значение сброса.

Имя регистратора	Смещение адреса	Сбросить значение
RCC_APB2LPENR	0x118	0x4057 30F3
RCC_C1_APB2LPENR	0x178	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	DFSDM1LPEN	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	SAI1LPEN	Рез.	SPISLPEN	Рез.	TIM17LPEN	TIM16LPEN	TIM15LPEN
	рв								рв		рв		рв	рв	рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Рез.	Рез.	SPI4LPEN	СПИЛЛЕН	Рез.	Рез.	Рез.	Рез.		UART9LPEN			Рез.	Рез.	TIM8LPEN	TIM1LPEN
		рв	рв					рв	рв	рв	рв			рв	рв

Бит 31 зарезервирован, должен оставаться в сбросовом значении.

Бит 30 DFSDM1LPEN: Включение тактирования периферийных устройств DFSDM1 в режиме CSleep

- Настройка и сброс осуществляются программным обеспечением.
- 0: Тактовые сигналы периферийных устройств DFSDM1 отключены в режиме CSleep.
- 1: Тактовые сигналы периферийных устройств DFSDM1 включены в режиме CSleep (по умолчанию после сброса)
- В качестве периферийных тактовых сигналов DFSDM1 используются: тактовые сигналы ядра, выбранные SAI1SEL и DFSDM1SEL, и подается на входы AclK и clK соответственно, а также на тактовый сигнал интерфейса шины rcc_pclk2 .

Биты 29:23 зарезервированы, должны оставаться в состоянии сброса.

Бит 22 SAI1LPEN: Включение тактирования периферийных устройств SAI1 в режиме CSleep

- Настройка и сброс осуществляются программным обеспечением.
- 0: Тактирование периферийных устройств SAI1 отключено в режиме CSleep.
- 1: Тактовые сигналы периферийного устройства SAI1 включены в режиме CSleep (по умолчанию после сброса)
- Периферийные тактовые генераторы SAI1: тактовый генератор ядра, выбираемый SAI1SEL и предоставляемый...
Входы sai_a_ker_ck и sai_b_ker_ck , а также тактовый сигнал интерфейса шины rcc_pclk2 .

Бит 21 зарезервирован, должен оставаться в сбросовом значении.

Бит 20 SPISLPEN: Включение тактирования периферийных устройств SPI5 в режиме CSleep

- Настройка и сброс осуществляются программным обеспечением.
- 0: Тактирование периферийных устройств SPI5 отключено в режиме CSleep.
- 1: Тактирование периферийных устройств SPI5 включено в режиме CSleep (по умолчанию после сброса)
- Периферийные тактовые сигналы SPI5 включают: тактовый сигнал ядра, выбираемый модулем SPI45SEL и предоставляемый ему.
вход spi_ker_ck и тактовый сигнал интерфейса шины rcc_pclk2 .

Бит 19 зарезервирован, должен оставаться в сбросовом значении.

Бит 18 TIM17LPEN: Включение тактовой частоты периферийного устройства TIM17 в режиме CSleep.

Устанавливается и сбрасывается программно.

0: Тактовая частота периферийного устройства TIM17 отключена в режиме CSleep.

1: Тактовая частота периферийного устройства TIM17 включена в режиме CSleep (по умолчанию после сброса).

Бит 17 TIM16LPEN: Включение тактовой частоты периферийного устройства TIM16 в режиме CSleep.

Устанавливается и сбрасывается программно.

0: Тактовая частота периферийного устройства TIM16 отключена в режиме CSleep.

1: Тактовая частота периферийного устройства TIM16 включена в режиме CSleep (по умолчанию после сброса).

Бит 16 TIM15LPEN: Включение тактовой частоты периферийного устройства TIM15 в режиме CSleep.

Устанавливается и сбрасывается программно.

0: Тактовый сигнал периферийного устройства TIM15 отключен в режиме CSleep.

1: Тактовый сигнал периферийного устройства TIM15 включен в режиме CSleep (по умолчанию после сброса).

Биты 15:14 зарезервированы, должны оставаться в состоянии сброса.

Бит 13 SPI4LPEN: Включение тактирования периферийных устройств SPI4 в режиме CSleep. Устанавливается

и сбрасывается программно.

0: Тактирование периферийных устройств SPI4 отключено в режиме CSleep. 1:

Тактирование периферийных устройств SPI4 включено в режиме CSleep (по умолчанию после сброса).

Периферийные тактовые сигналы SPI4 включают: тактовый сигнал ядра, выбираемый модулем SPI45SEL и подаваемый на вход spi_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk2 .

Бит 12 SPI1LPEN: Включение тактирования периферийных устройств SPI1 в режиме CSleep. Устанавливается

и сбрасывается программно.

0: Тактирование периферийных устройств SPI1 отключено в режиме CSleep. 1:

Тактирование периферийных устройств SPI1 включено в режиме CSleep (по умолчанию после сброса).

Периферийные тактовые сигналы SPI1 включают: тактовый сигнал ядра, выбранный I2S123SRC и подаваемый на вход spi_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk2 .

Биты 11:8 зарезервированы, должны оставаться в состоянии сброса.

Бит 7 USART10LPEN: Тактирование периферийных устройств USART10 включается в режиме CSleep. Устанавливается и

сбрасывается программно.

0: Тактирование периферийных устройств USART10 отключено в режиме CSleep. 1:

Тактирование периферийных устройств USART10 включено в режиме CSleep (по умолчанию после сброса).

Периферийные тактовые сигналы USART10 включают: тактовый сигнал ядра, выбранный USART16910SEL и подаваемый на вход usart_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk2 .

Бит 6 UART9LPEN: Тактирование периферийных устройств UART9 включается в режиме CSleep.

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств UART9 отключено в режиме CSleep. 1:

Тактирование периферийных устройств UART9 включено в режиме CSleep (по умолчанию после сброса).

Периферийные тактовые сигналы UART9 включают: тактовый сигнал ядра, выбранный USART16910SEL и подаваемый на вход usart_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk2 .

Бит 5 USART6LPEN: Включение тактирования периферийных устройств USART6 в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств USART6 отключено в режиме CSleep. 1:

Тактирование периферийных устройств USART6 включено в режиме CSleep (по умолчанию после сброса).

Периферийные тактовые сигналы USART6 включают: тактовый сигнал ядра, выбранный USART16910SEL и подаваемый на вход usart_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk2 .

Бит 4 USART1LPEN: Включение тактирования периферийных устройств USART1 в режиме CSleep. Устанавливается и сбрасывается программно.

0: Тактирование периферийных устройств USART1 отключено в режиме CSleep. 1:

Тактирование периферийных устройств USART1 включено в режиме CSleep (по умолчанию после сброса).

Периферийные тактовые сигналы USART1 включают: тактовый сигнал ядра, выбранный USART16910SEL и подаваемый на входы usart_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk2 .

Биты 3:2 зарезервированы, должны оставаться в состоянии сброса.

Бит 1 TIM8LPEN: Включение тактовой частоты периферийного устройства TIM8 в режиме CSleep.

Устанавливается и сбрасывается программно.

0: Тактовый сигнал периферийного устройства TIM8 отключен в режиме CSleep. 1:

Тактовый сигнал периферийного устройства TIM8 включен в режиме CSleep (по умолчанию после сброса).

Бит 0 TIM1LPEN: Включение тактирования периферийного устройства TIM1 в режиме CSleep.

Устанавливается и сбрасывается программно.

0: Тактовый сигнал периферийного устройства TIM1 отключен в режиме CSleep. 1:

Тактовый сигнал периферийного устройства TIM1 включен в режиме CSleep (по умолчанию после сброса).

8.7.56 Регистр синхронизации RCC APB4 Sleep (RCC_APB4LPENR)

Доступ к этому регистру возможен по двум различным адресам смещения.

Таблица 79. Смещение адреса и значение сброса RCC_APB4LPENR.

Имя регистратора	Смещение адреса	Сбросить значение
RCC_APB4LPENR	0x11C	0x0421 DEAA
RCC_C1_APB4LPENR	0x17C	

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Рез.	Рез.	Рез.	Рез.	Рез.	DTSLPEN	Рез.	Рез.	Рез.	Рез.	SAI4LPEN	Рез.	Рез.	Рез.	Рез.	Рез.
					рв					рв					рв
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ВРЕФЛPEN		Рез.					Рез.	IZC4LPEN	Рез.	СПИЛPEN	Рез.		Рез.		Рез.
рв	рв		рв	рв	рв	рв		рв		рв		рв		рв	

Биты 31:26 зарезервированы, должны оставаться в состоянии сброса.

Бит 26 DTSLPEN: Включение тактирования периферийного устройства цифрового датчика температуры во время режима CSleep.

Настройка и сброс осуществляются программным обеспечением.

0: В режиме CSleep отключается периферийный тактовый генератор цифрового датчика температуры.

1: Цифровые часы датчика температуры включены в режиме CSleep (по умолчанию после сброса)

Биты 25:22 зарезервированы, должны оставаться в состоянии сброса.

Бит 21 SAI4LPEN: Включение тактовых сигналов периферийных устройств SAI4 в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Тактовые сигналы периферийных устройств SAI4 отключены в режиме CSleep.

1: Тактовые сигналы периферийных устройств SAI4 включены в режиме CSleep (по умолчанию после сброса)

Периферийные тактовые генераторы SAI4 — это: тактовые генераторы ядра, выбранные SAI4ASEL и SAI4BSEL, и предоставляется на входы sai_a_ker_ck и sai_b_ker_ck соответственно, а также интерфейсу шины gcc_pclk4. часы.

Биты 20:17 зарезервированы, должны оставаться в состоянии сброса.

Бит 16 RTCAPBLPEN: Включение синхронизации RTC APB в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Интерфейс регистрового тактирования RTC (APB) отключается в режиме CSleep.

1: Интерфейс регистрового тактирования RTC (APB) включается в режиме CSleep (по умолчанию после сброса).

Бит 15 VREFLPEN: Включение тактирования периферийного устройства VREF в режиме CSleep.

Настройка и сброс осуществляются программным обеспечением.

0: Тактовый сигнал периферийного устройства VREF отключен в режиме CSleep.

1: Тактовый сигнал периферийного устройства VREF включен в режиме CSleep (по умолчанию после сброса)



Бит 14 COMP12LPEN: Включение тактирования периферийных устройств COMP1/2 в режиме CSleep.

Настройка и сброс осуществляются программным обеспечением.

0: Тактовый сигнал периферийного устройства COMP1/2 отключен в режиме CSleep. 1:

Тактовый сигнал периферийного устройства COMP1/2 включен в режиме CSleep (по умолчанию после сброса).

Бит 13 зарезервирован, должен оставаться в сбросовом значении.

Бит 12 LPTIM5LPEN: Включение тактирования периферийных устройств LPTIM5 в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств LPTIM5 отключено в режиме CSleep. 1:

Тактирование периферийных устройств LPTIM5 включено в режиме CSleep (по умолчанию после сброса).

Периферийные тактовые сигналы LPTIM5 включают: тактовый сигнал ядра, выбранный LPTIM345SEL и подаваемый на вход lptim_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk4 .

Бит 11 LPTIM4LPEN: Включение тактирования периферийных устройств LPTIM4 в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств LPTIM4 отключено в режиме CSleep. 1:

Тактирование периферийных устройств LPTIM4 включено в режиме CSleep (по умолчанию после сброса).

Периферийные тактовые сигналы LPTIM4 включают: тактовый сигнал ядра, выбранный LPTIM345SEL и подаваемый на вход lptim_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk4 .

Бит 10 LPTIM3LPEN: Включение тактирования периферийных устройств LPTIM3 в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств LPTIM3 отключено в режиме CSleep. 1:

Тактирование периферийных устройств LPTIM3 включено в режиме CSleep (по умолчанию после сброса).

Периферийные тактовые сигналы LPTIM3 включают: тактовый сигнал ядра, выбранный LPTIM345SEL и подаваемый на вход lptim_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk4 .

Бит 9 LPTIM2LPEN: Включение тактирования периферийных устройств LPTIM2 в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств LPTIM2 отключено в режиме CSleep. 1:

Тактирование периферийных устройств LPTIM2 включено в режиме CSleep (по умолчанию после сброса).

Периферийные тактовые сигналы LPTIM2 включают: тактовый сигнал ядра, выбранный LPTIM2SEL и подаваемый на вход lptim_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk4 .

Бит 8 зарезервирован, должен оставаться в сбросовом значении.

Бит 7 I2C4LPEN: Включение тактовых сигналов периферийных устройств I2C4 в режиме CSleep.

Устанавливается и сбрасывается программно.

0: Тактирование периферийных устройств I2C4 отключено в режиме CSleep. 1:

Тактирование периферийных устройств I2C4 включено в режиме CSleep (по умолчанию после сброса).

Периферийные тактовые сигналы I2C4 включают: тактовый сигнал ядра, выбранный модулем I2C4SEL и подаваемый на вход i2c_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk4 .

Бит 6 зарезервирован, должен оставаться в сбросовом значении.

Бит 5 SPI6LPEN: Включение тактирования периферийных устройств SPI6 в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Тактирование периферийных устройств SPI6 отключено в режиме CSleep. 1:

Тактирование периферийных устройств SPI6 включено в режиме CSleep (по умолчанию после сброса).

Периферийные тактовые сигналы SPI6 включают: тактовый сигнал ядра, выбираемый модулем SPI6SEL и подаваемый на вход spi_ker_ck , и тактовый сигнал интерфейса шины gcc_pclk4 .

Бит 4 зарезервирован, должен оставаться в сбросовом значении.

Бит 3 LPUART1LPEN: Включение тактирования периферийных устройств LPUART1 в режиме CSleep. Устанавливается и сбрасывается программно.

0: Тактирование периферийных устройств LPUART1 отключено в режиме CSleep. 1: Тактирование периферийных устройств LPUART1 включено в режиме CSleep (по умолчанию после сброса).

Периферийные тактовые сигналы LPUART1 включают: тактовый сигнал ядра, выбранный модулем LPUART1SEL и подаваемый на вход lpuart_ker_ck, и тактовый сигнал интерфейса шины gcc_pclk4.

Бит 2 зарезервирован, должен оставаться в сбросовом значении.

Бит 1 SYSCFGLPEN: Включение тактирования периферийных устройств SYSCFG в режиме CSleep

Настройка и сброс осуществляются программным обеспечением.

0: Тактовый генератор периферийных устройств SYSCFG отключен в режиме CSleep.

1: Тактовый генератор периферийных устройств SYSCFG включен в режиме CSleep (по умолчанию после сброса).

Бит 0 зарезервирован, должен оставаться в сбросовом значении.

8.7.57 Карта реестра RCC

Таблица 80. Схема регистров RCC и значения сброса.

Название регистра смещения		31		30		29		28		27		26		25																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																																															
----------------------------	--	----	--	----	--	----	--	----	--	----	--	----	--	----	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

[illegible]

[illegible]

[illegible]

[illegible]

[illegible]

[illegible]

[illegible]

[illegible]

Таблица 80. Схема регистров RCC и значения сброса (продолжение)

Название регистра смещения																								
0x168	RCC_C1_ AHB4LPENR	Рез.	Рез.																					
	Сбросить значение			1	1				1			1	1					1	1					
0x16C	RCC_C1_ APB3LPENR	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
	Сбросить значение																							
0x170	RCC_C1_ APB1LLPENR	UART8LPEN	UART7LPEN	DAC12LPEN	Рез.	ЦЕЛПЕН	Рез.	12C5LPEN	Рез.	12C3LPEN	12C2LPEN	12C1LPEN	UART5LPEN	UART4LPEN	USART3LPEN	USART2LPEN	SPDIFRXLPEN	СПИЛПЕН	SPI2LPEN	Рез.	Рез.	Рез.	Рез.	Рез.
	Сбросить значение	1	1	1		1		1		1	1	1	1	1	1	1	1	1	1					
0x174	RCC_C1_ APB1HLPENR	Рез.	Рез.	Рез.	Рез.	Рез.	TIM24LPEN	TIM23LPEN	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
	Сбросить значение					1	1																	
0x178	RCC_C1_ APB2LPENR	Рез.	DFSDM1LPEN	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	SAI1LPEN	Рез.	СПИЛПЕН	Рез.	TIM17LPEN	TIM16LPEN	TIM15LPEN	Рез.	Рез.	SPI4LPEN	СПИЛПЕН	Рез.	Рез.	Рез.
	Сбросить значение		1								1		1		1	1	1			1	1			
0x17C	RCC_C1_ APB4LPENR	Рез.	Рез.	Рез.	Рез.	Рез.	DTSLPEN	Рез.	Рез.	Рез.	Рез.	SAI4LPEN	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.	Рез.
	Сбросить значение						1					1								1	1			
0x180 к 0x1FC	сдержанный	Сдержанный																						

Адреса границ регистрационных участков указаны в разделе 2.3 на странице 131 .

