



## Universidad de Guadalajara Centro Universitario de Ciencias Exactas e Ingenierías

Ingeniería en Computación

# **Proyecto Final**

Reporte de Trabajo Colaborativo presentado por <u>Humberto de Jesus Peña Dueñas</u> <u>Karla Rebeca Hernández Elizarrarás</u> <u>Elizabeth Arroyo Moreno</u>

Alumnos de Cuarto Semestre ICOM

Arquitectura de Computadoras

Mtro. Jorge Ernesto Lopez Arce Delgado

Guadalajara, Jal. Mayo de 2025

## Introducción.

#### [FASE 1]

La arquitectura MIPS (Microprocessor without Interlocked Pipeline Stages), representa una de las implementaciones más influyentes adoptadas dentro del paradigma RISC (Reduced Instruction Set Computer). Su diseño ha sido reconocido por su simplicidad y facilidad estructural, su eficiencia operativa y su enfoque modular. Gracias a su organización y a la previsibilidad en el tiempo de ejecución de sus instrucciones, el MIPS es un modelo ideal para la enseñanza de conceptos clave como el control de flujo, la segmentación por etapas y el procesamiento paralelo.

El propósito principal de este proyecto final es desarrollar e implementar un datapath de 32 bits basado en la arquitectura MIPS, capaz de interpretar y ejecutar un subconjunto específico de 28 instrucciones pertenecientes a los tres formatos clásicos definidos por esta arquitectura: tipo R el que es registro, tipo I es el inmediato y tipo J que es de salto. Estas instrucciones han sido seleccionadas por su utilidad representativa en programas típicos de nivel básico-intermedio, dejando la validación desde operaciones aritméticas hasta mecanismos de control de flujo y acceso a memoria.

En particular, las instrucciones de tipo R en MIPS son fundamentales para realizar operaciones aritméticas y lógicas que involucran exclusivamente registros. Este formato de instrucción utiliza campos específicos para identificar los registros fuente y destino, así como la operación a ejecutar, sin incluir valores inmediatos. Las instrucciones tipo R, como add, sub, and y or, permiten manipular datos almacenados en los registros de manera directa, lo que contribuye a la eficiencia y rapidez en la ejecución. Además, estas instrucciones mantienen la filosofía RISC al ser simples y uniformes, facilitando su decodificación y ejecución en un ciclo de reloj. La implementación de estas instrucciones en el datapath requiere un manejo preciso de los registros y la unidad aritmético-lógica (ALU), asegurando que las operaciones se realicen correctamente y que los resultados se almacenen en los registros adecuados.

En conjunto, la integración de los formatos de instrucción tipo R, I y J en el datapath permitirá cubrir un amplio espectro de funcionalidades necesarias para la ejecución de programas representativos, consolidando así una base sólida para el estudio y aplicación de la arquitectura MIPS.

## Tablas de Instrucciones

Instrucción	Tipo	Sintaxis
Add	R	Add \$rd, \$rs, \$rt
Sub	R	Sub \$rd, \$rs, \$rt
Mul	R	Mul \$rd, \$rs, \$rt
Div	R	Div \$rd, \$rs, \$rt
Or	R	Or \$rd, \$rs, \$rt
And	R	And \$rd, \$rs, \$rt
Addi	I	Addi \$rt, \$rs, immediate
Subi	ı	Subi \$rt, \$rs, immediate
Ori	I	Ori \$rt, \$rs, immediate
Andi	ı	Andi \$rt, \$rs, immediate

Instrucción	Tipo	Sintaxis
Lw	I	Lw \$rt, \$rs, immediate
Sw	I	Sw \$rt, offset(\$rs)
slt	R	slt \$rd, \$rs, \$rt
Slti	I	Slti \$rt, \$rs, \$immediate
beq	I	beq \$rs, \$rt, offset
bne	I	bne \$rs, \$rt, offset
J	J	J target
nop	R	nop
bgtz	ı	bgtz \$rs, offset

## [FASE 2]

En esta segunda fase del proyecto, se amplía el diseño del datapath previamente desarrollado para incorporar el soporte de instrucciones tipo I, utilizadas comúnmente para operaciones que involucran un registro y un valor inmediato, como addi, andi, ori, lw y sw. Las instrucciones tipo I son fundamentales para la ejecución de programas más complejos, ya que permiten la manipulación de datos inmediatos y el acceso a memoria. Esta etapa tiene como propósito modificar e integrar los componentes necesarios dentro del datapath, incluyendo el uso de señales de control específicas y la manipulación de direcciones de memoria, para garantizar un funcionamiento correcto de dichas instrucciones.

En la arquitectura MIPS, las instrucciones de tipo I (inmediato) son un formato de 32 bits utilizado principalmente para instrucciones de transferencia de datos, salto condicional y operaciones con operandos inmediatos. Estas instrucciones permiten operar con un registro y un valor inmediato codificado dentro de la propia instrucción, facilitando la manipulación rápida de datos constantes y el acceso a memoria.

#### Características del formato tipo I en MIPS

- Campos de la instrucción:
  - op (6 bits): código de operación que identifica la instrucción.
  - rs (5 bits): registro fuente, que contiene un operando.
  - rt (5 bits): registro destino o segundo operando.
  - inmediato (16 bits): valor inmediato o desplazamiento, que puede ser un número positivo o negativo (con signo extendido).
- La longitud total de la instrucción es fija en 32 bits, manteniendo la uniformidad en la arquitectura

#### [FASE 1]

## Objetivo General.

Diseñar e implementar un datapath MIPS de 32 bits basado en arquitectura RISC, capaz de ejecutar un conjunto específico de 28 instrucciones (tipo R, I y J), simulando el flujo de datos y control en un entorno de pipeline de 5 etapas (IF, ID, EX, MEM, WB).

## Objetivos específicos.

- 1. Analizar las instrucciones MIPS (R, I, J) para definir sus formatos binarios y su comportamiento en el datapath.
- 2. Diseñar un sistema modular que incluya:
  - Banco de registros.
  - Memorias (instrucciones y datos).
  - ALU, multiplexores y unidad de control.
  - Buffers para gestionar el pipeline.

- 3. Codificar un programa en ensamblador MIPS y traducirlo a código máquina.
- 4. Precargar el programa en memoria y simular su ejecución.
- 5. Verificar el funcionamiento del datapath, asegurando que cada etapa del pipeline opere correctamente
- 6. Documentar el proceso desde el diseño teórico hasta la implementación práctica.
- 7. Comprender cómo un procesador ejecuta instrucciones a nivel hardware.
- 8. Aplicar conceptos de pipeline, hazards y control de flujo de datos.
- 9. Integrar conocimientos de lógica digital, programación en Verilog y arquitectura de computadoras.

### [FASE 2]

## **Objetivo General.**

El objetivo de esta segunda fase es modificar el datapath diseñado en la fase anterior para que sea capaz de ejecutar instrucciones tipo I, integrando señales de control adicionales que permitan distinguir entre instrucciones tipo R y tipo I, así como implementar el manejo de operandos inmediatos mediante la extensión de signo y su correcta conexión al ALU. Además, se busca añadir la lógica necesaria para soportar instrucciones de acceso a memoria como lw y sw, incluyendo las conexiones con la memoria de datos verificando su correcto funcionamiento a través de simulaciones. Finalmente, esta fase pretende consolidar la comprensión del funcionamiento del datapath completo, abarcando operaciones aritméticas, lógicas y de acceso a memoria utilizando valores inmediatos.

#### Desarrollo.

#### [FASE 1]

Este proyecto se fundamenta en la arquitectura MIPS de 32 bits, siguiendo el modelo clásico de cinco etapas de pipeline:

- IF (Instruction Fetch): Obtención de la instrucción desde la memoria.
- ID (Instruction Decode): Decodificación y lectura de registros.
- EX (Execute): Ejecución de operaciones aritméticas o lógicas.
- MEM (Memory): Acceso a la memoria de datos para cargar o almacenar valores.
- WB (Write Back): Escritura de resultados en el banco de registros.

Para garantizar la sincronización entre etapas, se implementaron buffers intermedios (IF/ID, ID/EX, EX/MEM, MEM/WB), que evitan conflictos y aseguran un flujo de datos ordenado.

#### Módulos Principales.

- 1. PC (Program Counter):
  - Responsable de mantener y actualizar la dirección de la siguiente instrucción.
  - Incrementa su valor en 4 bytes por ciclo, a menos que se active un salto (Branch o Jump).

#### Memoria de Instrucciones:

 Almacena el programa en código máquina, precargado mediante un script en Python que traduce instrucciones ensamblador a binario.

#### 3. Banco de Registros:

- Permite la lectura simultánea de dos registros y la escritura en uno.
- Utiliza registros específicos para almacenar resultados temporales, punteros y datos intermedios.

#### 4. ALU y ALU Control:

- Soporta operaciones aritméticas (Add, Sub), lógicas (And, Or) y comparaciones (Slt).
- La unidad ALU Control interpreta las señales de la Unidad de Control y el campo funct para determinar la operación exacta.

#### 5. Unidad de Control:

 Genera señales críticas para cada tipo de instrucción (R, I, J), como habilitación de escritura en registros, selección de operaciones ALU y acceso a memoria.

#### 6. Memoria de Datos:

• Almacena valores requeridos por el programa y soporta operaciones de carga (Lw) y almacenamiento (Sw).

### Pruebas y Verificación.

Con el objetivo de asegurar el correcto funcionamiento del datapath, se llevaron a cabo diversas simulaciones de manera progresiva, abarcando cada una de las etapas del flujo de datos. El proceso comenzó con la verificación de la lectura precisa de las instrucciones almacenadas en la memoria, asegurando que se recuperaran correctamente para su posterior ejecución. A continuación, se evaluó el comportamiento de los registros, comprobando que fueran actualizados de forma adecuada con los valores correspondientes durante cada ciclo de instrucción.

Posteriormente, se analizó el flujo de datos entre los diferentes módulos del sistema, prestando especial atención al tránsito de información a través de los buffers entre las distintas etapas del pipeline. Esto permitió verificar que los datos se transfirieran correctamente sin pérdidas ni errores de sincronización.

Asimismo, se monitoreó cuidadosamente el funcionamiento del pipeline al ejecutar instrucciones con dependencias entre sí, con el fin de detectar la presencia de posibles conflictos, tanto de datos como de control, y comprobar si el diseño era capaz de gestionarlos correctamente.

Para todo este proceso de verificación, se utilizó el entorno de simulación ModelSim, el cual permitió observar las señales internas. Se realizaron pruebas detalladas paso a paso, analizando cada transición y resultado, con el propósito de confirmar que el datapath cumpliera con el comportamiento esperado en todas las situaciones evaluadas.

[FASE 2]

### [FASE 1]

## Conclusión general.

La realización de este proyecto facilitó una comprensión mucho más detallada del funcionamiento interno de un procesador MIPS, particularmente en lo que respecta al procesamiento de instrucciones dentro de un datapath segmentado. A través de la implementación de los diferentes módulos en Verilog, así como la conversión manual de un programa escrito en lenguaje ensamblador a su forma binaria en código máquina, se logró fortalecer de manera significativa tanto los conocimientos teóricos como las habilidades prácticas en el área de arquitectura de computadoras.

Asimismo, la etapa de simulación y verificación del sistema completo permitió observar cómo interactúan los distintos componentes entre sí, haciendo evidente la importancia de la sincronización precisa entre etapas del pipeline. Este proceso ayudó a visualizar el recorrido de los datos a lo largo del datapath y resaltó el papel fundamental del control en la ejecución ordenada de las instrucciones. La experiencia contribuyó a consolidar conceptos clave como el manejo de riesgos de datos, el flujo de control y la importancia de una buena organización modular.

#### Conclusión Personal.

Desde mi perspectiva, este proyecto representó un reto considerable, pero al mismo tiempo se convirtió en una experiencia de gran valor académico y formativo. Me permitió integrar y aplicar de manera práctica distintos conocimientos adquiridos en cursos previos.

Aunque en algunos momentos surgieron dificultades como la integración correcta de los módulos o la identificación de errores en la ejecución del programa, cada obstáculo superado fortaleció mi capacidad de análisis y resolución de problemas. Ver el sistema funcionando correctamente después de múltiples pruebas y ajustes fue muy satisfactorio.

El tema me pareció particularmente interesante y útil, ya que me ofreció una visión más clara de cómo operan los procesadores desde una perspectiva de diseño. Considero que este tipo de proyectos son fundamentales para cualquier estudiante de ingeniería en computación, ya que acercan los conceptos abstractos al mundo real.

### [FASE 2]

## Conclusión general.

Desde mi perspectiva, las instrucciones tipo I en MIPS cumplen un papel fundamental al permitir operaciones que combinan registros con valores inmediatos y facilitar el acceso a memoria. Su implementación en el datapath es un aspecto clave para que el procesador pueda ejecutar una variedad de programas con diferentes niveles de complejidad. Me parece que comprender y diseñar correctamente esta parte del datapath es esencial para asegurar que las instrucciones se procesen de manera adecuada y eficiente. En resumen, el soporte para instrucciones tipo I es un elemento necesario para el funcionamiento correcto y completo del conjunto de instrucciones en esta arquitectura.

Al trabajar con instrucciones de carga y almacenamiento, se comprobó la necesidad de respetar la alineación de direcciones de memoria (múltiplos de 4 bytes), lo que simplificó el diseño del hardware y evitó accesos erróneos a memoria.

La simulación de las instrucciones tipo I fue fundamental para validar el correcto funcionamiento del datapath modificado, permitiendo detectar y corregir errores en la manipulación del inmediato y en el acceso a memoria antes de la implementación física.

## **Bibliografías**

Abd-El-Barr, M., & El-Rewini, H. (2004). Fundamentals of computer organization and architecture (Vol. 38). John Wiley & Sons.

Stalling, W. (2005). Organización y Arquitectura de Computadores (7a ed.) Pearson-Prentice-Hall.

Patterson, D. A. (2007). Computer organization and design: The hardware/software interface. Morgan Kaufmann.

Hwang K. (s.f.). Arquitectura de Computadores y Procesamiento Paralelo. Mc Graw-Hill.