Generador DDS y osciloscopio con STM32H503CBT6

Diseño, decisiones de ingeniería y diagramas de flujo

1. Resumen del diseño

Parámetro	Valor
Microcontrolador	STM32H503CBT6 (Cortex-M33, 250 MHz, 128 KB flash, 32 KB RAM)
Reloj de muestreo	TIM2 → TRGO, $F_s = 250\,\text{MHz}/250 = 1\,\text{MS/s}$
Salidas	DAC1 CH1 (PA4) y CH2 (PA5), modo dual, 12 bits
Transferencia	GPDMA1 canal 0, circular por lista enlazada, buffer ping-pong 2×256
Acumulador de fase	32 bits ⇒ resolución $F_s/2^{32} = 0{,}233\,\text{mHz}$
Tabla	4096 muestras × 12 bits (en `uint16_t`), doble buffer en RAM
Rango de salida	0,1 Hz a 400 kHz ($0{,}4\,F_s$)
Interpolación	lineal, automática para $f < F_s/N = 244\,\text{Hz}$
Encoders	TIM1 (frecuencia) y TIM3 (forma de onda), modo encoder por hardware
Formas de onda	seno, triangular, sierra ±, cuadrada, seno rectificado, arbitraria
Osciloscopio	PA1 → ADC1 (único ADC del H503), 0 a 3,3 V, disparado por TIM6
Tiempo real	hasta 2 MS/s a 12 bits; sobremuestreo por hardware hasta 16 bits
Tiempo equivalente	señales periódicas: 256 puntos/período, hasta ≈ 200 MS/s equivalentes
Salida de datos	USART2 a 2 Mbaud por DMA → visor `tools/osciloscopio.py`

2. Arquitectura

La idea central es que **el CPU nunca escribe en el DAC**. El timer marca el ritmo con una precisión de cristal, el DAC convierte en cada flanco de TRGO y el GPDMA le entrega la muestra siguiente. El CPU solo recalcula la mitad del buffer que el DMA ya terminó de leer. Así el jitter de muestreo es nulo, sin importar las interrupciones que haya.

3. Decisiones de diseño

3.1. ¿TIM1 o TIM2?

En el STM32H503 el DAC puede dispararse desde TIM1, TIM2, TIM3, TIM6, TIM7 y LPTIM1/2 (campo `TSELx` de `DAC_CR`). Todos los timers corren a 250 MHz con el prescaler de APB en 1, así que la resolución de F_s es la misma con cualquiera. La diferencia está en lo que se pierde al usarlo:

Timer	Características	Uso en este diseño
TIM1	Avanzado, 16 bits, PWM complementario con tiempo muerto, el único del chip	**Encoder de frecuencia** (PA8/PA9). Usarlo solo como reloj desperdiciaría sus funciones.
TIM2	32 bits, 4 canales, dispara al DAC (`TSEL`=2)	**Reloj de muestreo del DDS** (elegido)
TIM3	16 bits, 4 canales, modo encoder	**Encoder de forma de onda** (PA6/PA7)
TIM6	Básico, sin pines, pensado para el DAC (`TSEL`=5)	Alternativa equivalente: `DDS_TIMER_TIM6` en `dds_config.h` libera TIM2

Para generar el TRGO, TIM1 y TIM2 dan el mismo resultado. Elegí **TIM2** porque TIM1 es el único timer avanzado del chip y su par de pines PA8/PA9 sirve muy bien para el encoder. Hacen




Figura 1: Diagrama en bloques del generador.

falta dos timers con modo encoder (TIM1 y TIM3), y con TIM2 en el DDS no se desperdicia ninguna función especial.

3.2. Frecuencia de muestreo y frecuencia máxima

$$F_s = \frac{f_{TIM}}{ARR + 1} = \frac{250\,\mathrm{MHz}}{250} = 1\,\mathrm{MS/s} \qquad M = \mathrm{round}\left(\frac{f_{out} \cdot 2^{32}}{F_s}\right) \qquad \Delta f = \frac{F_s}{2^{32}} = 0{,}233\,\mathrm{mHz} \quad (1)$$

Elegí 1 MS/s porque es la velocidad de actualización típica que especifica ST para sus DAC con el buffer de salida activado (confirmalo en la tabla *DAC characteristics* del DS14053). El límite teórico es Nyquist, $F_s/2 = 500\,\mathrm{kHz}$. En la práctica conviene $f_{max} = 0{,}4\,F_s = 400\,\mathrm{kHz}$, porque la primera imagen cae en $F_s - f$ y el filtro reconstructor necesita banda de transición. La retención de orden cero atenúa según $\mathrm{sinc}(f/F_s)$: a 400 kHz se pierden 2,4 dB. Para un seno limpio sin un filtro muy abrupto, conviene quedarse por debajo de $F_s/4 = 250\,\mathrm{kHz}$. Las formas con armónicos (cuadrada, sierra) se ven bien hasta $\approx F_s/20$.

Si el DAC de tu placa lo soporta, `DDS_FS_HZ` acepta 2; 2,5 y 5 MS/s, que son divisores exactos de 250 MHz. Por encima de 1 MS/s usá `MODE = 010` (buffer interno OFF) y un amplificador operacional rápido como buffer externo. El CPU acompaña: a 5 MS/s el lazo directo usa ≈ 25 % del tiempo.

3.3. Tamaño de tabla recomendado: 4096×12 bits

En un DDS, N **no** es la cantidad de muestras por período que salen. Esas son siempre F_s/f_{out}. N fija la *precisión de fase*. Al truncar la fase a $\log_2 N$ bits aparecen espurias de aproximadamente $\mathrm{SFDR} \approx 6{,}02 \cdot \log_2 N$ dBc.

N	RAM (2 buffers)	SFDR trunc.	Error seno interp.	Sierra	Comentario
256	1 KB	≈ 48 dBc	0,15 LSB	16 LSB/paso	solo con interpolación
1024	4 KB	≈ 60 dBc	0,01 LSB	4 LSB/paso	aceptable
4096	**16 KB**	**≈ 72 dBc**	**0,0006 LSB**	**1 LSB/paso**	**recomendado**
16384	64 KB	≈ 84 dBc	–	1 LSB/paso	no entra en 32 KB

Recomendación: 4096 muestras de 12 bits guardadas en `uint16_t` (8 KB por tabla), por estas razones:

- 72 dBc de SFDR coinciden con el techo de un DAC ideal de 12 bits ($6{,}02 \cdot 12 + 1{,}76 = 74$ dB). Una tabla más grande no mejora la salida porque manda el DAC.
- Una sierra de 4096 pasos recorre los 4096 códigos: 1 LSB por muestra, sin pérdida.
- El índice se obtiene con un desplazamiento (`fase >> 20`), sin módulo.
- 12 bits justificados a la derecha van directo al registro `DHR12RD`.
- Con doble buffer (16 KB) el cambio de forma de onda no produce glitches, y todavía sobra la mitad de la RAM.
- Se agrega una muestra guarda ($T[4096] = T[0]$) para que la interpolación lea $T[i+1]$ sin máscara.

Las tablas se calculan en el arranque (seno, triangular, etc.). Las formas arbitrarias se "graban" en flash con `tools/gen_tabla.py`, a partir de una fórmula o de un CSV medido, y se copian a RAM al seleccionarlas.

3.4. Interpolación lineal en baja frecuencia

Cuando $f_{out} < F_s/N$ (244 Hz), el paso de fase es menor que una muestra de tabla y cada valor se repite varias veces. El resultado es una escalera. En ese caso se usan los 12 bits de fracción que siguen al índice:

$$\underbrace{\texttt{fase}[31{:}20]}_{i} \quad \underbrace{\texttt{fase}[19{:}8]}_{\phi} \qquad y = T[i] + \left\lfloor \frac{(T[i+1] - T[i]) \cdot \phi + 2^{11}}{2^{12}} \right\rfloor \tag{2}$$

El error máximo de la interpolación lineal sobre un seno es $A(2\pi/N)^2/8 = 0{,}0006$ LSB, despreciable. Medido en el test con el código real: **0,99 LSB máximo a 10 Hz** (es el redondeo de la tabla más el de la salida), contra 2,96 LSB del camino directo.

La cuadrada y las sierras **no** se interpolan. Sus flancos se convertirían en rampas de $1/N$ del período (244 μs a 1 Hz). Por encima de 244 Hz se usa el camino directo, más rápido, porque el error de truncamiento ya queda al nivel del ruido del DAC. El umbral se cambia con `DDS_INTERP_MAX_STEP`.




Figura 2: Seno de 10 Hz cerca del cruce por cero, salida real de `dds_fill()`. Sin interpolar, cada muestra de tabla se repite 24 veces (saltos de ≈ 3 LSB). Interpolando, la salida avanza de a 1 LSB.

3.5. Presupuesto de CPU y memoria

Camino (CH2 en 90°)	Instr./muestra	Ciclos (est.)	CPU 1 MS/s	CPU 5 MS/s
Directo	10	≈ 12	≈ 5 %	≈ 25 %
Interpolado	22	≈ 26	≈ 10 %	≈ 52 %

A 1 MS/s hay 250 ciclos por muestra. El firmware mide el peor caso real con el contador DWT y lo muestra por UART (`CPU x.x%`). Con el osciloscopio incluido la RAM queda así: 16 KB de tablas DDS + 2 KB de buffer del DAC + 4 KB de captura + 2,5 KB del ETS + pila ≈ 28,5 KB de 32 KB. Flash: 28,4 KB de 128 KB.

4. Diagramas de flujo




Figura 3: Programa principal.




Figura 4: Lazo de interfaz: los encoders cuentan por hardware y `ui_task()` solo lee la diferencia. Los cambios de M entran en el borde del bloque siguiente, con fase continua.




Figura 5: Motor DDS (ISR del GPDMA). En el código, la decisión "¿interpolado?" y el modo de CH2 se resuelven *antes* del lazo: el compilador genera 8 lazos especializados sin ningún `if` adentro.




Figura 6: Antirrebote de los pulsadores por integración (20 ms estables).

5. Osciloscopio de 0 a 3,3 V

5.1. ¿ADC en paralelo y desfasados? El H503 tiene uno solo

La idea de poner varios ADC en paralelo sobre la misma entrada, cada uno disparado con un desfase de T_s/N (*time-interleaving*), multiplica por N la frecuencia de muestreo: mejora la **resolución en el tiempo**. Pero el STM32H503 tiene **un único ADC** (ADC1). Lo confirman el header CMSIS oficial, donde solo existe `ADC1`, y el datasheet: un ADC de 12 bits a 2,5 MS/s. El modo intercalado necesita, por ejemplo, el STM32H563, que tiene dos ADC.

Con un solo ADC se aprovecha el mismo principio de dos maneras:

Técnica	**Qué mejora**	**Requisito**	**En el H503**
N ADC intercalados (desfase T_s/N)	Resolución en el tiempo $\times N$, con cualquier señal (incluso un evento único)	N ADC sincronizados	No (1 ADC)
Tiempo equivalente (ETS): un ADC, muestras en fases distintas de períodos sucesivos	Resolución en el tiempo: 256 puntos por período, hasta ≈ 200 MS/s equivalentes	Señal **periódica** y estable durante la captura (1 ms)	Sí, modo `ETS`
Sobremuestreo: promediar 2^n conversiones por muestra	Resolución en **amplitud**: $+\frac{1}{2}$ bit por cada $\times 2$, hasta 16 bits	Señal lenta frente a la velocidad del ADC	Sí, automático en bases ≤ 500 kS/s

5.2. Arquitectura




Figura 7: Cadena de adquisición. Corre en paralelo con el DDS, que sigue funcionando solo con TIM2, el DAC y el canal 0 del GPDMA.

El reloj del ADC es HCLK/8 = 31,25 MHz. Una conversión de 12 bits dura 2,5 + 12,5 = 15 ciclos (480 ns), así que el máximo en tiempo real es **2 MS/s**. Para llegar a los 2,5 MS/s del datasheet hacen falta 37,5 MHz, que se pueden obtener con el PLL2. Igual que en el DDS, el timer fija el instante de cada conversión sin jitter y el DMA guarda los datos: el CPU solo procesa cuando la captura terminó.

5.3. Base de tiempo y sobremuestreo automático

Para cada F_s el firmware calcula PSC/ARR del timer y elige, en este orden: (1) el mayor sobremuestreo $R = 2^n$ (hasta 256) que entra en el período de muestreo y (2) con el tiempo que sobra, el mayor tiempo de muestreo del ADC, que exige menos a la impedancia de la fuente. Todas las muestras se normalizan a 16 bits ($0 \ldots 65535 = 0 \ldots 3{,}3\,\mathrm{V}$), así el formato no cambia.

F_s [S/s]	PSC	ARR	Sobremuestreo	SMP [ciclos]	Resolución efectiva
2 000 000	0	124	×1	2,5	12,0 bits
1 000 000	0	249	×1	12,5	12,0 bits
500 000	0	499	×2	12,5	12,5 bits
200 000	0	1249	×8	6,5	13,5 bits
100 000	0	2499	×16	6,5	14,0 bits
50 000	0	4999	×32	6,5	14,5 bits
20 000	0	12499	×64	6,5	15,0 bits
10 000	0	24999	×128	6,5	15,5 bits
5 000	0	49999	×256	6,5	16,0 bits
2 000	1	62499	×256	47,5	16,0 bits
1 000	3	62499	×256	92,5	16,0 bits

La resolución efectiva es la teórica, $12 + \frac{1}{2}\log_2 R$. Se alcanza cuando la señal trae al menos $\approx 1\,\mathrm{LSB}$ de ruido, que actúa como *dither*.

5.4. Tiempo equivalente con un solo ADC

Si la señal es periódica, no hace falta que varios ADC muestreen el mismo período en instantes desfasados. Alcanza con que *un* ADC tome cada muestra en una fase distinta de períodos sucesivos. Como F_s/f casi nunca es entero, eso pasa solo; el algoritmo es:

1. Capturar 2048 muestras a $\approx 2\,\mathrm{MS/s}$, es decir, muchos períodos seguidos.
2. Buscar todos los cruces ascendentes por el nivel medio, con histéresis, e interpolar entre muestras su posición fraccionaria c_i.
3. Ajustar por mínimos cuadrados $c_i = t_0 + T\,i$. Con cientos de cruces, T queda con un error menor a 1 ppm. Primero se ajustan los cruces cercanos y la ventana se amplía de a poco, para numerarlos bien aunque se pierda alguno.
4. Calcular la fase de cada muestra, $\varphi_k = \mathrm{frac}\,((k - t_0)/T)$, y acumularla en el casillero $\lfloor 256\,\varphi_k \rfloor$. Se guarda también dónde cayó dentro del casillero.
5. Promediar cada casillero y llevar el valor a su *centro* con la pendiente local, $y_c = \bar{y} - y'\,\bar{\delta}$. Sin esta corrección el error llega a 17 LSB en los flancos; con ella baja a 0,4 LSB.
6. Interpolar los casilleros vacíos y enviar dos períodos (512 puntos) con $\Delta t_{eq} = T/(256\,F_s)$.

El micro se "desafina" a propósito. Si F_s/f queda cerca de un cociente de enteros chicos, las muestras caen siempre en las mismas fases. Por ejemplo, 500 kHz a 2 MS/s exactos da 4 muestras por período: solo 4 fases distintas. Antes de reconstruir, el firmware prueba ARR = 124…131 (de 2,00 a 1,89 MS/s), calcula cuántos de los 256 casilleros quedarían cubiertos y, si otra F_s cubre mejor, recaptura con esa. Es la versión en el tiempo del desfase entre ADC.

f señal	Muestras/período	ARR elegido	Cobertura	Error de f	Error de forma	Alineación
50 kHz	39,68	125	256/256	0,6 ppm	0,38 LSB	0,00 ns
123,5 kHz	16,07	125	256/256	0,3 ppm	0,42 LSB	0,00 ns
333 kHz	5,91	126	256/256	0,2 ppm	0,37 LSB	−0,23 ns
500 kHz	3,94	126	256/256	0,7 ppm	0,36 LSB	+0,23 ns
730 kHz	2,72	125	256/256	0,2 ppm	0,44 LSB	0,00 ns
850 kHz	2,33	125	256/256	0,5 ppm	0,40 LSB	−1,24 ns




Figura 8: Seno de 730 kHz capturado a 1,98 MS/s (simulación del ADC con ruido de 1 LSB y el código real de `osc_core.c`). Los puntos rojos son las muestras de los dos primeros períodos: a simple vista no se reconoce la forma. La curva azul ordena por fase las 2048 muestras de la captura: equivale a muestrear cada 5,35 ns (≈ 187 MS/s).

Resultados de `make test` (seno de 2,4 V pp con ruido de 1 LSB). El error de forma es RMS en LSB de 12 bits. El límite práctico es $f < F_s/2{,}2 \approx 900$ kHz, porque hacen falta al menos dos muestras por período para detectar los cruces, y la señal debe repetirse igual durante la captura. Para eventos únicos se usa el modo en tiempo real. Por encima de unos pocos MHz también limita el ancho de banda analógico de la entrada del ADC.

5.5. Controles

Mantener apretado el encoder FORMA cambia entre la página DDS y la del osciloscopio, que arranca a adquirir solo. El generador sigue funcionando mientras se mide: se puede ver la salida del DDS conectando PA4 a PA1.

Encoder	**Acción**	**Página osciloscopio**
FRECUENCIA	girar	frecuencia de muestreo (horario = más rápido)
	pulsar	modo AUTO → NORMAL → ETS
	mantener	RUN / STOP
FORMA	girar	nivel de trigger (pasos de 33 mV)
	pulsar	flanco ascendente / descendente
	mantener	volver a la página DDS

5.6. Acondicionamiento de la entrada

La entrada va directo al ADC: el rango es de 0 a 3,3 V ($V_{REF+} = V_{DDA}$ en el LQFP48). Recomendaciones:

- **Protección:** resistencia serie de 1 kΩ y diodos Schottky a 3,3 V y a GND (por ejemplo, BAT54S).
- **Buffer:** a 2 MS/s el ADC muestrea durante solo 80 ns (2,5 ciclos), así que la fuente tiene que ser de baja impedancia. Un operacional *rail-to-rail* rápido como seguidor, por ejemplo un OPA350 o similar, con un capacitor de 1–10 nF a la salida para el pico de carga del ADC. En las bases lentas el firmware alarga solo el tiempo de muestreo.
- **Señales bipolares:** divisor resistivo más un *offset* de 1,65 V con el mismo operacional.




Figura 9: Máquina de estados de `osc_task()`, en el lazo principal. Si cambia la configuración, se aborta la captura y se vuelve a LIBRE.




Figura 10: Procesamiento en tiempo equivalente (`process_ets()` y `osc_core.c`).

6. Conexionado (LQFP48)

Pin	Función	AF	Conexión
PA4	DAC1_OUT1	analóg.	Salida CH1 → filtro → BNC
PA5	DAC1_OUT2	analóg.	Salida CH2 → filtro → BNC
PA8 / PA9	TIM1_CH1 / CH2	AF1	Encoder FRECUENCIA (A / B)
PA10	GPIO entrada, pull-up	–	Pulsador FRECUENCIA (cambia el paso)
PA6 / PA7	TIM3_CH1 / CH2	AF2	Encoder FORMA (A / B)
PB0	GPIO entrada, pull-up	–	Pulsador FORMA (modo de CH2)
PA1	ADC1_INP1	analóg.	**Entrada del osciloscopio** (0 a 3,3 V)
PA2	USART2_TX	AF7	Estado + tramas del osciloscopio, 2 Mbaud 8N1
PA13 / PA14	SWDIO / SWCLK	–	ST-LINK
PB6 / PB7	I2C1 SCL / SDA	AF4	*Reservado:* pantalla I^2C (SSD1306)
PB13/15/12	SPI2 SCK/MOSI/CS	AF5	*Reservado:* pantalla SPI (ST7735, ILI9341)
PB14 / PB10	GPIO	–	*Reservado:* D/C y RESET de la pantalla

Recomendaciones de hardware. Encoders con el común a GND y una red RC de 10 kΩ/10 nF en A y B. En el LQFP48, V_{REF+} está unido a V_{DDA}: alimentá V_{DDA} con un filtro LC aparte para bajar el ruido del DAC. Con el buffer interno activado la salida no llega a los rieles (unos 0,2 V de cada lado). Para amplitud y offset ajustables agregá una etapa con un amplificador operacional después del filtro reconstructor.

Pantalla futura. Hay tres funciones `weak` (vacías): `display_init()`, `display_update(estado)` y `display_scope(trama, puntos)`. Basta con crear `display.c` con esas funciones. La primera recibe la página activa, la frecuencia pedida y la real, el paso (para dibujar el cursor), la forma de onda, el modo de CH2 y la configuración del osciloscopio. La segunda recibe cada trama lista para dibujar: puntos de 16 bits, Δt entre puntos y mediciones. Ni el motor DDS ni la adquisición se tocan.