

TestBenches com geração de VCD

Execução manual no PowerShell

O fluxo é sempre composto por dois comandos: primeiro compile com iverilog; depois execute o arquivo gerado com vvp.

Sensor DSP

```
iverilog -g2012 -s tb_sensor_dsp -o .\tb_sensor_dsp.out ..\src\sensor_dsp.v .\tb_sensor_dsp.v  
vvp .\tb_sensor_dsp.out
```

Saída esperada: tb_sensor_dsp.vcd.

Controlador MCP3008

```
iverilog -g2012 -s tb_mcp3008 -o .\tb_mcp3008.out ..\src\mcp3008_controller.v .\tb_mcp3008.v  
vvp .\tb_mcp3008.out
```

Saída esperada: tb_mcp3008.vcd.

Escravo SPI da Raspberry Pi 4

```
iverilog -g2012 -s tb_spi_slave_pi4 -o .\tb_spi_slave_pi4.out ..\src\spi_slave_pi4.v  
.\tb_spi_slave_pi4.v  
vvp .\tb_spi_slave_pi4.out
```

Saída esperada: tb_spi_slave_pi4.vcd.

BRAM e ALU do TP4

```
iverilog -g2012 -s tb_tp4_additions -o .\tb_tp4_additions.out ..\src\tp4_bram.v ..\src\tp4_alu.v  
.\tb_tp4_additions.v
```

```
vvp .\tb_tp4_additions.out
```

Saída esperada: tb_tp4_additions.vcd.

Top-level Tang Nano 4K

```
iverilog -g2012 -s tb_tang_nano_4k_top_compile -o .\tb_tang_nano_4k_top_compile.out `
```

```
..\src\mcp3008_controller.v `  
..\src\sensor_dsp.v `  
..\src\bmp180_controller.v `  
..\src\spi_slave_pi4.v `  
..\src\tang_nano_4k_top.v `  
..\src\tp4_bram.v `  
..\src\tp4_alu.v `  
.\tb_tang_nano_4k_top_compile.v
```

```
vvp .\tb_tang_nano_4k_top_compile.out
```

Saída esperada: tb_tang_nano_4k_top_compile.vcd.

No PowerShell, o caractere de continuação de linha é a crase ```. Também é possível escrever o comando inteiro em uma única linha.

Abrir um VCD no GTKWave

Depois da execução bem-sucedida, abra o arquivo desejado:

```
gtkwave .\tb_sensor_dsp.vcd  
gtkwave .\tb_mcp3008.vcd  
gtkwave .\tb_spi_slave_pi4.vcd  
gtkwave .\tb_tang_nano_4k_top_compile.vcd  
gtkwave .\tb_tp4_additions.vcd
```

Execução automática

Para executar os cinco TestBenches de uma vez no PowerShell, use:

```
.\simular_todos.ps1 -SrcDir ..\src -TbDir . -BuildDir .\build
```

Os arquivos .out e .vcd serão gravados em build.

Também foi mantido o script Bash equivalente:

```
./simular_todos.sh /caminho/Projeto_TP4/Verilog/src . ./build
```

Observação importante sobre a compilação

Um TestBench normalmente instancia um DUT, mas não contém a implementação desse DUT. Por isso, o comando iverilog precisa receber tanto o arquivo do TestBench quanto os módulos-fonte correspondentes. O parâmetro -s seleciona explicitamente o módulo raiz da simulação.

Não execute vvp antes do iverilog: o primeiro comando cria o arquivo .out, e o segundo executa esse arquivo e gera o VCD no diretório de execução.