

UNIVERSIDAD DE BUENOS AIRES FACULTAD DE INGENIERÍA Año 2019 - 2° cuatrimestre

CIRCUITOS ELECTRÓNICOS (86.06)

ETAPAS CON TRANSISTORES DISCRETOS

Informe de Laboratorio N^{o} 2

José F. González - 100063 - <jfgonzalez@fi.uba.ar>
Gottfried, Joel - 102498 - <joelgottfried99@gmail.com>
Urquiza, Elias - 100714 - <eurquiza@fi.uba.ar>

Índice

1.	Especificaciones	2
2.	Diseño de la Etapa Amplificadora	2
	2.1. Rectas de Carga	Ş
	2.2. Parámetros de pequeña señal	4
	2.3. Elección de valores	
		5
	2.5. Realimentación en señal	Ę
	2.6. Señales sin recorte	6
	2.7. Propagación de Errores	7
	2.7.1. Propagación en Ganancia de Tensión	7
	2.7.2. Propagación en Ganancia de Corriente	7
	2.7.3. Propagación en Ganancia de Potencia	
	2.7.4. Propagación en Resistencias de Entrada y Salida	8
3.	Mediciones	ç
	3.1. Ganancia de Tensión	Ć
	3.2. Ganancia de corriente	Ć
	3.3. Resistencia de Salida	Ć
	3.4. Resistencia de Entrada	
4.	Simulaciones	12
	4.1. Rango de Frecuencias Medias	12
	4.2. Resultados obtenidos	
5.	Oscilador Senoidal por desplazamiento de fase	13
•	5.1. Explicación Cualitativa	
	5.2. Medición y Simulación	
6.	Conclusiones	16

1. Especificaciones

Necesitamos diseñar una etapa amplificadora con un transistor **JFET 2N5486** donde la ganancia de potencia sea $G_p > 100$.

2. Diseño de la Etapa Amplificadora

Para la elección de la tecnología del transistor se tuvo en cuenta que al necesitar la etapa una alta ganancia de potencia esta será fácil de obtener si el dispositivo tiene corrientes de entrada casi nulas dando ganancias de corriente muy elevadas. Luego se decidió utilizar transistores FET que cumplen esta característica. En particular utilizamos JFET para familiarizarnos con su funcionamiento. En cuanto a la configuración en que funciona el transistor tenemos tres posibilidades, utilizarlo como Gate común, Drain común o Source común. El primer caso se descartó siendo que la configuración Gate Común tiene una ganancia de corriente unitaria (current buffer). El Drain Común se descarta pues tiene ganancia de tensión casi unitaria (seguidor por source). Finalmente usamos la opción de Source Común que nos permite controlar tanto la ganancia de tensión como la de corriente.




Figura 1: Etapa Amplificadora - Source Común

En la Figura 1 se muestra el circuito propuesto que consiste en un JFET Canal N en modo Source Común con una camino de realimentación. Para este circuito definimos la ganancia de potencia para señales senoidales como

$$G_P = \frac{P_O}{P_I} = \frac{\hat{V_O}\hat{I_O}/2}{\hat{V_S}\hat{I_S}/2} = \frac{\hat{V_O}\hat{I_O}}{\hat{V_S}\hat{I_S}} = A_{vs} \cdot A_i \tag{1}$$

De la hoja de datos¹ se obtienen los datos para definir una **zona de operación segura** de la Figura 2 dentro de los cuales podremos polarizar al transistor.

 $^{^{1}} https://www.mouser.com/datasheet/2/68/2n5484-5486-51207.pdf$




Figura 2: **Izquierda:** Zona de operación segura para el transistor. **Derecha:** Rectas de carga para el circuito propuesto.

2.1. Rectas de Carga




Figura 3: Etapa Amplificadora - Circuito de continua

En la Figura 3 se ve el circuito de continua, donde la recta de carga estática se obtiene al recorrer la malla de salida:

$$I_D = \frac{V_{DD}}{R_D + R_S} - \frac{V_{DSQ}}{R_D + R_S} \tag{2}$$

y la recta de carga dinámica será

$$i_D = \frac{-1}{(R_D//R_L) + R_S} \cdot v_{DS} + I_{DQ} + \frac{V_{DSQ}}{(R_D//R_L) + R_S}$$
 (3)

2.2. Parámetros de pequeña señal




Figura 4: Etapa Amplificadora - Circuito de señal a frecuencias medias

Del circuito de señal a frecuencias medias podemos obtener los siguientes parámetros por inspección, en una primera aproximación **despreciando efectos de segundo orden en el transistor**. La ganancia de tensión será

$$A_v = \frac{v_o}{v_i} = \frac{-i_o(R_D//R_L)}{v_{gs} + v_{R_S}} = \frac{-(R_D//R_L)}{\frac{v_{gs}}{i_o} + R_S} = \frac{-(R_D//R_L)}{\frac{1}{q_m} + R_S}$$
(4)

que referida al generador resulta

$$A_{vs} = A_v \frac{v_i}{v_s} = A_v \frac{R_G}{R_G + R_s} \tag{5}$$

La ganancia de corrientes será

$$A_{i} = \frac{i_{o}}{i_{s}} = \frac{i_{o}}{\frac{v_{i}}{R_{G}}} = \frac{i_{o}}{v_{gs} + i_{o}R_{S}} = \frac{R_{G}}{\frac{1}{g_{m}} + R_{S}}$$
(6)

Asumiendo que se cumple que $R_S >> 1/g_m$ y $R_s << R_G$ se puede expresar la ganancia de potencia en una primera aproximación que depende integramente de la elección de resistencias

$$G_P = A_{vs} \times A_i \approx \frac{R_D / / R_L}{R_S} \times \frac{R_G}{R_S} \tag{7}$$

la resistencia de entrada y salida serán:

$$R_I = R_G \tag{8}$$

$$R_O = R_D(1 + q_m R_S) \tag{9}$$

2.3. Elección de valores

Con el objetivo de obtener $G_P > 100$ se eligieron los valores de resistencias y fuente de polarización del Cuadro 1. Para ello se utilizó la expresión aproximada de Ganancia de Potencia obtenida en la Sección 2.2 que se la evaluó en los distintos valores ofrecidos por el LACE. La elección de resistores es tal que ,para la tensión de alimentación elegida, permita la mayor ganancia de potencia posible sin que el transistor se salga de saturación.

R_G	R_D	R_S	R_L	V_{DD}	
$820 \ k\Omega$	$1 k\Omega$	470Ω	$10 \ k\Omega$	12 V	

Cuadro 1: Valores propuestos para la etapa amplificadora.

2.4. Dispersión de parámetros

En los Cuadros 2 y 3 se muestran los distintos parámetros del amplificador y el punto de reposo para los valores extremos de los parámetros I_{DSS} y V_P del JFET con la elección de resistencias de la sección anterior.

	Parámetros del Amplificador				Punto de Reposo	
(I_{DSS}, V_P)	$\overline{ A_{vs} }$	$ A_i $	G_P	g_m	I_{DQ}	V_{DSQ}
(20 mA, -6 V)	1,2	1096	1316	$\overline{3,6~mA/V}$	$\overline{5,8 mA}$	$\overline{3,5\ V}$
(14 mA, -4 V)	1,2	1108	1329	$3.7 \ mA/V$	$3,9 \ mA$	6,3 V
(8 mA,-2 V)	1,3	1139	1480	$4~\mathrm{mA/V}$	2 mA	$9,1 \ V$
Dispersión:	8 %	3 %	13 %	11 %	190 %	160%

Cuadro 2: Parámetros teóricos de la etapa amplificadora.

	Parámetros del Amplificador		
(I_{DSS}, V_P)	$R_I(k\Omega)$	$R_O(k\Omega)$	
(20 mA, -6 V)	820	2,7	
$\boxed{(14 \ mA, -4 \ V)}$	820	2,7	
(8 mA,-2 V)	820	2,9	
Dispersión:	0 %	7 %	

Cuadro 3: Parámetros teóricos de la etapa amplificadora - Continuación.

Para obtener estos valores se tuvieron en cuenta los siguientes puntos

- En ningún caso se cumple $1/g_m \ll R_S$ luego se usaron las expresiones completas de ganancias.
- Se despreciaron efectos de segundo orden en el transistor.
- Se utilizó para describir la dispersión el rango porcentual respecto al mínimo dado por

$$\delta f \% = \frac{f_{MAX} - f_{MIN}}{f_{MIN}} \times 100$$

- Se asumieron valores típicos como los valores promedios a falta de esta información en hoja de datos.
- Se despreciaron corrientes de Gate.

En la Figura 5 se muestran los distintos puntos de reposo en el contorno de la zona segura.

2.5. Realimentación en señal

El circuito presenta un camino de realimentación de señal de muestro de corriente suma de tensión. En la Figura 6 se hace un análisis de incrementos para mostrar que la realimentación es negativa.

De las expresiones de ganancia de tensión podemos obtener que el **factor de realimentación** para este circuito es

$$FR = 1 + g_m R_S \tag{10}$$




Figura 5: Recta de carga estática con puntos de reposo extremos y típico.




Figura 6: Análisis de incrementos de la realimentación

2.6. Señales sin recorte

Asumiendo el punto de operación Q asociado a los valores típicos del transistor $I_{DSS}=14~mA$ y $V_P=-4~V$ obtenemos las máximas señales sin distorsión. De la Figura 5 se ve que para los valores típicos la máxima tensión a la salida sin distorsión por recorte ni triodo serán de tensión máxima aproximadamente $\hat{v_o}=6~V$. Luego, en este punto la ganancia referida al generador es de unos $A_{vs}=1,2$, entonces la máxima tensión que podemos poner del generador, a valores típicos, será

$$v_s = \frac{v_o}{A_{vs}} \approx 5 \ V$$

El límite por alinealidad será el determinante de las máximas señales del generador. Aceptando un error del 10 % en la linealización se obtiene una cota de $v_{gs} < 25~mV$ asociado a la tensión térmica.

$$v_{gs} = 25 \ mV \Rightarrow v_o = -i_o \times R_D / / R_L = -g_m \cdot v_{gs} \times R_D / / R_L = -80 \ mV \Rightarrow v_s = 67 \ mV$$
 (11)

La máxima amplitud pico de señal que puede tener el generador sin distorsión de ningún tipo es $v_s = 67 \ mV$ (cuando $I_{DSS} = 14 \ mA$ y $V_P = -4 \ V$).

2.7. Propagación de Errores

Los valores de resistencias poseen un error inherente de $\pm 5\%$. La dispersión de los distintos parámetros del amplificador nos da una idea de los extremos dentro del cuál podemos hallar esos valores mientras que para las mediciones vamos a querer ver que error se arrastra al usar las distintas ecuaciones obtenidas por inspección en la Sección 2.2. Se utiliza la propagación de incertezas analítica para una función de N variables aleatorias $y = f(X_1, ..., X_n)$ de valores medios $\mu_{X1}, ..., \mu_{XN}$ y varianza $\sigma_{X1}^2, ..., \sigma_{XN}^2$

$$\sigma_y^2 = \sum_i \left(\frac{\delta y}{\delta x}|_{\mu_{X1},\dots,\mu_{XN}}\right)^2 \times \sigma_{Xi}^2$$

2.7.1. Propagación en Ganancia de Tensión

Obtuvimos para la ganancia de tensión referida al generador la expresión aproximada

$$A_{vs} \approx \frac{-(R_D//R_L)}{R_S}$$

La propagación resulta

$$\delta^2 A_{vs} = \left(\frac{R_L^2}{R_S (R_D + R_L)^2}\right)^2 \times \delta^2 R_D + \left(\frac{R_D^2}{R_S (R_D + R_L)^2}\right)^2 \times \delta^2 R_L + \left(\frac{R_D / / R_L}{R_S^2}\right)^2 \times \delta^2 R_S$$

que evaluado en la elección de resistencias (valores medios) de la Sección 2.3 con desviación estandar $\delta R = 5 \% \mu_R$ se obtiene una desciación estandar

$$\delta A_{vs} \approx 2$$

donde el término que más pesa es la incerteza en R_L .

2.7.2. Propagación en Ganancia de Corriente

Se obtuvo la aproximación para la ganancia de corriente

$$A_i = \frac{R_G}{R_S}$$

la propagación de incertezas resulta

$$\delta^2 A_i = (\frac{1}{R_S})^2 \times \delta^2 R_G + (\frac{R_G}{R_S^2})^2 \times \delta^2 R_S$$

evaluando en los valores medios y desviaciones

$$\delta A_i \approx 98$$

2.7.3. Propagación en Ganancia de Potencia

Siendo por definición $G_P = A_{vs} \times A_i$ propagamos errores como

$$\delta G_P = \sqrt{A_i^2 \times \delta^2 A_{vs} + A_{vs}^2 \times \delta^2 A_i}$$

que para los valores obtenidos en las mediciones (ver Sección 3) vale

$$\delta G_P \approx 1800$$

2.7.4. Propagación en Resistencias de Entrada y Salida

Para la resistencia de entrada la propagación es simplemente

$$\delta R_I = \delta R_G = 0.005 \cdot 820 \ k\Omega = 4.1 \ k\Omega$$

Y en la Resistencia de Salida

$$\delta^{2}R_{O} = (1 + g_{m}R_{S})^{2} \times \delta^{2}R_{D} + (R_{D} \cdot g_{m})^{2} \times \delta^{2}R_{S} + (R_{D}R_{S})^{2} \times \delta^{2}g_{m}$$

para simplificar asumimos $\delta^2 g_m = 39~nS$ (estimación en base a valores típicos) para obtener

$$\delta R_O \approx 162$$

3. Mediciones

Se implementó el circuito de la Figura 1 en la placa provista por el LACE utilizando los valores de componentes y alimentaciones definidos en el Cuadro 1. Sobre la placa se midieron los parámetros del circuito amplificador que se resumen en el Cuadro 4. Para las señales de generador y de prueba se tuvo en cuenta el análisis de distorciones hecho en la Sección 2.6 y se usaron señales de $40 \ mV$ pico a $1 \ kHz$.

Parámetros Medidos del Amplificador					Punto de Reposo Medido	
$ A_{vs} $	$ A_i $	G_P	$R_I (k\Omega)$	$R_O(k\Omega)$	I_{DQ}	V_{DSQ}
$1,4 \pm 2$	917 ± 98	1284 ± 1800	820 ± 4	$1 \pm 0,162$	5,80mA	$\overline{3,5V}$

Cuadro 4: Parámetros medidos de la etapa amplificadora.

3.1. Ganancia de Tensión

Para la medición de ganancia de tensión que fue definida como $A_{vs} = v_o/v_s$ se utilizó el banco de medición de la Figura 7. Donde se determina la ganancia inderectamente como el cociente de los valores pico a pico de las señales de entrada y salida.

3.2. Ganancia de corriente

La ganancia de corriente fue definida como $A_i = i_o/i_s$. La corriente de salida i_o se determina conociendo el valor R_L como $i_o = v_o/R_L$ donde v_o se obtuvo en la medición anterior de ganancia de tensión.

La corriente del generador se obtiene asumiendo que por el gate no circula corriente $i_G = 0$ y midiendo la señal de tensión sobre R_G como muestra la Figura 8 se determina como $i_s = v_{RG}/R_G$. En el Cuadro 4 se muestran los resultados de esta medición.

3.3. Resistencia de Salida

Para medir la resistencia de salida se utilizó un divisor resistivo como el que se muestra en la Figura 9. Conociendo la tensión sobre la resistencia de prueba obtenemos

$$i_p = \frac{v_{CH2} - v_{CH1}}{1 \ k\Omega} \Rightarrow R_o + 1 \ k\Omega = \frac{v_p}{i_p} = \frac{v_p}{v_{CH2} - v_{CH1}} 1 \ k\Omega$$
 (12)

En el Cuadro 4 se muestran los resultados de esta medición.

3.4. Resistencia de Entrada

Para medir la resistencia de entrada se utilizo la configuración de la Figura 10 asumiendo $i_G = 0$ se obtiene la corriente de prueba como $v_{RG}/R_G = v_{CH1}/R_G$. En el Cuadro 4 se muestran los resultados de esta medición.




Figura 7: Banco de medición - Ganancia de tensión




Figura 8: Banco de medición - Ganancia de corriente




Figura 9: Banco de medición - Resistencia de Salida




Figura 10: Banco de medición - Resistencia de Entrada

4. Simulaciones

4.1. Rango de Frecuencias Medias

Simulando la respuesta en frecuencia del circuito diseñado, se obtuvo la respuesta en frecuencia y se realizó un gráfico de bode del módulo y fase de la transferencia V_o/V_i tal que se pudo concluir que, efectivamente, al trabajar con una frecuencia de señal de 1KHz nos encontraremos en frecuencias medias, donde se pueden despreciar los efectos reactivos del amplificador.




Figura 11: Respuesta en frecuencia del módulo de la transferencia.




Figura 12: Respuesta en frecuencia de la fase de la transferencia.

4.2. Resultados obtenidos

Simulando las configuraciones presentadas en la sección 3, se obtuvieron los resultados del cuadro 5.

Parámetros Simulados del Amplificador					Punto de Reposo Medido	
$ A_{vs} $	$ A_i $	G_P	$R_I(k\Omega)$	$R_O(k\Omega)$	$\overline{I_{DQ}}$	V_{DSQ}
1,5	123,4	190	819	0,995	$\overline{5,85mA}$	$\overline{3,4V}$

Cuadro 5: Parámetros simulados de la etapa amplificadora.

Se puede observar que la ganancia de corriente es un 87 % menor a la presentada en el cuadro 4. Esto conlleva a una diferencia del 85 % en la ganancia de potencia. Consideramos que esto se debe a efectos no contemplados en los que la corriente consumida no es la que consideramos sobre la resistencia R_G .

5. Oscilador Senoidal por desplazamiento de fase




Figura 13: Circuito Oscilador Senoidal por desplazamiento de fase.

5.1. Explicación Cualitativa

Para entender por qué la señal de salida V_o es periódica cuasi senoidal, se puede realizar un análisis recorriendo el lazo de realimentación. Dada una perturbación en la señal presente en la base del transistor, que se considerará positiva, se puede esperar una señal negativa en la salida V_o . Es decir, existe un desfasaje de 180 entre la base y el colector. Esta señal de salida pasará por el bloque realimentador y, en un análisis simplificado, se puede considerar que el mismo está constituido por dos filtros RC pasa-altos idénticos y desacoplados entre sí, seguido por un capacitor de desacople antes de la malla de entrada. Dado que un filtro RC produce un desfasaje entre su entrada y su salida, es de esperarse que la señal que entregue a la base del transistor sea positiva -o negativa si la perturbación inicial es así-. Para que oscile, se requiere que dicho desfasaje total entre la entrada del bloque realimentador y su salida sea de 180 tal que se invierta completamente la señal V_o . En conclusión, se tiene una realimentación positiva.

Aparte, para entender por qué la señal de salida V_o es periódica cuasi senoidal, se puede recurrir a la forma exponencial de la Serie de Fourier, por la cual se tiene que la suma de infinitas exponenciales da lugar a una señal senoidal. En este caso, se tienen dos capacitores, para lo cual se tiene una suma de dos exponenciales y por ello se forma una señal cuasi-senoidal. De tener más bloques, teóricamente, se podría formar una señal senoidal más pura.

La frecuencia de oscilación del circuito puede aproximarse según el desfasaje que aportará cada bloque RC. Se puede ver el diagrama de bode de fase de un pasa-altos en la figura 14. En la frecuencia de corte $f_c = \frac{1}{2\pi RC}$ se tiene un desfasaje de 45° , pero se requiere de uno de 90° para que los dos bloques desfasen 180° . Por lo tanto, se puede concluir que la frecuencia de oscilación estará por debajo de la de corte y se encontrará aproximadamente entre los 400Hz y 600Hz.




Figura 14: Diagrama de bode de fase para un RC pasa altos con $R = 10K\Omega$ y C = 10nF.

Para entender los rangos de tensión en que funciona el oscilador, es de utilidad observar la figura 15. Consideraremos que ambas rectas de carga coinciden, para simplificar el análisis. La oscilación del punto Q sobre la recta estará limitada por la diferencia de tensión entre el V_{CQ} y V_{CC} . Esto es así ya que la carga y descarga de los capacitores del bloque de realimentación estará limitada por el régimen de corte, punto en el cual se realimenta positivamente un desplazamiento al otro extremo y, en caso de que se alcance, estará limitado también por el régimen de saturación. Si se disminuye V_{CC} , la recta se desplaza y el punto Q entra en corte, motivo por el cual dejará de oscilar el circuito.




Figura 15: Rectas de Carga Estática y Dinámica del circuito de la fig. 13.

5.2. Medición y Simulación

Se obtuvo la figura 16 al armar el circuito en el laboratorio. Se puede observar que la frecuencia de oscilación es de 500Hz, y la señal de 14V pico-pico esta acoplada a una tensión continua de 13V. Se encontró también que la tensión V_{CC} para la cual se detiene la oscilación es de aproximadamente 8V.

Por otro lado, al simular el circuito se obtuvo una señal de 515Hz con amplitud pico a pico de 13.7V acoplada a una señal continua de 13.03V, como se puede observar en la figura 17. También se obtuvo la

FFT de la señal de salida, presente en la figura 18 y se puede observar que el armónico predominante es el de aproximadamente 500Hz, por lo que se realizó un cálculo de la Distorsión Armónica Total y se obtuvo un valor de 14.24%.




Figura 16: Simulación de la salida del oscilador.




Figura 17: Simulación de la salida del oscilador.




Figura 18: FFT de la señal de salida del oscilador obtenida mediante LTSpice.

6. Conclusiones

Durante la etapa amplificadora se puede notar que alcanzar una ganancia de potencia mayor a 100 es un objetivo perfectamente razonable puesto que es directamente proporcional a la ganancia de corriente, para la cual se tiene una corriente de entrada cuya magnitud es despreciable al utilizarse un FET, por lo que finalmente se regula con la resistencia de gate elegida. Por este motivo, logramos diseñar un circuito que cumple la condición propuesta. También pudimos comprobar que trabajamos en frecuencias medias para los valores elegidos. Por otro lado, en la simulación se obtuvo un valor de ganancia menor en un 85 % al medido en la práctica. Consideramos que esto se debe a algún parámetro no contemplado en el modelo, aunque este valor simulado también cumple la condición propuesta.

Para el oscilador senoidal por desplazamiento de fase se puede destacar que inicialmente consideramos que el bloque de realimentación estaba constituido por tres bloques RC, pero para ello se requeriría que cada bloque otorgue un desfasaje de 60° , con una frecuencia asociada en el orden de los 6KHz. Dado que tanto en la simulación como en la práctica se midió una respuesta de 500Hz, se concluyó que era más coherente considerar únicamente dos bloques que desfasan 90° . Además, se pudo observar como puede detenerse el efecto de oscilación al disminuir la tensión de alimentación a un valor tal que el transistor se encuentra en corte, o con un punto Q cercano a este régimen.