Chapitre 5 – Les liaisons séries

1. Généralités 1.1. Liaisons	2 2
	3
1.2. Caractéristiques des supports de transmission	
1.3. Protection contre les erreurs de transmission	3
1.4. Transmission des informations numériques	4
1.5. Modes de transmission	6
1.6. Transmission synchrone/asynchrone	7
1.7. Débit binaire	8
2. La liaison RS232	9
2.1. Introduction	9
2.2. Description de la liaison physique	10
2.3. Echange de données et contrôle de flux	15
2.4. Universal Asynchronous Receiver/Transmitter (UART)	18
2.5. Liaisons RS422 et 485	19
3. La liaison fC	21
3.1. Introduction	21
3.2. Interface électrique	22
3.3. Protocole de communication	23
3.4. Architecture d'un coupleur l ² C	29
La liaison SPI	30
4.1. Interface électrique	30
•	31
4.2. Protocole d'échange de données	31



Microprocesseurs S6

Les liaisons séries

> 1. Généralités

www.enib.fr

1/32

www.enib.fr


1. Généralités

1.1. Liaisons

- Faire communiquer plusieurs parties d'un système ou plusieurs systèmes et permettre l'échange de données entre eux.
- liaison simplex : un système est émetteur, l'autre est récepteur (ensembles de diffusion).



• *liaison semi-duplex (half duplex)*: les deux systèmes peuvent être émetteur et récepteur. Les émissions ne peuvent avoir lieu en même temps (Talkie Walkie).



liaison duplex (full duplex): les deux systèmes peuvent être à la fois émetteur et récepteur. Les communications dans les deux sens peuvent être simultanées.




• Emetteurs et récepteurs sont des *ETTD* (Equipement Terminaux de Traitement de Données) ou *DTE* (Data Terminal Equipment). Les informations transitent sur un *canal* ou *support de transmission* (piste électrique sur un circuit imprimé, ligne téléphonique, fibre optique, ...).

Microprocesseurs S6 2/32

1.2. Caractéristiques des supports de transmission

- Affaiblissement (dB/km): > 14 dB/km pour un câble coaxial, < 0.5 dB/km pour une fibre optique.
- Distorsion linéaire : les différents harmoniques qui constituent les signaux subissent des déphasages différents ⇒ les signaux sont déformés lors de leur propagation dans le canal de transmission.



- · Bande passante:
 - ligne téléphonique : ~ 3 kHz (300 Hz 3400 Hz),
 - câble coaxial : ~ 400 MHz.
- Bruit : signal perturbateur au comportement aléatoire, issu du canal de transmission ou de son environnement ⇒ rapport signal sur bruit (dB).

1.3. Protection contre les erreurs de transmission

- Le récepteur peut mal interpréter les signaux reçus.
- Ajout d'information binaire (redondance) pour la détection/correction d'erreurs de transmission : bit de parité, somme de contrôle (check sum), CRC (Cyclic Redundancy Check).
- Taux d'erreur $< 10^{-9}$.

Microprocesseurs S6 3 / 32



Les liaisons séries

> 1. Généralités


www.enib.fr

1.4. Transmission des informations numériques

- Transformer les données binaires (0/1) en signaux électriques adaptés à la transmission sur un canal donné.
- Transmission en bande de base → codage en ligne pour les liaisons locales




* Quelques codes en ligne utilisés :



* ajout de bit de bourrage (stuffing bit) : ex insérer un 1 pour 4 zéros consécutifs pour un code NRZ.

Microprocesseurs S6 4 / 32

• Transmission par modulation \rightarrow liaisons distantes : les informations binaires sont encodées en sinusoïdal par une fréquence porteuse f_0 .




modulation d'amplitude (ASK : Amplitude Shift Keying)

$$s(t) = A \sin(2\pi f_0 t) \begin{cases} "0" \to A = 0 \\ "1" \to A = V \end{cases}$$




modulation de fréquence (FSK : Frequency Shift Keying)

$$s(t) = V \sin(2\pi f t) \begin{cases} "0" \to f = f_0 \\ "1" \to f = f_1 \end{cases}$$



modulation de phase (PSK : Phase Shift Keying)

$$s(t) = V \sin(2\pi f_0 t + \varphi) \begin{cases} "0" \to \varphi = 0 \\ "1" \to \varphi = 180 \end{cases}$$



modulation de phase bidimensionnelle

pour une association de q bits, on associe une phase

$$\varphi_k = \frac{\pi}{2^q} + k \frac{2\pi}{2^q}, \ k = 0..2^q - 1$$

$$s_k(t) = V \cos(2\pi f_0 t + \varphi_k)$$

$$= V \cos(2\pi f_0 t) \cos(\varphi_k) - V \sin(2\pi f_0 t) \sin(\varphi_k)$$

$$Ex: q = 2 \rightarrow PSK4$$

$$00 \ \rightarrow \frac{\pi}{4} \qquad 01 \ \rightarrow \frac{3\pi}{4} \qquad 10 \ \rightarrow \frac{5\pi}{4} \qquad 11 \ \rightarrow \frac{7\pi}{4}$$

Microprocesseurs S6 5 / 32




Les liaisons séries


> 1. Généralités

www.enib.fr

1.5. Modes de transmission

- Liaison parallèle :
 - * Transmission de plusieurs bits de données simultanément. Exemples :
 - Bus système du microprocesseur,
 - Utilisation des ports GPIO pour les données et la synchronisation des échanges,
 - * Distance limitée, problèmes de synchronisation des différents bits de données sur des distances importantes.
- Liaison série :
 - * Les bits de données sont transmis les uns après les autres sur un même support. Les informations binaires sont chargées de manière parallèle avant d'être sérialisées par le registre à décalage. A la réception, l'extraction est réalisée de manière parallèle.





- * Economie de connexion,
- * Une seule information binaire à échantillonner à un instant donné.
- Définition d'un protocole de communication (adresses du destinataire, synchronisation des échanges).

Microprocesseurs S6 6 / 32

1.6. Transmission synchrone/asynchrone


• Transmission asynchrone:

Les trames sont émises à des instants quelconques et de manière irrégulière (ex : transmission de caractères du clavier vers l'unité centrale). La synchronisation du récepteur (l'évaluation des moments où le récepteur doit échantillonner les informations) est basée sur la réception de bits de START permettant d'indiquer le début d'une trame et sur la connaissance de la fréquence d'émission des bits.



Transmission synchrone:

Les bits des trames sont émis de manière régulière. Soit l'horloge d'émission est transmise sur une ligne parallèle à celle transportant les bits d'information, soit le récepteur reconstitue cette horloge grâce aux transitions dans les séries de bits de la trame.



Microprocesseurs S6 7 / 32



Les liaisons séries

> 1. Généralités

www.enib.fr


1.7. Débit binaire

- La vitesse de transmission peut être caractérisée par :
 - Le débit binaire D en bit/s

1 kbit/s(kilo)
$$\rightarrow$$
 10^3 bits/s,1 Mbit/s(méga) \rightarrow 10^6 bits/s,1 Gbit/s(giga) \rightarrow 10^9 bits/s,

- La rapidité de modulation R (baud rate) en bauds

Il est possible avec certains codes de permettre la reconnaissance de q bits pour chaque intervalle d'échantillonnage Δ : les signaux ne transportent plus une *information binaire*, mais M-aire avec $M = 2^q$. M est la valence du signal. La rapidité de modulation est définie par :



$$R = \frac{1}{2}$$

nombre de paquets de q bits échantillonnés par seconde.

Lien entre débit binaire et rapidité de modulation

$$D = R \log_2 M = R q$$

Si q = 1 (un seul bit échantillonné à la fois) $\Rightarrow D = R$


Microprocesseurs S6 8 / 32



2. La liaison RS232

2.1. Introduction

- · Liaison série asynchrone orientée vers l'échange de caractères.
- · Liaison historique entre un terminal et un modem.



- Elle est présente sur tous les microcontrôleurs : réalisation de ports de transmission par infrarouge, communication avec des afficheurs LCD et des capteurs (récepteurs GPS), debug du logiciel embarqué.
- · Liaison normalisée

débit	normes			
debit	mécaniques	électriques	fonctionnelles	
≤ 20 kbit/s	ISO 2110	UIT avis V28	UIT avis V24	
		EIA RS232C		

ISO = International Standardisation Organization,

UIT = Union Internationale des Télécommunications,

EIA = Electronic Industries Association.

Microprocesseurs S6 9 / 32




Les liaisons séries

➤ 2. La liaison RS232

www.enib.fr

2.2. Description de la liaison physique

· Caractéristiques électriques



Caractéristiques	Valeurs	
mode de transmission	non différentiel	
longueur maximum du câble	15 m	
débit maximum	20 kbit/s	
tension de sortie min./max. (circuit ouvert)	-25V < V < +25V	
tension de sortie sur charge	-25V < V < -5V ou +5V < V < +25V	
résistance de sortie min.	300 Ω	
courant de court-circuit	500 mA	
slew-rate maximum	30 V/s	
résistance de charge	3 à 7 kΩ	
état de sortie du récepteur quand l'entrée est ouverte	mark ('1')	
seuil de réception	-3 à +3 V	

- niveaux électriques référencés à la masse,
- * tensions élevées (adaptation nécessaire).


Microprocesseurs S6 10 / 32



• Signaux intervenant dans la liaison, connectique DB25 ou DB9 :

broche n° (DB-25)	broche n° (DB-9)	Abbrév	Nom complet	Fonction
2	3	TD (TXD)	Transmit Data	Sortie de données séries (émission)
3	2	RD (RXD)	Receive Data	Entrée de données séries (réception)
4	7	RTS	Request To Send	le coupleur est prêt à échanger des données
5	8	CTS	Clear To Send	le modem est prêt à échanger des données
6	6	DSR	Data Set Ready	le modem est prêt pour établir une liaison
7	5	SG	Signal Ground	masse
8	1	DCD	Data Carrier Detect	le modem détecte une porteuse venant du dispositif à l'autre bout de la ligne téléphonique
20	4	DTR	Data Terminal Ready	le coupleur est prêt à établir une liaison
22	9	RI	Ring Indicator	le modem détecte un signal de sonnerie sur la ligne télé- phonique

* Connexion ETTD/ETCD (normalisée)



Microprocesseurs S6 11/32




Les liaisons séries

➤ 2. La liaison RS232

www.enib.fr


* Connexion ETTD/ETTD dite NULL-MODEM: connexion PC à PC



liaison 5 fils


liaison 3 fils

* Connexion ETTD rebouclée : test de la connexion



Microprocesseurs S6 12 / 32

• Adaptation des niveaux de tension



Microprocesseurs S6 13 / 32




Les liaisons séries

➤ 2. La liaison RS232

www.enib.fr


Adaptation de protocole : UART over USB bridge :



Microprocesseurs S6 14/32


2.3. Echange de données et contrôle de flux

- Echange des informations et synchronisation
 - * La transmission est asynchrone au niveau caractère (ou trame) et synchrone au niveau bit,



La ligne est au repos à l'état "mark" ('1'). Avant l'envoi des données, on insère un bit de départ (start bit) à l'état bas. Après l'émission des données, l'émetteur peut insérer un bit de parité, et des bits de fin (stop bits) à l'état haut.

- * Le contenu de la trame est configurable : format des données, avec ou sans bit de parité, parité paire, impaire, forcée à '0' ou à '1', un ou deux bits de stops ou valeur fractionnaire.
- Le bit de start permet au récepteur de synchroniser son horloge.



- Détecter le front descendant indiquant la transition "1" \rightarrow "0",
- Attendre T/2 pour se placer au milieu du bit de départ et le lire,
- Echantillonner à la fréquence 1/T.

Pour que le récepteur puisse échantillonner les données émises, et dans la mesure où l'horloge d'émission n'est pas transmise, sa fréquence d'échantillonnage doit être configurée de la même manière que la fréquence d'émission.

L'horloge du récepteur n'est pas asservie en fréquence à celle de l'émetteur, il y a donc un glissement qui décale le moment d'échantillonnage du bit reçu : quantité de bits limitée sans une nouvelle synchronisation par un bit de départ.

Microprocesseurs S6 15 / 32



Les liaisons séries

➤ 2. La liaison RS232

www.enib.fr

Le bit de stop permet d'avoir l'assurance que des fronts de synchronisation seront présents à chaque transfert de caractère dans le cas de transferts continus.




* Le débit utile est inférieur à celui de la ligne compte tenu des bits ajoutés :

Ex : 7 (données) / (1 (start) + 7 + 1 (parité) + 1 (stop)) = 70% d'efficacité


Vitesse de transmission normalisée en bauds: 300, 600, 1200, 1800, 2400, 3600, 4800, 7200, 9600, 14400, 19200, 38400, 57600, 115200.

Microprocesseurs S6 16 / 32

- Protocoles de controle de flux : lors des échanges de données, les coupleurs du modem/terminal (ou terminal/terminal) disposent de buffer pour stocker de manière temporaire les informations transmises. Si le rythme d'émission des informations est plus rapide que celui avec lequel les informations transmises sont consommées, des données seront perdues ⇒ nécessité de mettre en place des protocoles de contrôle de flux.
 - * Protocole matériel RTS/CTS



- Le récepteur interrompt le flux de données en désactivant le signal RTS. Il reprend l'échange en le réactivant.
- La ligne CTS doit être scrutée ou doit pouvoir provoquer une interruption au niveau de l'émetteur.
- * Protocole logiciel XON/XOFF: la gestion du flux de données est réalisée par l'envoi de caractères spéciaux: XON ou DC1 (ASCII 0x11 DC: Device Control) et, XOFF ou DC3 (ASCII 0x13).



- Le récepteur envoie un caractère XOFF pour arrêter le flux.
- Le récepteur reprend l'échange par envoie d'un caractère XON.

Le contrôle du flux est réalisé par l'analyse des messages logiciels reçus par l'émetteur.

Microprocesseurs S6 17 / 32




Les liaisons séries

➤ 2. La liaison RS232

www.enib.fr

2.4. Universal Asynchronous Receiver/Transmitter (UART)


· Architecture générique du coupleur




Microprocesseurs S6 18/32

2.5. Liaisons RS422 et 485

- RS422 et RS485 : extension pour remédier au fait qu'il ne peut y avoir qu'un seul interlocuteur avec la norme RS232.
- Utilisation d'une transmission différentielle et d'une paire torsadée pour améliorer l'immunité au bruit et garantir des débits importants sur des distances plus importantes : la vitesse de transmission peut varier de 10 Mbit/s (pour un câble de 12 m) à 100 kbit/s (pour un câble de 1200 m).
- La norme RS422 permet d'utiliser une configuration multidrop (1 driver et plusieurs récepteurs).



• La norme RS485 permet d'utiliser une configuration multipoint (plusieurs drivers/récepteurs et communication half-duplex).



Microprocesseurs S6 19 / 32



Les liaisons séries

➤ 2. La liaison RS232

www.enib.fr

Comparaison RS422 / RS485

Table 4. Summary Comparison of RS-485 and RS-422 Specifications

PARAMETER	RS-422	RS-485	UNIT	
Number of drivers and receivers	1 driver / 10 receivers	32. U.L.s		
Maximum theoretical cable length	1200	1200	m	
Maximum data rate	10	> 10 ⁽¹⁾	Mbps	
Maximum common-mode voltage	±7	-7 to +12	V	
Driver differential output level	2 ≤ V _{OD} ≤ 10	$1.5 \le V_{OD} \le 5$	V	
Driver load	≥ 100	≥ 60	Ω	
Driver output short-circuit current limit	150 to GND	250 to -7 V or 12 V	mA	
High-impedance state, power off	60	12	kΩ	
Receiver input resistance	4	12	kΩ	
Receiver sensitivity	±200	±200	mV	

⁽¹⁾ TI devices operating at up to 50 Mbps.

Microprocesseurs S6 20 / 32

3. La liaison l²C

3.1. Introduction

- Le bus l²C (Inter Integrated Circuits) a été développé dans le milieu des années 80 :
 - * Echange de données entre circuits, débit de 0 et 100 kb/s,
 - * 1992 (v1.0): ajout du mode Fast, 0 à 400 kb/s, adressage étendu,
 - * 1998 (v2.0): ajout du mode High-Speed, 0 à 3,4 Mb/s,
 - * 2000 (v2.1): modifications mineures
- Caractéristiques :
 - * Liaison par 2 fils : données (SDA) et horloge (SCL),
 - * Chaque circuit connecté au bus possède une adresse unique (sur 7 ou 10 bits) pour être identifié en tant que circuit esclave,
 - Capacité du bus à gérer plusieurs maîtres : détection et arbitrage des conflits sont distribués,
 - * Transferts de données octet par octet,
 - * La limite de la charge capacitive du bus est égale à 400 pF (sans adaptation). Chaque circuit connecté au bus ajoute une charge capacitive ~ 20 pF.
 - Il existe un grand nombre de circuits périphériques disposant d'une interface l²C

Microprocesseurs S6 21/32




Les liaisons séries

→ 3. La liaison l²C


www.enib.fr

3.2. Interface électrique



- Tous les circuits sont connectés en parallèle et partagent la ligne de données (SDA) et d'horloge (SCL).
- Lors d'un transfert un circuit est maître, un autre esclave.
- Un maître (un esclave) peut être émetteur ou récepteur, mais seul un maître peut initier un transfert.


- Les étages de sorties à drain ouvert permettent une mise en parallèle sans conflits.
- Par défaut la ligne est au niveau haut. En commandant une des portes en sortie, on abaisse la ligne au niveau bas.
- Les données sont transmises de façon non différentielle.




Microprocesseurs S6 22 / 32

3.3. Protocole de communication

- · Protocole de transfert des informations
 - * Transfert des bits de données : la donnée (ligne SDA) est stable lorsque l'horloge (ligne SCL) est au niveau haut. Elle peut changer lorsque l'horloge est au niveau bas.



* Condition de Start/Stop : une transition de la ligne de donnée lorsque l'horloge est au niveau haut est interprétée comme une commande :



- transition $H \rightarrow L \Rightarrow \text{ signal de } Start \text{ (début d'un transfert)},$
- transition $L \to H \Rightarrow$ signal de *Stop* (fin d'un transfert).

Microprocesseurs S6 23 / 32




Les liaisons séries


→ 3. La liaison l²C

www.enib.fr

- Transfert des informations :
 - * Transfert d'information sur la base d'octets (bit de poids fort en premier)




* Acknowledge : le récepteur impose un niveau bas sur la ligne en place du 9^e bit. Ce niveau est lu par l'émetteur et considéré comme accusé de réception.




Microprocesseurs S6 24 / 32

- Format d'une trame de communication
 - * Chronogramme d'une trame



- 1^{er} octet : adresse sur 7 bits + 1 bit pour indiquer le type d'accès (R/\overline{W}) + ACK.
- octet de donnée + ACK + octet de donnée + ACK + ...
- * Représentation symbolique



Microprocesseurs S6 25 / 32




Les liaisons séries


→ 3. La liaison l²C

www.enib.fr

- Format des adresses : l'adressage permet d'identifier de manière unique l'esclave auquel le maître s'adresse sur le bus.
 - * Adresse sur 7 bits



* Adresse sur 10 bits



* Définition des adresses : en général, une partie de l'adresse d'un circuit est fixe, l'autre peut être choisie par le concepteur par câblage.

Exemple: le capteur de température LM75


Temperature sensor



3 bits sont programmables : on peut câbler jusqu'à 8 capteurs LM75 sur le même bus I2C ; ici $A_2=A_1=A_0=0$.


Microprocesseurs S6 26 / 32

- Type de transferts de données : le maître qui génère les conditions S et P et le signal SCL.
 - * Maître émetteur / esclave récepteur :




le maître émet l'adresse de l'esclave à adresser, puis les données. L'esclave doit fournir un acquittement après chaque octet reçu.

* maître récepteur / esclave émetteur :



le maître émet l'adresse de l'esclave à adresser. L'esclave répond par un bit d'acquittement puis envoie les données. Le maître les acquitte à chaque fois, sauf à la fin du transfert.

* Format combiné : le maître peut changer le sens du transfert, sans relâcher le bus, en envoyant une condition RS (Repeat Start) au lieu d'une condition P.



Microprocesseurs S6 27 / 32




Les liaisons séries

→ 3. La liaison l²C

www.enib.fr


Gestion des conflits (arbitrage)



- * Un maître ne peut initier un transfert que si le bus est libre, mais plusieurs maîtres peuvent émettre ensemble une condition Start.
- * Chaque maître écoute la ligne SDA pendant qu'il émet : lorsque l'horloge est à l'état haut, si la valeur de l'information émise est différente de la valeur lue, il y a conflit et le maître lâche le contrôle du bus.
- * Plusieurs bits peuvent être émis avant que l'arbitrage du bus ne se montre en faveur d'un des deux maîtres.
- * Après l'émission de l'adresse, l'espionnage du bus continue avec les données émises si le maître est émetteur ou le signal d'acquittement si le maître est récepteur.

Microprocesseurs S6 28 / 32

3.4. Architecture d'un coupleur l² C



- Le registre d'état dispose de flags qui indiquent où on en est de l'exécution de la trame (adresse reconnue), donnée reçue, donnée envoyée, registre data vide/plein, ... Des interruptions associées à ces évènements peuvent être configurées.
- Le registre de contrôle permet d'indiquer la réponse à donner à l'esclave lorsque le maître est en réception (ack/nack).

Microprocesseurs S6 29 / 32



Les liaisons séries


➡ 4. La liaison SPI

www.enib.fr

4. La liaison SPI

4.1. Interface électrique

- SPI = Serial Peripheral Interface, à l'origine, introduite par Motorola sur ses microcontrôleurs.
- utilisé dans les applications qui requièrent un débit élevé (> à celui de l'i2c) : ADC/DAC, systèmes de communication.
- Interface série synchrone full-duplex.
- La liaison permet d'interconnecter une interface *maître* avec des interfaces *esclaves*. Lors d'un transfert, le maître ne communique qu'avec un seul esclave.




- SCK (Serial Clock): horloge fournie par le maître.
- MOSI (Master Out Slave In) : signal unidirectionnel en sortie (maître) / en entrée (esclave).
- MISO (Master In Slave Out) : signal unidirectionnel en entrée (maître) / en sortie (esclave). Les esclaves ont leur sortie en haute impédance lorsqu'ils ne sont pas sélectionnés.
- * SSEL (Slave Select) : entrée de sélection de l'esclave avec lequel le maître veut communiquer.
- * 1, 2, 3 : broches GPIO du microcontrôleur (donc qui ne font pas partie de l'interface SPI) pour générer les signaux SSEL en direction des esclaves ⇒ gestion logicielle.


Microprocesseurs S6 30 / 32



4.2. Protocole d'échange de données

Transfert des données





- * Registre de données 8 bits, DR, utilisé en émission et en réception.
 - Envoides données de manière série par utilisation d'un registre à décalage.
 - Ecriture de la donnée directement dans un registre tampon, puis copiée dans le registre à décalage pour l'émission. Flag Registre vide (TxE).
 - Lecture de la donnée dans un registre tampon pour la réception et flag registre de réception non vide (RxNE).
- Lors d'un transfert, il y a obligatoirement échange d'informations entre le maître et l'esclave, dans les deux sens, même s'il n'y a pas de données à lire ou écrire.
- Envoi des données MSBit First (souvent par défaut) ou LSBit First.
- Le maître fournit l'horloge SCK.

Microprocesseurs S6 31/32




Les liaisons séries

→ 4. La liaison SPI

www.enib.fr

Polarité et phase de l'horloge



Pour assurer une transmission correcte, le décalage de la donnée au niveau du maître et l'acquisition de la donnée présente en entrée de l'esclave se font sur des fronts différents de l'horloge.

- La polarité de l'horloge (CPOL) indique l'état de SCK en l'absence de transmission,
- * La phase de l'horloge (CPHASE) indique si l'acquisition a lieu sur le premier ou second front de l'horloge.

La configuration à adopter au niveau du maître dépend du mode supporté par l'esclave.

• L'interface de registre offre la possibilité de savoir quand un transfert complet a été effectué et de générer une interruption.

Microprocesseurs S6 32 / 32