中国科学技术大学计算机学院《计算机组成原理实验》报告



实验题目: Lab1 运算器及其应用

学生姓名: ___ <u>吴毅龙____</u>

学生学号: ___PB19111749__

完成日期: ____2021/4/7____

计算机实验教学中心制 2020 年 09 月

一、 算术逻辑单元(ALU)


1. 逻辑设计

最基本的 ALU 模块比较容易实现,只需要根据输入的运算模式信号对操作数进行加、减、与、或、异或操作即可,输出信号 z 为零标志,当运算结果为 0 时其值为 1,因此只需对结果进行一次或非运算,当结果为 0 时得到 1,不为 0 时得到 0。

需要引起注意的地方是实现 ALU 时,由于硬件的限制需要对操作数、运算模式信号进行分时输入,这里就需要一个 2-4 译码器模块来区分各个输入。具体而言就是:

sel=00 时, ef=1, 输入 x 选择操作类型 F: 000 为加, 001 为减, 010 为与, 011 为或, 100 为异或

sel=01 时, ea=1, 输入 x 赋值给操作数 A sel=10 时, eb=1, 输入 x 赋值给操作数 B



2. 核心代码

```
    Decoder Decoder(.code(sel), .out(eout));
    ALU #(6)ALU(.a(A), .b(B), .f(F), .z(Z), .y(Y));
    assign ef = eout[0] & en;
    assign ea = eout[1] & en;
    assign eb = eout[2] & en;
    always@(posedge clk)
    begin
    if(ef) F <= x[2:0];</li>
    if(ea) A <= x;</li>
    if(eb) B <= x;</li>
    always@(posedge clk)
```

```
13. begin


14. y <= Y;

15. z <= Z;

16. end
```

3. 仿真结果


加法运算




减法运算




与运算




或运算



异或运算



- 4. 实现后的电路图, 电路资源和时间性能报告
- 32 位 ALU 综合电路



电路资源使用情况



时间性能报告



二、 ALU 的应用: 计算斐波那契-卢卡斯数列

1. 逻辑设计


该实验主要考察有限状态机的使用和 ALU 模块的应用。设置 7 个状态,分别为 S0、S1、S2、S3、S4、S5、S6,其中 S0、S1、S2、S3 为赋值状态,S4、S5、S6 为数列计算状态

SO: 初始状态,该状态为赋值的初始状态,rst 信号有效进入此状态,

f=0,ff=0; en 信号为 0 时维持此状态, en 信号为 1 时进入 S1;

S1: 赋值状态同时防抖动,将输入信号 d 赋给 f 和 ff, en 信号为 1 时维持此状态, en 信号为 0 时进入 S2;

- S2: 赋值中间状态, en 信号为 0 时维持此状态, en 信号为 1 时进入 S3;
- S3: 赋值状态同时防抖动,将输入信号 d 赋给 f, en 信号为 1 时维持此状态, en 信号为 0 时进入 S4;
 - S4: 计算中间状态, en 信号为 0 时维持此状态, en 信号为 1 时进入 S5;
 - S5: 计算状态, 调用 ALU 模块计算 f+ff, 将 f 赋值给 ff, 进入 S6;
 - S6: 计算中间状态, en 信号为1时维持此状态, en 信号为0时进入S4;




2. 核心代码

```
    always @(posedge clk) begin

         if(rst)state <= s0;</pre>
3.
         else begin
4.
              case (state)
5.
                   s0: begin
                        if(en)state <= s1;</pre>
6.
7.
                        else state <= s0;</pre>
8.
                   end
9.
                   s1: begin
                        if(en)state <= s1;</pre>
10.
11.
                        else state <= s2;</pre>
12.
                   end
13.
                   s2: begin
14.
                        if(en)state <= s3;</pre>
15.
                        else state <= s2;</pre>
16.
                   end
17.
                   s3: begin
18.
                        if(en)state <= s3;</pre>
19.
                        else state <= s4;</pre>
```


```
20.
                 end
21.
                 s4: begin
22.
                     if(en)state <= s5;</pre>
23.
                     else state <= s4;</pre>
24.
                 end
25.
                 s5: state <= s6;
26.
                 s6: begin
                     if(en)state <= s6;</pre>
27.
28.
                     else state <= s4;</pre>
29.
                 end
30.
             endcase
31.
        end
32. end
33.
34. always @(posedge clk)
35. begin
      case (state)
36.
            s0: ff <= 0;
37.
38.
            s1: ff <= d;
39.
            s5: ff <= f;
            default: ff <= ff;</pre>
40.
41.
        endcase
42. end
43.
44. always @(posedge clk)
45. begin
46.
        case (state)
47.
            s0: f <= 0;
            s1: f <= d;
48.
            s3: f <= d;
49.
50.
            s5: f <= temp;
            default: f <= f;</pre>
51.
52.
        endcase
53. end
```

3. 仿真结果




4. 实现后的电路图, 电路资源和时间性能报告


综合电路



电路资源使用情况



综合电路性能



三、 意见和建议

通过本次实验,我对 verilog 的理解和掌握又更近了一步,实验题目的难度层层递进,有基础操作的考核,也有所学知识的综合,难易结合,既有复习又有思考,让所学在实践中得以运用,加深了我对逻辑电路和时序电路知识的

理解。希望今后实验可以保持本次实验中详细实验指导描述的优点,辅助完成 每项试验内容。

四、 设计和测试文件源代码

ALU 模块

```
    module ALU #(parameter WIDTH = 6)

2. (input [WIDTH - 1:0]a, b,
input [2:0]f,
output reg[WIDTH - 1:0]y,
5. output z);
6. reg[WIDTH:0]result;
7. always@(*)
8. begin
9.
        case(f)
            3'b000:result = {0,a} + {0,b};
10.
11.
            3'b001:result = {0,a} - {0,b};
12.
            3'b010:result = {0,a} & {0,b};
            3'b011:result = {0,a} | {0,b};
13.
            3'b100:result = {0,a} ^ {0,b};
14.
15.
            default:result = 0;
16.
       endcase
17.
       y[WIDTH - 1:0] = result[WIDTH - 1:0];
18. end
19. assign z = \sim |y|;
20. endmodule
```

2-4 译码器模块

```
1. module Decoder
(input [1:0]code,
3. output reg[3:0]out);
4. always@(*)
5. begin
     case(code)
7.
           2'b00:out = 4'b0001;
8.
           2'b01:out = 4'b0010;
           2'b10:out = 4'b0100;
           2'b11:out = 4'b1000;
10.
11.
       endcase
12. end
13. endmodule
```

任务一

```
    module Lab01_1(

input [5:0]x,
3. input en,
                       //sel=00 时, ef=1, 输入 x 选择操作类型: 000 为加, 001 为减,
4. input [1:0]sel,
                         010 为与,011 为或,100 为异或
5.
                       //sel=01 时, ea=1, 输入 x 赋值给操作数 a
6.
                       //sel=10 时, eb=1, 输入 x 赋值给操作数 b
8. input clk,
9. output reg z,
10. output reg [5:0]y);
11. wire [3:0] eout;
12. wire ea, eb, ef, Z;
13. wire [5:0]Y;
14. reg [5:0]A, B;
15. reg [2:0]F;
16. Decoder Decoder(.code(sel), .out(eout));
17. ALU #(6)ALU(.a(A), .b(B), .f(F), .z(Z), .y(Y));
18. assign ef = eout[0] & en;
19. assign ea = eout[1] & en;
20. assign eb = eout[2] & en;
21. always@(posedge clk)
22. begin
23. if(ef) F <= x[2:0];
       if(ea) A <= x;</pre>
24.
25. if(eb) B <= x;
26. end
27. always@(posedge clk)
28. begin
29. y <= Y;
30.
       z <= Z;
31. end
32.
33. endmodule
```

任务二

```
    module Lab01_2(
    input clk, rst, en,
    input [6:0]d,
    output reg [6:0]f);
    reg[6:0] ff;
```

```
6. parameter s0 = 3'h0, s1 = 3'h1, s2 = 3'h2, s3 = 3'h3, s4 = 3'h4, s5 = 3'h5,
    s6 = 3'h6;

    reg[2:0] state;

wire[6:0]temp;
9. ALU #(7)ALU(.a(f), .b(ff), .f(3'b000), .y(temp), .z());
10. always @(posedge clk) begin
11.
        if(rst)state <= s0;</pre>
12.
        else begin
13.
             case (state)
14.
                 s0: begin
15.
                      if(en)state <= s1;</pre>
16.
                      else state <= s0;</pre>
17.
                 end
18.
                 s1: begin
19.
                      if(en)state <= s1;</pre>
20.
                      else state <= s2;</pre>
21.
                 end
22.
                 s2: begin
                      if(en)state <= s3;</pre>
23.
24.
                      else state <= s2;</pre>
25.
                 end
26.
                 s3: begin
27.
                      if(en)state <= s3;</pre>
                      else state <= s4;</pre>
28.
29.
                 end
30.
                 s4: begin
31.
                      if(en)state <= s5;</pre>
                      else state <= s4;</pre>
32.
33.
                 end
34.
                 s5: state <= s6;
35.
                 s6: begin
36.
                      if(en)state <= s6;</pre>
37.
                      else state <= s4;</pre>
38.
                 end
39.
             endcase
40.
        end
41. end
42.
43. always @(posedge clk)
44. begin
45.
        case (state)
46.
            s0:
47. ff <= 0;
           s1: ff <= d;
48.
```

```
49. s5: ff <= f;
50.
           default: ff <= ff;</pre>
51. endcase
52. end
53.
54. always @(posedge clk)
55. begin
56.
      case (state)
         s0: f <= 0;
57.
58.
           s1: f <= d;
         s3: f <= d;
59.
          s5: f <= temp;
60.
         default: f <= f;</pre>
61.
62.
       endcase
63. end
64. endmodule
```