

Universidade de Brasília Instituto de Ciências Exatas Dept de Ciências da Computação

## **Banco de Registradores** VHDL

Emanuel Firmino Abrantes 190105747

## • Qual a opção para simular a constante zero?

Impedir a escrita quando o índice de XREGS for igual a zero. Em suma, quando o valor de rd for nulo.