NOMBRE		Gigliotti Ernesto
EMAIL		ernestogigliotti@gmail.com
PROYECTO		Poncho IoT
REPO		https://github.com/ernesto-g/ponchoeduciaaiot
CORRECCION PRELIMINAR		16/11/2016
Esquematico	Bibliotecas	Remover todas.
	Rótulo	Cada hoja debe tener título indicativo.
	Jerarquía	
	Campos KiCost	Faltan
	Prolijidad conexiones	Usar más símbolos de GND. Hay una en pin34 que se usa para medio esquemático. C3 y C4 emprolijar sector. Usar más 3.3V.
	Referencias	
	Cometarios	El encapsulado no debe ser visible.
		U3 pin2 no tiene tierra (retorno)
		Verificar que LM35 no queme entrada del A/D.
	ERC	Problemas con propiedades de los pines del rele? Problemas de power flag.
Asociación	Configuración bibliotecas	Usar footprint.preety para todas las asociaciones.
PCB	Rótulo	Falta
	Encapsulados	
	Notas en PCB sobre: Grilla, pista, vías, capas, proceso sup.	Falta
	Borde del PCB	Usar Plantilla edu-ciaa para ver donde caen los leds, reset, etc
	Ancho de pistas	
	DRC	
	Ruteo	
	Fiduciales	

	Bien sectorizado. Falta compactar, distribución pareja, mejor uso de los espacios. Respetar lo que dice el esquemático con los desacomples en pareja: C1/2, C3/4 y C5/6. LM35 demasiado al borde.
Serigrafía	
Dimensiones	Podría reducirse.
Belleza/Alineación	Falta
Vista 3D	Falta

NOMBRE		Gigliotti Ernesto	
EMAIL		ernestogigliotti@gmail.com	
PROYECTO		Poncho IoT	
REPO		https://github.com/ernesto-g/ponchoeduciaaiot	
CORRECCION (Fecha)		1/12/16	
Documentación	Archivo hoja de proyecto en /doc	SI	
	Archivos de revisiones en /doc	NO	listo
	Revisor designado	FALTA	listo
Esquematico	Bibliotecas	Remover todas.	listo
	Rótulo	OK	
	Jerarquía	OK	
	Campos KiCost	OK	
	Prolijidad conexiones	OK	
	Referencias	OK	
	Comentarios	Porque los contactos del rele tienen power flags?	listo
		Aclarar que tipo de comunicación provee U6 (Wifi)	listo
	ERC	Editar pin 41 de XA1 para evitar error de ERC.	listo
Asociación	Configuración bibliotecas	Usar footprint.preety para todas las asociaciones. Hay dos bibliotecas locales cargadas, iguales: Ponchoeduciaaiot y Ponchoeduciaaiot2	listo deia la llamada probandusianist prestu
ASOCIACION	Configuración dibilotecas	Policioeducidalotz	listo. deje la llamada pnchoeduciaaiot.preety
	Notas en PCR: Grila nos ruteo. Pista min. Vía		
РСВ	Notas en PCB: Grila pos, ruteo. Pista min, Vía min, aguj. min, capas, terminación superficial.	ОК	
РСВ	Notas en PCB: Grila pos, ruteo. Pista min, Via min, aguj. min, capas, terminación superficial. Rótulo	OK OK	
РСВ	min, aguj. min, capas, terminación superficial.		
РСВ	min, aguj. min, capas, terminación superficial.	OK	
РСВ	min, aguj. min, capas, terminación superficial.	OK	
PCB	min, aguj. min, capas, terminación superficial.	OK OK OK. Podría editar XA1 para eliminar borde sugerido presente e	n
PCB	min, aguj. min, capas, terminación superficial. Rótulo Encapsulados Borde del PCB	OK OK OK. Podría editar XA1 para eliminar borde sugerido presente ela capa dibujo.	n listo
PCB	min, aguj. min, capas, terminación superficial. Rótulo Encapsulados Borde del PCB Ancho de pistas	OK OK OK. Podría editar XA1 para eliminar borde sugerido presente e	
PCB	min, aguj. min, capas, terminación superficial. Rótulo Encapsulados Borde del PCB Ancho de pistas DRC	OK. Podría editar XA1 para eliminar borde sugerido presente e la capa dibujo. OK.	listo
PCB	min, aguj. min, capas, terminación superficial. Rótulo Encapsulados Borde del PCB Ancho de pistas	OK OK OK. Podría editar XA1 para eliminar borde sugerido presente el a capa dibujo. OK OK TRacks a 90: GND en x114 y93.	
PCB	min, aguj. min, capas, terminación superficial. Rótulo Encapsulados Borde del PCB Ancho de pistas DRC	OK. Podría editar XA1 para eliminar borde sugerido presente e la capa dibujo. OK.	listo
PCB	min, aguj. min, capas, terminación superficial. Rótulo Encapsulados Borde del PCB Ancho de pistas DRC	OK OK OK. Podría editar XA1 para eliminar borde sugerido presente el a capa dibujo. OK OK TRacks a 90: GND en x114 y93. Emprolijar terminaciones en pistas: x120 y101, x138 y 96,	listo
PCB	min, aguj. min, capas, terminación superficial. Rótulo Encapsulados Borde del PCB Ancho de pistas DRC	OK OK OK. Podría editar XA1 para eliminar borde sugerido presente el a capa dibujo. OK OK TRacks a 90: GND en x114 y93. Emprolijar terminaciones en pistas: x120 y101, x138 y 96,	listo

Placement	Bien sectorizado. Falta compactar, distribución pareja, mejor uso de los espacios. Respetar lo que dice el esquemático con los desacomples en pareja: C1/2, C3/4 y C5/6. LM35 demasiado al borde.	listo
Serigrafía	Emprolijar. Por ejemplo D2, R5 y R6, U1.	listo
	U6 podría ir en capa top.	listo
Textos en cobre o en serigrafía, logos	Faltan Año o fecha, nombre del PCB, IND ARG. Falta logo Poncho.	listo
Dimensiones	ОК	
Fijación	No necesita.	
Belleza/Alineación	Bien, pero se podría mejorar: R5/6 con R10; D1/R3/R1; D2/R4/R2; C2/C6.	Se comodo R5/R6
Vista 3D	La escala o el modelo 3D del wifi no es adecuada.	listo. se comodo la escala
Areas de cobre	No posee. Se podría aplciar para mejorar la distribución de GND. Sepodría aplicar luego zona de exclusión en los contactos de relé y en las entradas optoacopladas.	listo