

Universidade Federal da Fronteira Sul Curso de Ciência da Computação Campus Chapecó



GEX 612 – Organização de Computadores

Subsistema de Memória

Prof. Luciano L. Caimi

UFFS - Universidade Federal da Fronteira Sul – Organização de Computadores

Roteiro



1. Hierarquia de Memória

Introdução; Operações; Características e métricas

2. Memória Principal

Tecnologia, funcionamento; evolução

3. Memória Cache

Localidade; Políticas de mapeamento, substituição e escrita;

4. Memória Virtual

Conceito; Funcionamento; Implementações

Introdução



- A memória é <u>responsável pelo armazenamento</u> dos programas e informações a serem manipulados
- Realiza duas operações básicas: leitura e escrita de dados.
- Para escrever ou ler a informação <u>precisamos informar o</u> <u>lugar preciso</u> onde a informação será ou está armazenada: o endereço
- Assim cada informação tem um local onde o dado está armazenado e um endereço que o localiza


Introdução



 Devido a grande variedade de características desejadas e dos diferentes tipos de memória não é possível implementar um sistema de computação com uma única memória

 A memória consiste em um <u>subsistema hierarquizado</u> e estruturado que atende as características necessárias em diferentes níveis do sistema






Características:

- Tempo de acesso
- Tempo de ciclo
- Capacidade
- Custo

- Frequência
- Temporariedade
- Tecnologia de Fabricação
- Volatilidade

- Latência





UFFS - Universidade Federal da Fronteira Sul – Organização de Computadores



- Tempo de acesso: tempo decorrido desde a colocação do endereço até o dado ser disponibilizado
- Tempo de ciclo: tempo decorrido entre duas operações sucessivas de acesso a memória
- Frequência: frequência de operação do barramento local (FSB)
- Capacidade: quantidade de dados armazenados em bits, bytes, Kbytes, MBytes, GBytes, etc
- Temporariedade: tempo de permanência do dado na memória
- Custo: preço por byte armazenado
- Volatilidade: voláteis perdem os dados quando acaba a energia <u>não-voláteis</u> – não perdem os dados quando acaba a energia. Exemplos: memórias magnéticas, óticas

ROM, PROM, EPROM, EEPROM, Flash





• Latência: tempo decorrido para finalizar uma operação

Nível da Memória	Latência de Acesso	Analogia 1	Analogia 2	
Registradores	1 ciclo (~0,3 ns)	1 segundo	Seu cérebro	
Cache L1	3-4 ciclos (~1,2 ns)	3 segundos	Uma sala	
Cache L2	12-14 ciclos (~2,8 ns)	9 segundos	Um andar do andar	
Cache L3	12.9 ns	43 segundos	Um prédio	
Memória Principal	120 ns	6 minutos	O Campus	
SSD	50-150 μs	2-6 dias		
HDD	1-10 ms	1-12 meses		
MP servidor remoto	~100 ms	1 século		
Armazenamento Ótico	segundos	milênios		



Evolução








Metric		DRAM			HDD			SATAFlash SSD		
	1987	1997	2007	2018	1987	1997	2007	2018	2007	2018
Unit price(\$)	5k	15k	48	80	30k	2k	80	49	1k	415
Unit capacity	1MB	1GB	1GB	16GB	180MB	9GB	250GB	2TB	32GB	800GB
\$/MB	5k	14.6	0.05	0.005	83.33	0.22	0.0003	0.00002	0.03	0.0005
Random IOPS	-	-	-	-	5	64	83	200	6.2k	67k (r)/20k (w)
Sequential b/w (MB/s)	-		-		1	10	300	200	66	500 (r)/460 (w)

https://cacm.acm.org/magazines/2019/11/240388-the-five-minute-rule-30-years-later-and-its-impact-on-the-storage-hierarchy/fulltext



Evolução


Historical Cost of Computer Memory and Storage



UFFS - Universidade Federal da Fronteira Sul – Organização de Computadores



Evolução



→ SSD access time

→ DRAM access time

→ SRAM access time


- CPU cycle time

→ Disk seek time

-O-Effective CPU cycle time

UFFS - Universidade Federal da Fronteira Sul – Organização de Computadores









Evolução


Memory Read Bandwidth/Latency



CPU Cache Access Latencies in Clock Cycles









Processador Intel 15


UFFS - Universidade Federal da Fronteira Sul – Organização de Computadores















Como a hierarquia é gerenciada?

- - → pelo compilador
- - → pelo hardware
- memória principal ↔ HD/SSD
 - → pelo hardware e pelo sistema operacional (memória virtual)
 - → pelo programador e pelo usuário (arquivos)










UFFS - Universidade Federal da Fronteira Sul – Organização de Computadores




- É a memória básica do sistema a partir de onde os programas são executados
- É construída com tecnologia DRAM, onde cada bit é armazenado em um capacitor construído em semicondutor
- Tempo de retenção da ordem de 50 milisegundos
- Três operações: leitura, escrita, refresh






Single Memory Cell




Memory Cell Array






UFFS - Universidade Federal da Fronteira Sul – Organização de Computadores






READ



WRITE






UFFS - Universidade Federal da Fronteira Sul – Organização de Computadores

Rank da memória



 Diz respeito ao arranjo da quantidade de chips e a respectiva quantidade de bits de dados fornecidos por cada chip durante uma operação (leitura ou escrita) na memória principal





Modo "Burst" - Rajada

Cada leitura na memória faz 4 acessos consecutivos a memória

O primeiro acesso é mais lento e os três acessos seguintes são mais rápidos

O tempo para obter o dado é contado em ciclos de clock do barramento, chamados neste caso de "wait states": 8-6-6-6 ou seja, o primeiro acesso precisou de 8 ciclos de clock espera até o dado ser entregue e os demais acessos 6 ciclos de clock de espera cada um





Largura de Banda Máxima Teórica ou Taxa de Transferência Máxima Teórica LBMT = Frequência do Barramento * Largura do Barramento

Exemplo:

Frequência de Barramento = 33 MHz

Largura do Barramento = 32 bits


LBMT = 33x10⁶ ciclos/segundo * 32 bits/ciclo

LBMT = 33 * 32 * 10⁶ bits/segundo

LBMT = 1056 Mbits/segundo = 132 MBytes/segundo




Esquema simplificado de uma DRAM



1 bit por acesso; 4Mbits de dados armazenados; 22 bits de endereço; endereço multiplexado; RAS – Row Address Strobe; CAS – Column Address Strobe; WE – Write Enable;




Micron MT4LC16M4T8 (16M x 4bit)



UFFS - Universidade Federal da Fronteira Sul – Organização de Computadores





UFFS - Universidade Federal da Fronteira Sul – Organização de Computadores



Fast Page Mode – FPM

- Espera que todos endereços estejam na mesma linha
 Somente reenvia o endereço da coluna
- "wait-states": 5-3-3-3
- LBMT = 66MHz * 64 bits = 528MBytes/seg
 No caso da LBMT transfere-se 32 bytes em 4 ciclos de clock
- No caso da memória FPM p/ transferir 32 bytes gastam-se
 5+3+3+3 = 14 ciclos de clock

Assim a LB_efetiva é de 4/14 da LBMT ou seja:

LB_efetiva = 528 MBytes/seg * (4/14)

LB_efetiva = 150,85 MBytes/seg





Extended Data Output – EDO-RAM


- Adiciona uma nova latch na saída de dados, liberando o *CAS para enviar um novo endereço de coluna
- "wait-states": 5-2-2-2
- LBMT = 66MHz * 64 bits = 528MBytes/seg
 - A LBMT transfere 32 bytes em 4 ciclos de clock
- No caso da memória FPM p/ transferir 32 bytes gastam-se 5+2+2+2 = 11 ciclos de clock

Assim a LB_efetiva é de 4/11 da LBMT ou seja:

LB_efetiva = 528 MBytes/seg * (4 / 11)

LB_efetiva = 192 MBytes/seg







Burst Extended Data Output – BEDO-RAM


- Implementa um contador que gera os endereços subsequentes de coluna. Apenas handshake de CAS
- "wait-states": 5-1-1-1
- LBMT = 100MHz * 64 bits = 800MBytes/seg
 - A LBMT transfere 32 bytes em 4 ciclos de clock
- No caso da memória FPM p/ transferir 32 bytes gastam-se 5+1+1+1
 = 8 ciclos de clock

Assim a LB_efetiva é de 4/8 da LBMT ou seja:

LB_efetiva = 800 MBytes/seg * (4/8)

LB_efetiva = 400 MBytes/seg








Syncronous Dinamic RAM – SDRAM

- Um sinal de clock sincroniza a memória e seu controlador. Não são necessários sinais de handshake subsequentes pois o clock sincroniza as operações
- "wait-states": 5-1-1-1
- Vantagens: opera em frequências maiores que a BEDO RAM como 133 MHz, 200 MHz, etc;









Double Data Rate SDRAM – DDR SDRAM

- É capaz de realizar duas operações internas por ciclo de clock, ou seja, tanto a borda de subida quanto a de descida é utilizada
 - Assim na mesma frequência de clock a taxa de transferência é o dobro
- A especificação mostra a frequencia aparente e não a real, ou seja, uma DDR 400 tem frequencia real de 200MHz
- Frequências de 133, 166 e 200MHz
- Alimentação é de 2,5 Volts e 184 pinos
- Terminação resistiva na placa-mãe



Double Data Rate 2 SDRAM – DDR2 SDRAM

- Mesmo princípio de funcionamento da DDR
- Construídas nas frequências de 200, 266, 333, 400 e 533MHz
- Possuem um número de ciclos de wait-state maior que as DDR
- Alimentação é de 1,8 Volts e 240 pinos
- Mesmo tamanho físico que as DDR
- Possuem a terminação resistiva no próprio módulo de memória
- Wait-States: 15-5-5-5



Double Data Rate 3 SDRAM – DDR3 SDRAM

- Mesmo princípio de funcionamento da DDR2
- Frequências entre 400 e 1066 MHz
- Buffer interno com o dobro do tamanho
- Alimentação é de 1,5 Volts
- Mesmo tamanho físico e quantidade de pinos que as DDR2
- Wait-States: 20-7-7-7 → DDR3-1066

$$\textbf{24-8-8-8} \rightarrow \textbf{DDR3-1333}$$



Double Data Rate 4 SDRAM – DDR4 SDRAM

- Frequências até 1600 MHz
- Buffer interno com o mesmo tamanho das DDR3
- Alimentação é de 1,2 Volts
- 288 pinos (contra 240 na DDR3)
- Wait-States: 20-15-15-15 → DDR4-2666
 24-15-15-15 → DDR4-3200



Double Data Rate 5 SDRAM – DDR5 SDRAM

- Permite dobrar a largura de banda em comparação a DDR4
- Alimentação é de 1,1 Volts
- Latências similares a DDR4
- Canais A e B integrados no próprio módulo



Dual Channel – Utiliza dois canais independentes de acesso a memória (hardware duplicado) dobrando a taxa de transferência

Disponível nas tecnologias DDR SDRAM em diante Integrado no próprio módulo nas DDR5

Name		D-I	Chip			Bus			V-14	Pins		
Gen ≑	Standard \$	Release year	Clock rate (MHz) \$	Cycle time (ns)	Pre- fetch \$	Clock rate (MHz) +	Transfer rate (MT/s)	Bandwidth (MB/s) \$	Voltage (V)	DIMM ¢	SO- DIMM [‡]	Micro-
DDR	DDR-200	1998	100	10	- 2n	100	200	1600	2.5	184	200	172
	DDR-266		133	7.5		133	266	21331/3				
	DDR-333		1663/3	6		166%	333	2666%				
	DDR-400		200	5		200	400	3200				
DDR2	DDR2-400	2003	100	10	4n	200	400	3200	1.8	240	200	214
	DDR2-533		1331/s	7.5		2663/3	5331/3	4266¾				
	DDR2-667		1663/3	6		3331/s	666%	53331/4				
	DDR2-800		200	5		400	800	6400				
	DDR2-1066		266¾	3.75		5331/s	1066¾	85331/s				
DDR3	DDR3-800	2007	100	10	8n	400	800	6400	1.5/1.35	240	204	214
	DDR3-1066		1331/s	7.5		5331/s	10663/	85331/4				
	DDR3-1333		1663/3	6		6663/3	1333%	106663/3				
	DDR3-1600		200	5		800	1600	12800				
	DDR3-1866		2331/3	4.29		9331/s	1866¾	149331/3				
	DDR3-2133		2663/3	3.75		10663/3	2133%	17066%				
	DDR4-1600	2014	200	5	8n	800	1600	12800	1.2/1.05	288	260	-
	DDR4-1866		2331/s	4.29		9331/s	1866¾	149331/3				
	DDR4-2133		266%	3.75		1066%	21331/3	170663/3				
DDR4	DDR4-2400		300	31/3		1200	2400	19200				
	DDR4-2666		3331/s	3		13331/3	26663/	213331/3				
	DDR4-2933		366%	2.73		14663/3	29331/3	234663/3				
	DDR4-3200		400	2.5		1600	3200	25600				
	DDR5-3200	2020	200	5	16n	1600	3200	25600	1.1	288		
	DDR5-3600		225	4.44		1800	3600	28800				
	DDR5-4000		250	4		2000	4000	32000				
DDR5	DDR5-4800		300	31/3		2400	4800	38400				
	DDR5-5000		312½	3.2		2500	5000	40000				
	DDR5-5120		320	31/6		2560	5120	40960				
	DDR5-5333		3331/5	3		2666%	53331/3	426663/3				
	DDR5-5600		350	2.86		2800	5600	44800				
	DDR5-6400		400	2.5		3200	6400	51200				
	DDR5-7200		450	2.22		3600	7200	57600				

UFFS ()



Temporizações

Além dos ciclos de wait-states existem outros valores relativos a temporização da memória que são significativos no que diz respeito a sua performance:

CAS Latency (CL)

indica a quantidade de pulsos de clock que a memória leva para retornar um dado solicitado

RAS to CAS Delay (tRCD)

indica a quantidade de pulsos de clock que precisa ser respeitado entre a ativação da linha de RAS e a ativação da linha de CAS

Active to Precharge Delay (tRAS)

este parâmetro limita quando a memória pode iniciar a leitura (ou escrita) em uma linha diferente



Temporizações...


RAS Precharge (tRP)


Após o dado ter sido entregue pela memória, um comando chamado Precharge precisa ser executado para desativar a linha da memória que estava sendo usada e para permitir que uma nova linha seja ativada tRP é o tempo entre o comando Precharge e o próximo comando "Active" (que inicia a leitura)

Command Rate (CMD)

Tempo entre o chip de memória ter sido ativado (através do seu pino CS – Chip Select) e qualquer comando poder ser enviado para a memória. Este parâmetro leva a letra "T" e normalmente possui o valor T1 ou T2 (1 ou 2 pulsos de clock respectivamente)











 Memória estática (construída a partir de Flip-Flops) disposta logicamente entre a CPU e a Memória Principal



 Capacidade de armazenamento menor que a MP mas tempo de acesso melhor (mais rápida)

Hierarquia de Memória





Processador Intel 15



- Programas de computador são essencialmente sequenciais (instruções são armazenadas e executadas uma após a outra) e...
- Programas utilizam de maneira extensiva de repetições (laços for, while, repeat...) fazendo com que trechos de código sejam repetidamente executados
- Estas características fazem parte do conceito de localidade, princípio básico de funcionamento das memórias cache



Dois tipos de localidade:

Localidade Espacial

Se um determinado posição de memória é acessada há uma grande tendência de que o próximo acesso seja em um endereço adjacente, dado a natureza sequencial dos programas

Localidade Temporal

Posições de memória, uma vez acessadas, tendem a ser acessadas novamente no futuro. Basta que a instrução ou dado esteja em um laço do programa



```
INICIO LACO:
68
                            t2, t3, FIM LACO
                    beq
                    add
                                                     # carrega limite para % (resto da divisão)
69
                            aO, zero, t1
                    jal
70
                            PSEUDO RAND
                                                    # pega linha sorteada e coloca em t4
71
                    add
                            t4, zero, a0
72
                    add
                            a0, zero, t1
                                                    # carrega limite para % (resto da divisão)
73
                    jal
                            PSEUDO RAND
74
                    add
                            t5, zero, a0
                                                    # pega coluna sorteada e coloca em t5
75
76
    LE POSICAO:
77
                    mul
                            t4, t4, t1
                                                    # calcula (L * tam) + C
78
                    add
                            t4, t4, t5
                                                    # multiplica por 2
79
                    add
                            t4, t4, t4
                            t4, t4, t4
                                                    # multiplica por 4
                    add
80
                                                    # calcula Base + deslocamento
                    add
                            t4, t4, t0
81
82
                    ٦w
                            t5, 0(t4)
                                                    # Le posicao de memoria LxC
    VERIFICA BOMBA:
83
84
                    addi
                            t6, zero, 9
                                                    # se posição sorteada já possui bomba
                            t5, t6, PULA ATRIB
                                                    # pula atribuição
85
                    beq
                                                    # senão coloca 9 (bomba) na posição
                            t6, 0(t4)
86
                    SW
87
                    addi
                            t3, t3, 1
                                                    # incrementa quantidade de bombas sorteadas
   PULA ATRIB:
89
                            INICIO LACO
```





Como os princípios de localidade espacial e temporal são utilizados na implementação da cache:

Localidade Espacial

Mover blocos de palavras contíguas para níveis de memória mais próximos do processador

Localidade Temporal

Manter itens de dados mais recentemente acessados nos níveis de hierarquia mais próximos do processador



Supondo um processador que executa um programa com:

CPI = 1.1

50% aritm/lógica, 30% load/store, 20% desvios

Supondo que 10% das operações de acesso a dados na memória sejam *misses* e resultem numa penalidade de 50 ciclos

CPI = CPI ideal + nº médio de stalls (bolhas) por instrução

= 1.1 ciclos + 0.30 acessos à memória / instrução

x 0.10 misses / acesso x 50 ciclos / miss

= 1.1 ciclos + 1.5 ciclos

= 2.6

58 % do tempo o processador está parado esperando pela memória! um miss ratio de 1% na busca de instruções resultaria na adição de 0.5 ciclos ao CPI médio



• Funcionamento Básico:

- 1) O processador solicita um determinado endereço;
- 2) O controlador da memória cache verifica se o endereço está armazenado na cache
 - 2.1) Caso sim: ocorre um acerto (hit) a cache entrega para o processador a palavra solicitada
 - 2.2) Caso não: ocorre uma falta (miss) o controlador da cache acessa o nível inferior da hierarquia
 - 2.2.1) o bloco onde o endereço solicitado se encontra é carregado na cache;
 - 2.2.2) a cache entrega a palavra a palavra solicitada ao processador



Fundamentos


- Número de células da memória principal acessíveis ao processador é dado por 2^E onde E é o número de bits de endereço. Por exemplo, se E = 8 bits podemos ter até 2⁸ = 256 células de memória
- A memória principal é dividida em B blocos lógicos, cada um deles com K células de memória
- Considerando um sistema com E = 4 teremos 2⁴ = 16 células de memória
- Considerando B = 8, ou seja, a memória está dividida em 8 blocos lógicos, cada bloco terá 2 células de memória, isto é, K = 2

Assim:

ou
$$2^E = \mathbb{B}_{FF}^* \mathbb{K}_{Universidade Federal da Fronteira Sul – Organização de Computadores$$











- Além de trabalhar com binário como anteriormente, podemos definir equações para decimal;
- Assim:

Número do Bloco =
$$\frac{\text{Endereço}}{K}$$
 (parte inteira)

Deslocamento do Bloco = Endereço MOD K


Por exemplo, considerando:

$$B = 8 e K = 2$$

Número do bloco =
$$13 / 2 = 6$$



 A memória cache, por sua vez é dividida em linhas (denominadas quadros), que possuem o mesmo tamanho de um bloco (tamanho K)



- Cada vez que ocorre uma falta o controlador da cache irá transferir um bloco inteiro para uma linha (quadro) da cache;
- Algumas questões surgem:
 - 1) Como determinar qual bloco se encontra em um determinado quadro em um instante de tempo qualquer?
 - 2) Qual dado deve sair quando a cache está cheia e uma falta no acesso ocorre?
 - 3) O que fazer quando uma escrita ocorre (coerência X performance)?





Políticas de Mapeamento

- Mapeamento Direto
- Mapeamento Associativo
- Mapeamento Associativo por Conjuntos

Definem a maneira como as informações são armazenadas e localizadas na cache



Mapeamento Direto

 Nesta política o quadro em que cada bloco será armazenado é prédefinido:

QD = NB % Q


QD: Quadro de destino

NB: Número do Bloco

Q: Quantidade de Quadros







UFFS - Universidade Federal da Fronteira Sul – Organização de Computadores




18) Com base na figura abaixo que descreve um sistema MP/Cache e sabendo que se utiliza mapeamento direto, responda, justificando todas as questões:

000000000
000000001
000000010
]
7
7
1 111111111

Rótulo	Cel 0	Cel 1	Cel 2	Cel 3
01				
01				
11				
00				
11				

- a) Qual a divisão do endereço deste sistema?
- b) A qual linha da memória cache está destinado o endereço da MP 101110110?
- c) Qual o endereço de memória que encontra-se na 1° célula da linha Q30 M. cache?
- d) Qual a quantidade de blocos de memória que o sistema possui? Justifique.
- e) Qual o tamanho da memória cache e da memória principal em bytes? Justifique.





UFFS - Universidade Federal da Fronteira Sul – Organização de Comput**Direto**





Mapeamento Direto


- Processo completo de leitura na cache com mapeamento direto:
- 1. CPU apresenta endereço de 6 bits ao circuito de controle da cache; endereço solicitado = 100110₂
- 2. Os 2 bits centrais são examinados para determinar o quadro de destino:

 $XX01XX_2 \Rightarrow Quadro 1.$

Resta verificar se o bloco solicitado encontra-se no quadro 1


- O controlador de cache examina por comparação o valor do rótulo do quadro 1 da cache com os 2 bits mais significativos do endereço solicitado (10XXXX₂). Caso sejam iguais realiza o passo 4, senão o passo 5;
- 4. Caso sejam iguais os rótulos a célula de deslocamento 2 XXXX10₂) do quadro 1 tem seu conteúdo transferido para a CPU;
- 5. Se no passo 3 a comparação resulta negativa (ou seja, o bloco desejado não se encontra no quadro 1), o mesmo será transferido da MP para a cache, substituindo o bloco atual. Para esta última tarefa são utilizados os 4 bits mais significativos do endereço solicitado (1001XX₂) correspondentes ao número do bloco desejado.






Mapeamento Direto





Mapeamento Direto







Mapeamento Direto


Conclusões:

- Método simples e de baixo custo de implementação (um multiplexador e um comparador);
- Blocos que disputam o mesmo quadro/linha não podem estar na cache concomitantemente;
- Overhead baixo:
 - Overhead = N° Bits política / N° Bits Dados



Mapeamento Associativo

Qualquer bloco pode estar em qualquer linha da cache



- O valor presente no campo rótulo da cache é o próprio número do bloco
- Quando todas as linhas estiverem ocupadas e houver o acesso a um endereço que não está presente na cache, deve-se aplicar uma política de substituição para definir qual linha será utilizada para armazenar o bloco solicitado

https://www.scss.tcd.ie/Jeremy.Jones/VivioJS/caches/cache.htm




Políticas de substituição

- FIFO First In First Out: como uma fila, substitui o bloco que entrou primeiro e assim sucessivamente
- LRU Least Recently Used: substitui o bloco presente na linha que não é utilizada a mais tempo
- LFU Least Frequently Used: substitui o bloco presente na linha que tem menos acessos
- Aleatória escolhe aleatoriamente a linha que será utilizada para armazenar o bloco solicitado







Mapeamento Associativo




Mapeamento Associativo por Conjuntos

- Como no mapeamento direto, cada bloco é pré destinado a um determinado conjunto
- Como no mapeamento associativo, dentro do conjunto o bloco pode ser colocado em qualquer das linhas



Mapeamento Associativo por Conjunto







Mapeamento Associativo por Conjuntos

1-way associativity 8 sets, 1 block each

2-way associativity 4 sets, 2 blocks each

4-way associativity 2 sets, 4 blocks each








N° do bloco		Desloca-
Rótulo	N° da Linha	Mento














Virtual Memory



Protection via virtual memory Keeps processes in their own memory space

Role of architecture:

Provide user mode and supervisor mode

Protect certain aspects of CPU state

Provide mechanisms for switching between user mode and supervisor mode

Provide mechanisms to limit memory accesses

Provide TLB to translate addresses

Virtual Memory



Supports isolation and security
Sharing a computer among many unrelated users
Enabled by raw speed of processors, making the overhead
more acceptable

Allows different ISAs and operating systems to be presented to user programs

"System Virtual Machines"

SVM software is called "virtual machine monitor" or "hypervisor" Individual virtual machines run under the monitor are called "guest VMs"

Virtual Memory



Each guest OS maintains its own set of page tables

VMM adds a level of memory between physical and virtual memory called "real memory"

VMM maintains shadow page table that maps guest virtual addresses to physical addresses

- Requires VMM to detect guest's changes to its own page table
- Occurs naturally if accessing the page table pointer is a privileged operation