


### Universidade Federal da Fronteira Sul Curso de Ciência da Computação Campus Chapecó



# Arquitetura do Conjunto de Instruções e Formato de Representação das Instruções

Prof. Luciano L. Caimi lcaimi@uffs.edu.br





#### 11010101001010001010111001000010

- A instrução de máquina é um conjunto de bits contendo dois campos:
  - Código da Operação (opcode): o que a instrução faz Exemplos: add; lw; jump; beq
  - Operandos (operand): onde estão os dados a serem manipulados

# Classes de instruções



# Instruções lógicas e aritméticas

• ADD, SUB, AND, XOR, etc...

# Instruções de desvio condicional

• BNE, BEQ, BLT, etc...

# Instruções de desvio incondicional

JUMP, CALL, etc...

# Instruções de movimentação de dados

MOV, LOAD, STORE, etc...

# Instruções de controle

• NOPES → Universidade Federal da Fronteira Sul – Organização de Computadores





#### ► A Instrução Assembly

As instruções assembly são definidas a partir da sua sintaxe e semântica

A sintaxe refere-se ao conjunto de regras que regem a formação do "texto".

A semântica refere-se ao significado ou a interpretação deste "texto".


Semântica sintaxe push op; pilha<sub>topo</sub>  $\leftarrow$  (op) onde: ( ) indica acesso a memória





```
.data
txt_1 ascii "Organização de Computadores"
var_A word -40
cnt equ 5 # comentário
```

```
.text
main:
        addi
                 a4,s0,cnt
        add
                 a5,a4,a5
                 L2
L3:
        lw
                 a5, -20(s0)
        slli
                 a5,a5,2
        addi
                 a4,s0,-16
                 a5,-20(s0)
        lw
        1i
                 a5,99
        ble
                 a4,a5, L3
L2:
                 a4,-20(s0)
        lw
        li
                 a5,99
```





```
1
     main:
               addi
                        sp, sp, -1232
 2
 3
                        s0,1228(sp)
               SW
 4
              addi
                        s0, sp, 1232
                        zero, -20(s0)
 5
 6
                        .L2
     .L3:
 7
               lw
                        a5, -20(s0)
 8
               slli
                        a5, a5, 2
9
10
              addi
                        a4, s0, -16
              add
11
                        a5, a4, a5
                        a4, -404(a5)
12
               lw
               lw
                        a5, -20(s0)
13
              slli
                        a5, a5, 2
14
              addi
15
                        a3, s0, -16
              add
                        a5.a3.a5
16
               lw
                        a5, -804(a5)
17
               add
                        a4, a4, a5
18
               lw
                        a5, -20(s0)
19
              slli
20
                        a5, a5, 2
               addi
                        a3.s0.-16
21
22
               add
                        a5, a3, a5
23
               SW
                        a4, -1204(a5)
24
               lw
                        a5, -20(s0)
              addi
25
                        a5, a5, 1
26
               SW
                        a5, -20(s0)
27
      .L2:
28
               Lw
                        a4, -20(s0)
29
               li
                        a5,99
              ble
                        a4, a5, .L3
30
              li
                        a5,0
31
               mν
                        a0, a5
32
33
               lw
                        s0, 1228(sp)
               addi
34
                        sp, sp, 1232
35
              jr
                        ra
```

```
00000000 <main>:
    0:
            b3010113
                             addi x2 x2 -1232
                             sw x8 1228 x2
    4:
            4c812623
            4d010413
                             addi x8 x2 1232
    8:
            fe042623
                             sw x0 -20 x8
    c:
    10:
            0500006f
                             ial x0 80 <L2>
00000014 <L3>:
                             lw x15 -20 x8
            fec42783
    14:
                             slli x15 x15 2
    18:
            00279793
            ff040713
                             addi x14 x8 -16
    1c:
            00f707b3
    20:
                             add x15 x14 x15
                             lw x14 -404 x15
    24:
            e6c7a703
            fec42783
                             lw x15 -20 x8
    28:
            00279793
                             slli x15 x15 2
    2c:
            ff040693
                             addi x13 x8 -16
    30:
            00f687b3
                             add x15 x13 x15
    34:
    38:
            cdc7a783
                             lw x15 -804 x15
            00f70733
    3c:
                             add x14 x14 x15
            fec42783
                             lw x15 -20 x8
    40:
    44:
            00279793
                             slli x15 x15 2
                             addi x13 x8 -16
    48:
            ff040693
    4c:
            00f687b3
                             add x15 x13 x15
    50:
            b4e7a623
                             sw x14 -1204 x15
    54:
            fec42783
                             lw x15 -20 x8
    58:
            00178793
                             addi x15 x15 1
    5c:
            fef42623
                             sw x15 -20 x8
00000060 <L2>:
            fec42703
                             lw x14 -20 x8
    60:
            06300793
                             addi x15 x0 99
    64:
                             bge x15 x14 -84 <L3>
    68:
            fae7d6e3
    6c:
            00000793
                             addi x15 x0 0
                             addi x10 x15 0
            00078513
    70:
    74:
            4cc12403
                             lw x8 1228 x2
    78:
            4d010113
                             addi x2 x2 1232
                             jalr x0 x1 0
    7c:
            00008067
```





# Classificação quanto ao tipo de armazenamento interno:

- Arquitetura de Pilha
- Arquitetura de Acumulador
- Arquitetura de Registradores de Propósito Geral
  - arquitetura register-memory (obsoleto)
  - arquitetura load-store (register-register)
- Arquitetura Memória-Memória (obsoleto)


https://www.cpushack.com/CPU/cpuAppendA.html

https://cs.stanford.edu/people/eroberts/courses/soco/projects/risc/risccisc/





#### Classificação quanto ao tipo de armazenamento interno:



UFFS – Universidade Federal da Fronteira Sul – Organização de Computadores





## Exemplo: C = A + B

Pilha

Push A


Push B


Add

Pop C

#### Pilha

```
Pop op; (op) ← topo
Push op; topo ← (op)
Add ; topo ← topo + topo<sub>-1</sub>
Sub ; topo ← topo - topo<sub>-1</sub>
Mul ; topo ← topo / topo<sub>-1</sub>
Div ; topo ← topo / topo<sub>-1</sub>
```









### Exemplo: C = A + B


Acumulador

Load A

Add B

Store C

Store op;  $w \leftarrow (op)$ Load op;  $(op) \leftarrow w$ Add op;  $w \leftarrow w + (op)$ Sub op;  $w \leftarrow w - (op)$ Mul op;  $w \leftarrow w * (op)$ Div op;  $w \leftarrow w / (op)$ 








IABLE 15-2: PIC16F62/A/628A/648A INSTRUCTION S	ABLE 15-2:	PIC16F627A/628A/648A INSTRUCTION SE	Т
--	------------	-------------------------------------	---

Mnemonic, Operands		Description	Cycles	14-Bit Opcode				Status	
		Description		MSb			LSb	Affected	Notes
* . *		BYTE-ORIENTED FILE	REGISTER OPER	RATION	NS			Vac 1 or 1 or 1 or 1	20
ADDWF	f, d	Add W and f	1	00	0111	dfff	ffff	C,DC,Z	1, 2
ANDWF	f, d	AND W with f	1	00	0101	dfff	ffff	Z	1, 2
CLRF	f	Clear f	1	00	0001	lfff	ffff	Z	2
CLRW	_	Clear W	1	00	0001	0xxx	XXXX	Z	
COMF	f, d	Complement f	1	00	1001	dfff	ffff	Z	1, 2
DECF	f, d	Decrement f	1	00	0011	dfff	ffff	Z	1, 2
DECFSZ	f, d	Decrement f, Skip if 0	1(2)	00	1011	dfff	ffff		1, 2, 3
INCF	f, d	Increment f	1	00	1010	dfff	ffff	Z	1, 2
INCFSZ	f, d	Increment f, Skip if 0	1(2)	00	1111	dfff	ffff		1, 2, 3
IORWF	f, d	Inclusive OR W with f	1	00	0100	dfff	ffff	Z	1, 2
MOVF	f, d	Move f	1	00	1000	dfff	ffff	Z	1, 2
MOVWF	f	Move W to f	1	00	0000	lfff	ffff		1
NOP	_	No Operation	1	00	0000	0xx0	0000		
RLF	f, d	Rotate Left f through Carry	1	00	1101	dfff	ffff	C	1, 2
RRF	f, d	Rotate Right f through Carry	1	00	1100	dfff	ffff	C	1, 2
SUBWF	f, d	Subtract W from f	1	00	0010	dfff	ffff	C,DC,Z	1, 2
SWAPF	f, d	Swap nibbles in f	1	00	1110	dfff	ffff	Carlo	1, 2
XORWF	f, d	Exclusive OR W with f	1	00	0110	dfff	ffff	Z	1, 2
		BIT-ORIENTED FILE	REGISTER OPERA	ATIONS	S				
BCF	f, b	Bit Clear f	1	01	00bb	bfff	ffff		1, 2
BSF	f, b	Bit Set f	1	01	01bb	bfff	ffff		1, 2
BTFSC	f, b	Bit Test f, Skip if Clear	1(2)	01	10bb	bfff	ffff		3
BTFSS	f, b	Bit Test f, Skip if Set	1 <sup>(2)</sup>	01	11bb	bfff	ffff		3
		LITERAL AND CO	NTROL OPERATION	ONS					200
ADDLW	k	Add literal and W	1	11	111x	kkkk	kkkk	C,DC,Z	
ANDLW	k	AND literal with W	1	11	1001	kkkk	kkkk	Z	
CALL	k	Call subroutine	2	10	0kkk	kkkk	kkkk		
CLRWDT	_	Clear Watchdog Timer	1	00	0000	0110	0100	TO,PD	
GOTO	k	Go to address	2	10	1kkk	kkkk	kkkk		
IORLW	k	Inclusive OR literal with W	1	11	1000	kkkk	kkkk	Z	
MOVLW	k	Move literal to W	1	11	00xx	kkkk	kkkk		
RETFIE	_	Return from interrupt	2	00	0000	0000	1001		
RETLW	k	Return with literal in W	2	11	01xx	kkkk	kkkk		
RETURN	_	Return from Subroutine	2	00	0000	0000	1000		
SLEEP	_	Go into Standby mode	1	00	0000	0110	0011	TO,PD	
SUBLW	k	Subtract W from literal	1	11	110x	kkkk	kkkk	C,DC,Z	
XORLW	k	Exclusive OR literal with W	1	11	1010	kkkk	kkkk	Z	







Exemplo: C = A + B


Registrador (register-memory)

Load R1, A

Add R1, B

Store C, R1

Load R, op ;  $R \leftarrow (op)$ Store op, R ; (op)  $\leftarrow$  R Add R, op ;  $R \leftarrow R + (op)$ Sub R, op ;  $R \leftarrow R - (op)$ Mul R, op ;  $R \leftarrow R * (op)$ Div R, op ;  $R \leftarrow R / (op)$ 







Registrador (load-store)

Load R1, A

Load R2, B

Add, R3, R1, R2

Store C, R3

```
Load R, op ; R ← (op)


Store op, R ; (op) ← R


Add rd,rs1,rs2 ; rd ← rs1 + rs2

Sub rd,rs1,rs2 ; rd ← rs1 - rs2


Mul rd,rs1,rs2 ; rd ← rs1 * rs2

Div rd,rs1,rs2 ; rd ← rs1 / rs2
```













```
Pop op; (op) ← topo
Push op; topo ← (op)
Add ; topo ← topo + topo<sub>-1</sub>
Sub ; topo ← topo - topo<sub>-1</sub>
Mul ; topo ← topo * topo<sub>-1</sub>
Div ; topo ← topo / topo<sub>-1</sub>
```



```
op; (op) \leftarrow topo
             Push op; topo \leftarrow (op)
             Add
                         ; topo ← topo + topo<sub>-1</sub>
             Sub
                         ; topo ← topo - topo<sub>-1</sub>
Pilha
             Mul
                         ; topo ← topo * topo<sub>-1</sub>
             Div
                        ; topo ← topo / topo<sub>-1</sub>
contr.
Mem.
```






#### Pilha:

$$S = (A - C) * D$$

$$(C - B)$$



#### **Pilha**






#### Pilha:

$$S = (A - C) * D$$

$$(C - 5)$$



#### **Pilha**



```
Movmw op; w ← (op)

Movwm op; (op) ← w

Add op; w ← w + (op)

Sub op; w ← w - (op)

Mul op; w ← w * (op)

Div op; w ← w / (op)
```



```
Movmw op; w \leftarrow (op)
           Movwm op; (op) \leftarrow w
           Add
                     op; w \leftarrow w + (op)
            Sub
                     op; w \leftarrow w - (op)
           Mul
                     op; w \leftarrow w * (op)
                     op; w \leftarrow w / (op)
            Div
  mux
Mem.
```





$$S = (A - C) * D$$

$$(C - B)$$

```
Movmw op; w \leftarrow (op)
Movwm op; (op) \leftarrow w
Add op; w \leftarrow w + (op)
Sub
       op; w \leftarrow w - (op)
Mul
        op; w \leftarrow w * (op)
Div
         W \rightarrow W; go
          Mem.
```





$$S = (A - C) * D$$
  
(C - 5)

```
Movmw op; w ← (op)


Movwm op; (op) ← w

Add op; w ← w + (op)

Sub op; w ← w - (op)

Mul op; w ← w * (op)

Div op; w ← w / (op)
```







```
Load op, R ; R ← (op)

Store op, R ; (op) ← R

Add rd,rs1,rs2 ; rd ← rs1 + rs2

Sub rd,rs1,rs2 ; rd ← rs1 - rs2

Mul rd,rs1,rs2 ; rd ← rs1 * rs2

Div rd,rs1,rs2 ; rd ← rs1 / rs2
```





```
Load op, R ; R \leftarrow (op)
          Store op, R ; (op) \leftarrow R
         Add rd, rs1, rs2; rd \leftarrow rs1 + rs2
         Sub rd, rs1, rs2; rd \leftarrow rs1 - rs2
 B.R.
         Mul rd,rs1,rs2 ; rd \leftarrow rs1 * rs2
         Div rd, rs1, rs2; rd \leftarrow rs1 / rs2
contr
Mem.
```



$$S = (A - C) * D$$

$$(C - B)$$

```
Load op, R ; R ← (op)


Store op, R ; (op) ← R

Add rd,rs1,rs2 ; rd ← rs1 + rs2

Sub rd,rs1,rs2 ; rd ← rs1 - rs2

Mul rd,rs1,rs2 ; rd ← rs1 * rs2

Div rd,rs1,rs2 ; rd ← rs1 / rs2
```





$$S = (A - C) * D$$

$$(C - 5)$$

```
Load op, R ; R ← (op)


Store op, R ; (op) ← R

Add rd,rs1,rs2 ; rd ← rs1 + rs2

Sub rd,rs1,rs2 ; rd ← rs1 - rs2

Mul rd,rs1,rs2 ; rd ← rs1 * rs2

Div rd,rs1,rs2 ; rd ← rs1 / rs2
```







1) Considerando a equação:

Exercício:

$$S = (A^2 - (C + B)) * (D - B)$$
A

- a) Defina um conjunto de instruções (ISA) com armazenamento interno tipo pilha para implementar a equação
- b) Apresente o programa assembly utilizando o ISA definido acima para a equação





Exercício:

1) Considerando a equação:

$$S = (A^2 - (C + B)) * (D - B)$$
A

- a) Defina um conjunto de instruções (ISA) com armazenamento interno tipo acumulador para implementar a equação
- b) Apresente o programa assembly utilizando o ISA definido acima para a equação







Refere-se a ordem que os dados são armazenados na memória

Imagine o valor hexadecimal 0x12345678 a ser armazenado a partir do endereço 0x120

Endereço	Big Endian	Little Endian
120	12	78
121	34	56
122	56	34
123	78	12

Little Endian: Intel; Risc-V

Big Endian: Motorola 68XX

Bi Endian: PowerPC; ARM (geralmente Little)







Refere-se a ordem que os dados são armazenados na memória


Endereço	Big Endian	Little Endian
120	12	78
121	34	56
122	56	34
123	78	12

Little Endian: O endereço de um dado (0x120) é o endereço do byte menos significativo (0x78)

**Big Endian:** O endereço de um dado (0x120) é o endereço do byte mais significativo (0x12)







#### 11010101001010001010111001000010

- A instrução de máquina é um conjunto de bits contendo dois campos:
  - Código da Operação (opcode): o que a instrução faz Exemplos: add; lw; jump; beq
  - Operandos (operand): onde estão os dados a serem manipulados





O campo operando pode variar quanto a:

#### **Quantidade de operandos:**

- 3 operandos SUB R1,R2,R3; R1 ← R2 R3
- 2 operandos MOV R1,R2; R1 ← R2
- 1 operando ADD X;  $W \leftarrow W + (X)$
- 0 operandos NOP

Modos de Endereçamento: como interpretar o campo operando no que diz respeito a onde se encontra o dado utilizado pela instrução




Modos de Endereçamento: como interpretar o campo operando no que diz respeito a onde se encontra o dado utilizado pela instrução

- Imediato
- Direto
- Indireto
- Registrador Direto
- Registrador Indireto
- Base + Deslocamento

. . .





Utilizadas na inicialização de variáveis e ponteiros; operações com constantes e desvios;

- Vantagem: poucos acessos a memória
- Desvantagem: limitação do campo operando restringe o valor máximo manipulado

#### Exemplo:

ADDI R1, R2, 3; 
$$R1 \leftarrow R2 + 3$$






#### **Modo Direto**

- O valor contido no campo operando indica o endereço de memória onde se localiza o dado a ser manipulado
- Um dos formatos naturais de implementar as variáveis do programa. Cada variável representa um endereço de memória

#### Exemplo:

LDA X;  $W \leftarrow (X)$ 








#### Modo Indireto

- O campo operando representa uma célula de memória, entretanto o valor contido neste endereço não é o dado e sim o endereço onde o dado se encontra
- Utilizado na implementação de ponteiros







#### Registrador Direto

- O campo operando representa o número do registrador onde o dado se encontra
- Vantagens:
  - acesso aos registradores é mais rápida que o acesso a memória
  - número menor de bits para endereçar registradores
- Principal modo de endereçamento nas arquiteturas RISC

#### Exemplo:

ADD R1, R2, R3;  $R1 \leftarrow R2 + R3$ 






## **Registrador Indireto**

- O operando (registrador) aponta para o endereço de memória onde o dado se encontra;
- Pode ser implementado de várias maneiras; os modos a seguir são casos especiais deste modo:
  - Indireto
  - Base+deslocamento





 Indireto: operando é um registrador cujo conteúdo aponta para um endereço de memória







#### Modo por Base + Deslocamento

- Neste modo o registrador base aponta para o início de um bloco e o deslocamento informa qual é o deslocamento dentro daquele bloco
- O endereço onde o dado se encontra é obtido:
  - a partir da soma entre o valor contido no registrador base e no deslocamento

#### Exemplo:

- LW R1, 4(R2); R1  $\leftarrow$  (R2 + 4)



