

UNIVERSIDAD TÉCNICA FEDERICO SANTA MARÍA
DEPARTAMENTO DE INFORMÁTICA
INGENIERÍA CIVIL INFORMÁTICA



INF-245: ARQUITECTURA Y ORGANIZACIÓN DE COMPUTADORES

Laboratorio 3
El Sistema de Rutas Místicas

INTEGRANTES

Emilio Alfonso Araya Guzmán

Nicolas Andre Muñoz Lira

PROFESOR

Mauricio Solar Fuentes

3 de Junio de 2026

Introducción

El presente informe documenta el diseño e implementación de un sistema secuencial síncrono basado en hardware, específicamente una Máquina de Estados Finita (FSM) tipo Moore. El propósito del circuito es rastrear de forma automatizada una ruta de escape dentro de un mapa representado por un grafo dirigido (la mazmorra). El sistema toma un código inicial de 4 bits para decodificar la posición de partida, avanza secuencialmente a través de los nodos controlados por una señal de reloj, muestra los símbolos rúnicos correspondientes en un display de 7 segmentos y cuenta con una condición de parada segura en el nodo de salida (Nodo F).

Objetivos

- **Objetivo General:** Diseñar e implementar una Máquina de Estados Finita (FSM) tipo Moore utilizando lógica combinacional y Flip-Flops tipo D para resolver un problema de navegación secuencial.
- **Objetivos Específicos:**
 - Modelar las transiciones del grafo mediante tablas de estado y simplificar las funciones booleanas.
 - Desarrollar subcircuitos decodificadores optimizados para la visualización en un display de 7 segmentos.
 - Validar experimentalmente en Logisim el correcto funcionamiento del lazo de retroalimentación y la condición de detención automática.

1. Análisis Teórico

1.1 Tabla de Transiciones de Estado


El sistema se modeló como una Máquina de Estados Finita. La siguiente tabla define el paso desde el estado actual (S3, S2, S1, S0) al estado siguiente (N3, N2, N1, N0) basándose en el grafo dirigido de la mazmorra. Se incluyó una condición de bucle en el nodo F (0101 → 0101) para cumplir con el requisito de detención automática.

Nodo Actual	Estado Actual (S3 S2 S1 S0)	Nodo Siguiente	Estado Siguiente (N3 N2 N1 N0)
A	0000	B	0001
B	0001	D	0011
C	0010	B	0001
D	0011	I	1000


Nodo Actual	Estado Actual (S3 S2 S1 S0)	Nodo Siguiente	Estado Siguiente (N3 N2 N1 N0)
E	0100	D	0011
F	0101	F	0101
G	0110	H	0111
H	0111	M	1100
I	1000	J	1001
J	1001	M	1100
K	1010	N	1101
L	1011	N	1101
M	1100	O	1110
N	1101	P	1111
O	1110	F	0101
P	1111	F	0101

1.2 Mapas de Karnaugh


Para optimizar el circuito de lógica de transición, se generaron mapas de Karnaugh de 4x4 para cada bit del estado siguiente (N3, N2, N1, N0) en función del estado actual.




- Mapa Karnaugh N3



- Mapa Karnaugh N2



- Mapa Karnaugh N1



- Mapa Karnaugh N0

1.3 Funciones Booleanas Minimizadas

A partir de los Mapas de Karnaugh generados en Logisim, se obtuvieron las siguientes expresiones booleanas en forma SOP (Suma de Productos) para la lógica de transición:

- $N3 = S3' \cdot S1 \cdot S0 + S3 \cdot S2' + S3 \cdot S1'$
- $N2 = S2 \cdot S0 + S2 \cdot S1 + S3 \cdot S0 + S3 \cdot S1 + S3 \cdot S2$
- $N1 = S3' \cdot S2' \cdot S1' \cdot S0 + S3' \cdot S2 \cdot S0' + S3 \cdot S2' \cdot S1'$
- $N0 = S3' \cdot S1' + S2' \cdot S0' + S3' \cdot S1 \cdot S0' + S1' \cdot S0' + S3' \cdot S2 \cdot S0$

1.4 Diseño Combinacional: Decodificador de Entrada (LEDs)

Este módulo tiene como objetivo validar visualmente la posición inicial ingresada por el usuario antes de iniciar el avance automático. Corresponde a un decodificador 4 a 16 puro, donde cada combinación de entrada activa exclusivamente una salida (un único LED en estado alto). Las funciones booleanas minimizadas corresponden directamente a los minterminos de cada estado.

A3	A2	A1	A0	LED Encendido	Función Minimizada
0	0	0	0	A	$A = A3' \cdot A2' \cdot A1' \cdot A0'$
0	0	0	1	B	$B = A3' \cdot A2' \cdot A1' \cdot A0$

A3	A2	A1	A0	LED Encendido	Función Minimizada
0	0	1	0	C	$C = A3' * A2' * A1 * A0'$
0	0	1	1	D	$D = A3' * A2' * A1 * A0$
0	1	0	0	E	$E = A3' * A2 * A1' * A0'$
0	1	0	1	F	$F = A3' * A2 * A1' * A0$
0	1	1	0	G	$G = A3' * A2 * A1 * A0'$
0	1	1	1	H	$H = A3' * A2 * A1 * A0$
1	0	0	0	I	$I = A3 * A2' * A1' * A0'$
1	0	0	1	J	$J = A3 * A2' * A1' * A0$
1	0	1	0	K	$K = A3 * A2' * A1 * A0'$
1	0	1	1	L	$L = A3 * A2' * A1 * A0$
1	1	0	0	M	$M = A3 * A2 * A1' * A0'$
1	1	0	1	N	$N = A3 * A2 * A1' * A0$
1	1	1	0	O	$O = A3 * A2 * A1 * A0'$
1	1	1	1	P	$P = A3 * A2 * A1 * A0$

1.5 Diseño Combinacional: Decodificador de Display

Este subcircuito se encarga de traducir el estado actual (4 bits) en las señales necesarias para encender los segmentos correspondientes del Display de 7 segmentos y formar el símbolo rúnico de cada habitación. El diseño lógico, incluyendo mapas de Karnaugh y ecuaciones minimizadas, fue desarrollado en el Laboratorio 2 y se reutilizó modularmente para esta implementación.

Nodo	N3	N2	N1	N0	a	b	c	d	e	f	g
A	0	0	0	0	1	1	0	1	1	0	1
B	0	0	0	1	0	0	1	0	0	1	0
C	0	0	1	0	1	0	1	1	0	1	1
D	0	0	1	1	1	0	1	1	1	1	0
E	0	1	0	0	0	1	0	0	1	1	1
F	0	1	0	1	1	1	0	1	0	1	1
G	0	1	1	0	1	1	1	1	1	0	0
H	0	1	1	1	1	0	0	0	1	1	0
I	1	0	0	0	0	1	1	0	1	1	1
J	1	0	0	1	1	1	1	0	1	0	1
K	1	0	1	0	0	0	1	1	1	1	1
L	1	0	1	1	1	1	0	1	1	1	1
M	1	1	0	0	0	1	1	1	0	1	0
N	1	1	0	1	1	0	1	0	1	1	1
O	1	1	1	0	1	1	1	1	0	1	1
P	1	1	1	1	1	0	0	1	1	0	1

2. Implementación

2.1 Arquitectura del Circuito

El diseño de la Máquina de Estados Finita (FSM) se llevó a cabo en el entorno Logisim Evolution, empleando una arquitectura modular orientada a mantener un esquema de ruteo prolijo y funcional. La estructura del sistema se fundamenta en la división del problema en módulos combinacionales encapsulados como subcircuitos, los cuales convergen en un circuito principal (*main*) de naturaleza estrictamente secuencial.

Los componentes fundamentales que integran el bloque principal se describen a continuación:


- **Memoria de Estado:** Corresponde a la utilización de 4 Flip-Flops tipo D sincronizados mediante una señal de reloj global (Clock). Estos elementos almacenan y actualizan de forma paralela el estado del sistema, representando la ubicación actual en la

mazmorra mediante 4 bits en cada flanco de subida.

- **Control de Flujo y Retroalimentación:** Se implementó un banco de 4 multiplexores (MUX) 2 a 1 para gestionar la alternancia entre la carga de la posición inicial y el progreso secuencial autónomo. Dichos componentes son controlados por la señal maestra *Cargar_Inicio*:
 - Al activarse *Cargar_Inicio* = 1, los multiplexores habilitan la entrada de datos manuales, permitiendo que el código binario externo se cargue en los registros de estado.
 - Al establecerse *Cargar_Inicio* = 0, el sistema selecciona las salidas del bloque *logica_transicion*, cerrando el lazo de retroalimentación para permitir el cálculo automático del estado siguiente con cada pulso de reloj.
- **Decodificación Visual:** Las señales de salida de los Flip-Flops se dirigen al subcircuito *decodificador_display*, encargado de proyectar los símbolos rúnicos en un display de 7 segmentos. Simultáneamente, se integró un *decodificador_entrada* conectado a una matriz de LEDs para validar visualmente el nodo de partida antes de iniciar la ejecución de la ruta.

2.2 Diagrama del Circuito Principal

La integración de los módulos descritos dentro del esquema principal (*main*) se ilustra en la siguiente figura. Se destaca la organización del cableado desde las entradas hasta la visualización final, evidenciando el funcionamiento del lazo cerrado de la FSM.



2.3 Justificación de Decisiones de Diseño

La selección de una arquitectura de Máquina de Moore fundamentada en Flip-Flops tipo D, en detrimento de los modelos JK, responde a la optimización en la transferencia directa del estado siguiente, prescindiendo de lógica de excitación compleja. Con el fin de gestionar la transición entre los modos de operación manual y automático, se integraron Multiplexores (MUX) que aíslan el dominio de carga externa del flujo de ejecución secuencial, previniendo así interferencias en el bus de datos. Asimismo, la totalidad de la lógica combinacional se estructuró bajo el formato SOP (Suma de Productos) de dos niveles, garantizando un retardo de propagación mínimo y una respuesta temporal homogénea durante el procesamiento del estado siguiente.


3. Resultados y Validación

3.1 Pruebas de Desempeño y Trayectorias

A fin de corroborar la integridad funcional del diseño, se ejecutaron pruebas de validación utilizando cuatro configuraciones de inicio distintas. En cada instancia, se constató la correcta interpretación binaria mediante la matriz de LEDs del decodificador de entrada, asegurando la correspondencia con el símbolo proyectado en el display antes de permitir el avance secuencial autónomo gobernado por la lógica de realimentación.


Escenario 1: Partida desde el Nodo A

- **Configuración Inicial:** 0000 (A3 A2 A1 A0)
- **Ruta Automatizada:** A → B → D → I → J → M → O → F




Escenario 2: Partida desde el Nodo G

- **Configuración Inicial:** 0110 (A3 A2 A1 A0)
- **Ruta Automatizada:** G → H → M → O → F




Escenario 3: Partida desde el Nodo K

- Configuración Inicial: 1010 (A3 A2 A1 A0)
- Ruta Automatizada: $K \rightarrow N \rightarrow P \rightarrow F$



Escenario 4: Partida desde el Nodo E

- Configuración Inicial: 0100 (A3 A2 A1 A0)
- Ruta Automatizada: $E \rightarrow D \rightarrow I \rightarrow J \rightarrow M \rightarrow O \rightarrow F$



3.2 Evaluación de la Estabilidad y Punto de Parada

Un aspecto fundamental del diseño secuencial fue la implementación de una condición de detención automática al arribar al destino final (Nodo F, código 0101). Este requisito garantiza que la máquina finalice su transición de forma segura y controlada.

La validación experimental confirmó que, una vez que el sistema registra el estado 0101, la retroalimentación a través de los multiplexores estabiliza la máquina en dicho nodo. Al someter el circuito a flancos de reloj adicionales, el display mantuvo inalterado el símbolo de salida. Del mismo modo, se comprobó la robustez del control al verificar que las variaciones manuales en los pines de entrada son ignoradas durante el modo de operación autónoma.

3.3 Registro de Verificación Global

Se presenta a continuación el resumen de comportamiento para la totalidad del espacio de estados, validando la progresión lógica y la consistencia del sistema síncrono en lazo cerrado:

Estado Actual (Nodo)	Siguiente Estado Observado	Resultado
0000 (A)	0001 (B)	Correcto
0001 (B)	0011 (D)	Correcto
0010 (C)	0001 (B)	Correcto

0011 (D)	1000 (I)	Correcto
0100 (E)	0011 (D)	Correcto
0101 (F)	0101 (F)	Correcto (Parada)
0110 (G)	0111 (H)	Correcto
0111 (H)	1100 (M)	Correcto
1000 (I)	1001 (J)	Correcto
1001 (J)	1100 (M)	Correcto
1010 (K)	1101 (N)	Correcto
1011 (L)	1101 (N)	Correcto
1100 (M)	1110 (O)	Correcto
1101 (N)	1111 (P)	Correcto
1110 (O)	0101 (F)	Correcto
1111 (P)	0101 (F)	Correcto