晶片下線紀錄

報告人:蔣依美

簡介

- 此為使用台積電90奈米CMOS製程之TSRI教育性晶片下線。

- 專題名稱:基於CORDIC演算法的排序QR分解晶片設計與實現。

- 原理及架構說明:

  CORDIC（Coordinate Rotation Digital Computer）演算法是一種以加減和位移操作來實現三角函數、乘法、除法、平方根等功能的高效演算法，非常適合實作於FPGA等硬體環境，它也可以用於進行QR分解。原本使用吉文斯旋轉做QR分解時，旋轉矩陣G會乘上要做QR分解的矩陣，會需要乘法器，且G中包含sinθ、cosθ等，計算sinθ、 cosθ 需要除法器，而CORDIC可以不使用除法與乘法器，直接使用移位和加減法逼近吉文斯旋轉的結果，與直接使用吉文斯旋轉相比，有效減少硬體複雜度。

- 設計流程:

  決定製程->決定電路架構->電路模擬(RTL)->電路合成->電路模擬(Pre-layout)->
  ->電路佈局(innovus)->電路模擬(Post-layout)->電路驗證(DRC、LVS)->萃取電路寄生效應(LPE)->
  ->下線晶片製作->量測驗證電路功能

硬體架構



- 說明:

H為4x4的矩陣，進入CGAS模組會計算矩陣中每個行向量內部元素絕對值加總，再比較大小並給出絕對值加總最小的行向量之index，ColumnSel模組再根據index將該行向量與第一行行向量交換位置，接著GR模組對矩陣第一行用CORDIC進行旋轉，將對角線以下元素轉為0，之後從矩陣第二行開始再重複前面CGAS、ColumnSel、GR步驟，直到矩陣對角線以下元素均轉為0，得到上三角矩陣R為止。

模擬結果



說明:

圖中左方之CLK、rst、s_ssn、s_sclk、h為輸入資料，右方m_ssn、m_sclk、mosi為輸出結果。本晶片採SPI規格，當資料開始輸入時s_ssn會下拉，根據s_sclk來接收資料h，輸出結果時m_ssn會下拉，根據m_sclk輸出資料mosi。

前面提到H為4x4矩陣，由於下線晶片有腳位數量限制，因此令H的16個元素串列輸入，即為h。

晶片規格列表

Specification	Spec.	Pre-sim(tt)	Post-sim(tt)
Power Supply (V)	1.2	1.2	
Total Current (mA)	<2.4	2.35	
Power Dissipation (mW)	<2.9	2.8233	
Oscillator Frequency (GHz)	<=0.05	0.049	0.048
Chip size (mm^2)	<1x1	0.799 x 0.799	

量測驗證

- 測試方法和儀器：

  將測試資料寫在Program_rom.sv中，再用Quartus將程式灌入FPGA(DE0_CV)，接著FPGA將測試資料輸入到測試板，測試板上有晶片及可提供1.0V Core power、3.3V IO power，再用邏輯分析儀量測輸出結果，在電腦上可看到輸出結果再與Modelsim模擬結果進行比對。



量測驗證



說明:

圖中是第一筆資料，上方是Modelsim模擬結果，下方是邏輯分析儀測量結果，黃框是輸入資料，紅框是輸出結果，圖中可看出兩兩比對結果一致。