

CPLDs VS FPGAs

P. CARLOS PASTRANA

A solid orange horizontal bar spanning the width of the slide at the bottom.

Figure 1. Programmable Logic Market





Table 1. CPLD vs. FPGA Features

Feature	FPGAs	CPLDs
Leading vendor	Xilinx	Altera
Density	Medium to high	Low to high
Interconnect structure	Segmented	Continuous
Timing	Variable/unpredictable	Fixed/predictable
CMOS options	SRAM, antifuse	EPROM, EEPROM, FLASH, SRAM
Device performance	Moderate	High
Device utilization	Moderate	High
Hand-routing required	Yes	No
Reprogrammability	Yes (SRAM only)	Yes
In-circuit reconfigurability	Yes (SRAM only)	Yes (SRAM only)
In-system programmability	No	Yes (FLASH, EEPROM only)
Compilation times	Slow	Fast
Logic synthesis	Yes (third-party only)	Yes


Figure 3. CPLD vs. FPGA Routing Scheme

CPLD Continuous Interconnect Structure



Fixed/Predictable Delay

FPGA Segmented Interconnect Structure



Variable/Unpredictable Delay




Figure 2 - Structure of an FPGA.

Interconnect structures affect the following device characteristics:

- ☐ Performance predictability
- ☐ In-system performance
- ☐ Logic utilization




Figure 11 - Structure of AMD Mach 4 CPLDs.

2.2.2 Advanced Micro Devices (AMD) CPLDs

AMD offers a CPLD family with five sub-families called Mach 1 to Mach 5. Each Mach device

CPLDs

CPLDs generalmente se usan sólo para la sustitución de una cantidad relativamente pequeña de lógica discreta. Es decir, cosas como un montón de decodificadores de dirección y circuitos de interfaz de bus. CPLDs contienen muy poca memoria; generalmente el número de flip-flops es del mismo orden de magnitud que pines I / O (es decir, un CPLD 32 macrocell tiene ~ 30 ~ 30 pines y chancas).

La lógica combinatoria en un CPLD se implementa en una matriz de lógica programable, que generalmente no es útil a velocidades muy altas. CPLDs también son por lo general basado en flash, o tener una memoria flash interna o EEPROM, la simplificación de los requisitos de diseño de la placa y la mejora de la protección contra la ingeniería inversa.

CPLDs también no se construyen con 'punta de lanza' procesos lógicos.

FPGAs están diseñados para muy alta computación rendimiento e interfaz con gran ancho de banda.

Internamente, utilizan una arquitectura muy diferente de CPLDs. FPGAs tienen mucho más estado interno (registros y bloque de memoria RAM) de lo que tienen pines I / O.

Lógica combinatoria se implementa en las tablas de búsqueda de alta velocidad que se pueden ejecutar a varios cientos de MHz. Las LUTs y otros componentes están interconectados con una red de encaminamiento de alto rendimiento. FPGAs también contienen núcleos duros especializados que proporcionan una implementación eficiente de los diversos componentes. Bloque de memoria RAM y multiplicadores / Segmentos DSP son muy comunes.

FPGAs también puede contener los MAC de Ethernet, núcleos de procesador duros, PCI Express, las interfaces y otros bloques especializados. transceivers varios gigabits son también una característica común de las FPGAs de gama alta que permiten la transferencia de datos a velocidades de hasta 50 Gbit / s por par pasador.

FPGAs en general, no contiene ninguna memoria no volátil, por lo que se requiere una memoria flash externa para cargar la configuración. El cifrado se puede implementar para mejorar la seguridad de diseño con una clave respaldada por batería almacenada en la FPGA.

Diferencias CPLDs VS FPGAs:

Capacidad - CPLD por lo general tiene menos capacidad de la lógica. El mayor CPLD puede estar en un nivel similar de la FPGA más pequeño en el mercado principal.

Almacenamiento de la imagen - CPLD puede iniciar por sí mismo, mientras que la mayor parte de la FPGA tendrá que obtener el flujo de bits de configuración de almacenamiento no volátil, ya que son a base de SRAM. Esto afecta a la seguridad del sistema.

Característica - CPLD sólo proporciona puertas, o dicho, celdas lógicas, que pueden hacer todo tipo de algoritmos de lógica. Además, también FPGA embebido un montón de bloques duros tales como BlockRAM, DSP, TEMAC, PCIe, MGT, microprocesador, etc. para hacer un solo chip de FPGA capaz de construir un sistema integrado con todas las funciones.

CPLD utiliza términos de productos única (DFF y uno por cada pin de salida);

FPGA tiene bloques configurables internos de LUT, llevar a / turno, DFF, así como enrutamiento más flexible, bloque de memoria RAM, y otros bloques especializados como PLL o MAC y, normalmente,

CPLD utiliza memoria no volátil para almacenar su configuración

FPGA mientras que el uso de memoria volátil (RAM), es decir, las FPGAs tienen que ser inicializado cada vez después del encendido.

A FUTURO.

Vale la pena mencionar que a lo largo de los años como CPLDs se han vuelto más sofisticados la línea entre CPLDs y FPGAs se ha difuminado. Por ejemplo, CPLDs modernas son lo suficientemente grandes para poner en práctica un microcontrolador. Es el punto en el que algunas familias de chips que se comercializan históricamente como CPLDs están siendo marcados como FPGAs (la familia Altera Max, por ejemplo).