

Trabajo Práctico de Laboratorio

Diseño de un Frecuencímetro Digital en FPGA

Plataforma de Desarrollo: Boolean Board

1 Objetivos del Proyecto

- Comprender e implementar los principios de medición de frecuencia digital mediante el método directo.
- Aplicar el diseño modular para la construcción de sistemas digitales complejos utilizando **SystemVerilog**.
- Diseñar e integrar bloques combinacionales y secuenciales, incluyendo contadores BCD, registros (latches) y máquinas de estado finito (FSM).
- Interactuar con componentes de hardware físico en la placa Boolean Board.

2 Marco Teórico: El Frecuencímetro Directo

La frecuencia (f) de una señal periódica se define como la cantidad de ciclos (o pulsos) que ocurren en un intervalo de tiempo determinado. El **método de medición directa** se basa en generar una "ventana de tiempo" conocida (por ejemplo, exactamente 1 segundo) y contar cuántos flancos de subida de la señal incógnita ocurren dentro de dicha ventana.

Matemáticamente:

$$f_x = \frac{N_{\text{pulsos}}}{T_{\text{ventana}}} \quad (1)$$

Si elegimos $T_{\text{ventana}} = 1$ s, entonces el número contado al final del período N_{pulsos} equivale directamente a la frecuencia de la señal en Hertz (Hz).


El Desafío de la Representación: Contadores BCD

Si utilizáramos un contador binario estándar, el resultado final sería un número binario puro. Para mostrar este número en un display decimal de 7 segmentos, necesitaríamos implementar hardware capaz de realizar divisiones aritméticas sucesivas por 10, lo cual consume valiosos recursos lógicos.

Para solucionar esto de manera elegante desde la arquitectura del hardware, utilizaremos **Contadores BCD (Binary-Coded Decimal) en cascada**. En lugar de contar en binario puro, diseñaremos bloques que cuenten de 0 a 9 y generen una señal de acarreo (*Carry Out*) al desbordar. De esta forma, cada dígito (unidades, decenas, centenas, etc.) ya estará separado en un bloque de 4 bits, listo para ser decodificado al display sin requerir aritmética compleja.

3 Arquitectura del Sistema y Diseño Modular

El proyecto se dividirá en módulos independientes. La siguiente figura ilustra la interconexión de los bloques del sistema. *Nota: El módulo de multiplexación del display 7 segmentos se provee resuelto y actuará como una caja negra.*



4 Enunciado y Tareas del Estudiante

A continuación, se describen los módulos que deberán modelar utilizando **SystemVerilog**. Deberán crear un archivo `.sv` independiente para cada bloque y luego integrarlos en un módulo de nivel superior (*Top-Level*).

4.1 Bloque 1: Base de Tiempo

La Boolean Board posee un oscilador de 100 MHz.

- **Tarea:** Diseñe un divisor de frecuencia secuencial que genere un pulso (*tick*) exactamente cada 1 segundo.
- **Ayuda:** Necesitará un contador que cuente de 0 a 99.999.999.

4.2 Bloque 2: Contador BCD de un dígito

- **Tarea:** Diseñe un contador síncronico que incremente su valor de 0000 a 1001 (0 a 9) cuando reciba una señal de **enable**. Debe poseer una señal de **reset** síncrono. Al pasar de 9 a 0, debe emitir una señal de **carry_out** durante un ciclo de reloj.

4.3 Bloque 3: Banco de Contadores en Cascada

- **Tarea:** Instancie el módulo del Bloque 2 cuatro veces (para Unidades, Decenas, Centenas y Millares).
- **Conexión:** Conecte el **carry_out** de las unidades al **enable** de las decenas, y así sucesivamente. La señal de conteo principal provendrá de la Señal Incógnita, gestionada por la FSM.

4.4 Bloque 4: Unidad de Control (FSM)

Para que la lectura sea estable, la medición debe seguir una secuencia estricta orquestada por una Máquina de Estados.

- **Tarea:** Diseñe una FSM basada en la señal de la Base de Tiempo. La FSM debe implementar los siguientes estados o secuencias lógicas:
 1. **Medición:** Habilitar (**Enable**) los contadores durante exactamente la ventana de 1 segundo.
 2. **Captura:** Emitir un pulso de **Latch_En** para que el registro guarde el valor final alcanzado.
 3. **Reinicio:** Emitir un pulso de **Reset** para limpiar los contadores antes de iniciar la siguiente ventana.

4.5 Bloque 5: Registro de Retención (Latch)

- **Tarea:** Implemente un banco de Flip-Flops tipo D que actualice su salida con el valor de los contadores BCD *únicamente* cuando la Unidad de Control active la señal de **Latch_En**.

4.6 Bloque 6: Integración (Top-Level)

- **Tarea:** Escriba un módulo *Top-Level* que instancie todos los bloques anteriores junto con el módulo de decodificación y multiplexación de 7 segmentos proporcionado por la cátedra.
- **Asignación de Pines:** Utilice el archivo de restricciones (*XDC constraints*) provisto para mapear las señales.