



## **Gestion des capteurs**



**SABRA Karim**

**CAUQUIL Vincent**

**FALDA Andy**

**GHAYAD Tala**

**4PSM (2024-2025)**

**Module : A8 Capteurs, actionneurs,  
micro-capteurs et conditionnement associé**

## Sommaire

<b>1. Introduction</b>	<b>1</b>
<b>2. Conditionnement du signal des capteurs</b>	<b>2</b>
2.1. Régulateur de tension 5V vers 3.3V . . . . .	2
2.1.1. Cahier des charges . . . . .	2
2.1.2. Alimentation stabilisée pour les modules analogiques . . . . .	2
2.2. Conditionnement du capteur résistif . . . . .	4
2.2.1. Cahier de charges . . . . .	4
2.2.2. Pré conditionnement du capteur . . . . .	4
2.2.3. Génération de la tension de référence . . . . .	4
2.2.4. Montage source de courant commandé par une référence de tension . . . . .	5
2.2.5. Amplification avec le MAX4194 . . . . .	6
2.2.6. Soustraction différentiel . . . . .	7
2.3. Conditionnement du capteur capacitif . . . . .	9
2.3.1. Cahier des charges . . . . .	9
2.3.2. Modes de fonctionnement du NE555 . . . . .	9
2.3.3. Mode Monostable . . . . .	9
2.3.4. Mode Astable . . . . .	10
2.3.5. Traitement numérique avec STM32 . . . . .	11
2.4. Conditionnement des jauge de contrainte . . . . .	12
2.4.1. Cahier des charges . . . . .	12
2.4.2. Principe du Pont de Wheatstone . . . . .	12
2.4.3. Choix du demi-pont . . . . .	13
2.4.4. Amplification avec le MAX4194 . . . . .	13
2.4.5. Amélioration envisagée . . . . .	14
<b>3. Photolithographie</b>	<b>15</b>
3.1. Procédé de photolithographie et mise en œuvre . . . . .	15
3.2. Étapes de Fabrication par Photolithographie . . . . .	15
3.2.1. Préparation du substrat . . . . .	15
3.2.2. Dépôt de la résine . . . . .	16
3.2.3. Soft Bake . . . . .	17
3.2.4. Exposition UV . . . . .	18
3.2.5. Post-Expose Bake (PBE) . . . . .	18
3.2.6. Développement . . . . .	18
3.2.7. Dépôt métallique par PVD . . . . .	19
3.2.8. Lift-off et nettoyage . . . . .	20
3.3. Synthèse de la photolithographie . . . . .	20
<b>4. Fabrication et caractérisation d'une jauge de contrainte souple sur PDMS</b>	<b>21</b>

4.1. Objectif et mise en œuvre . . . . .	21
4.2. Principe de la déformation . . . . .	21
4.3. Matériaux et principes . . . . .	21
4.4. Protocole expérimental . . . . .	22
4.4.1. Préparation du PDMS . . . . .	22
4.4.2. Centrifugation . . . . .	22
4.4.3. Dégazage sous cloche . . . . .	22
4.4.4. Dépôt du PDMS sur le support . . . . .	22
4.4.5. Séchage du PDMS . . . . .	23
4.4.6. Dépôt du métal . . . . .	23
4.4.7. Assemblage et mesures . . . . .	23
4.4.8. Résultats expérimentaux . . . . .	23
4.4.9. Synthèse du capteur de contrainte souple . . . . .	24
5. Caractérisation électrique . . . . .	24
5.1. Principe de la méthode 4 points . . . . .	24
5.2. Comparaison des configurations 2 fils vs 4 fils . . . . .	25
5.3. Dispositif expérimental . . . . .	25
5.4. Résultats expérimentaux et analyse . . . . .	26
5.5. Calcul de la capacité de la structure . . . . .	26
5.6. Synthèse de la méthode 4 fils . . . . .	27
6. Fabrication de la carte électronique . . . . .	29
6.1. Règles de conception . . . . .	29
6.2. Améliorations possibles . . . . .	32
7. Acquisition et Pilotage des Capteurs via STM32 . . . . .	33
7.1. Initialisation et Configuration du STM32 . . . . .	33
7.2. Lecture des Mesures et Gestion des Commandes . . . . .	33
7.3. Boucle Principale et Organisation du Code . . . . .	34
7.4. Synthèse sur l'Implémentation STM32 . . . . .	34
8. Conclusion . . . . .	35
9. Annexe . . . . .	36
9.1. Validation LTSpice . . . . .	36
9.2. Caractéristique Wafer . . . . .	38
9.2.1. Procéder d'évaporation . . . . .	38
9.3. Kicad et PCB . . . . .	40
9.4. Vérification Monostable . . . . .	41
10. Références . . . . .	42

# 1. Introduction

Dans le cadre de ce projet, nous nous intéressons à la conception d'un système de gestion et de conditionnement des capteurs adaptés à diverses applications. Les capteurs occupent une place essentielle dans les chaînes de mesure modernes car ils permettent de convertir des informations physiques en signaux électriques exploitables. Cependant, ces signaux bruts nécessitent un conditionnement pour garantir une précision, une sensibilité, et une fiabilité optimales avant leur traitement par les circuits électroniques ou les systèmes numériques.

Le conditionnement du signal consiste à adapter, amplifier, filtrer ou linéariser les données produites par les capteurs, tout en assurant leur compatibilité avec les équipements en aval tels que les convertisseurs analogiques-numériques « ADC » ou les microcontrôleurs. Dans ce projet, nous abordons plusieurs techniques de conditionnement en fonction des types de capteurs utilisés, incluant des capteurs résistifs, capacitifs et des jauge de contrainte.

En plus de la conception des circuits électroniques nécessaires au traitement des signaux, nous avons réalisé le schéma ainsi que le routage du circuit imprimé « PCB » à l'aide du logiciel KiCad, un outil open-source puissant permettant de concrétiser nos conceptions électroniques sous forme de cartes prêtes à être produites.

Au fil de ce document, nous présenterons les étapes clés de la conception, incluant les régulateurs de tension, les circuits générateurs de courant, les amplificateurs d'instrumentation et d'autres systèmes adaptés aux applications envisagées. Une attention particulière sera accordée à l'intégration de chaque module, dans le but de concevoir un système global répondant aux exigences de précision, de stabilité et de compatibilité.

Le travail présenté s'articule autour des axes suivants :

- **Type d'interface** adéquat entre la source du signal et le reste de la chaîne de mesure selon que cette source est un générateur de tension, de courant ou de charge,
- La **linéarisation** du signal,
- L'**amplification** du signal en présence de tension de mode commun,
- L'**extraction de l'information** relative au mesurande lorsque ses variations modulent le signal électrique.

## 2. Conditionnement du signal des capteurs

### 2.1. Régulateur de tension 5V vers 3.3V


#### 2.1.1. Cahier des charges

Le tableau ci-dessous synthétise les contraintes techniques pour assurer une alimentation fiable des composants électroniques utilisés dans la suite.

- **Tension d'entrée disponible :** 5 V.
- **Tension de sortie souhaitée :** 3.3 V stable pour alimenter les modules analogiques (NE555, MCP602, MAX4194).
- **Composant disponible :** Régulateur de tension [LT1117](#).
- **Résistances normalisées disponibles :** catalogue de valeurs E24, tolérance  $\pm 1\%$ .

#### 2.1.2. Alimentation stabilisée pour les modules analogiques

Pour alimenter les différents modules ([NE555](#) [1], [MCP 602](#) [2], [MAX4194](#) [3]) de notre carte de conditionnements, nous allons avoir besoin d'une tension stable de 3,3 V. Cependant, nous ne disposons que d'une alimentation externe de 5 V, ainsi nous allons devoir ajuster cette tension à 3,3 V. Pour réaliser une telle tâche, nous pouvons utiliser un régulateur de tension comme le [LT1117](#) [4] dans une configuration tension ajustable, dont voici le montage associé :



**Figure 1:** Montage du LT1117 en mode tension ajustable [4].

**Note :** Les capacités notées en (\*) sont optionnelles selon la proximité du composants avec les capacités de découplages de l'alimentation.

Rapidement on extrait de la documentation technique l'expression ci-dessous dont nous

pouvons remodeler l'expression pour écrire  $R_2 = f(R_1, V_{\text{OUT}})$ .

$$\begin{aligned}
 V_{\text{OUT}} &= 1.25 \times \left(1 + \frac{R_2}{R_1}\right) \\
 \iff 1.25 \times R_2 &= V_{\text{OUT}} \times R_1 - 1.25 \times R_1 \\
 \iff R_2 &= R_1 \times \left(\frac{V_{\text{OUT}}}{1.25} - 1\right)
 \end{aligned} \tag{1}$$

Dans notre conception, nous avons accès à des résistances  $\pm 1\%$  dont nous avons les valeurs normalisées. Ainsi, nous calculons  $R_2$  jusqu'à obtenir un valeur de  $R_1$  présente dans ce catalogue de résistances. Nous obtenons après quelques calculs succincts que pour  $V_{\text{OUT}} = 3,3 \text{ V} \wedge [R_1 = 475 \Omega]$  que  $[R_2 \approx 779 \Omega \xrightarrow{R \pm 1\%} 750 \Omega]$

## 2.2. Conditionnement du capteur résistif

Le capteur utilisé est un capteur résistif dont la valeur change en fonction de la grandeur physique mesurée. La tension aux bornes du capteur constitue le signal de sortie que nous souhaitons exploiter. La datasheet du capteur fournit ses caractéristiques électriques et son mode de fonctionnement.

### 2.2.1. Cahier de charges

Le tableau ci-dessous synthétise les contraintes techniques pour assurer un conditionnement fiable et précis du capteur résistif.


- **Courant de polarisation :** Génération d'un courant constant pour le capteur résistif.
- **Gamme de résistance du capteur :**  $10\Omega$  à  $300\Omega$  → variation de  $V_{cap}$  entre 12.4 mV et 372 mV.
- **Compatibilité ADC :** Tension de sortie compatible avec un convertisseur analogique-numérique 0-3.3 V.
- **Composants disponibles :**
  - LM385 — Référence de tension ajustable
  - MAX4194 — Amplificateur d'instrumentation
  - MCP602 — Amplificateur opérationnel

### 2.2.2. Pré conditionnement du capteur

Pour conditionner notre capteur, il est nécessaire de fournir un courant constant. Cela peut être réalisé soit à l'aide d'un montage générateur de courant, soit en utilisant un convertisseur tension-courant. Dans notre cas, nous opterons pour un convertisseur tension-courant, car il nous est plus simple de mettre en place une référence de tension plutôt qu'un générateur de courant.

### 2.2.3. Génération de la tension de référence

Pour générer une tension de référence stable, nous utilisons un composant spécial qui permet d'assurer une tension précise et stable, indépendamment des variations de la tension d'entrée ou de la charge. Le [LM385](#) [5] est un exemple typique de régulateur de tension de référence, qui fournit une tension stable de 1,24 V.




**Figure 2:** Montage référence de tension du LM385

Ici, nous alimentons notre [LM385](#) [5] par une tension  $V_{IN} \approx 3,3$  V. Le composant est conçu de manière à maintenir une tension de référence constante  $V_{Ref} = 1,24$  V à sa sortie. En supposant une consommation maximale prévue pour l'étage suivant de  $I_{Max} \approx 50 \times 10^{-6}$  A, et en prenant en compte la loi d'Ohm, nous calculons :

$$R_1 = \frac{V_{IN} - V_{Ref}}{I_{out,max}} \xrightarrow{\text{AN}} R_1 \approx \frac{3,3 - 1,24}{50 \times 10^{-6}} = \boxed{41,2 \text{ k}\Omega} \quad (2)$$

#### 2.2.4. Montage source de courant commandé par une référence de tension

Pour assurer une mesure précise et stable de la résistance du capteur, il est nécessaire de générer un courant constant. Le montage suivant est utilisé pour polariser le capteur avec un courant contrôlé :



**Figure 3:** Montage source de courant pour la polarisation du capteur résistif [6]


En ajustant la résistance  $R_0$ , on impose un courant  $I_{ref}$  dans la résistance du capteur. En appliquant une tension de référence  $V_{ref}$ , le courant  $I_{ref}$  peut être fixé selon la relation :

$$I_{ref} = \frac{V_{ref}}{R_0} \quad (3)$$

Sachant que  $R_0 = 1 \text{ k}\Omega$  et  $V_{ref} = 1,24 \text{ V}$ , on obtient :

$$I_{\text{ref}} = \frac{V_{\text{ref}}}{R_0} = \frac{1,24 \text{ V}}{1 \text{ k}\Omega} = 1,24 \text{ mA}$$


L'objectif est de mesurer la tension aux bornes de la résistance  $R_{\text{cap}}$ . Pour cela, on prélève les tensions aux points  $V_1$  et  $V_2$ , définis comme suit :



**Figure 4:** Points de mesure de la tension aux bornes de  $R_{\text{cap}}$

#### 2.2.5. Amplification avec le MAX4194

Lorsque le signal apparaît comme tension différentielle aux extrémités d'une liaison, son traitement par un amplificateur différentiel s'impose. Le signal est amplifié à l'aide d'un amplificateur d'instrumentation [MAX4194](#) [3].



**Figure 5:** Amplificateur d'instrumentation pour l'extraction de la tension  $V_{\text{cap}}$  [3]

Les amplificateurs opérationnels assurent que :

$$V^+ = V^- \quad \text{et} \quad i^- = i^+ = 0 \text{ A}$$

Dans le cas où  $R_1 = R_2 = R_3 = 25 \text{ k}\Omega$ , on a :

$$V_{\text{out}} = (V_2 - V_1) \left( 1 + \frac{50k}{R_g} \right) \quad (4)$$

Ainsi, la tension de sortie de l'amplificateur d'instrumentation correspond à la tension aux bornes de  $R_{\text{cap}}$ , soit :

$$V_{\text{out}} = V_{\text{cap}} \cdot G \quad (5)$$

avec  $G = 1 + \frac{50k}{R_g}$  et  $V_{\text{cap}} = V_2 - V_1$ .

Sachant que la résistance varie entre  $10\Omega$  et  $300\Omega$ , et en connaissant  $I_{\text{ref}}$ , on déduit que la tension aux bornes de  $R_{\text{cap}}$  varie entre :

$$\begin{aligned} V_{\text{cap},\text{max}} &= 300 \times 1.24 \times 10^{-3} = 372 \text{ mV} \\ V_{\text{cap},\text{min}} &= 10 \times 1.24 \times 10^{-3} = 12.4 \text{ mV} \end{aligned}$$


Comme nous voulons adapter la plage de tension à celle de notre convertisseur analogique-numérique (ADC), soit de  $0V$  à  $3.3V$ , nous choisissons un gain d'amplification de 9 donc  $R_G = 6.25 k\Omega$  :

$$\begin{aligned} V_{\text{out},\text{max}} &= 372 \text{ mV} \times 9 = 3.348 \text{ V} \\ V_{\text{out},\text{min}} &= 12.4 \text{ mV} \times 9 = 111 \text{ mV} \end{aligned}$$

Ainsi, la plage de tension obtenue est compatible avec l'ADC visé.

#### 2.2.6. Soustraction différentiel

Comme nous l'avons vu dans la partie précédente, nous avons une dynamique  $V_{\text{OUT}} \in [0, 111 ; 3,348] \text{ V}$ . Or, notre ADC fonctionne sur une plage de tensions de  $V \in [0 ; 3,30] \text{ V}$ . Il est possible, dans notre cas, d'utiliser un simple [montage soustracteur](#) [7]. Cependant, à notre disposition, nous disposons de [MCP602](#) [2], qui possèdent, par boîtier, deux AOP. Ainsi, nous proposons d'utiliser les deux AOP dans un montage spécifique qui permet de résoudre le problème d'adaptation d'impédance dans la référence de tension. Nous utilisons le montage dit [soustracteur amélioré ou amplificateur différentiel](#) [8] présenté sur le schéma [fig. 6](#).



**Figure 6:** Montage soustracteur amélioré ou amplificateur différentiel [8]

L'équation du montage s'exprime ainsi :

$$V_{\text{out}} = (k + 1) \times (V_2 - V_1) \quad (6)$$

Il convient de noter que  $k$  est un coefficient arbitraire, permettant d'ajuster le gain du montage.

Àprès avoir simuler le MAX4194 [fig. 32](#), nous constatons que notre dyanmique réel avec notre montage est de  $V_{\text{OUT}} \in [0, 111 ; 2.89] \text{ V}$ . Dans notre cas, nous enlevons 111 mV à notre dynamique, ainsi notre maximal diminue à  $V_{\text{max}} = 2.78 \text{ V}$ , ainsi nous choisissons  $k = 1 - \frac{V_{\text{max}} - V_{\text{min}}}{V_{\text{ref}}} \approx 0.2$ . Par simulation [fig. 33](#), nous confirmons l'obtentition de notre pleine échelle de notre adc 12 bits de  $V_{\text{OUT\_all}} \in [673\mu ; 3.30] \text{ V}$

## 2.3. Conditionnement du capteur capacitif

Le capteur capacitif présente une capacité variable selon la grandeur physique mesurée. Le conditionnement associé doit permettre de traduire cette variation en une tension ou une fréquence.

### 2.3.1. Cahier des charges

Le tableau ci-dessous synthétise les contraintes techniques pour assurer un conditionnement fiable du capteur capacitif.

- **Principe de mesure :** Variation de capacité mesurée via un signal de fréquence ou de durée.
- **Plage de capacité :** 10 pF à 300 pF.
- **Compatibilité ADC :** Tension de sortie compatible avec un convertisseur analogique-numérique 0-3.3 V.
- **Modes de fonctionnement :** Deux options sont possibles :
  - **Monostable** — L'impulsion de sortie a une largeur  $t = 1.1 \cdot R_A \cdot C$ .
  - **Astable** — Le signal de sortie est périodique avec une fréquence  $f$  mesurée numériquement par le timer d'un microcontrôleur STM32.
- **Composants disponibles :**
  - **NE555** — Temporisateur configuré pour conversion C→f ou C→t
  - **STM32** — Microcontrôleur avec timer pour acquisition numérique

### 2.3.2. Modes de fonctionnement du NE555

Pour conditionner un capteur capacitif, il est pertinent d'utiliser un circuit basé sur le [NE555](#) [1], qui présente l'avantage d'être simple à implémenter tout en étant robuste et précis. Ce choix permet de convertir facilement la variation capacitive du capteur en un signal électrique exploitable.

Le [NE555](#) [1] peut être configuré en deux modes distincts :

- **Monostable** : Le signal de sortie a une largeur d'impulsion proportionnelle à la capacité mesurée.
- **Astable** : Le signal de sortie est périodique avec une fréquence dépendant directement de la capacité.


Ces deux configurations sont sélectionnées par un interrupteur permettant de basculer facilement entre les modes selon les besoins de mesure.

### 2.3.3. Mode Monostable

Dans cette configuration, la durée de l'impulsion est directement proportionnelle à la capacité du capteur :

$$t = 1.1 \times R_A \times C \quad (7)$$


Avec une résistance , cela permet une plage de mesure précise pour des capacités variant entre 10 pF et 300 pF. Un filtre passe-bas (moyenneur) constitué d'une résistance de 10 k et d'une capacité de 100 nF est utilisé en sortie afin d'obtenir une tension continue proportionnelle à la capacité mesurée.



**Figure 7:** Montage du NE555 en configuration monostable [1] avec son filtre passe bas

#### 2.3.4. Mode Astable

Dans le mode astable, le [NE555](#) [1] génère un signal périodique dont la fréquence est donnée par :



**Figure 8:** Montage du NE555 en configuration astable extrait de [1]

$$f = \frac{1.49}{(R_A + 2R_B)C} \quad (8)$$

Avec  $R_A$  et  $R_B$ , la fréquence de sortie devient directement dépendante de la capacité à mesurer. Ce mode permet une mesure directe par la fréquence qui peut être traitée numériquement par un microcontrôleur STM32.

#### 2.3.5. Traitement numérique avec STM32

Pour déterminer précisément la capacité, un microcontrôleur STM32 est utilisé en complément. Un timer intégré est configuré pour mesurer la fréquence du signal provenant du mode astable du [NE555](#) [1]. Ainsi, il est possible d'obtenir une précision élevée grâce à une mesure numérique directe du temps ou de la fréquence.

## 2.4. Conditionnement des jauge de contrainte

Une jauge est un élément résistif collé sur une pièce pour mesurer sa déformation. Elle est constituée d'un fil fin enroulé et isolé. Lorsqu'une pièce est soumise à un chargement, la déformation est transmise à la jauge via la colle et le support, entraînant une variation proportionnelle de la résistance.

### 2.4.1. Cahier des charges

Le tableau ci-dessous synthétise les contraintes techniques et les choix de conception retenus pour assurer un conditionnement fiable de la jauge de contrainte.

- **Méthode de lecture :** Utilisation d'un pont de Wheatstone à deux éléments sensibles pour obtenir une tension différentielle proportionnelle à la déformation.
- **Plage de tension d'entrée :** entre 1 mV et 300 mV.
- **Tension d'excitation :**  $E = 3.3$  V.
- **Compatibilité ADC :** Tension de sortie compatible avec un convertisseur analogique-numérique 0-3.3 V.
- **Composants disponibles :**
  - **MAX4194** — Amplificateur d'instrumentation
- **Contrainte d'intégration :** L'ensemble du circuit doit être intégré dans un espace réduit sur le PCB (zone dense partagée avec d'autres composants analogiques).

### 2.4.2. Principe du Pont de Wheatstone

Le pont de Wheatstone est utilisé pour convertir la variation de résistance de la jauge en une tension différentielle. Quand on associe deux éléments sensibles selon la [fig. 9](#), l'évolution de  $V_{ab}$  en fonction de  $\alpha$  est linéaire.

Ce choix permet d'améliorer la précision et la stabilité des mesures en compensant certaines variations environnementales (comme la température) et en renforçant la sensibilité du dispositif.




Figure 9: Montage du pont avec deux éléments sensibles [6]

Pour un montage à deux éléments sensibles, la tension de sortie est donnée par :

$$\Delta V_m = E \frac{\alpha}{2} \quad (9)$$

Où :

- $E$  est la tension d'excitation (3.3 V),
- $\alpha$  est le coefficient de jauge multiplié par la déformation relative,
- Les tensions mesurées sont comprises entre 1 mV et 300 mV.

#### 2.4.3. Choix du demi-pont

Le demi-pont (deux jauge actives) a été retenu comme un compromis optimal entre sensibilité, stabilité thermique, complexité et encombrement.

Selon la configuration, le pont de Wheatstone permet d'exprimer la tension de sortie comme :

Configuration	$V_{\text{out}}$	Gain relatif
Quart de pont	$\frac{V_{\text{exc}}}{4} \cdot G \cdot \varepsilon$	$\times 1$
Demi-pont	$\frac{V_{\text{exc}}}{2} \cdot G \cdot \varepsilon$	$\times 2$
Pont complet	$V_{\text{exc}} \cdot G \cdot \varepsilon$	$\times 4$

**Tableau 1:** Comparaison des différentes topologies de pont de jauge

Le demi-pont offre deux fois plus de sensibilité qu'un quart de pont (3.3 mV), et une compensation thermique active grâce aux jauge opposées. Le pont complet, bien qu'encore plus sensible (gain  $\times 4$ ), n'a pas été retenu en raison de la complexité de câblage, et de la précision requise dans la symétrie mécanique.

Le choix du demi-pont se distingue ainsi par :

- Une bonne sensibilité,
- Une compensation thermique efficace,
- Une mise en œuvre simple,
- Un encombrement réduit (par rapport au pont complet).

#### 2.4.4. Amplification avec le MAX4194

Le signal étant très faible, il est amplifié à l'aide d'un amplificateur d'instrumentation [MAX4194](#) [3]. Le gain est donné par :

$$G = 1 + \frac{2R_1}{R_G} \quad (10)$$

où  $R_1 = 25 \text{ k}\Omega$ . Pour atteindre une sortie de 3.3 V, il faut un gain de :

$$G = \frac{3.3}{300 \times 10^{-3}} = 11 \quad (11)$$

Ce qui donne :

$$R_G = \frac{2 \times 25000}{11} \approx 5 \text{ k}\Omega \quad (12)$$

Nous choisissons d'utiliser deux résistances en série, de 4.7 kΩ et 274 Ω.

Les tensions de sortie obtenues sont dans la plage de fonctionnement du convertisseur analogique-numérique (11 mV - 3.3 V).

#### 2.4.5. Amélioration envisagée

Une amélioration envisageable aurait été l'ajout d'un montage soustracteur afin de ramener la tension minimale (environ 11 mV) à 0 V, couplé à un AOP avec gain pour recentrer la dynamique autour de la pleine échelle de l'ADC. Cela aurait permis de maximiser la résolution effective et de mieux exploiter la plage 0–3.3 V du convertisseur.

Cependant, deux raisons justifient l'absence de cette optimisation :

- **Contraintes d'intégration PCB** : l'espace sur la carte étant limité, une priorité a été donnée au conditionnement des capteurs résistif et capacitif, plus critique pour l'application.
- **Impact faible sur la précision** : avec une résolution de  $\Delta V = \frac{3.3}{2^{12}} \approx 0.8 \text{ mV}$  pour l'ADC 12 bits, la perte des quelques dizaines de millivolts (inférieurs à 50 mV) en bas de plage n'impacte que très peu la précision globale. Le compromis entre simplicité matérielle et performance a donc été jugé acceptable.

Cette amélioration serait toutefois indispensable dans des applications à très faible dynamique ou lorsque l'optimisation du rapport signal/bruit est critique.

### 3. Photolithographie

#### 3.1. Procédé de photolithographie et mise en œuvre

La photolithographie est un procédé fondamental dans la fabrication de dispositifs à semi-conducteurs. Elle permet de transférer un motif défini à l'aide d'un masque photolithographique sur un substrat recouvert d'une résine photosensible. Ce transfert s'effectue par exposition à la lumière UV suivie d'un développement sélectif. Dans le cadre de ce TP en salle blanche, nous avons mis en œuvre l'ensemble de la chaîne de microfabrication par lithographie optique avec lift-off. L'objectif final est de déposer une bicouche métallique (Al/Ti) sur un substrat de silicium recouvert d'oxyde, à l'aide de la résine photosensible AZ® nLOF 2020, et de caractériser le dépôt par profilométrie.

#### 3.2. Étapes de Fabrication par Photolithographie

Les différentes étapes mises en œuvre sont les suivantes :


1. **Préparation du substrat** : Nettoyage et traitement du wafer de silicium recouvert de SiO<sub>2</sub>, avec application d'un promoteur d'adhérence (HMDS).
2. **Dépôt de la résine** : Application de la résine AZ® nLOF 2020 par centrifugation (« spin coating »), en deux étapes successives pour assurer l'uniformité.
3. **Soft Bake** : Recuit thermique à 110 °C permettant l'évaporation des solvants de la résine.
4. **Exposition UV** : Insolation de la résine à 365 nm à travers un masque chrome en contact direct, avec contrôle précis du temps, de l'énergie et de la température.
5. **Post-Expose Bake (PBE)** : Recuit post-exposition à 110 °C pour renforcer la réticulation des chaînes exposées.
6. **Développement** : Bain sélectif dans une solution TMAH (AZ 300MIF) pour révéler le motif en dissolvant les zones non réticulées.
7. **Dépôt métallique par PVD** : Dépôt par pulvérisation cathodique (PVD) d'une bicouche de titane (20 nm) et d'aluminium (150 nm).  
**Remarque**, initialement nous aurions dû faire un dépôt par évaporation, mais dû à des problèmes techniques nous sommes basculé sur la méthode PVD (description quand même réalisée en annexe **Procéder d'évaporation**)
8. **Lift-off et nettoyage** : Dissolution de la résine restante à l'aide de AZ 326 MIF pour ne conserver le métal que sur les zones définies, suivie d'un rinçage final à l'eau.

##### 3.2.1. Préparation du substrat

Le substrat utilisé est un wafer de silicium de 4 " [fig. 37](#) et 2 " [fig. 36](#) de diamètre, avec une épaisseur de 350 µm ± 20 ou 280 µm ± 20, dopé type P (bore), recouvert d'une couche d'oxyde de silicium SiO<sub>2</sub> d'épaisseur 2 µm. Avant dépôt de la résine, un traitement de surface au HMDS (Hexaméthyldisilazane) est effectué afin d'améliorer l'adhérence de la résine.

### 3.2.2. Dépôt de la résine

La résine employée est la **AZ® nLOF 2020**, une résine liquide déposée par spin coating. Elle est sensible aux rayonnements UV, plus précisément aux « i-ligne » (de  $\lambda = 365 \text{ nm}$ ). Il s'agit d'une **résine négative**, ce qui signifie que les zones exposées à l'UV sont réticulées, permettant de conserver les zones exposées après le développement en lithographie. Une résine négative devient insoluble à la lumière et conserve les zones exposées, tandis qu'une résine positive devient soluble et élimine les zones exposées après le développement.




**Figure 10:** Schéma de principe de l'insolation d'une résine positive ou négative

Après le traitement au HDMS, un premier « spin coating » a été réalisé à 3000 tr/min pendant 31 secondes (1 seconde d'accélération à 3000 rpm/s suivie de 30 secondes à vitesse constante). Ensuite, deux tiers de la résine AZ® nLOF 2020 ont été déposés sur le wafer, puis le processus de spin coating a été répété avec les mêmes paramètres afin de garantir l'uniformité de la couche.


D'après la courbe bleue issue de la fiche technique (voir [fig. 11](#)), une vitesse de 3000 tr/min permet d'atteindre une épaisseur d'environ 2  $\mu\text{m}$ , valeur correspondant à la cible recherchée.

## SPIN CURVES (150mm Silicon)



**Figure 11:** Épaisseur de film obtenue en fonction de la vitesse de rotation pour différentes résines AZ nLOF.

Le contrôle de l'épaisseur est essentiel, car il influence directement la résolution du motif obtenu, le temps de gravure, ainsi que l'adhérence mécanique des couches métalliques au substrat. Une trop grande épaisseur peut compliquer le lift-off, tandis qu'une couche trop fine peut être insuffisante pour protéger certaines zones pendant le dépôt métallique.



**Figure 12:** Plan de travail pour le « Spin Coating » sous Sorbonne dans un environnement sans lumière UV. Tournette sur la partie gauche de la photo, avec trois types de support (2", 4" et autre) et à droite des plaques chauffantes pour réaliser l'étape de Soft Bake, Post-Expose Bake (PBE)

### 3.2.3. Soft Bake


Un **soft bake** a été réalisé à 110 °C pendant 1 minute dans le but d'éliminer les solvants contenus dans la résine. Cette étape est indispensable pour éviter tout endommagement lors de l'exposition UV. Elle permet d'évaporer les solvants contenus dans la résine après le spin coating, ce qui permet de stabiliser la couche de résine, améliorer son adhérence

au substrat, et optimiser la qualité de l'exposition et du développement qui suivent.


### 3.2.4. Exposition UV

À l'issue du **soft bake**, la résine a été exposée à une lumière UV de type « i-line », de longueur d'onde 365 nm, afin d'initier la réticulation des chaînes polymères dans les zones soumises à l'irradiation.

Le masque chromé a été placé en contact direct avec la surface du wafer (mode *contact dur*), permettant ainsi d'assurer une résolution maximale et une reproduction fidèle du motif.



**Figure 13:** Machine d'exposition UV



**Figure 14:** Explication du mode contact pour optimiser l'impression du motif de photolithographie

L'insolation a été réalisée en mode *New Cycle* pendant 3 s, à 100 % de l'intensité lumineuse. La source UV utilisée délivre une puissance optique de  $23.2 \text{ mW cm}^{-2}$  à pleine intensité. Pour atteindre la dose d'exposition cible de  $66 \text{ mJ cm}^{-2}$ , le temps d'exposition requis est donné par :

$$t = \frac{66 \text{ mJ cm}^{-2}}{23.2 \text{ mW cm}^{-2}} \approx 2.8 \text{ s}$$

Justifiant le choix d'un temps d'irradiation de 3 s. Il est également possible de faire 6 s à 50 % ou bien encore 12 s d'exposition à 25 %.

### 3.2.5. Post-Expose Bake (PBE)

Suite à l'insolation, un recuit post-exposition (PEB) a été réalisé à  $110^\circ\text{C}$  pendant 1 minute. Cette étape vise à renforcer la réticulation dans les zones exposées et à stabiliser les motifs avant l'étape de développement.


### 3.2.6. Développement

Le développement du motif a été effectué dans une solution TMAH (AZ 300MIF), selon une méthode de type puddle, pendant 62 secondes, sur une demi-plaquette. Ce

processus permet de dissoudre les zones non exposées de la résine, laissant intactes les zones réticulées exposées à l'UV. Le motif photolithographie apparaît alors avec une bonne résolution, condition essentielle pour un lift-off propre et sélectif lors de l'étape de dépôt métallique. La température, l'agitation et la durée du développement influencent fortement la qualité des bords du motif. Une sous-développement laisse des résidus, tandis qu'un surdéveloppement peut entraîner un élargissement ou une déformation des motifs fins.

### 3.2.7. Dépôt métallique par PVD

Rapidement, dans la pulvérisation cathodique (PVD), la pièce à recouvrir (wafer) et la cible métallique (Ti puis Al), placée dans une enceinte sous vide partiel (Typiquement  $10^{-3}$  à  $10^{-2}$ , mbar) remplie d'argon. Une haute tension appliquée à la cible génère un plasma d'ions Ar<sup>+</sup> (de couleur violet-bleu) qui, en frappant la surface cathodique, éjectent des atomes de métal (modifiant la couleur du plasma selon le métal). Ces atomes se déplacent en ligne de vue dans le vide et se condensent uniformément sur le substrat, formant un film mince dont l'épaisseur est réglée par la puissance d'ionisation, la pression de gaz, la distance cible–substrat et surtout la durée du dépôt.



**Figure 15:** Schéma de principe de la PVD


Dans notre cas, nous avons effectué un dépôt métallique par méthode PVD, de deux couches successives :

- Une première couche de 20 nm de Ti (Titane) (valeur mesurée : 10–15 nm réalisée avec [fig. 17](#)).
- Une deuxième couche de 150 nm d'Al (Aluminium) (valeur mesurée : 135 nm réalisée avec [fig. 17](#)).

**Note :** Le dépôt de Ti a été réalisé pendant 2 minutes, suivi du dépôt d'Al sur une durée de 10 minutes.



**Figure 16:** Machine de dépôt PVD



**Figure 17:** Machine permettant une mesure de relief nous donnant une valeur relative de l'épaisseur de dépôt


**Note :** L'épaisseur des couches métalliques déposées par PVD a été mesurée à l'aide d'un profilmètre (fig. 17). Une petite bille se déplace à la surface de l'échantillon, franchissant la marche entre une zone protégée (sans dépôt) et la zone recouverte. Le déplacement vertical de la bille, enregistré lors du passage sur cette marche, fournit directement l'épaisseur du dépôt. Cette méthode permet une mesure rapide et fiable du relief à l'échelle nanométrique.

### 3.2.8. Lift-off et nettoyage

L'étape de lift-off consiste à plonger l'échantillon dans une solution de AZ 326 MIF pendant  $\approx 40$  secondes, dissolvant ainsi la résine résiduelle et éliminant les métaux superflus. Seules les zones sans résine conservent la métallisation. Un rinçage à l'eau permet ensuite d'arrêter la réaction chimique.

## 3.3. Synthèse de la photolithographie

L'ensemble du processus de lithographie optique a été mis en œuvre en salle blanche, depuis le dépôt initial de la résine jusqu'au lift-off final dont voici un synthèse des étapes.



**Figure 18:** Schémas synthétiques des étapes de photolithographies

Ce protocole a permis de définir des motifs précis et de réaliser un dépôt métallique sélectif conforme aux attentes, validant ainsi l'efficacité de la chaîne de microfabrication.

## 4. Fabrication et caractérisation d'une jauge de contrainte souple sur PDMS

### 4.1. Objectif et mise en œuvre

Le but de cette partie est de réaliser une jauge de contrainte souple sur un substrat en PDMS (Polydiméthylsiloxane). Ce dispositif doit permettre de mesurer la déformation mécanique d'un matériau sous contrainte par variation de sa résistance électrique.

### 4.2. Principe de la déformation

Lorsqu'un matériau conducteur est soumis à une contrainte mécanique, sa géométrie change légèrement : sa **longueur** augmente et sa **section** diminue. Cela entraîne une variation de sa **résistance électrique** selon la loi :

$$\Delta R = R_0 \cdot G \cdot \varepsilon \quad (13)$$

où :

- $R_0$  est la résistance initiale,
- $G$  est le **facteur de jauge**, dépendant du matériau,
- $\varepsilon = \Delta L/L$  est la **déformation relative**.




Figure 19: Principe de fonctionnement d'une jauge de contrainte

Ainsi, en mesurant la variation de résistance, on peut en déduire la déformation appliquée au système. Le motif en forme de *serpentin* permet d'augmenter la longueur effective du conducteur et donc la sensibilité à la déformation.

### 4.3. Matériaux et principes

- **Substrat souple** : PDMS à base de silicone.
- **Support temporaire** : Kapton pour faciliter le dépôt du métal.
- **Matériau conducteur** : Argent (Ag), déposé par *evaporation*.
- **Structure de jauge** : Forme serpentin pour maximiser la sensibilité à la déformation.

## 4.4. Protocole expérimental

Ce protocole détaille les étapes de fabrication d'une jauge de contrainte.

### 4.4.1. Préparation du PDMS

Le PDMS utilisé est le **Sylgard® 184 Silicone Elastomer Kit** (Dow), composé d'une base et d'un agent de réticulation à mélanger dans un rapport massique de 9:1.

1. Tarer la balance.
2. Peser 9 g de silicone et 1 g de réticulant.
3. Mélanger soigneusement les deux composants pour obtenir une solution homogène sans bulles.

### 4.4.2. Centrifugation

1. Verser le mélange dans un tube (20 mL).
2. Placer le tube dans la centrifugeuse (bien équilibrer les diagonales).
3. Centrifuger pendant 3 min à 2000 rpm, accélération = 0.3.



**Figure 20:** Disposition correcte des tubes dans la centrifugeuse

### 4.4.3. Dégazage sous cloche

1. Placer le tube contenant le PDMS sous une cloche à vide.
2. Maintenir sous vide pendant 20 min pour éliminer les bulles.

### 4.4.4. Dépôt du PDMS sur le support

Deux méthodes sont possibles :

- **Coulée directe** : pour une couche à forte épaisseur.
- **Spincoating** :
  1. Verser le PDMS sur le support (Kapton ou wafer).
  2. Démarrer à 200 rpm pendant 5 s pour *spread*.
  3. Accélérer jusqu'à 2000 rpm pendant 30 s pour *homogénéiser*.

#### 4.4.5. Séchage du PDMS

1. Laisser sécher à l'air libre pendant 24 h (séchage lent recommandé).
2. Option alternative : passage au four à 65 °C pendant 3 h.

#### 4.4.6. Dépôt du métal

1. Evaporer une couche d'adhésion en titane ~10 nm.
2. Utiliser un masque pour définir un motif en forme de serpentin.

#### 4.4.7. Assemblage et mesures

1. Décoller soigneusement le motif métallisé.
2. Coller la jauge sur le PDMS sec, puis l'ensemble sur un corps d'épreuve.
3. Mesurer la résistance initiale  $R_1$ , puis sous déformation  $R_2$ .

#### 4.4.8. Résultats expérimentaux

La résistance mesurée initialement est de  $R_1 = 21 \Omega$ . Lorsqu'une légère déformation mécanique est appliquée au corps d'épreuve, la résistance augmente significativement pour atteindre  $R_2 = 43 \Omega$ . Cela représente une variation de :

$$\Delta R = R_2 - R_1 = 22 \Omega$$

Cette augmentation confirme le bon fonctionnement de la jauge : la déformation allonge la piste conductrice, réduit sa section et provoque une augmentation de la résistance.




Figure 21: Comportement d'une jauge de contrainte souple

L'image 21 illustre les différents comportements possibles d'une jauge de contrainte :

- **À gauche** : en compression, la jauge se raccourcit, sa section augmente légèrement et la résistance diminue.
- **Au centre** : à l'état neutre, la géométrie et donc la résistance restent constantes.
- **À droite** : en traction, la jauge s'allonge et se rétrécit, ce qui entraîne une augmentation significative de la résistance. Dans notre cas expérimental, l'augmentation de  $R$  de  $21 \Omega$  à  $43 \Omega$  correspond à ce scénario. La jauge subit un allongement mécanique qui

modifie sa géométrie et augmente sa résistance, validant ainsi le principe de mesure par effet résistif.

#### 4.4.9. Synthèse du capteur de contrainte souple

Les résultats obtenus montrent que la jauge fabriquée est fonctionnelle.

- Une jauge souple a été réalisée sur un substrat en PDMS à l'aide d'un dépôt d'argent structuré en serpentin.
- La géométrie en serpentin maximise l'allongement effectif de la piste et amplifie la réponse résistive.
- Le protocole met en évidence l'importance du dégazage, de l'équilibrage à la centrifugation et de la qualité d'adhésion pour garantir la reproductibilité du processus.

## 5. Caractérisation électrique

### 5.1. Principe de la méthode 4 points

La mesure de résistance en quatre points est une méthode de référence pour déterminer la **résistivité** ou la **résistance surfacique** d'un matériau, tout en minimisant l'influence des résistances parasites de contact. Cette méthode est particulièrement adaptée à la caractérisation de couches minces métalliques, comme dans notre cas où une électrode en or a été déposée sur un substrat isolant.

La méthode consiste à disposer quatre pointes de contact alignées linéairement sur la surface de l'échantillon. Un **courant constant**  $I$  est appliqué entre les deux pointes extérieures, tandis que la **tension**  $V$  est mesurée entre les deux pointes intérieures. Cette configuration permet d'isoler la mesure de tension du chemin du courant, réduisant ainsi l'influence des résistances de contact ou des connexions.


L'injection du courant et la mesure de la tension sont assurées par un source-mètre. L'appareil de mesure a une très haute impédance, garantissant qu'aucun courant ne circule par les fils de mesure.



**Figure 22:** Banc de mesures 4 pointes présent en salle grise de l'INL

## 5.2. Comparaison des configurations 2 fils vs 4 fils

La figure ci-dessous montre trois configurations de mesure :



- **À gauche :** montage 2 fils classique. Le courant est injecté et la tension mesurée par les mêmes fils. Les résistances parasites des câbles et des contacts (notées  $r$ ) s'ajoutent à la mesure, ce qui fausse les résultats.
- **Au centre :** montage 4 fils (ou méthode de Kelvin). Le courant est injecté par deux bornes ( $I^+$  et  $I^-$ ), tandis que la tension est mesurée par deux autres fils ( $V^+$  et  $V^-$ ), assurant une lecture précise de la tension aux bornes de la résistance à mesurer. L'appareil (à droite) permet d'injecter un courant constant et de mesurer simultanément la tension. Les connexions 4 fils se font sur les bornes HI/LO (courant) et SENSE HI/LO (tension).

## 5.3. Dispositif expérimental

- L'instrument utilisé est un source-mètre configuré en source de courant  $100\ \mu\text{A}$ .
- Une pression d'environ  $4\text{ g}$  est appliquée via un levier pour assurer un bon contact entre les pointes et l'échantillon.

- La tension est mesurée avec une très haute impédance pour éviter toute perturbation du courant.
- Les pointes sont espacées d'environ 100 µm.
- Chaque mesure est réalisée localement, en déplaçant les pointes à différents endroits du dépôt.

## 5.4. Résultats expérimentaux et analyse

Dans une première zone correspondant à du **substrat**, une tension très élevée de 21 V a été mesurée. Cela indique une résistance extrêmement importante, caractéristique des matériaux isolants. Le courant injecté traverse très difficilement cette zone, ce qui confirme que le substrat ne contient pas de chemin conducteur exploitable.

Dans une seconde zone, correspondant à un **dépôt d'or**, la tension mesurée était de 39 µV. En utilisant la formule de la résistivité sur plan semi-infini :

$$\rho = \frac{\pi \cdot s \cdot V}{\ln(2) \cdot I} = \frac{\pi \cdot 1.0 \times 10^{-4} \cdot 20 \times 10^{-6}}{0.693 \cdot 1.0 \times 10^{-4}} \approx 9.52 \times 10^{-8} \Omega \text{ m}$$

Cette valeur est du même ordre de grandeur de la résistivité de l'or massif ( $2.44 \times 10^{-8} \Omega \text{ m}$ ), ce qui confirme la qualité du dépôt métallique. La résistance associée, obtenue par  $R = VC/I$ , vaut :


$$R = \frac{39 \times 10^{-6} \times 1}{100 \times 10^{-6}} = 0.39 \Omega$$

Il est utile de comparer ces résultats à ceux du silicium dopé, substrat courant en microfabrication. Avec une résistivité typique de 1 à 10 Ω cm, le silicium, semi-conducteur, est bien plus conducteur qu'un isolant comme l'oxyde de silicium, mais bien moins qu'un métal, d'où l'usage de métaux pour les interconnexions.


## 5.5. Calcul de la capacité de la structure

En complément de l'estimation de la résistivité, il est pertinent d'évaluer la capacité du système électrode/diélectrique/substrat, modélisé comme un condensateur plan. En salle blanche, nous avons conçu en parallèle de la photolithographie deux capacités Or /Kapton /Or avec deux surfaces carrés différentes une de 1 cm de côté et une autre de 2 cm de côté. Leur mesure ce fait par une mesure 4 pointes avec un banc comme [fig. 23](#) [fig. 24](#) ou par l'utilisation d'instrument plus simple moyenne précis dédiée [fig. 25](#).

**Note :** Ici, nous n'avions pas pu mesurer précisément nos capacités réalisées par photolithographie, car elle ne nous était pas disponible au moment de notre passage en salle grise.



**Figure 23:** Banc de mesures 4 pointes équipés pour réalisés de la réflectométrie



**Figure 24:** Zoom sur les 4 pointes de la mesure de capacité



**Figure 25:** Mesure de capacité via un LCR elc130

Rapidement, on rappelle la formule générique pour une capacité  $C$  donnée par :

$$C = \varepsilon_0 \varepsilon_{\text{kapton}} \cdot \frac{A}{d}$$

où dans notre cas:

- $\varepsilon_0 = 8.854 \times 10^{-12} \text{ F/m}$  : permittivité du vide,
- $\varepsilon_{\text{kapton}} = 3.5$  : **permittivité du kapton**
- $A_1 = (1 \text{ cm})^2 = 1.10^{-4} \text{ m}^2 \wedge A_2 = (2 \text{ cm})^2 = 4.10^{-4} \text{ m}^2$  : surface de l'électrode,
- $d = 125 \times 10^{-6} \text{ m}$  : épaisseur du diélectrique.

En remplaçant les valeurs numériques :

$$C_1 = 8.854 \times 10^{-12} \cdot 3.5 \cdot \frac{1 \times 10^{-4}}{125.0 \times 10^{-5}} = 2.4 \times 10^{-11} \text{ F} = \boxed{24.08 \text{ pF}}$$

$$C_2 = \boxed{99.12 \text{ pF}}$$

En mesurant nous obtenons que  $C_{\text{vide}} \approx 5 \text{ pF}$ ,  $C_1 \approx 28.7 \text{ pF} \xrightarrow{-C_{\text{vide}}} C_1 \approx 23.7 \text{ pF}$  et  $C_2 \approx 104.17 \text{ pF} \xrightarrow{-C_{\text{vide}}} C_2 \approx 99.17 \text{ pF}$

Ces valeurs théoriques sont en bon accord avec les capacités mesurées sur les structures réelles de 1 et 4  $\text{cm}^2$  pour un kapton d'épaisseur de 125  $\mu\text{m}$  et de  $\varepsilon_{\text{kapton}} = 3.5$ , ce qui confirme la validité du modèle géométrique adopté.

## 5.6. Synthèse de la méthode 4 fils

Cette méthode de mesure permet de déterminer la résistivité des dépôts métalliques fins avec une bonne précision, à condition de bien contrôler le contact mécanique, la géométrie des pointes et la stabilité du courant injecté. La mesure est localisée et nécessite un déplacement manuel du levier pour scanner la surface du wafer.

- La méthode 4 points permet une mesure fiable de la résistivité des couches minces, en éliminant les erreurs dues aux contacts.
- Formule de résistivité utilisée :

$$\rho = \frac{\pi \cdot s \cdot V}{\ln(2) \cdot I}$$

- La capacité de la structure peut être estimée via le modèle de condensateur plan:

$$C = \varepsilon_0 \varepsilon_r \cdot \frac{A}{d}$$

- Les valeurs mesurées sont cohérentes avec les ordres de grandeur attendus pour l'or et les diélectriques, validant la qualité du dépôt et du modèle.

## 6. Fabrication de la carte électronique

### 6.1. Règles de conception

Pour assurer un routage propre et méthodique, nous avons appliqué plusieurs règles de conception classiques. En particulier, nous avons décidé que les pistes sur la couche "Top" seraient principalement horizontales, tandis que celles de la couche "Bottom" seraient verticales. Ce choix facilite les croisements entre pistes sans créer de courts-circuits ni complexifier inutilement le routage. Nous avons également veillé à éviter les angles à 90° lors des changements de direction des pistes. À la place, nous avons privilégié des transitions douces en 45°, ce qui améliore la qualité du routage et respecte les bonnes pratiques de conception (voir figure 26).




Figure 26: Routage horizontal sur la couche Top et vertical sur la couche Bottom

Nous avons également choisi de regrouper les circuits de conditionnement des trois capteurs sur le côté gauche de la carte. Cela permet de centraliser les entrées de chaque chaîne et d'améliorer l'accessibilité des signaux à mesurer ou à injecter (voir figure 27).





Figure 27: Vue 3D du PCB


Afin de permettre la sélection entre différents modes de fonctionnement du circuit de conditionnement capacitif, nous avons placé un jumper sur un connecteur à 3 broches. Ce connecteur est positionné en sortie du montage capacitif : la broche supérieure correspond à la sortie du mode *monostable*, la broche inférieure à celle du mode *astable*, et la broche centrale est reliée à l'entrée du microcontrôleur. Ainsi, en plaçant un cavalier entre la broche centrale et l'une des deux sorties, l'utilisateur peut facilement sélectionner le mode désiré sans intervention sur le routage (figure 28).

Il est à noter que ce principe de sélection par jumper a également été utilisé dans d'autres parties du circuit




**Figure 28:** Sélection du mode capacitif via jumper 3 pins (monostable/astable)

Dans le cas du mode monostable, l'utilisation d'un timer était nécessaire. Ne sachant pas à l'avance quelle broche du microcontrôleur serait utilisée, nous avons placé un connecteur intermédiaire. Cela permet de relier manuellement le timer à n'importe quelle broche du microcontrôleur à l'aide d'un simple fil (figure 29).



**Figure 29:** Connecteur pour liaison manuelle entre timer et microcontrôleur

Les largeurs des pistes ont été dimensionnées en fonction des courants qu'elles doivent transporter. En particulier, les pistes d'alimentation en 5V et 3.3V ont été tracées plus larges que les pistes de signaux classiques, afin de limiter les pertes ohmiques et d'assurer une alimentation stable. Autour du microcontrôleur, les pistes sont volontairement plus fines, car l'espace y est plus restreint en raison de la densité des connexions (figure 30).



**Figure 30:** Comparaison des largeurs de pistes : 5V, 3.3V et signaux

Les via ont également été adaptés à la largeur des pistes qu'ils relient. Ainsi :

- Pour les pistes de **0.8 mm**, nous avons utilisé des vias de diamètre **1.6 mm** avec un trou de perçage de **0.8 mm**.
- Pour les pistes de **0.4 mm**, les vias mesurent **1.0 mm** de diamètre avec un trou de **0.6 mm**.
- Pour les pistes les plus fines à **0.25 mm**, les vias sont réduits à un diamètre de **0.8 mm** avec un trou de **0.4 mm**.

Des condensateurs de découplage ont été ajoutés uniquement autour du régulateur de tension abaissageur permettant de passer de 5V à 3.3V. Nous avons placé ces condensateurs aussi proches que possible des broches d'entrée et de sortie du régulateur, conformément aux recommandations constructeurs.

Un plan de masse continu a été placé sur les deux couches du PCB. Pour améliorer l'efficacité de ce plan, de nombreux vias de masse ont été répartis sur la carte (voir figure 41). En effet, certaines pistes longues peuvent fragmenter le plan de masse. Les vias permettent ici de reconnecter les zones de masse entre les deux couches. Enfin, nous avons ajouté de nombreux points de test, aussi bien pour la masse que pour certains signaux essentiels. Ces points sont répartis sur toute la carte afin de faciliter les mesures à l'oscilloscope ou au multimètre lors de la phase de validation. De plus, chaque bloc fonctionnel est délimité par sérigraphie et nommé directement sur le PCB pour une identification claire (voir à nouveau figure 27 ou figure 41).

## 6.2. Améliorations possibles

Bien que la carte réalisée remplisse pleinement ses fonctions, plusieurs améliorations pourraient être envisagées :

- **Ajout de LEDs d'indication :**

- Une LED de statut reliée à une broche du microcontrôleur permettrait de visualiser si le programme s'exécute correctement (par exemple clignotement périodique en mode « heartbeat »).
- Une LED sur les lignes d'alimentation (5V et/ou 3.3V), avec une résistance de limitation, permettrait de vérifier que la carte est bien alimentée.
- Des LEDs pourraient également être placées en sortie ou en entrée de certains modules pour indiquer visuellement l'état logique d'un signal (ex : capteurs, sortie PWM, etc.).

## 7. Acquisition et Pilotage des Capteurs via STM32

Dans le cadre de ce projet, un microcontrôleur STM32 a été mis en œuvre afin d'assurer plusieurs fonctions essentielles : la lecture des valeurs fournies par les capteurs, l'interfaçage via UART, et le pilotage d'actions complémentaires (par exemple, génération d'un signal PWM).

### 7.1. Initialisation et Configuration du STM32

- **Configuration de l'horloge et des GPIO :** La fonction `SystemClock_Config()` configure la source d'horloge (par exemple MSI). Parallèlement, les ports GPIO utilisés pour l'ADC et la communication UART sont initialisés en modes appropriés.
- **Initialisation de l'ADC :**
  1. Activation de l'horloge ADC et appel de `HAL_ADC_Init()` pour une résolution de 12 bits.
  2. Sélection des canaux (ex. `ADC_CHANNEL_6` et `ADC_CHANNEL_7`) et réglage du temps d'échantillonnage (ex. `ADC_SAMPLETIME_160CYCLES_5`).
  3. Calibration de l'ADC par `HAL_ADCEx_Calibration_Start()` pour compenser l'offset interne.
- **Configuration de l'UART :** Le port `LPUART1` est configuré (ex. 19 200 bps, 8 bits, 1 bit de stop, sans parité) pour permettre la transmission et la réception des messages.
- **Configuration du Timer et PWM :** Un timer (par exemple `TIM2`) est initialisé pour générer un signal PWM sur un canal (ex. `TIM_CHANNEL_4`), utilisé pour piloter un dispositif externe.

### 7.2. Lecture des Mesures et Gestion des Commandes

- **Fonction de lecture ADC :** Pour chaque canal, une fonction dédiée reconfigure l'ADC, démarre la conversion avec `HAL_ADC_Start()`, attend la fin via `HAL_ADC_PollForConversion()` et récupère la valeur par `HAL_ADC_GetValue()`. Cette valeur est ensuite convertie en tension en appliquant le rapport 3.3 V sur 4096 (12 bits).
- **Affichage des résultats :** Une fonction, par exemple `PrintAllADCValues()`, formate et transmet le résultat des conversions par UART pour permettre un diagnostic en temps réel.
- **Gestion des interruptions UART :** La réception est activée en mode interrupt avec `HAL_UART_Receive_IT()`. La routine `HAL_UART_RxCpltCallback()` traite le caractère reçu (par exemple, 'a' pour lire tous les canaux ou '6' et '7' pour des

lectures spécifiques) et relance ensuite la réception.

### 7.3. Boucle Principale et Organisation du Code

- **Boucle while(1)** : Après l'initialisation des périphériques, le programme entre dans une boucle infinie qui laisse la gestion des mesures et des commandes se faire par interruptions, garantissant une réactivité optimale.
- **Structure modulaire** : Les fonctions de lecture ADC, de transmission UART, et de génération PWM sont organisées en modules distincts afin de faciliter l'évolution et la maintenance du code.
- **Calibration et Gestion des Erreurs** : Une calibration systématique de l'ADC est effectuée à chaque démarrage, et en cas d'erreur (comme un timeout de conversion), un message est envoyé via UART avant d'exécuter une routine d'erreur.

### 7.4. Synthèse sur l'Implémentation STM32

Ce module permet :

1. D'acquérir précisément les valeurs analogiques via l'ADC.
2. D'assurer une communication série efficace pour le diagnostic et le contrôle.
3. De piloter des sorties (PWM) pour le contrôle d'actionneurs ou d'autres applications.

L'approche adoptée combine les interruptions pour une gestion réactive et une boucle principale allégée, assurant ainsi l'intégration optimale de la lecture et du conditionnement des capteurs dans le système global.

## 8. Conclusion

Ce projet a permis d'aborder, de manière complète et appliquée, les différentes facettes de la gestion et du conditionnement de capteurs, dans le cadre du module A8 portant sur les capteurs, actionneurs, micro-capteurs et conditionnements associés. À travers une approche pluridisciplinaire, nous avons non seulement conçu des circuits analogiques performants mais aussi exploré la microfabrication en salle blanche, la caractérisation électrique de matériaux, ainsi que l'intégration numérique via microcontrôleur STM32.


Le travail mené s'est articulé autour de plusieurs axes complémentaires :

- Le **conditionnement de capteurs résistifs, capacitifs et de jauge de contrainte**, à l'aide de montages précis (sources de courant, amplificateurs différentiels, circuits NE555) et une adaptation soignée aux plages de tension des ADC.
- La **photolithographie en salle blanche**, suivie de dépôts métalliques par PVD, a permis de concrétiser des structures fines sur substrat de silicium, en validant le processus complet jusqu'au lift-off.
- La **fabrication d'une jauge de contrainte souple sur PDMS**, démontrant notre capacité à concevoir un capteur flexible avec une réponse mesurable à la déformation mécanique.
- La **caractérisation électrique** par méthode 4 points, confirmant la qualité des dépôts métalliques et des structures capacitatives.
- Le **développement d'une carte électronique** intégrée, suivant des règles de routage professionnelles, avec une attention particulière portée à l'alimentation, aux masses, et à l'interfaçage.
- L'**implémentation STM32** assurant l'acquisition des mesures et le pilotage des sorties, avec un code structuré, modulaire et réactif, via interruptions et UART.


Les résultats obtenus sont conformes aux attentes, tant du point de vue théorique que pratique. Les simulations, mesures expérimentales et intégrations matérielles valident les choix techniques effectués tout au long du projet. Ce travail nous a permis de mobiliser des compétences variées allant de l'électronique analogique, la simulation, la fabrication en salle blanche, la mesure physique de précision jusqu'à la programmation embarquée.

## 9. Annexe


### 9.1. Validation LTSpice




**Figure 31:** Simulation LTSpice du circuit de pré-conditionnement. Ce circuit assure l'adaptation du signal brut du capteur (filtrage, amplification initiale) afin de préparer son traitement par les circuits numériques.




**Figure 32:** Simulation LTSpice de l'étage amplificateur. Ce montage, pouvant s'inspirer de l'amplification réalisée avec des amplificateurs d'instrumentation comme le MAX4194, permet de renforcer le signal conditionné pour une meilleure exploitation ultérieure.



**Figure 33:** Simulation LTSpice du circuit soustracteur. Ce montage nous permet d'extraire la composante minimale au signal utile ainsi permettant la pleine échelle de l'ADC




**Figure 34:** Simulation LTSpice du NE555 configuré en mode monostable.




**Figure 35:** Simulation LTSpice illustrant le comportement du montage astable du NE555. Le montage génère un signal périodique dont la fréquence, déterminée par l'expression  $f = \frac{1.49}{(R_A+2R_B)C}$ , varie en fonction de la capacité à mesurer, facilitant ainsi une lecture directe par un microcontrôleur STM32.

## 9.2. Caractéristique Wafer



**Figure 36:** Caractéristique du lot de 25 wafer 2" de base P (bore) avec pré-implemtation SiO<sub>2</sub>



**Figure 37:** Caractéristique du lot de 25 wafer 4" de base P (bore) avec pré-implemtation SiO<sub>2</sub>


### 9.2.1. Procéder d'évaporation

Initialement, le dépôt métallique d'or devait être réalisé en salle blanche par évaporation sous vide, une technique classique de dépôt de couches minces (voir fig. 38). Le matériau à déposer, ici de l'or, est placé dans un creuset (fig. 40) à l'intérieur d'une enceinte hermétique, puis chauffé fortement sous vide. Sous l'effet du chauffage, l'or s'évapore: les atomes atteignent directement la surface du substrat où ils se condensent, formant un film métallique uniforme, comme l'illustre le schéma de principe (fig. 39). La balance à quartz permet de contrôler la quantité déposé.


Cette méthode garantit une grande pureté et permet de contrôler précisément l'épaisseur déposée. Malheureusement, lors de notre passage en salle blanche, la machine d'évaporation était indisponible, nous avons donc utilisé à la place la technique de dépôt par PVD.



**Figure 38:** Machine de dépôt métallique par évaporation




**Figure 39:** Schéma de principe de l'évaporation sous vide




**Figure 40:** Exemples de creuset disponible à l'INL

### 9.3. Kicad et PCB




**Figure 41:** Vue complète du PCB : conditionnements, microcontrôleur, alimentation, plan de masse et via GND




**Figure 42:** Carte finalisé avec tout les composants soudés

#### 9.4. Vérification Monostable


Visualisation de la tension aux bornes de la capacité CH1 et en sortie du NE555 CH2:



**Figure 43:** Capacité minimal de  $\approx 10$  pF



**Figure 44:** Capacité intermédiaire de  $\approx 150$  pF



**Figure 45:** Capacité maximal de  $\approx 330$  pF

## 10. Références

- [1] T. I. Incorporated, “Ne555 datasheet.” [Disponible en ligne](#), Oct. 2025.
- [2] M. T. Inc., “Mcp602 documentation.” [Disponible en ligne](#).
- [3] M. Integrated, “Max4194/max4197 datasheet.” [Disponible en ligne](#).
- [4] L. T. Corporation, “Lt1117 datasheet.” [Disponible en ligne](#).
- [5] T. I. Incorporated, “Lm385-adj.” [Disponible en ligne](#).
- [6] Y. FELLAH, “A8 - cours - chaîne de mesure et actionneur fichier.” CPE - PSM 2024 2025 - Électronique, Mar. 2025. 23/03/2025.
- [7] E. AOP, “Soustracteur simple - amplificateur différentiel.” [Disponible en ligne](#).
- [8] E. AOP, “Soustracteur amélioré – amplificateur différentiel.” [Disponible en ligne](#).