Literaturrecherche: Translation Lookaside Buffer (TLB)

Enes Rafioglu

Grundlagenpraktikum: Rechnerarchitektur, SoSe 2024

Technische Universität München

1 Einführung

TLBs sind spezielle Caches, die aktuelle Übersetzungen von virtuellem Speicher in physischen Speicher beinhalten, um eine schnellere Übersetzung zu ermöglichen.

In dieser Arbeit werden zuerst einige Eigenschaften der TLBs in modernen Systemen vorgestellt, die typischen Latenzen für TLBs, sowie andere Speichereinheiten dargestellt und schließlich ein Konzept namens Mosaic-Pages erläutert.

2 TLB Aufbau in modernen Architekturen

2.1 TLB-Hierarchie

In den meisten Systemen wird der TLB in einen Instruktions-TLB und einen Daten-TLB unterteilt. Er ist meistens sehr klein; in Intel-Prozessoren sind 64 Cache-Zeilen und 4-fach-Assoziativität mit 4KB Seiten üblich.

Mehrstufige TLBs mit mehreren Ebenen sind in modernen Systemen ebenfalls üblich; die TLBs in den unteren Ebenen sind kleiner und schneller, während die in den höheren Ebenen größer und langsamer sind. Bei einem Speicherzugriff wird zuerst die unterste Ebene durchsucht und bei einem Miss zur nächsten weitergegangen.

2.2 Mehrstufige Page-Tables

Außerdem werden in modernen Architekturen mehrstufige Page-Tables verwendet, also ein Seitentabelleneintrag wird auf ein weiteres Page-Table im Hauptspeicher abgebildet. In heutigen Systemen sind 4, bzw. 5-stufige Seitentabellen üblich. Dadurch können riesige Bereiche adressiert werden, ohne eine zu große Page-Table zu haben. Bei einer TLB-Miss findet dann ein **Page-Table-Walk** statt, in dem die MMU (Memory Management Unit) die Seitentabelle durchläuft, um die physische Adresse zu ermitteln. Bei mehrstufigen Page-Tables führt das typischerweise zu mehreren Speicherzugriffe.

```
$ x86info -c
  ...
  TLB info
   Instruction TLB: 4K pages, 4-way associative, 128 entries.
   Instruction TLB: 4MB pages, fully associative, 2 entries
   Data TLB: 4K pages, 4-way associative, 128 entries.
   Data TLB: 4MB pages, 4-way associative, 8 entries
  ...
```

Abbildung 1: TLB Größen und Assoziativität einer x86 Architektur, mit dem Tool "x86info" visualisiert

2.3 Seitengrößen und Superpages

Die Seitengrößen sind typischerweise 4KB, diese werden dann direkt auf einen Kachel abgebildet, wobei die restlichen Bits als Offset übernommen werden. Bei kleineren TLBs (beispielsweise Instruktions-TLBs) sind auch größere Seiten in Mibibytebereich üblich, wie in Abb. 1 zu sehen.

Es wird auch das Konzept der Superpages benutzt. Superpages sind Seiten, die um eine Zweierpotenz größer als reguläre Seiten sind. Sie repräsentieren also die Anzahl der regulären Seiten, multipliziert mit diesem Faktor.

Ein Superpage kann in einem einzigen TLB-Zeile passen und dadurch die Reichweite steigern, jedoch ist es wegen der Speicherfragmentierung oft schwierig, genug zusammenhängende Speicherbereiche zu finden. Das Bestriebssystem kommt dann ins Spiel und versucht, zusammenhängende Speicherbereiche zu finden, in denen ein Superpage gemappt werden kann.

2.4 Latenzen

Komponente	Latenz
Instruction TLB (iTLB)	1-3 Zyklen
Data TLB (dTLB)	1-3 Zyklen
L2 TLB	7-15 Zyklen
Hauptspeicher	100-300 Zyklen
Festplatte	1.000.000+ Zyklen

Abbildung 2: typische TLB-, Hauptspeicher- und Festplattenlatenzen in modernen Rechnern

Man sieht, dass die Zugriffzeiten für die TLBs nur ein paar Zyklen dauern, wobei Hauptspeicherzugriffe eher teurer und Festplattenzugriffe sehr teuer sind. Wenn ein Programm auf eine Seite zugreift, die aber noch nicht zu einer Kachel abgebildet wurde, muss die Kachel von der Festplatte in den Hauptspeicher geladen werden. Ein solcher **Page-Fault** dauert, wie aus Abb. 2 übernommen werden kann, sehr lange.

3 Mosaic Pages

Mosaic Pages sind ein Ansatz zur Behebung des durch den TLB verursachten Engpässe in daten- und speicherintensiven Programmen. Das Konzept besteht darin, mehrere virtuelle Seiten in einer einzigen Cachezeile zu komprimieren, um die Reichweite des TLB zu erhöhen, ohne die tatsächliche Speicheraufwand der TLB zu erhöhen. Dies wird im folgenden genauer erläutert.

3.1 Definition

Eine Mosaikseite ist eine virtuelle Seite, der aus mehreren, virtuell aber nicht unbedingt psychisch zusammenhängenden virtuellen Seiten besteht. Diesen Anzahl nennt man auch **arität**, und sie ist immer ein zweierpotenz.

3.2 CPFN-Verfahren

Mit dem CPFN-Verfahren wird die Anzahl der Kacheln, auf die eine virtuelle Adresse abgebildet werden kann, reduziert, sodass Kachelnummern mit weniger Bits dargestellt werden können. Dadurch können mehrere Kachelnummern in einer Zeile gespeichert werden, was die Reichweite der TLB erhöht.

Dabei wird eine Zahl h festgelegt, sodass eine virtuelle Seite nicht mehr als zu h Kacheln abbilden kann. Also hat eine virtuelle Seite v h verschiedene Möglickeiten, in dem es zu einer Kachel abgebildet wird, was mit log h bits dargestellt werden kann .Dies verringert die benötigten Bits, bringt aber das Risiko von Konflikten, wenn zwei Seiten auf dieselbe Kachel abgebildet werden, was zusätzlichen Overhead verursacht.

3.3 (theoretische) Leistungssteigerung

Bei Verwendung von Mosaikseiten mit Arität a werden die Kachelnummern so komprimiert, dass die benötigten Bits um den Faktor a reduziert werden. Dies erhöht die Reichweite um den gleichen Faktor, ohne den Speicheraufwand zu steigern.

3.4 Performanzanalyse




Abbildung 3: Mosaic TLB simulation mit verschiedenen Parametern in graph500, einen speicherintensiven Programm

Man stellt fest, dass Mosaic in einem speicherintensiven Programm die Miss-Raten erheblich verringert. Sogar ein direct-mapped Mosaic TLB mit einer Arität von 8 übertrifft einen voll-assoziativen Vanilla (standart- keine großen Optimierungen) TLB. Außerdem sinken die Miss-Raten mit steigender Arität, was gemäß der Definition von Arität zu erwarten ist.

4 Ausblick

Virtuelle Adressübersetzung wird weiterhin ein bedeutendes Thema in modernen Rechnern bleiben, da heutzutage fast jeder Rechner mit Virtualisierung arbeitet und somit bei jedem Speicherzugriff eine Übersetzung stattfindet. TLBs spielen eine wichtige Rolle, indem sie diesen Übersetzungsprozess beschleunigen. Mit der immer steigenden Leistung der Prozessoren jedoch wird es notwendig, neue Optimierungen zu finden, um mit der Geschwindigkeit der Prozessoren klarzukommen und Engpässe zu eliminieren.

Quellen

- https://arxiv.org/pdf/2002.01073
- https://dl.acm.org/doi/10.1145/3582016.3582021
- https://www.researchgate.net/publication/309583874$_{A}Survey_{o}f_{T}echniques_{f}or_{A}rchitecting_{T}LBs$
- https://www.7-cpu.com/cpu/SandyBridge.html
- https://lwn.net/Articles/379748/
- https://pages.cs.wisc.edu/ swift/classes/cs736-sp16/blog/2016/02/practical$_{t}ransparent_{o}peratin.html$
- https://techcommunity.microsoft.com/t5/ask-the-performance-team/the-basics-of-page-faults/ba-p/373120
- https://itigic.com/de/tlb-cache-use-and-definition/?utm$_{c}ontent = cmp - true$