Translation lookaside buffer


Lukas Greinwald, Enes Rafioglu, Rubin Raithel

19.08.2024


Bedarf

- Virtuelle Addressen erlauben Isolation
- Übersetzung muss performant sein
- Baumartige Speicherseiten
- Hauptspeicher ist langsam


Ergebnisse


Zyklen in Abhängigkeit der TLB-Größe
80000000
60000000
40000000
20000000
0
benötigte Zyklen
1000
10000
50000
100000
Länge der Liste
0
32
128
256
512
1024


Ergebnisse


Hit-Rate in Abhängigkeit der TLB-Größe
Hit-Rate
100
90
80
70
60
50
40
30
1000
10.000
50.000
100.000
Länge der Liste
1
32
128
256
512
1024


Ergebnisse


TLB-Größe
1
2
4
8
16
32
64
128
256
512
1024
0
50000
100000
150000
200000
Anzahl an Gattern
Gates


Lösungsansatz



Schaltkreis



CacheLines



Decoder:

$2^{\#IndexBits} * (\#IndexBits - 1) + \#IndexBits$


Multiplexer:

$(\#CacheLines - 1) * (3 * CacheLineSize) + \#IndexBits$

Comperator:

$7 * \#TagBits - 1$

CacheLine



Register: $RegisterSize * 4$

Verifikation

- Vollautomatisierte Testumgebung
- 181 händische und fuzzing Testfälle
- Frühzeitige Erkennung verletzter Invarianten
- Plausibilisierung der Ergebnisse

Ausblick

- Vergleich unterschiedlicher Ersetzungsstrategien
- Assoziative Caches
- Logikoptimierung

Translation lookaside buffer

Lukas Greinwald, Enes Rafioglu, Rubin Raithel

19.08.2024