

Speicherzugriff

Befehl	Parameter	Funktion
LDR	Rx, =adr	Lade Adresse des Labels „adr“ in Register Rx
LDR(B)	Rx, [Ry]	Lade Inhalt des Wortes (Bytes) an der Speicherzelle mit Adresse Ry in Register Rx
LDR(B)	Rx, [Ry, #const]	Lade Inhalt des Wortes (Bytes) an der Speicherzelle mit Adresse Ry+const in Register Rx
LDR(B)	Rx, [Ry, Rz]	Lade Inhalt des Wortes (Bytes) an der Speicherzelle mit Adresse Ry+Rz in Register Rx
LDR(B)	Rx, [Ry, Rz, LSL #n]	Lade Inhalt des Wortes (Bytes) an Speicherzelle mit Adresse Ry+(Rz<<n) in Register Rx
LDR(B)	Rx, [Ry], #const	Lade Inhalt des Wortes (Bytes) an Speicherzelle mit Adresse Ry in Register Rx und erhöhe Ry um const
STR(B)	Rx, [Ry]	Speichere Inhalt des Wortes (Bytes) in Register Rx in die Speicherzelle mit Adresse Ry
STR(B)	Rx, [Ry, #const]	Speichere Inhalt des Wortes (Bytes) in Register Rx in die Speicherzelle mit Adresse Ry+const
STR(B)	Rx, [Ry, Rz]	Speichere Inhalt des Wortes (Bytes) in Register Rx in die Speicherzelle mit Adresse Ry+Rz
STR(B)	Rx, [Ry, Rz, LSL #n]	Speichere Inhalt des Wortes (Bytes) in Register Rx in die Speicherzelle mit Adresse (Ry+Rz<<n)
STR(B)	Rx, [Ry], #const	Speichere Inhalt des Wortes (Bytes) in Register Rx in die Speicherzelle mit Adresse Ry und erhöhe Ry um const
PUSH	{Rx, Ry, ...}	Speichere Inhalt der angegebenen Liste von Registern auf dem Stack
POP	{Rx, Ry, ...}	Lade Inhalt der angegebenen Liste von Registern vom Stack

Datenverarbeitung

Befehl	Parameter	Funktion
ADD	Rx, Ry, Rz	$Rx := Ry + Rz$
ADD	Rx, #const	$Rx := Rx + \text{const}$ ($0 \leq \text{const} \leq 255$)
SUB	Rx, Ry, Rz	$Rx := Ry - Rz$
SUB	Rx, #const	$Rx := Rx - \text{const}$ ($0 \leq \text{const} \leq 255$)
AND	Rx, Ry, Rz	$Rx := Ry \& Rz$ (auch mit #const statt Rz)
ORR	Rx, Ry, Rz	$Rx := Ry Rz$ (auch mit #const statt Rz)
EOR	Rx, Ry, Rz	$Rx := Ry \oplus Rz$ (auch mit #const statt Rz)
MOV	Rx, Ry	$Rx := Ry$
MOV	Rx, #const	$Rx := \text{const}$ ($0 \leq \text{const} \leq 255$)
CMP	Rx, Ry	Berechne $Rx - Ry$ und setze Flags entsprechend
CMP	Rx, #const	Berechne $Rx - \text{const}$ und setze Flags entsprechend ($0 \leq \text{const} \leq 255$)
LSL	Rx, Ry, #const	Schiebe Inhalt von Ry um const Bit nach links und speichere Ergebnis in Rx: $Rx := Rx \ll \text{const}$ ($0 \leq \text{const} \leq 31$)
LSL	Rx, Ry	Schiebe Inhalt von Rx um Ry Bit nach links: $Rx := Rx \ll Ry$
LSR	Rx, Ry, #const	Schiebe Inhalt von Ry um const Bit <i>logisch</i> nach rechts und speichere Ergebnis in Rx: $Rx := Ry \gg_{\text{log}} \text{const}$ ($0 \leq \text{const} \leq 31$)
LSR	Rx, Ry	Schiebe Inhalt von Rx um Ry Bit <i>logisch</i> nach rechts: $Rx := Rx \gg_{\text{log}} Ry$
ASR	Rx, Ry, #const	Schiebe Inhalt von Ry um const Bit <i>arithmetisch</i> nach rechts und speichere Ergebnis in Rx: $Rx := Ry \gg_{\text{arith}} \text{const}$ ($0 \leq \text{const} \leq 31$)
ASR	Rx, Ry	Schiebe Inhalt von Rx um Ry Bit <i>arithmetisch</i> nach rechts: $Rx := Rx \gg_{\text{arith}} Ry$
ROR	Rx, Ry	Rotiere Inhalt von Rx um Ry Bit nach rechts

Multiplikation und Division

Befehl	Par.	Funktion
MUL	Rx, Ry, Rz	$Rx := Ry * Rz$
UDIV	Rx, Ry, Rz	$Rx := Ry / Rz$ (Ganzzahldivision ohne Vorzeichen)
SDIV	Rx, Ry, Rz	$Rx := Ry / Rz$ (Ganzzahldivision mit Vorzeichen)

Sprungbefehle

Befehl	Par.	Funktion
B	label	PC := Adresse von label
BX	Rx	PC := Inhalt von Rx
BL	label	LR := Rücksprungadresse PC := Adresse von label
B{cond}	label	Bedingter Sprung, PC := Adresse von label, wenn Bedingung „cond“ erfüllt ist (siehe unten)

Bedingungen für Sprungbefehle „B{cond}“

Bedingung „B{cond}“	Erfüllt, wenn Flags...
BEQ	Z = 1, „gleich“
BNE	Z = 0, „ungleich“
BCS / BHS	C = 1, „>“ (vorzeichenlos)
BCC / BLO	C = 0, „<“ (vorzeichenlos)
BMI	N = 1, „negativ“
BPL	N = 0, „positiv“
BVS	V = 1, „overflow“
BVC	V = 0, „kein overflow“
BHI	C = 1 & Z = 0, „>“ (vorz.los)
BLS	C = 0 & Z = 1, „<“ (vorz.los)
BGE	(N=1 & V=1) (N=0 & V=0) „>“ (vorzeichenbehaftet)
BLT	(N=1 & V=0) (N=0 & V=1) „<“ (vorzeichenbehaftet)
BGT	„>“ (vorzeichenbehaftet)
BLE	„<“ (vorzeichenbehaftet)

Prozessorregister

R0
R1
R2
R3
R4
R5
R6
R7
R8
R9
R10
R11
R12
R13 = SP
R14 = LR
R15 = PC
xPSR

Flags im xPSR: **N Z C V**

N: Negativ, Z: Zero,
C: Carry, V: Overflow

Stack Pointer

Link Register

Programmzähler

Prozessor Status-Register

Hinweis: THUMB2 beinhaltet noch weitere Befehle. In dieser Übersicht sind nur die für MCT relevanten aufgeführt.

Digitale Ein-/Ausgabe-Ports GPIO (Port n=0, 1, 2)

Registername	Funktion
LPC_GPIO _n _DIR	Richtung der Pins Bit=0: Eingang, Bit=1: Ausgang
LPC_GPIO _n _PIN	Aktueller Wert der Pins (logisch „0“ oder „1“)
LPC_GPIO _n _SET	Ausgangsbit setzen Bit=0: unverändert, Bit=1: Ausgang auf „1“ setzen
LPC_GPIO _n _CLR	Ausgangsbit löschen Bit=0: unverändert, Bit=1: Ausgang auf „0“ setzen

Timer (Timer n=0,...,3)

Registername	Funktion
LPC_TIMER _n _PR	Prescale Register: Teiler, durch den der Systemtakt geteilt wird, um den Timertakt zu erhalten
LPC_TIMER _n _PC	Prescale Counter: Aktueller Wert des Prescalers
LPC_TIMER _n _TCR	Timer Control Register: Aktivieren/Deaktivieren des Timers
LPC_TIMER _n _TC	Timer Counter: Aktueller Wert des Timers
LPC_TIMER _n _IR	Interrupt Register: Interrupt-Status abfragen/löschen
LPC_TIMER _n _MCR	Match Control Register: Legt fest, was bei Match passiert
LPC_TIMER _n _MR _x	Match Register (x=0-3): Vergleichswert

Relevante Bits in Timer-Registern

TCR	Funktion
Bit 0	CEN: Counter Enable (1=aktiviert, 0=deaktiviert)
Bit 1	CRST: Counter Reset – TC und PC<=0 (1=Reset, 0=weiter zählen)

IR	Funktion
Bit 0	MR0INT: Interruptstatus für MR0 lesen: 1=Interrupt anstehend, 0=nicht anstehend schreiben: 1=Interrupt löschen, 0=keine Änderung
Bit 1	MR1INT: Interrupt für MR1
Bit 2	MR2INT: Interrupt für MR2
Bit 3	MR3INT: Interrupt für MR3

MCR	Funktion
Bit 0	MR0I: Interrupt bei Match mit MR0 auslösen 1=Interrupt auslösen, 0=nicht auslösen
Bit 1	MR0R: Timer bei Match mit MR0 auf 0 zurücksetzen 1=zurücksetzen, 0=nicht zurücksetzen
Bit 2	MR0S: Timer bei Match mit MR0 anhalten 1=Timer anhalten, 0=nicht anhalten
Bit 3	MR1I (siehe MR0I)
Bit 4	MR1R (siehe MR0R)
Bit 5	MR1S (siehe MR0S)
Bit 6	MR2I
Bit 7	MR2R
Bit 8	MR2S
Bit 9	MR3I
Bit 10	MR3R
Bit 11	MR3S

Serielle Schnittstelle (UART n=0,2)

Name	Funktion
LPC_UART _n _RBR	Receive Buffer Register
LPC_UART _n _THR	Transmit Hold Register
LPC_UART _n _DLL	Baudrate Divisor Low Byte
LPC_UART _n _DLM	Baudrate Divisor High Byte
LPC_UART _n _IER	Interrupt Enable Register
LPC_UART _n _FCR	FIFO Control Register
LPC_UART _n _LCR	Line Control Register
LPC_UART _n _LSR	Line Status Register

Relevante Bits in UART-Registern

FCR	Funktion
Bit 0	FIFOEN: FIFO Enable (1=an, 0=aus)
Bit 1	RXFIFORES: Receive FIFO Reset (1=reset)
Bit 2	TXFIFORES: Transmit FIFO Reset (1=reset)

LCR	Funktion
Bits 1:0	WLS: Word Length Select 0x0=5 Bit, 0x1=6 Bit, 0x2=7 Bit, 0x3=8 Bit
Bit 2	SBS: Stop Bit Select 0=1 Stop-Bit, 1=2 Stop-Bits
Bit 3	PE: Parity Enable 0=Parity deaktiviert, 1= Parity aktiviert
Bits 5:4	PS: Parity Select 0x0=odd, 0x1=even, 0x2=fix '1', 0x3=fix '0'
Bit 7	DLAB: Divisor Latch Access Bit 0=kein Zugriff, 1=Zugriff auf DLL/DLM

LSR	Funktion
Bit 0	RDR: Receiver Data Ready 0=Empfangsregister leer, 1=nicht leer
Bit 5	THRE: Transmit Hold Register Empty 0=Senderegister nicht leer, 1=leer

IER	Funktion
Bit 0	RBRIE: Receive (RBR) Interrupt Enable 0=deaktiviert, 1=aktiviert
Bit 1	THRIE: Transmit (THR) Interrupt Enable 0=deaktiviert, 1=aktiviert

NVIC (Nested Vectored Interrupt Controller)

Reg.	Funktion
ISER0	Interrupt Set Enable (Bit n=Interrupt n) Interrupts anschalten
ICER0	Interrupt Clear Enable (Bit n=Interrupt n) Interrupts ausschalten

NVIC-Interrupt-Nummern

Nr.	Funktion
1	Timer 0 (Match und Capture)
2	Timer 1 (Match und Capture)
3	Timer 2 (Match und Capture)
4	Timer 3 (Match und Capture)
5	UART 0 (Receive und Transmit)
7	UART 2 (Receive und Transmit)