

数字电路实验报告

实验题目:FPGA 原理及 Vivado 综合学生姓名:孔浩宇学生学号:PB20000113完成日期:2022/11/16

1 实验题目

FPGA 原理及 Vivado 综合

2 实验目的

- 1. 了解 FPGA 工作原理
- 2. 了解 Verilog 文件和约束文件在 FPGA 开发中的作用
- 3. 学会使用 Vivado 进行 FPGA 开发的完整流程


3 实验环境

- (1) vlab.ustc.edu.cn
- (2) fpagol.ustc.edu.cn
- (3) Logisim
- (4) Vivado

4 实验练习

题目 1

如图



题目 2

约束文件如图

```
#create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [get_ports {CLK100MHZ}.
## FPGAOL BUTTON & SOFT CLOCK
                 IOSTANDARD LVCMOS33 } [get_ports { rst }];
set property -dict { PACKAGE PIN B18
## FPGAOL LED (signle-digit-SEGPLAY)
set_property -dict { PACKAGE_PIN C17
                  IOSTANDARD LVCMOS33 } [get_ports { led[0] }];
                  IOSTANDARD LVCMOS33 } [get_ports { led[1] }];
set_property -dict { PACKAGE_PIN D18
set property -dict { PACKAGE PIN E18
                  IOSTANDARD LVCMOS33 } [get_ports { led[2] }];
                  IOSTANDARD LVCMOS33 } [get_ports { led[3] }];
set_property -dict { PACKAGE_PIN G17
## FPGAOL SWITCH
```

题目 3


(1) 30 位计数器

代码如图

约束文件如图

```
## Clock signal
set property -dict { PACKAGE PIN E3
                                 IOSTANDARD LVCMOS33 } [get_ports { clk }]; #IG
#create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [get_ports {CLK106
set property -dict { PACKAGE PIN B18
                                  IOSTANDARD LVCMOS33 } [get ports { rst }]; #1
## FPGAOL LED (signle-digit-SEGPLAY)
                                   IOSTANDARD LVCMOS33 } [get_ports { out[0] }];
set_property -dict { PACKAGE_PIN C17
set property -dict { PACKAGE PIN D18
                                   IOSTANDARD LVCMOS33 } [get_ports { out[1] }];
set_property -dict { PACKAGE_PIN E18
                                   IOSTANDARD LVCMOS33 } [get_ports { out[2] }];
set_property -dict { PACKAGE_PIN G17
set_property -dict { PACKAGE_PIN D17
                                   IOSTANDARD LVCMOS33 } [get_ports { out[3] }];
IOSTANDARD LVCMOS33 } [get_ports { out[4] }];
set_property -dict { PACKAGE PIN E17
                                   IOSTANDARD LVCMOS33 } [get_ports { out[5] }];
```

结果如图



(2) 32 位计数器

代码如图

约束文件如图

```
## Clock signal
set_property -dict { PACKAGE_PIN E3
#create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [get_ports { CLK100M}

set_property -dict { PACKAGE_PIN B18

IOSTANDARD LVCMOS33 } [get_ports { clk }]; #IO_

## FPGAOL LED (signle-digit-SEGPLAY)

set_property -dict { PACKAGE_PIN C17
set_property -dict { PACKAGE_PIN D18
iostandard LVCMOS33 } [get_ports { out[0] }];

set_property -dict { PACKAGE_PIN B18

IOSTANDARD LVCMOS33 } [get_ports { out[1] }];

set_property -dict { PACKAGE_PIN B18
IOSTANDARD LVCMOS33 } [get_ports { out[2] }];

set_property -dict { PACKAGE_PIN B17
iostandard LVCMOS33 } [get_ports { out[2] }];

set_property -dict { PACKAGE_PIN B17
iostandard LVCMOS33 } [get_ports { out[4] }];

set_property -dict { PACKAGE_PIN B17
iostandard LVCMOS33 } [get_ports { out[5] }];

set_property -dict { PACKAGE_PIN B18
iostandard LVCMOS33 } [get_ports { out[6] }];

set_property -dict { PACKAGE_PIN B18
iostandard LVCMOS33 } [get_ports { out[6] }];

set_property -dict { PACKAGE_PIN B18
iostandard LVCMOS33 } [get_ports { out[6] }];

set_property -dict { PACKAGE_PIN B18
iostandard LVCMOS33 } [get_ports { out[6] }];

set_property -dict { PACKAGE_PIN B18
iostandard LVCMOS33 } [get_ports { out[7] }];
```

5 总结与思考

- 1. 学会了用 vivado 生产 bit 文件及 FPGA 烧写
- 2. 本次实验难度适中
- 3. 本次实验任务量适中
- 4. 约束文件可以多给点实例